DE3418912C2 - Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrektur - Google Patents
Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrekturInfo
- Publication number
- DE3418912C2 DE3418912C2 DE3418912A DE3418912A DE3418912C2 DE 3418912 C2 DE3418912 C2 DE 3418912C2 DE 3418912 A DE3418912 A DE 3418912A DE 3418912 A DE3418912 A DE 3418912A DE 3418912 C2 DE3418912 C2 DE 3418912C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- bits
- words
- error
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum
Umgruppieren digitaler Informationsdaten verschiedener Wortlängen in eine für die
Fehlerermittlung und/oder Fehlerkorrektur geeignete Anordnung, das angewandt wird, um
beispielsweise ein Audio-PCM-Signal auf einem Magnetband mittels eines rotierenden
Kopfes aufzuzeichnen.
Zur Fehlerermittlung oder Codierung von Fehlerkorrekturcodes
in den Längs- und Querrichtungen von digitalen Informationsdaten
sind diese entsprechend
einer Matrix angeordnet. Für den Fall der Übertragung
dieser Codes je Spalte und für die Decodierung
der betreffenden Codes auf der Empfangsseite ist
in Betracht
gezogen worden, daß die Fehlerermittlung durch
einen ersten Fehlerdetektorcode je Spalte durchgeführt
wird, wobei als Ergebnis dieser Maßnahme ein Zeiger erzeugt
wird. Die Daten und der Zeiger der jeweiligen
Spalte werden in einem Speicher gespeichert. Sodann
wird die Fehlerkorrektur je Zeile mittels eines zweiten
Fehlerkorrekturcodes unter Bezugnahme auf diesen
Zeiger ausgeführt.
Die Anzahl der Quantisierungsbits
des Audio- bzw. Ton-PCM-Signals kann sich in Abhängigkeit von
den Zielen der Anwendung des Audio-PCM-Signal-Aufzeichnungs-/
Wiedergabegerätes ändern. Um das
Audiosignal mit hoher Qualität aufzuzeichnen und wiederzugeben,
wird nämlich die Abtastfrequenz fs auf
48 kHz festgesetzt, und die Anzahl der Quantisierungsbits
wird auf 16 Bits festgelegt. Um das Sprachsignal
bei einer Konferenz od. dgl. aufzuzeichnen und wiederzugeben,
wird die Abtastfrequenz fs auf 32 kHz festgelegt,
und die Anzahl der nichtlinearen Quantisierungsbits
wird auf 12 Bits festgelegt. Wenn die Abtastfrequenz
niedrig ist, ermöglicht dies die Durchführung der
Aufzeichnung und Wiedergabe bei der halben Geschwindigkeit
der normalen Laufgeschwindigkeit des Magnetbandes
(d. h. der normalen bzw. Standard-Drehzahl des rotierenden
Kopfes), so daß diese Maßnahme wirksam ist, um
den Verbrauch eines Magnetbandes als Aufzeichnungsträger
zu verringern.
Es ist erwünscht, daß der Codierer und Decodierer zur
Durchführung der obenerwähnten Fehlerermittlung und
Fehlerkorrektur durch eine gemeinsame Hardware bezüglich
einer Vielzahl von Quantisierungsbits gebildet
sind und daß diese Einrichtungen die gleichen bzw. entsprechenden
Fehlerkorrekturfähigkeiten sogar in jeglichen
Fällen aufweisen.
Aus der DE 31 29 728 A1 ist ein Verfahren und eine Schaltung zur Verarbeitung und
Umsetzung von Digitaldaten unterschiedlicher Datenformate bekannt. Die Digitalsignal-
Verarbeitungsschaltung ist in der Lage, Digitalsignale mit zwei unterschiedlichen
Wortformaten zu verarbeiten, bei denen ein Wort m bzw. n Bit umfaßt (m und n ganzzahlig
und m<n), beispielsweise m gleich 16 und n gleich 14 Bit. Die Seriendaten des einen
Datenformats mit Wortlänge m (beispielsweise 16 Bit) wird in eine dem anderen
Datenformat entsprechende Wortlänge mit jeweils n Bit (beispielsweise 14 Bit) umgesetzt.
Die Umsetzung erfolgt dabei in der Weise, daß im Falle der Verarbeitung der Datenworte
mit der größeren Bitzahl m jeweils nur n Bits der Datenworte eines Blocks
aneinandergereiht werden und am Ende des Blocks die verbleibenden m-n Rest-Bits eines
jeden Datenwortes des Blocks angeordnet werden. Dieses Verfahren weist jedoch den
Nachteil auf, daß der gesamte Block nicht gelesen werden kann, wenn sämtlich am Ende
des Blocks zusammengefaßten m-n Rest-Bits z. B. in Folge eines Büschelfehlers fehlerhaft
sind.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Umgruppieren digitaler
Informationsdaten verschiedener Wortlängen in eine für die Fehlerermittlung und/oder
Fehlerkorrektur geeignete Anordnung zu schaffen, wobei das Verfahren zum Verarbeiten
einer Vielzahl verschiedener Wortlängen geeignet sein soll und die Fehlerkorrekturfähigkeit
durch das Umgruppieren nicht verschlechtert werden soll.
Gelöst wird die vorstehend aufgezeigte Aufgabe durch die kennzeichnenden Merkmale des
Anspruchs 1. Weitere Ausgestaltungen der Erfindung sind in den Ansprüchen 2-4
angegeben.
Anhand von Zeichnungen wird die Erfindung mit den ihr
anhaftenden Merkmalen und Vorteilen nachstehend im einzelnen
beispielsweise näher erläutert.
Fig. 1 und 2 zeigen schematische Diagramme zur Veranschaulichung
des Aufbaus von Information- und Fehlerkorrekturcodes
in einem Segment.
Fig. 3A bis 3E zeigen schematische Diagramme, die zur
Beschreibung der Fehlerkorrekturoperation gemäß einer
Ausführungsform der Erfindung herangezogen werden.
Fig. 4 zeigt ein schematisches Diagramm, welches für
die Beschreibung einer geradzahligen/ungeradzahligen
Verschachtelung benutzt wird.
Fig. 5A bis C zeigt ein schematisches Diagramm, welches für
die Beschreibung einer weiteren Ausführungsform der
Erfindung herangezogen wird.
Fig. 6 zeigt in einem Blockdiagramm eine Schaltungsanordnung
gemäß einer Ausführungsform der Erfindung.
Fig. 7 zeigt in einem Blockdiagramm den Aufbau eines
Beispiels einer Bitanordnungsschaltung.
Fig. 8, 9, 10A bis 11B zeigen in schematischen Diagrammen
praktischere Aufbauformen von Codes gemäß einer
Ausführungsform der Erfindung.
Fig. 12A, B zeigen in einem schematischen Diagramm ein Format
von Aufzeichnungsdaten gemäß einer Ausführungsform der
Erfindung.
Fig. 13 zeigt in einem Blockdiagramm eine Aufzeichnungs-/
Wiedergabeschaltung gemäß einer Ausführungsform der vorliegenden
Erfindung.
Fig. 14 zeigt ein schematisches Diagramm, welches zur
Beschreibung einer weiteren Ausführungsform der Erfindung
herangezogen wird.
Nunmehr werden die bevorzugten Ausführungsformen der Erfindung
im einzelnen beschrieben.
Eine Ausführungsform der vorliegenden Erfindung dient
dem Zweck, ein Audio-PCM-Signal mittels eines rotierenden
Kopfes auf einem Magnetband aufzuzeichnen. Fig. 1
zeigt den Aufbau eines Codes des Audio-PCM-Signals und
die Redundanzdaten von Fehlerkorrekturcodes, die in
einem Segment aufgezeichnet werden, welches beispielsweise
mit dem rotierenden Kopf durch die Abtastung
zu einem Zeitpunkt bzw. innerhalb einer Zeitspanne zu
bilden ist.
In Fig. 1 umfaßt ein Block jede Zeile in der vertikalen
Richtung, und M Blöcke sind in der horizontalen Richtung
angeordnet. Das Audio-PCM-Signal in einem Block umfaßt
N Wörter, so daß die Matrix aus insgesamt
(N×M) Worten aufgebaut ist. Ein Fehlerdetektorcode
C1 ist in jedem Block in der vertikalen Richtung einer
derartigen zweidimensionalen Anordnung bzw. Matrix dieses
Audio-PCM-Signals hinzuaddiert, während ein Fehlerkorrekturcode
C2 in der horizontalen Richtung des jeweiligen
Blockes hinzuaddiert ist. Ein Prüfcode P aus n
Worten dieses Fehlerdetektorcodes C1 ist in jedem Block
enthalten, und der betreffende Fehlerdetektorcode C1
ist ebenfalls im Hinblick auf einen Prüfcode Q aus m
Worten des Fehlerkorrekturcodes C2 codiert.
Die obigen Fehlerkorrekturcodes werden auf dem Magnetband
sequentiell von dem nullten Block aus aufgezeichnet.
Das von dem Magnetband wiedergegebene Signal wird
zunächst einer Fehlerermittlung in jedem Block durch
den Fehlerdetektorcode C1 unterzogen. Die Fehlerermittlung
wird auf einer Blockeinheitsbasis ausgeführt. Als
Ergebnis dieser Ermittlung wird ein für das Vorhandensein/
Fehlen eines Fehlers kennzeichnender Zeiger für
jeden Block erzeugt. So werden beispielsweise, wie
dies die schraffierten Teile in Fig. 2 veranschaulichen,
die nullten und i-ten Blöcke als Blöcke ermittelt,
in denen Fehler vorhanden sind. Die Fehlerkorrektur
durch den Fehlerkorrekturcode C2 wird in der
horizontalen Richtung unter Heranziehung der Fehlerstelle
ausgeführt, auf die dieser Zeiger hinzeigt.
Die Wortanzahl N eines Blockes des zuvor angegebenen
Fehlerdetektorcodes C1 ist die Anzahl in dem Fall,
daß die Wortlänge der Audio-PCM-Daten l1 Bits, z. B.
16 Bits, beträgt. Sogar in dem Fall, daß die Wortlänge
der Audio-PCM-Daten gegeben ist mit l2 Bits, z. B. mit
12 Bits, wird ebenfalls eine entsprechende Verarbeitung mit l1
Bits bezüglich der Fehlerkorrekturcodierung ausgeführt. In
diesem Falle ist die Größe einer zweidimensionalen Ebene,
bei der C1 und C2 codiert sind, nämlich die Anzahl
sämtlicher Bits bezüglich beider Wortlängen von l1 und
l2 gleich. Demgemäß weisen die Daten eines Blockes
als eine Codefolge des Fehlerdetektorcodes C1 eine
Länge von (N×l1) Bits auf, während die Daten einer
Codefolge des Fehlerkorrekturcodes C2 eine Länge von
(M×l1) Bits aufweisen.
Wenn angenommen wird, daß die fortlaufenden PCM-Daten
sequentiell in der Richtung der C2-Folge von der ersten
Zeile der in Fig. 1 dargestellten zweidimensionalen
Matrix aus angeordnet sind, dann wird eine Vielzahl
von in einer Codefolge des Fehlerdetektorcodes C1 enthaltenen
Worten nicht zu fortlaufenden Worten werden.
Wenn beispielsweise die PCM-Daten von der ersten Zeile
in der horizontalen Richtung derart aufeinanderfolgend
angeordnet sind, daß die 16-Bit-Datenworte W0, W1, W2
. . . oder die 12-Bit-Datenworte W′0, W′1, W′2 . . . vorhanden
sind, dann sind die Worte von (W0, WM, W2M . . .)
in dem nullten Block im Falle von 16 Bits enthalten,
während die Worte von (W′0) und ein Teil von W′1; W′(4/3)
M und ein Teil von W′ (4/3) M+1 . . . in dem nullten
Block im Falle von 12 Bits enthalten sind. Wenn der
nullte Block als Fehler ermittelt wird, dann wird demgemäß
dieses Fehlerwort auf einer Worteinheitsbasis
verteilt, wie dies in Fig. 3A veranschaulicht ist.
Es sei angenommen, daß die Fehlerermittlung des Fehlerdetektorcodes
C1 unter Heranziehung von l1 Bits als eine
Einheit durchgeführt wird, wenn ein entsprechender Fehler
hervorgerufen wird, wie dies aus Fig. 3A und 3B
ersichtlich sein dürfte. Der Fehler wird als Zweiwortfehler
in dem Fall ermittelt, daß die Wortlänge 12 Bits
beträgt. So werden beispielsweise zwei Worte von W′0
und W′1 als Fehlerwörter in Übereinstimmung mit dem
Fehlerwort eines Wortes W0 ermittelt. Dies bedeutet,
wenn die Wortlänge l1 Bits beträgt,
daß die
zweifache Anzahl der Wörter
nicht verwendet werden könnten. Falls eine
Symbollänge des Fehlerdetektorcodes C1 bezüglich jeder
Wortlänge geändert wird, wird ein derartiges Problem
nicht hervorgerufen; der Codierer und der Decodierer
können jedoch in einem solchen Fall nicht durch eine
gemeinsame Ausbildung realisiert werden.
Demgemäß wird bei der vorliegenden Erfindung eine Länge
dieses einen Blockes auf einen Wert festgelegt, der ein
ganzzahliges Vielfaches des kleinsten gemeinsamen Vielfachen
L der Wortlängen l1 und l2 ist.
Dies bedeutet, daß - wie dies in Fig. 3C veranschaulicht
ist - eine Länge einer Codefolge bei einem Wert ausgewählt
wird, der beispielsweise das dreifache des kleinsten
gemeinsamen Vielfachen L ist. In den Fällen von
16 Bits und 12 Bits beträgt L = 48 Bits, und z. B. 9 Worte mit
jeweils einer Wortlänge von 16 Bits sind in einem Block
enthalten. Demgegenüber sind z. B. 12 Worte mit jeweils einer
Wortlänge von 12 Bits in einem Block enthalten. Darüber
hinaus sind beispielsweise die benachbarten Worte der
Audio-PCM-Daten als drei oder vier Worte angeordnet,
die in diesem kleinsten gemeinsamen Vielfachen L enthalten
sind.
Es sei nunmehr angenommen, daß die Audio-PCM-Daten der
in Fig. 2 dargestellten zweidimensionalen Matrix eine
solche Anordnung aufweisen, daß jeweils zwei Worte die
fortlaufenden Daten in jedem Block bezüglich der 16-
Bit-Daten darstellen und daß diese Worte auf einer
Block-Einheitsbasis verschachtelt sind. Es sei ferner
angenommen, daß derartige Audio-PCM-Daten wieder in eine
Datenfolge entsprechend der ursprünglichen Folge angeordnet
werden. Es wird sodann der Fall erläutert werden,
daß der nullte Block als fehlerhaft bzw. als Fehlerblock
mittels des Fehlerdetektorcodes C1 unter derartigen Bedingungen
ermittelt wird. Diese Daten, die als Fehler
bzw. fehlerhaft ermittelt wurden, weisen eine solche
Verteilung auf, wie dies durch die schraffierten Bereiche
in Fig. 3D veranschaulicht ist. Wenn die Wortlänge
16 Bits beträgt, tritt nämlich der Fehler auf, der eine
Gruppe von drei fortlaufenden Worten als eine Einheit
aufweist. Einerseits wird im Falle der Wortlänge von
12 Bits der Fehler mit einer Gruppe von vier fortlaufenden
Worten als eine Einheit auftreten. Die Fig. 3E
zeigt in einem vergrößerten Diagramm diese eine Einheit,
in der die fortlaufenden drei Worte W0, W1 und W2 jeweils
eine Wortlänge von 16 Bits aufweisen und die Fehlerworte
sind. In Übereinstimmung damit werden die fortlaufenden
vier Worte W′0, W′1, W′2 und W′3 mit jeweils
einer Wortlänge von 12 Bits zu den Fehlerworten.
Wenn der nullte Block als Fehler bzw. fehlerhaft ermittelt
wird und wenn die Fehlerkorrektur in entsprechender
Weise in beiden Fällen von 16-Bit-Worten und
12-Bit-Worten unmöglich ist, dann können somit die Daten von
9 Worten bzw. 12 Worten nicht verwendet werden, so daß es
erforderlich ist, diese Daten zu interpolieren. Im allgemeinen
beträgt die Anzahl der Worte, die dann nicht
verwendet werden können, wenn eine Wortlänge l2 Bits
umfaßt, daß (l1/l2)-fache der Anzahl der Worte, die
nicht verwendet werden können, wenn eine Wortlänge l1
Bits aufweist.
Andererseits werden, wie dies aus den Fig. 3B und 3E
ersichtlich sein dürfte, bei dem obigen Verfahren sowohl
das ungeradzahlige Wort W2n+1 (oder W′2n+1) als auch
das geradzahlige Wort W2n (oder W′2n) in einer Wortreihe
enthalten sein.
Wenn das Audio-PCM-Signal als eine Schrägspur unter
Verwendung eines rotierenden Kopfes aufgezeichnet wird,
wird eine Reihe von ungeradzahligen Worten bzw. Wörtern
und eine Reihe von geradzahligen Worten bzw. Wörtern
in der vorderen Hälfte der Spur bzw. in der hinteren
Hälfte der betreffenden Spur aufgezeichnet. Sogar dann,
wenn das Audio-PCM-Signal in der Längsrichtung des Magnetbandes
mittels eines feststehenden Kopfes aufgezeichnet
wird, wie dies in Fig. 4 veranschaulicht ist,
wird eine Reihe von ungeradzahligen Worten und eine
Reihe von geradzahligen Worten abschnittsweise derart
aufgezeichnet, daß die Aufzeichnungsstellen der benachbarten
beiden Worte um lediglich D voneinander in Abstand
vorgesehen sind. Dieses Verfahren wird als Verfahren
mit geradzahliger/ungeradzahliger Verschachtelung
bezeichnet, wobei sogar in dem Fall, daß ein Burstfehler
infolge eines Aussetzers od. dgl. bei der Wiedergabe
auftritt, die Möglichkeit vorhanden ist, eine
Interpolation durch einen Mittelwert der Worte fehlerfrei
vorzunehmen, die vor und hinter dem Fehlerwort
liegen. Wenn die ungeradzahligen und geradzahligen
Worte des Audio-PCM-Signals in einem Block enthalten
sind, welches als die ungeradzahligen Worte verarbeitet
wird, dann wird jedoch, wie oben erwähnt, sogar in dem
Fall, daß die ungeradzahlige/geradzahlige Verschachtelung
durchgeführt wird, die Fehlerkorrekturfähigkeit
merklich verschlechtert.
Demgemäß werden bei einer weiteren Ausführungsform der
Erfindung - in dem Fall, daß M = 12 Bits und N = 16 Bits
und k = 2 vorliegen - die Audio-PCM-Daten in eine Reihe
von ungeradzahligen Daten und in eine Reihe von geradzahligen
Daten aufgeteilt.
Wie in Fig. 5A veranschaulicht, ist ein PCM-Bandrecorder
so ausgelegt bzw. ausgestaltet, daß die Datenfolge aufgezeichnet
wird, die in eine Reihe von ungeradzahligen
Worten W1, W3, W5, deren jedes 16 Bits umfaßt, und in
eine Reihe von geradzahligen Worten W2, W4, W6, deren
jedes 16 Bits umfaßt aufgeteilt worden ist. In Übereinstimmung
damit wird in dem Fall, daß das Audio-PCM-
Signal, dessen eines Wort aus 12 Bits besteht, aufgezeichnet
wird, wie dies in Fig. 5B veranschaulicht ist,
die Datenfolge bzw. Datensequenz in eine Reihe von ungeradzahligen
Worten bzw. Wörtern W′1, W′3, W′5, W′7
und in eine Reihe von geradzahligen Worten bzw. Wörtern
W′2, W′4, W′6, W′8 aufgeteilt. Jede Reihe wird einem
Zeitintervall von 16 Bits zugeteilt. In diesem Falle werden
die 12-Bit-Wörter so aufgeteilt, daß lediglich die
ungeradzahligen Wörter in demselben Zeitintervall enthalten
sind, wie dies das vergrößerte Diagramm in Fig. 5C
veranschaulicht ist. In entsprechender Weise werden die
12-Bit-Wörter so aufgeteilt, daß lediglich die geradzahligen
Wörter in demselben Zeitintervall enthalten sind.
Nachdem eine derartige Bitanordnung vorgenommen worden
ist, führt der PCM-Bandrecorder weitgehend dieselbe Verarbeitung
aus wie in dem Fall, daß die Bitanzahl 16 Bits
beträgt.
Fig. 6 veranschaulicht die Aufzeichnungs- und Wiedergabeschaltungen
in einer weiteren Ausführungsform gemäß der
vorliegenden Erfindung, bei der das analoge Audiosignal
einem Eingangsanschluß 1 zugeführt wird. Dieses Audio-
bzw. Tonsignal wird in ein Audio-PCM-Signal umgesetzt,
von dem ein Wort aus 16 Bits besteht. Die Umsetzung erfolgt
mittels eines Analog-Digital-Wandlers 2. Dieses
Audio-PCM-Signal wird einem Eingangsanschluß eines
Schalterkreises 3 zugeführt. Ein Ausgangsanschluß 4A
des betreffenden Schalterkreises 3 ist mit einem Eingangsanschluß
eines Aufzeichnungscodierers 5 verbunden,
während der andere Ausgangsanschluß 4B mit einem Eingangsanschluß
einer digitalen Kompressionsschaltung 6
mit nichtlinearer Kennlinie zugeführt wird.
Der Schaltkreis 3 wählt den Ausgangsanschluß 4A in dem
Fall aus, daß die Daten aufgezeichnet werden, von denen
die Anzahl der Bits eines Abtastwortes 16 beträgt. Der
betreffende Schalterkreis wählt indessen den Ausgangsanschluß
4B in dem Fall aus, daß die Daten aufgezeichnet
werden, deren Abtastwort 12 Bits umfaßt. Darüber
hinaus wird die Abtastfrequenz zwischen 48 kHz und
32 kHz in Übereinstimmung mit dem Übergang bzw. Umschalten
dieses Schalterkreises 3 umgeschaltet. Demgemäß
wird im Falle des 16-Bit-Formats die Abtastung bei
einer Frequenz von 48 kHz durchgeführt, und das linear
quantisierte Audio-PCM-Signal wird, so wie es ist, dem
Aufzeichnungscodierer 5 zugeführt. Im Gegensatz dazu
werden im Falle des 12-Bit-Formats 16 Bits zu 12 Bits
mittels der eine nichtlineare Kennlinie aufweisenden
Kompressionsschaltung 6 komprimiert, und diese komprimierten
12-Bit-Daten werden ferner an eine Bitanordnungsschaltung
7 abgegeben. Ein Ausgangssignal der betreffenden
Bitanordnungsschaltung 7 wird an den Aufzeichnungscodierer
5 abgegeben.
Fig. 7 zeigt ein Beispiel der Bitanordnungsschaltung 7.
Diese Schaltung 7 besteht aus einem Schieberegister 21
mit einem seriellen Eingang und einem parallelen Ausgang
sowie aus einem Schieberegister 22 mit einem parallelen
Eingang und einem seriellen Ausgang. Das Schieberegister
21 umfaßt 12 Bits × 8 = 96 Bits, und das
Schieberegister 22 umfaßt 16 Bits × 6 = 96 Bits. Gemäß
Fig. 7 sind die Signalleitungen zwischen den Schieberegistern
21 und 22 auf einer 4-Bit-Einheitsbasis
kombiniert.
Das Audio-PCM-Signal, dessen jedes Wort auf 12 Bits komprimiert
worden ist, wird von dem Eingangsanschluß 23
dem Schieberegister 21 zugeführt. Ein Schiebetakt wird
von einem Anschluß 24 den Schieberegistern 21 und 22
mit einer Rate von einem Impuls pro Bit zugeführt. Ein
Parallelausgang dieses Schieberegisters 21 wird zu
einem Paralleleingang des Schieberegisters 22. Die
Verbindung zwischen diesen Schieberegistern 21 und 22
ist so, wie dies Fig. 7 zeigt. Es sei nunmehr angenommen,
daß die Zeitintervalle mit jeweils 16 Bits gegeben
sind mit T1 bis T6 und daß diese Zeitintervalle aufeinanderfolgend
von der Seite aus beginnen, an der ein
Ausgangsanschluß 25 des Schieberegisters 22 vorhanden
ist. In diesem Falle wurden die ungeradzahligen Wörter
unterteilt und in die Zeitintervalle T1, T3 und T5 eingefügt,
wie dies in Fig. 5C veranschaulicht ist, während
die geradzahligen Wörter in entsprechende Weise unterteilt
und in die Zeitintervalle T2, T4 und T6 eingefügt
wurden. Das Schieberegister 22 lädt das Ausgangssignal
des Schieberegisters 21 mit einer Rate, so daß
ein Laden einmal auf jeweils 8 Wörter erfolgt, deren
jedes aus 12 Bits besteht, was bedeutet, daß 96 Bits
auf einen Ladeimpuls von einem Anschluß 26 her eingeschoben
bzw. verschoben werden. Ein serielles Ausgangssignal
wird von dem Schieberegister 22 von dessen Ausgangsanschluß
25 abgenommen.
Überdies sei im Hinblick auf eine Kombinationsschaltungsanordnung
unter Verwendung der obenerwähnten
Schieberegister angemerkt, daß die Bitanordnungsschaltung
7 durch einen RAM-Speicher, d. h. durch
einen Schreib-Lese-Speicher, gebildet sein kann, dessen
Steuerschaltung weiter unten noch erwähnt werden
wird.
Der Aufzeichnungscodierer 5 codiert die Fehlerkorrekturcodes
unter Verwendung von 16 Bits als ein Wort; er führt
die geradzahlige/ungeradzahlige Verschachtelung zur Trennung
der entsprechenden Aufzeichnungsplätze der benachbarten
ungeradzahligen Daten und geradzahligen Daten
durch. Ein Ausgangssignal dieses Aufzeichnungscodierers
5 wird einem Magnetkopf 10 über einen Aufzeichnungsverstärker
8 und einen Aufzeichnungs-/Wiedergabe-Umschalter
9 zugeführt. Das Audio-PCM-Signal, dessen Fehlerkorrekturcodes
codiert wurden, wird auf einem Magnetband
(nicht dargestellt) in dessen Längsrichtung mittels
des Magnetkopfes 10 aufgezeichnet. Die Abtastfrequenz
wird auf einen niedrigen Wert gelegt, und die Bitanzahl
wird von 16 Bits auf 12 Bits vermindert, so daß die
Menge der Aufzeichnungsdaten um die Hälfte reduziert
ist. Die Laufgeschwindigkeit des Magnetbandes ist ebenfalls
um die Hälfte reduziert.
Es ist ferner möglich, eine Mehrspurmethode
anzuwenden, wodurch eine Vielzahl von Spuren in
Richtung der Breite des Magnetbandes vorgesehen ist,
oder es kann ein Aufzeichnungsverfahren unter Anwendung
eines rotierenden Kopfes angewandt werden.
Auf die Wiedergabe hin wird das von dem Magnetkopf 10
wiederzugebende Signal einer Taktwiedergewinnungsschaltung
12 über den Aufzeichnungs-/Wiedergabe-Umschaltkreis
9 und über einen Wiedergabeverstärker 11 zugeführt.
Die Taktwiedergewinnungsschaltung 12 ist durch eine
PLL-Schaltung, d. h. durch eine phasenstarre Regelschaltung
gebildet, um einen Bittakt zu erzeugen, der
mit dem Wiedergabesignal synchronisiert ist. Der reproduzierte
Bittakt wird für die Datenverarbeitung
auf die Wiedergabe hin benutzt. Das Wiedergabesignal,
welches an einem Ausgang der Taktwiedergewinnungsschaltung
12 auftritt, wird einem Wiedergabedecoder 13 zugeführt.
In dem Wiedergabedecoder 13 erfolgt eine Entschachtelung,
um die ungeradzahligen Daten und die geradzahligen
Daten, die an gesonderten Stellen aufgezeichnet
worden sind, in die ursprüngliche Reihenfolge
wieder zurückzubringen, und außerdem wird die
Fehlerkorrektur ausgeführt. Die Größe der Fehler, die
durch die anzuwendenden Fehlerkorrekturcodes korrigiert
werden können, differieren voneinander. Als Fehlerkorrekturcodes
können Reed-Solomon-Codes, einfache Paritätscodes,
Nachbarcodes etc. angewandt werden. Diese
Codes können als eine Form von Produktcodes kombiniert
oder zusammen mit den CRC-Codes für eine Fehlerermittlung
herangezogen werden.
Das Audio-PCM-Signal, welches in die ursprüngliche Zeitfolge
zurückgebracht worden ist, wird als Ausgangssignal
des Wiedergabedecoders 13 abgegeben. Dieses Wiedergabesignal
wird einem Schaltkreis 14 zugeführt. Ein Ausgangsanschluß
15A dieses Schaltkreises 14 ist mit einem
Eingangsanschluß einer Fehlerkorrekturschaltung 18 verbunden,
und der andere Ausgangsanschluß 15B ist mit
einem Eingangsanschluß einer Bit-Wiederanordnungs- bzw. -Neuordnungsschaltung
16 verbunden. Der Schaltkreis 14 wählt den Ausgangsanschluß
15A in dem Fall aus, daß die Bitanzahl des Abtastwortes
16 beträgt; er wählt indessen den Ausgangsanschluß
15B dann aus, wenn die Bitanzahl 12 beträgt.
Diese Schaltoperation des Schaltkreises 14 wird automatisch
ausgeführt, beispielsweise durch Abholen eines
Format-Unterscheidungssignals, welches auf Wiedergabe
hin dem Aufzeichnungssignal hinzuaddiert wird.
Die Bit-Neuordnungsschaltung 16 dient dazu, das in jeden
Zeitintervall eingefügte 16-Bit-Wort in das 12-Bit-
Wort zurückzuführen. Diese Bit-Neuordnungsschaltung 16
ist so ausgebildet, daß sie die entgegengesetzte Eingangs-/
Ausgangs-Beziehung zu der in Fig. 5 dargestellten
Bit-Anordnungsschaltung 7 aufweist und daß der
Ladeimpuls dem Schieberegister 21 zugeführt wird. Ein
Ausgangssignal der Bit-Neuordnungsschaltung 16 wird
einer digitalen Dehnungsschaltung 17 mit nichtlinearer
Kennlinie zugeführt. Diese mit nichtlinearer Dehnung
arbeitende Dehnungsschaltung 17 führt die Dehnung aus,
welches komplementär zu der Kompression erfolgt, die
mittels der eine nichtlineare Kennlinie aufweisenden
Kompressionsschaltung 6 durchgeführt wird, so daß das
Audio-PCM-Signal, dessen jedes Wort aus 16 Bits besteht,
als Ausgangssignal dieser Dehnungsschaltung auftritt.
Das Ausgangssignal der nichtlinearen Dehnungsschaltung
17 wird der Interpolationsschaltung 18 zugeführt.
Die Interpolationsschaltung 18 führt
die Interpolation aus, indem ein Mittelwert benutzt
wird, wenn die Wörter vor und hinter dem Fehlerwort
richtig sind; sie führt indessen die Operation des
Festhaltens des vorderen Wertes oder des hinteren
Wertes lediglich dann aus, wenn lediglich eines der
Wörter vor und hinter dem Fehlerwort richtig ist. Ein
Ausgangssignal der betreffenden Interpolationsschaltung
18 wird einem Digital-/Analog-Wandler 19 zugeführt,
so daß von einem Ausgangsanschluß 20 das analoge Audiosignal
abgenommen wird.
Auf die Wiedergabe hin wird der Schaltkreis 14 in Übereinstimmung
mit dem Format der Wiedergabedaten umgeschaltet,
und die Lauf- bzw. Transportgeschwindigkeit
des Magnetbandes wird ebenfalls in Übereinstimmung mit
dem betreffenden Format bestimmt.
Wie bei dem oben beschriebenen weiteren Ausführungsbeispiel
der Erfindung ist die Bit-Neuordnungsschaltung 16
für die Umsetzung der 16-Bit-Wörter in die 12-Bit-Wörter
an der Stufe nach der Fehlerkorrektur und vor der
Fehlerkompensation eingefügt. Der Grund hierfür liegt
darin, daß die mittels des Wiedergabedecoders 13 auszuführende
Fehlerkorrektur die Verarbeitung darstellt,
bei der 16 Bits als ein Wort verwendet werden, und daß
dann, wenn die Fehlerkorrektur erfolgt ist, die Daten
vollständig in die ursprünglichen Daten zurückgeführt
sind. Im Unterschied dazu handelt es sich bei der mittels
der Interpolationsschaltung 18 auszuführenden
Kompensation um die arithmetische Operationsverarbeitung,
bei der ein Wortwert selbst die Bedeutung hat.
Ein praktischeres Ausführungsbeispiel gemäß der vorliegenden
Erfindung wird noch weiter beschrieben werden.
Das Signal in dem L-Kanal und das Signal in dem R-Kanal
innerhalb der Zweikanal-Audio-Signale wird mit der Abtastfrequenz
von 48 kHz abgetastet, so daß die jeweils
16 Bits aufweisenden Wörter Li und Ri gebildet sind.
Eine einem Segment entsprechende zweidimensionale Matrix
ist durch 720 Wörter von L0 bis L719 und durch
720 Wörter von R0 bis R719 gebildet.
Diese Anordnungs- bzw. Darstellungsmethode wird unter
Bezugnahme auf Fig. 8 erläutert werden. Die Fig. 8
veranschaulicht dabei eine Matrix eines Kanals, beispielsweise
des L-Kanals, und die Wortnummern 0 bis 719
sind in das Diagramm eingetragen. Dabei sind 48 Blöcke
in dieser Matrix vorhanden, und die Blocknummern 0 bis
47 werden den entsprechenden Blöcken hinzuaddiert; jeweils
15 Wörter werden in den jeweiligen Block eingefügt.
Die Daten dieser Blöcke werden sequentiell auf
dem Magnetband von dem nullten Block aus aufgezeichnet.
Das Fehlerwort, welches unter den Fehlerwörtern nicht
korrigiert werden kann, die durch Fehler bei der Aufzeichnung
und Wiedergabe hervorgerufen werden, wird
durch die korrekten Wörter vor und hinter dem betreffenden
Fehlerwort interpoliert. Wie zuvor erwähnt, werden
zur Vornahme dieser Interpolation die Aufzeichnungsplätze
der geradzahlig bezeichneten PCM-Daten und der
ungeradzahlig bezeichneten PCM-Daten im jeweiligen Kanal
voneinander entfernt gehalten. Deshalb sind die geradzahligen
Daten L0, L2, L4 . . . L718 in 24 Blöcken mit
den Blocknummern 0 bis 23 angeordnet, während die ungeradzahligen
Daten L1, L3, L5 . . . L719 in 24 Blöcken mit
den Blocknummern 24-47 angeordnet sind.
Die PCM-Daten sind in dem jeweiligen Block 0-23 so verteilt,
daß die benachbarten drei Wörter in dieser Datenfolge,
die geradzahlige Zahlen tragen, als eine Einheit
angeordnet sind. Demgegenüber sind die PCM-Daten in jedem
Block 24-47 so verteilt, daß die benachbarten drei
Wörter in der betreffenden Datenfolge, welche ungeradzahlige
Zahlen trägt, als eine Einheit angeordnet sind.
Wenn die geradzahlig bezeichneten Daten beispielsweise
diskutiert werden, dann sind drei Wörter L0, L2, L4 in
dem nullten Block angeordnet, und drei Wörter L6, L8
und L10 sind in dem ersten Block angeordnet. Auf diese
Weise sind die Daten in der entsprechenden Weise verteilt,
und drei Wörter von L138, L140, L142 sind daher
in dem 23. Block untergebracht. Sodann sind drei Wörter
von L144, L146, L148 wieder in dem nullten Block angeordnet.
Durch wiederholtes Ausführen dieser Operationen
sind die geradzahlig bezeichneten PCM-Daten von insgesamt
360 Wörtern von L0 bis L718 angeordnet. Darüber
hinaus sind die ungeradzahlig bezeichneten PCM-Daten
ebenfalls in derselben Art und Weise wie oben beschrieben
angeordnet, so daß jeweils drei benachbarte Wörter
als eine Einheit angeordnet sind. In einer derartigen
Anordnung bzw. Matrix sind drei Wörter in jedem Block
einander benachbart, und die jeweils drei derartige
Wörter umfassenden Gruppen können voneinander getrennt
sein.
Ferner weist der andere Kanal, der R-Kanal die entsprechende
bzw. ähnliche Anordnung auf, wie sie in Fig. 8
gezeigt ist.
Andererseits werden in dem Fall, daß ein Wort aus 12 Bits
besteht, wie dies in Fig. 9 veranschaulicht ist, die Daten
von vier Wörtern in den Datenbereich von drei Wörtern
eingefügt, wenn ein Wort aus 16 Bits besteht, und
zwar sogar im Hinblick auf die Wörter L′i und R′i in
dem jeweiligen Kanal. So werden beispielsweise die Daten
der 12-Bit-Wörter mit den Wortnummern 0, 2, 4 und 6
in den Datenbereich der 16-Bit-Wörter mit den Wortnummern
0, 2 und 4 eingefügt.
Darüber hinaus ist bei einer Ausführungsform der Erfindung
mit Rücksicht darauf, daß die Codierungsverarbeitung
unter Verwendung von acht Bits als ein Symbol
durchgeführt wird, ein Wort in die höherwertigen acht
Bits und in die niederwertigen acht Bits unterteilt.
Die Fig. 10A und 10B veranschaulichen den gesamten Codeaufbau,
einschließlich der PCM-Daten in den L- und R-
Kanälen, welche die in Fig. 8 dargestellte grundsätzliche
Anordnung sowie die Prüfcodes des jeweiligen Fehlerdetektorcodes
C1 und des Fehlerkorrekturcodes C2
aufweisen. In Fig. 10A und 10B ist mit einem angehängten
A ein Symbol der höherwertigen acht Bits bezeichnet,
und mit einem angehängten B ist ein Symbol von niederwertigen
acht Bits bezeichnet.
Generell sind in Bandrecordern mit einem rotierenden
Kopf die Kontaktbedingungen zwischen dem rotierenden
Kopf und dem Magnetband an dem Kantenbereich, wo der
Gleitkontakt zwischen den betreffenden Elementen begonnen
wird, und dem Endteil, an dem der Gleitkontakt
zwischen den betreffenden Elementen aufhört,
schlecht, so daß dies ein Ansteigen der Fehlerrate
bewirkt. Demgemäß sind das Prüfcodesymbol Q des Fehlerkorrekturcodes
C2 und das Prüfcodesymbol P des
Fehlerdetektorcodes C1 bezüglich dieses Vorgangs wiederholt
in Blöcken mit den Blockadressen 0 bis 15
(Fig. 10A) und in den Blöcken mit den Blockadressen
112-127 (Fig. 10B) angeordnet, die diesen Kantenbereichen
entsprechen. Die Audio-PCM-Daten und das sich
darauf beziehende Prüfcodesymbol P sind in den Blöcken
mit den Blockadressen 16-111 entsprechend dem mittleren
Bereich angeordnet. Es ist ferner möglich, das
Prüfcodesymbol Q und das Prüfcodesymbol P des hierauf
sich beziehenden Fehlerdetektorcodes C1 im mittleren
Bereich anzuordnen bzw. unterzubringen, und die geradzahlig
bezeichneten Audio-PCM-Daten und die ungeradzahlig
bezeichneten Audio-PCM-Daten in den Bereichen
auf beiden Seiten unterzubringen bzw. festzulegen.
Der Fehlerdetektorcode C1 ist durch die Reed-Solomon-
Codes über GF (2⁸) von (32, 30) gegeben, und die Codefolge
weist eine 2-Block-Vervollständigungs-Verschachtelung
auf, die Fehler der Blockadressen sicher zu ermitteln
gestattet. So wird beispielsweise der Fehlerdetektorcode
C1 im Hinblick auf 30 Symbole Q00, Q02,
Q04, Q06 . . . Q028, Q01, Q03 . . . Q025, Q027, Q029 codiert;
diese Symbole liegen unter den geradzahlig bezeichneten
Adressen in den Blöcken der jeweiligen Blockadressen
0 und 1, und die Prüfcodesymbole P00 und P01
werden hinzuaddiert. In entsprechender Weise wird bezüglich
der Blockadressen 16 und 17 eine Codefolge des
Fehlerdetektorcodes C1 durch 32 Symbole L0A, L0B, L2A,
L2B . . . L290A, L290B, L292A, L292B . . . L580A, L580B,
P160, P161 gebildet, die in den geradzahlig bezeichneten
Adressen in den Blöcken der jeweiligen Blockadresse
untergebracht sind. Zusätzlich ist eine Codefolge des
Fehlerdetektorcodes C1 durch 32 Symbole R0A, R0B . . .
R290A, R290B . . . R580A, R580B, P170, P171 gebildet,
welche unter den ungeradzahlig bezeichneten Adressen
in den Blöcken der Blockadressen 16 und 17 liegen.
Andererseits wird im Falle der 12-Bit-Daten der Codierungsvorgang
unter Verwendung von 16 Bits als ein Symbol
ausgeführt, so daß ein Wort in sechs höherwertige
Bits und in sechs niederwertige Bits unterteilt ist.
Die Fig. 11A und 11B zeigen ein Beispiel entsprechend
einem Teil der Fig. 10A. Die Fehlerprüfcodesymbole P
und Q der Fehlerdetektorcodefolge C1 und der Fehlerkorrekturcodefolge
C2 können auf einer 8-Bit-Einheitsbasis
verarbeitet werden. In einem solchen Fall wird
kein Problem hervorgerufen.
Demgemäß wird die Codierung des Fehlerdetektorcodes C1
bezüglich 30 Symbole Q00, Q02, Q04, Q06 . . . Q028, Q029,
Q01, Q03 . . . Q025, Q027 ausgeführt, welche unter den
geradzahlig bezeichneten Adressen in den Blöcken der
jeweiligen Blockadressen von beispielsweise 0 und 1
liegen; die Prüfcodesymbole von P00 und P01 werden
hinzuaddiert. Darüber hinaus wird eine Codefolge bzw.
Codesequenz des Fehlerdetektorcodes C1 durch 42 Symbole
L′0A, L′0B, L′2A, L′2B . . . L′384A, L′384B, L′386A,
L′386B . . . L′774A, L′774B, P160, P161 gebildet, die
in den geradzahlig bezeichneten Adressen in den Blöcken
der jeweiligen Blockadressen 16 und 17 liegen. Diese
Symbole sind ebenfalls dem R-Kanal ähnlich.
Aus diesem Beispiel dürfte ersichtlich sein, daß in den
in Fig. 10A, 10B, 11A und 11B gezeigten Codedarstellungen
bzw. Codeaufbauten zwei Symbole, welche dasselbe
Wort bilden, in derselben Codesequenz des Fehlerdetektorcodes
C1 enthalten sind. Der Grund hierfür liegt
darin, daß in den Fällen, in denen diese Codesequenz
als fehlerhaft ermittelt wird und in denen der betreffende
Fehler durch den Fehlerkorrekturcode C2 nicht
korrigiert werden kann, dieses Fehlerwort durch
15 Wörter (im Falle von 16 Bits) oder durch 20 Wörter
(im Falle von 12 Bits) interpoliert werden kann.
Darüber hinaus sind die Daten in einem Kanal innerhalb
der Daten zweier Kanäle in der Codesequenz des Fehlerdetektorcodes
C1 konzentriert. Da die Symbole der sich
gegenseitig entsprechenden Symbolnummern in zwei Kanälen
alternativ aufgezeichnet sind, wird jedoch kaum der
Fall auftreten, daß die Fehler in lediglich einem Kanal
konzentriert auftreten, wenn eine Aufzeichnung erfolgt.
Nachstehend ist ein Beispiel der H-Matrix des Fehlerdetektorcodes
C1 veranschaulicht.
wobei α irgendein Element über GF (2⁸) ist.
Unter der Annahme, daß die Matrix der Wiedergabedatenfolge
aus 32 Symbolen, welche zwei Paritätssymbole umfassen,
mit V gegeben ist und daß die transponierte
Matrix hierzu mit VT gegeben ist, wird die Decodierung
des Fehlerdetektorcodes C1 dadurch vorgenommen, daß
zwei Syndrome durch die arithmetische Operation H · VT
gebildet werden. Wenn diese beiden Syndrome 0 sind, bedeutet
dies, daß kein Fehler ermittelt worden ist. Im
anderen Falle bedeutet dies, daß Fehler ermittelt sind.
Der Fehlerkorrekturcode C1 ist dem Code eigen, in welchem
ein Einzelfehler korrigiert werden kann und in welchem
Doppel- oder Mehrfachfehler ermittelt werden können.
Darüber hinaus sind 128 Blöcke in 32 Bereiche unterteilt,
deren jeder aus 4 Blöcken besteht; die Codefolge des
Fehlerkorrekturcodes C2 ist durch 32 Symbole gebildet,
die aus jeweils 4 Blöcken abgeholt werden. Dieser Fehlerkorrekturcode
C2 ist durch die Reed-Solomon-Codes
über GF (2⁸) von (32, 24) gebildet; es werden acht Prüfcodesymbole
im Hinblick auf insgesamt 24 Symbole der
Blöcke auf bzw. nach jeweils vier Blöcken gebildet
(beispielsweise bei den Blockadressen 16, 20, 24 . . .
104 und 108), und zwar unter den 96 Blöcken mit den
Blockadressen von 16 bis 111. Diese Prüfcodesymbole
sind zu den Adressen nach jeweils vier Blöcken festgelegt
(z. B. unter den Blockadressen 0, 4, 8, 12, 112,
116, 120 und 124).
Dies bedeutet, daß die Verschachtelung von vier Blöcken
bezüglich des Fehlerkorrekturcodes C2 durchgeführt wird
und daß die Prüfcodesymbole des Fehlerkorrekturcodes C2
in 32 Blöcken der Blockadressen 0 bis 15 und 112 bis 127
liegen bzw. festgelegt sind. Die Prüfcodesymbole des Fehlerdetektorcodes
C1 bezüglich dieser Prüfcodesymbole
sind jedoch unter den Adressen 30 und 31 in dem Block
angeordnet bzw. untergebracht.
Der Fehlerkorrekturcode C2 ist derjenige Code, bei dem
ein Vierfachfehler korrigiert werden kann und bei dem
in dem Fall, daß die Löschkorrektur unter Verwendung
eines Zeigers durchgeführt werden kann, ein Achtfachfehler
korrigiert werden kann. Ein Beispiel der H-Matrix
des Fehlerkorrekturcodes C2 ist nachstehend angegeben.
Auf diese Art und Weise weisen beide Codes C1 und C2
dieselbe Codelänge von 32 Symbolen auf, so daß dies
eine vereinfachte Ausführung einer Hardware ermöglicht.
Wenn eine Decodierung erfolgt, wird darüber hinaus die
Fehlerermittlung einfach durchgeführt, indem der Fehlerkorrekturcode
C1 herangezogen wird. Wenn demgegenüber
Fehler ermittelt werden, wird ein Zeiger in seiner
Codefolge gesetzt, und die Fehlerkorrektur wird
dann unter Verwendung des Fehlerkorrekturcodes C2
durchgeführt. Diese Fehlerkorrektur wird im Hinblick
auf jede der Adressen 0 bis 29 in dem Block ausgeführt,
so daß die Decodierungsoperationen 30mal ausgeführt
werden.
Jeder Block in den in Fig. 10A und 10B dargestellten
Matrizen weist ein Datenformat auf, wie es in Fig. 12A
veranschaulicht ist. Demgemäß wird ein Blocksynchronisiersignal
mit acht Bits (ein Symbol) dem Kopfteil hinzuaddiert,
und eine Segmentadresse aus acht Bits sowie
eine Blockadresse aus acht Bits werden hinzuaddiert.
Sodann wird ein CRC-Code (acht Bits) für eine Fehlerermittlung
dieser Segmentadresse und der Blockadresse
hinzuaddiert. Ein höchstwertiges Bit der Blockadresse
wird dazu herangezogen, eine Unterscheidung der Blockadresse
der Daten von der Blockadresse des Subcodes zu
treffen. Darüber hinaus sind die Daten der 30 Symbole
(Audiodaten oder Prüfcodesymbole Q des Fehlerkorrekturcodes
C2) nach diesem CRC-Code angeordnet. Zwei Prüfcodesymbole
P des Fehlerkorrekturcodes C1 sind in dem
letzten Teil angeordnet.
Andererseits weisen die Daten eines Segmentes, welches
von dem rotierenden Kopf wiedergegeben wird, ein Datenformat
auf, wie es in Fig. 12B veranschaulicht ist. Bei
dieser Ausführungsform wird ein Segment durch den rotierenden
Kopf in der Schrägrichtung des Magnetbandes gebildet,
welches unter einem Winkel von 84,8° um eine
Bandführungstrommel herumgewickelt ist, die einen
Durchmesser von 30 mm aufweist. Pilotsignale ATF zum
automatischen Nachlaufen der Spur sind in jedem Intervall
von 3° in bzw. an beiden Endbereichen und im mittleren
Bereich dieses Segments aufgezeichnet. Der Grund
dafür, daß die Pilotsignale in diesen drei Bereichen
aufgezeichnet werden, besteht darin, eine Gefahr dahingehend
zu vermeiden, daß die betreffenden Pilotsignale
infolge eines Aussetzens nicht wiedergegeben werden können.
Aufgrund des Wiedergabesignals dieser Pilotsignale
ATF wird ein Spurlagefehler ermittelt, auf dessen Ermittelung
hin ein piezoelektrisches Element gesteuert
wird, welches den rotierenden Kopf trägt. Dadurch wird
der Spurlagefehler bzw. der Nachlauffehler beseitigt.
Darüber hinaus werden die Daten der Blockadressen bzw.
unter den Blockadressen 0-63, wie in Fig. 10a gezeigt,
aufeinanderfolgend in einem Winkelbereich von 29,7°
aufgezeichnet. Ferner werden die Subcodes von 4 Blöcken,
wie Zeitcodes, Anzeigedaten u. dgl., zweifach vor
und hinter dem Pilotsignal ATF in dem mittleren Bereich
geschrieben. Die Daten unter den Blockadressen 64 bis
127, wie sie in Fig. 10B veranschaulicht sind, werden
aufeinanderfolgend in einem Bereich von 29,7° aufgezeichnet.
Außerdem bezeichnen in Fig. 12B die Intervalle
im Winkel von jeweils 1,5° in den schraffierten
Bereichen die Zwischenblockspalten, in denen keine Daten
aufgezeichnet sind und in denen Impulssignale mit
einer konstanten Frequenz aufgezeichnet sind.
Fig. 13 zeigt den Aufbau einer Aufzeichnungs-/Wiedergabeschaltung
gemäß einer Ausführungsform der vorliegenden
Erfindung. Bei dieser Schaltungsanordnung wird
ein analoges Audiosignal einem Eingangsanschluß 31 zugeführt.
Dieses analoge Audiosignal wird mittels eines
Analog-Digital-Wandlers 32 digitalisiert. Das von dem
Analog-Digital-Wandler 32 abgegebene Audio-PCM-Signal
wird als Dateneingangssignal über einen Datenbus 33
einem RAM-Speicher 34, das ist ein Schreib-Lese-Speicher,
zugeführt. Der RAM-Speicher 34 weist eine Speicherkapazität
auf, mit der er die Daten der Einheit
(2880 Symbole bei dem vorhergehenden Beispiel) speichern
kann, von bzw. aus denen der Fehlerkorrekturcode
codiert ist.
Darüber hinaus werden die aus dem RAM-Speicher 34 gelesenen
Daten einem Codierer 35 für bzw. im Hinblick
auf den Fehlerdetektorcode C1 und den Fehlerkorrekturcode
C2 zugeführt. Eine von einem Adressengenerator 36
erzeugte Datenadresse wird dem RAM-Speicher 34 über
einen Adressenbus 37 zugeführt. Diese Datenadresse
bzw. diese Adressendaten kann/können verschachtelt
sein, um die Folge der PCM-Daten in die ursprüngliche
Folge zu ändern. Die verschachtelten Daten werden aus
dem RAM-Speicher 34 ausgelesen und dem Codierer 35 zugeführt.
Sodann werden die Prüfcodesymbole des Fehlerdetektorcodes
C1 und des Fehlerkorrekturcodes C2 gebildet,
und diese Prüfcodesymbole werden in den RAM-Speicher
34 eingeschrieben. Auf die Beendigung der Wiedergabe
der Prüfcodesymbole hin werden die Daten, einschließlich
dieser Prüfcodesymbole, aus dem RAM-Speicher
34 bezüglich jedes Blockes ausgelesen und einem
digitalen Modulator 39 zugeführt.
Obwohl nicht dargestellt, werden Verarbeitungsvorgänge
zum Hinzufügen von Blockadressen, Segmentadressen und
eines Blocksynchronisiersignals, ausgeführt. Der rotierende
Kopf ist mit einem Ausgangsanschluß 40 des
digitalen Modulators 39 über einen Aufzeichnungsverstärker
und einen Drehtransformator bzw. einen rotierenden
Transformator verbunden.
Außerdem wird das von dem Magnetband mittels des rotierenden
Kopfes wiedergegebene Signal über einen rotierenden
Transformator und einen Wiedergabeverstärker
einem digitalen Demodulator 42 zugeführt, und die demodulierten
Daten werden über den Datenbus 33 in den
RAM-Speicher 34 eingeschrieben. Die aus dem RAM-Speicher
34 ausgelesenen Daten werden einem Decoder 43 zugeführt
und den Verarbeitungsvorgängen der Fehlerermittlung
und Fehlerkorrektur unterzogen. Die durch diesen
Decoder 43 verarbeiteten Daten werden in dem RAM-
Speicher 34 eingeschrieben, und die PCM-Daten, die in
die ursprüngliche Folge entschachtelt wurden, werden
aus dem RAM-Speicher 34 ausgelesen und einem Digital-
Analog-Wandler 44 zugeführt, so daß das Wiedergabe-
Audio-Signal von einem Ausgangsanschluß 45 abgenommen
wird.
Die Adressendaten für den RAM-Speicher 34 bei der Wiedergabe
bzw. auf die Wiedergabe hin werden ebenfalls von
dem Adressengenerator 36 erzeugt. Die Taktimpulse und
die Zeitsteuersignale, die für die Steuerung der oben
erwähnten Verarbeitungsvorgänge auf die Aufzeichnung
und Wiedergabe hin erforderlich sind, werden von einem
Taktzeitgenerator 38 erzeugt, der einen Quarzoszillator
enthält.
Wenn einerseits die Abtastfrequenz 32 kHz beträgt und
die Anzahl der Quantisierungsbits mit 12 gegeben ist,
dann werden die Laufgeschwindigkeit des Magnetbandes
und die Drehzahl des rotierenden Kopfes um die Hälfte
vermindert im Vergleich zu jenen Werten, die in dem
Fall vorliegen, daß die Abtastfrequenz 48 kHz beträgt.
Aufgrund dieser Tatsache und unter der Annahme, daß
die Aufzeichnungsdichte konstant ist, kann die Zeitdauer,
während der die Aufzeichnung auf beispielsweise
einem Kassettenbandgerät möglich ist, verdoppelt werden.
Im Falle der Aufteilung der Eingangsdatenfolge und der
Übertragungsdatenfolge auf eine Vielzahl von Sätzen
sind diese in die geradzahligen Sätze und die ungeradzahligen
Sätze bei der vorliegenden Ausführungsform
aufgeteilt. Die Erfindung ist hierauf jedoch nicht beschränkt.
Wenn ein Mehrfaches von 3 als 3 n beispielsweise
aufgeschrieben wird, dann können jene Sequenzen
in drei Sätze von 3 n, 3 n+1 und 3 n+2 oder ein vier
Sätze 4 n, 4 n+1, 4 n+2 und 4 n+3 aufgeteilt sein.
Darüber hinaus sei im Hinblick auf N Blöcke des zweidimensionalen
Aufbaus, in welchem der Fehlerkorrekturcode
C1 in der vertikalen Richtung und der Fehlerkorrekturcode
C2 in der horizontalen Richtung codiert worden
ist, wie dies Fig. 14 veranschaulicht, angemerkt,
daß die vorliegende Erfindung in dem Fall angewandt werden
kann,
daß der Fehlerdetektorcode C3 bezüglich N Wörter
an den entsprechenden Plätzen des jeweiligen Blockes
codiert ist. Als Fehlerkorrekturcodes C1 und C2 sind
beispielsweise die Reed-Solomon-Codes von (15, 13) benutzt
worden, während die CRC-Codes als Fehlerdetektorcode
C3 benutzt worden sind. In dem Fall, daß drei Arten
von Wortlängen von acht Bits, 12 Bits und 16 Bits
vorhanden sind, wird eine Länge einer Codefolge des
Fehlerdetektorcodes C3 auf 144 Bits festgelegt, was
um ganzzahlige Vielfache größer ist als 48 Bits eines
kleinsten gemeinsamen Vielfachen dieser Bitzahlen.
Einerseits kann die vorliegende Erfindung in dem Fall
angewandt werden, daß irgendeine digitale Information,
wie ein digitales Videosignal od. dgl. übertragen
wird.
Es dürfte einzusehen sein, daß die Erfindung
auch in dem Fall angewandt werden kann, daß eine Magnetplatten-
Aufzeichnungsanordnung od. dgl. verwendet
wird.
Gemäß der vorliegenden Erfindung werden sogar in die
Zeitfolge der Übertragungsdaten die ungeradzahligen
und die geradzahligen Wörter in die ungeradzahligen
bzw. in die geradzahligen Zeitintervalle auf der Basis
der ursprünglichen Zeitfolge eingefügt. Demgemäß ist
es im Falle der Durchführung der geradzahligen/ungeradzahligen
Verschachtelung möglich zu verhindern,
daß die Fehlerkorrekturfähigkeit infolge einer Differenz
in der Bitzahl merklich vermindert wird.
Claims (4)
1. Verfahren zum Umgruppieren digitaler Informationsdaten verschiedener Wortlängen in eine für
eine Fehlerermittlung und/oder Fehlerkorrektur geeignete Anordnung,
wobei die Fehlerermittlung und/oder Fehlerkorrektur bezüglich mehrerer Dimensionen einer
matrixförmigen Anordnung der Informationsdaten ausführbar ist und mehrere Blöcke vorgesehen
sind, die jeweils aus mehreren Datenworten der digitalen Informationsdaten bestehen,
dadurch gekennzeichnet,
daß beim Umgruppieren benachbarte Datenworte der digitalen
Informationsdaten zu einer Datensequenz zusammengefaßt werden, deren Länge ein ganzzahliges
Vielfaches (3L) des kleinsten, gemeinsamen, ganzzahligen Vielfachen (L) der verschiedenen
Wortlängen (l1, l2, . . . ln) der digitalen Informationsdaten ist.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Wortlängen (l1, l2) 12 Bits und 16 Bits verwendet werden.
3. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß als Wortlängen (l1, l2) 6 Bits und 8 Bits verwendet werden.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß die digitalen Informationsdaten derart verschachtelt werden, daß die geradzahligen Datenworte
und die ungeradzahligen Datenworte voneinander getrennt sind, und daß als benachbarte Datenworte
die benachbarten Datenworte der geradzahligen Datenworte und der ungeradzahligen Datenworte
verwendet werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58089589A JPH0661156B2 (ja) | 1983-05-21 | 1983-05-21 | エラ−訂正のための符号化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3418912A1 DE3418912A1 (de) | 1984-11-22 |
DE3418912C2 true DE3418912C2 (de) | 1993-11-18 |
Family
ID=13974965
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3418912A Expired - Lifetime DE3418912C2 (de) | 1983-05-21 | 1984-05-21 | Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrektur |
Country Status (14)
Country | Link |
---|---|
US (2) | US4688225A (de) |
JP (1) | JPH0661156B2 (de) |
KR (1) | KR920009105B1 (de) |
AT (1) | AT404655B (de) |
AU (2) | AU565309B2 (de) |
BR (1) | BR8402424A (de) |
CA (1) | CA1223065A (de) |
DE (1) | DE3418912C2 (de) |
ES (2) | ES8606713A1 (de) |
FR (1) | FR2546348B1 (de) |
GB (2) | GB2140178B (de) |
IT (1) | IT1177741B (de) |
NL (1) | NL194744C (de) |
SE (1) | SE461309B (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
JP2574744B2 (ja) * | 1985-04-10 | 1997-01-22 | 株式会社日立製作所 | Pcm信号記録再生装置 |
FR2583240B1 (fr) * | 1985-06-05 | 1994-02-04 | France Telediffusion | Procede de transmission en blocs de mots d'information numerique |
JPH0782712B2 (ja) * | 1985-10-11 | 1995-09-06 | 株式会社日立製作所 | ディジタル信号記録再生装置 |
JPH0782713B2 (ja) * | 1985-12-25 | 1995-09-06 | 株式会社日立製作所 | Pcm信号記録再生装置及び再生装置 |
AU594995B2 (en) * | 1986-01-24 | 1990-03-22 | Sony Corporation | Data transmission method suitable for a disc |
JP2590813B2 (ja) * | 1986-02-18 | 1997-03-12 | ソニー株式会社 | データの記録方法 |
JPS62235851A (ja) * | 1986-04-07 | 1987-10-16 | Tamura Electric Works Ltd | ボタン電話装置のデ−タ伝送方式 |
US4907215A (en) * | 1986-08-27 | 1990-03-06 | Sony Corporation | Integral optical recording of product code in data areas |
US4745604A (en) * | 1986-10-20 | 1988-05-17 | International Business Machines Corporation | Method and apparatus for transferring data between a host processor and a data storage device |
JP2751201B2 (ja) * | 1988-04-19 | 1998-05-18 | ソニー株式会社 | データ伝送装置及び受信装置 |
DE3889804T2 (de) * | 1987-08-12 | 1994-09-08 | Hitachi Ltd | Gerät zur Aufnahme/Wiedergabe von PCM-Signalen. |
US4943964A (en) * | 1987-08-12 | 1990-07-24 | Hitachi, Ltd. | PCM signal reproducing device |
JP2638091B2 (ja) * | 1988-06-24 | 1997-08-06 | ソニー株式会社 | データ伝送方法 |
JPH03141752A (ja) * | 1989-10-27 | 1991-06-17 | Hitachi Ltd | 画像信号伝送方法 |
JP2619983B2 (ja) * | 1989-11-09 | 1997-06-11 | エクサバイト・コーポレーシヨン | エラー訂正方法及び装置 |
JP2605434B2 (ja) * | 1989-12-09 | 1997-04-30 | ヤマハ株式会社 | 電子楽器のデータ発生装置 |
KR950001439B1 (ko) * | 1990-04-30 | 1995-02-24 | 삼성전자주식회사 | 오류정정부호화장치 |
US5251219A (en) * | 1990-09-10 | 1993-10-05 | Advanced Micro Devices, Inc. | Error detection and correction circuit |
US5504759A (en) * | 1991-07-11 | 1996-04-02 | Sony Corporation | Digital signal recording and/or reproducing apparatus using a common processing device for digital signals having different data configurations |
JP2785531B2 (ja) * | 1991-09-17 | 1998-08-13 | ヤマハ株式会社 | 電子楽器 |
DE4308235A1 (de) * | 1993-03-10 | 1994-09-15 | Thomson Brandt Gmbh | Verfahren zur Speicherung oder Wiedergabe von Datenpaketen |
WO1996025801A1 (en) * | 1995-02-17 | 1996-08-22 | Trustus Pty. Ltd. | Method for partitioning a block of data into subblocks and for storing and communicating such subblocks |
US6118754A (en) * | 1995-05-16 | 2000-09-12 | Sony Corporation | Data recording/reproducing apparatus and method corresponding to a plurality of data formats, and data recording medium |
AU700070B2 (en) * | 1995-05-16 | 1998-12-17 | Sony Corporation | Data recording/reproducing apparatus and method corresponding to a plurality of data formats, and data recording medium |
US5706298A (en) * | 1995-11-09 | 1998-01-06 | Emc Corporation | Method and apparatus for calculating the longitudinal redundancy check in a mixed stream channel |
JP3661890B2 (ja) * | 1995-12-15 | 2005-06-22 | ソニー株式会社 | 画像データ送信方法及び画像データ受信方法 |
US6126074A (en) * | 1998-01-28 | 2000-10-03 | Symbol Technologies, Inc. | Error correction in macro bar code symbols |
US6125467A (en) * | 1998-04-21 | 2000-09-26 | International Business Machines Corporation | Method and apparatus for partial word read through ECC block |
US6363350B1 (en) | 1999-12-29 | 2002-03-26 | Quikcat.Com, Inc. | Method and apparatus for digital audio generation and coding using a dynamical system |
US6567781B1 (en) | 1999-12-30 | 2003-05-20 | Quikcat.Com, Inc. | Method and apparatus for compressing audio data using a dynamical system having a multi-state dynamical rule set and associated transform basis function |
JP3752995B2 (ja) * | 2000-09-27 | 2006-03-08 | 日本ビクター株式会社 | 情報記録再生装置 |
US20020041595A1 (en) * | 2000-10-05 | 2002-04-11 | Marc Delvaux | System and method for suspending and resuming transmission of information without creating significant additional overhead |
US8656246B2 (en) * | 2001-04-16 | 2014-02-18 | Qualcomm Incorporated | Method and an apparatus for use of codes in multicast transmission |
US7389468B2 (en) * | 2004-09-20 | 2008-06-17 | International Business Machines Corporation | Writing and reading of data in probe-based data storage devices |
TWI303414B (en) * | 2005-12-21 | 2008-11-21 | Ind Tech Res Inst | A data encoding method for error correcton |
US7245450B1 (en) * | 2006-01-26 | 2007-07-17 | International Business Machines Corporation | Synchronous servo channel for longitudinal position detection and position error signal generation in tape drive systems |
US7813070B2 (en) * | 2008-02-19 | 2010-10-12 | International Business Machines Corporation | Error correction capability for longitudinal position data in a tape storage system |
US8533564B2 (en) * | 2009-12-23 | 2013-09-10 | Sandisk Technologies Inc. | System and method of error correction of control data at a memory device |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386416A (en) * | 1980-06-02 | 1983-05-31 | Mostek Corporation | Data compression, encryption, and in-line transmission system |
JPS5710558A (en) * | 1980-06-20 | 1982-01-20 | Sony Corp | Error correcting method |
US4346474A (en) * | 1980-07-03 | 1982-08-24 | International Business Machines Corporation | Even-odd parity checking for synchronous data transmission |
CA1161946A (en) * | 1980-07-26 | 1984-02-07 | Sony Corporation | Method and apparatus for recording digitized information on a record medium |
JPS5730108A (en) * | 1980-07-28 | 1982-02-18 | Sony Corp | Digital signal processing circuit |
JPS5736475A (en) * | 1980-08-08 | 1982-02-27 | Sony Corp | Recording method of pcm signal |
US4449536A (en) * | 1980-10-31 | 1984-05-22 | Sri International | Method and apparatus for digital data compression |
JPS5829237A (ja) * | 1981-08-14 | 1983-02-21 | Sony Corp | エラ−訂正方法 |
JPS5845613A (ja) * | 1981-09-11 | 1983-03-16 | Hitachi Ltd | Pcmレコ−ダ |
JPS5866448A (ja) * | 1981-10-16 | 1983-04-20 | Hitachi Ltd | パケット交換における誤り検出方式 |
JPS58125209A (ja) * | 1982-01-20 | 1983-07-26 | Mitsubishi Electric Corp | Pcm記録再生装置 |
US4464747A (en) * | 1982-02-18 | 1984-08-07 | The Singer Company | High reliability memory |
CA1196106A (en) * | 1982-04-28 | 1985-10-29 | Tsuneo Furuya | Method and apparatus for error correction |
GB2122778B (en) * | 1982-06-29 | 1985-09-11 | Sony Corp | Digital audio signal processing |
US4495623A (en) * | 1982-09-02 | 1985-01-22 | Discovision Associates | Digital data storage in video format |
US4488302A (en) * | 1983-02-11 | 1984-12-11 | At&T Bell Laboratories | Burst error correction using cyclic block codes |
US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
US4751742A (en) * | 1985-05-07 | 1988-06-14 | Avelex | Priority coding of transform coefficients |
-
1983
- 1983-05-21 JP JP58089589A patent/JPH0661156B2/ja not_active Expired - Lifetime
-
1984
- 1984-05-18 GB GB08412782A patent/GB2140178B/en not_active Expired
- 1984-05-18 AU AU28366/84A patent/AU565309B2/en not_active Expired
- 1984-05-18 CA CA000454669A patent/CA1223065A/en not_active Expired
- 1984-05-18 NL NL8401612A patent/NL194744C/nl not_active IP Right Cessation
- 1984-05-19 KR KR1019840002746A patent/KR920009105B1/ko not_active IP Right Cessation
- 1984-05-21 BR BR8402424A patent/BR8402424A/pt not_active IP Right Cessation
- 1984-05-21 IT IT48233/84A patent/IT1177741B/it active
- 1984-05-21 ES ES532666A patent/ES8606713A1/es not_active Expired
- 1984-05-21 AT AT0167084A patent/AT404655B/de not_active IP Right Cessation
- 1984-05-21 SE SE8402714A patent/SE461309B/sv not_active IP Right Cessation
- 1984-05-21 FR FR848407877A patent/FR2546348B1/fr not_active Expired - Lifetime
- 1984-05-21 DE DE3418912A patent/DE3418912C2/de not_active Expired - Lifetime
-
1985
- 1985-04-01 ES ES541831A patent/ES8608755A1/es not_active Expired
-
1986
- 1986-05-20 US US06/867,893 patent/US4688225A/en not_active Expired - Lifetime
- 1986-07-28 GB GB08618378A patent/GB2186401B/en not_active Expired
-
1987
- 1987-04-20 US US07/040,253 patent/US4866636A/en not_active Expired - Lifetime
- 1987-07-27 AU AU76157/87A patent/AU600495B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
BR8402424A (pt) | 1985-04-02 |
AU565309B2 (en) | 1987-09-10 |
GB2186401B (en) | 1987-12-16 |
NL194744B (nl) | 2002-09-02 |
ES541831A0 (es) | 1986-06-16 |
IT8448233A0 (it) | 1984-05-21 |
ATA167084A (de) | 1998-05-15 |
KR850000095A (ko) | 1985-02-25 |
FR2546348B1 (fr) | 1991-11-15 |
US4688225A (en) | 1987-08-18 |
IT1177741B (it) | 1987-08-26 |
AU600495B2 (en) | 1990-08-16 |
GB2186401A (en) | 1987-08-12 |
CA1223065A (en) | 1987-06-16 |
NL194744C (nl) | 2003-01-07 |
DE3418912A1 (de) | 1984-11-22 |
ES8608755A1 (es) | 1986-06-16 |
AT404655B (de) | 1999-01-25 |
ES532666A0 (es) | 1986-04-01 |
GB2140178B (en) | 1987-12-16 |
FR2546348A1 (fr) | 1984-11-23 |
NL8401612A (nl) | 1984-12-17 |
ES8606713A1 (es) | 1986-04-01 |
JPH0661156B2 (ja) | 1994-08-10 |
AU2836684A (en) | 1984-11-22 |
KR920009105B1 (ko) | 1992-10-13 |
GB2140178A (en) | 1984-11-21 |
SE461309B (sv) | 1990-01-29 |
AU7615787A (en) | 1987-11-05 |
SE8402714L (sv) | 1984-11-22 |
US4866636A (en) | 1989-09-12 |
GB8412782D0 (en) | 1984-06-27 |
JPS59215013A (ja) | 1984-12-04 |
GB8618378D0 (en) | 1986-09-03 |
SE8402714D0 (sv) | 1984-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3418912C2 (de) | Verfahren zum Umgruppieren digitaler Informationsdaten für eine Fehlerermittlung und/oder -korrektur | |
DE3416047C2 (de) | Fehlerkorrekturverfahren für digitale Informationsdaten | |
DE3040004C2 (de) | ||
DE3486219T2 (de) | Verfahren und vorrichtung zum aufzeichnen digitaler datensignale. | |
DE3788663T2 (de) | Verfahren und Gerät zum Übertragen und Empfangen eines Digitalsignals. | |
AT393429B (de) | Speicherschaltung zur speicherung eines digitalsignals | |
AT391576B (de) | Digital-videobandaufzeichnungsgeraet | |
DE2757401C2 (de) | Verfahren und Vorrichtung zur Fehlererkennung und -korrektur von wortweise parallel anfallenden Datenbits | |
DE69110643T2 (de) | Anordnung zum Aufzeichnen von Takteinlauf-Codewörtern in einer Spur auf einem magnetischen Aufzeichnungsträger. | |
DE3784745T2 (de) | Verfahren zur uebertragung und aufzeichnung von daten. | |
DE69023808T2 (de) | Verfahren und Aufzeichnungs- und Wiedergabegerät mit einem rotierenden Kopf. | |
DE3003134C2 (de) | ||
DE3115550C2 (de) | Verfahren und Schaltungsanordnungen zum Aufzeichnen bzw. zur Wiedergabe eines Digitalsignals sowie Anwendung des Verfahrens und der Schaltungsanordnung | |
DE3038066A1 (de) | Verfahren und vorrichtung zur uebermittlung digitaler informationsworte mittels fehlerkorrekturcodierung | |
DE3039688A1 (de) | Verfahren und vorrichtung zum codieren eines digitalsignals mit minimaler gleichkomponente | |
DE3131764A1 (de) | Digitalsignal-uebertragungssystem | |
DE2944403C2 (de) | ||
DE3132840A1 (de) | Verfahren und vorrichtung zum edieren von digitalsignalen | |
DE3650476T2 (de) | PCM-Aufzeichnungs- und Wiedergabegerät | |
DE69326113T2 (de) | Magnetisches Aufnahme- und/oder Wiedergabegerät | |
DE2850311C2 (de) | Einrichtung zur Erzeugung von korrigierbaren digitalen Informationssignalen | |
DE3587453T2 (de) | Regelungssystem zum Entschachteln von Speichern in einer numerischen Wiedergabeanordnung. | |
DE3108941A1 (de) | Anordnung zur verhinderung von fehlerhaften korrekturen | |
DE3241950C2 (de) | ||
DE69016557T2 (de) | Informationsdatenaufzeichnungs-/wiedergabegerät. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |