DE3717758C2 - Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-Schaltungen - Google Patents
Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-SchaltungenInfo
- Publication number
- DE3717758C2 DE3717758C2 DE3717758A DE3717758A DE3717758C2 DE 3717758 C2 DE3717758 C2 DE 3717758C2 DE 3717758 A DE3717758 A DE 3717758A DE 3717758 A DE3717758 A DE 3717758A DE 3717758 C2 DE3717758 C2 DE 3717758C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- voltage
- transistors
- threshold voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Control Of Electrical Variables (AREA)
Description
Die vorliegende Erfindung bezieht sich auf einen
Vorspannungsgenerator für den Source-Anschluß
von Transistoren, die Teil von digitalen
integrierten MOS-Schaltungen sind, die es erlaubt, die
genannten Transistoren durch einfaches Erden ihres Gate
auszuschalten. Speziell ist die Erfindung darauf
gerichtet, eine möglichst vorteilhafte Anwendung bei der
Leitungsdekodierung in EPROM-Speichern und dergleichen
zu finden.
In Adreßdekodern von EPROM-Speichern, die MOS-
Transistoren mit einer geringen Schwellwertspannung
verwenden, ist es nicht ausreichend, nur
ihre Gate-Anschlüsse zu erden, um sie zu sperren, da die
Ausschaltschwelle bei etwa -100 mV liegt. Es ist daher
notwendig, den Source-Anschluß auf eine positive Spannung
vorzuspannen, die größer als die Ausschaltschwelle ist,
und dies wird gewöhnlich mittels eines Widerstands
erreicht, der in Serie mit dem Source-Anschluß geschaltet ist.
Herstellungsverfahren für MOS-Transistoren und
für Widerstände sind jedoch heterogen. Die
Herstellungsschwankungen, die diese Lösung nach sich
zieht, führen zu Unterschieden, die im schlimmsten Fall
zur Folge haben, daß die integrierten Schaltungen ihre
Betriebsspezifikationen nicht erfüllen. Jedenfalls
schwankt die Gleichförmigkeit ihrer Eigenschaften von
Chip zu Chip. Temperatur- und
Stromversorgungsschwankungen haben ebenfalls unterschiedliche
Auswirkungen in den zwei genannten Fällen und haben zur Folge, daß die
Gesamtschaltung solche Schwankungen weniger gut toleriert.
Aus der US-PS 44 46 383 ist ein Bezugsspannungsgenerator bekannt
mit einem Depletion-Transistor, welcher so zwischen eine Versor
gungsspannung und eine Ausgangsklemme geschaltet ist, daß er als
Konstantspannungsquelle wirkt. Weiter umfaßt diese bekannte
Schaltung drei seriell miteinander verbundene FET-Transistoren
vom Enhancement-Typ, die zwischen der Ausgangsklemme und einem
Massepotential verbunden sind. Der erste Transistor ist wie eine
Diode geschaltet, um den Offset für die Enhancement-Schwellspannung
bereitzustellen. Die Gate-Elektrode des zweiten Transistors
ist mit der Spannungsversorgung verbunden, um Schwankungen in
der Versorgungsspannung auszugleichen, und die Gate-Elektrode des
dritten Transistors ist mit einer Source-Folger-Schaltung ver
bunden. Die Source-Folger-Schaltung besitzt eine Verbindung zur
Ausgangsklemme und stellt ein Rückkopplungssignal für die Gate-
Elektrode des dritten Transistors bereit, so daß eine konstante
Spannung mit einem gewünschten Betrag an der Ausgangsklemme er
halten wird.
Aus der DE-AS 27 08 022 ist eine Schaltungsanordnung in inte
grierter CMOS-Technik bekannt zur Abgabe einer, von
Speisespannungsschwankungen im wesentlichen unabhängigen
Konstantspannung. Die Schaltung umfaßt mehrere
Stabilisierungsstufen mit MOS-Feldeffekttransistoren, die
zueinander komplementär sind, d. h. ein Transistor ist ein N-
Kanal-Transistor und der andere Transistor ist ein P-Kanal-
Transistor. Die stabilisierte Stufenausgangsspannung wird als
Steuerspannung der jeweils weiteren Stabilisierungsstufe
zugeführt. Jede Stabilisierungsstufe umfaßt weiterhin einen
Vorwiderstand, der aus der Reihenschaltung eines MOS-
Feldeffekttransistors und einem ohmschen Widerstand gebildet
ist.
Aus der US-PS 44 50 367 ist eine Ruhestromschaltung bekannt,
die eine erste bipolare Einrichtung aufweist, die in Serie mit
einer MOS-Einrichtung verbunden ist, um eine Bezugsspannung zu
entwickeln, welche proportional zu einem Ruhestrom ist. Die
Bezugsspannung wird von einer MOS-Einrichtung verwendet, die
seriell mit einem Widerstand geschaltet ist, der wiederum
seriell mit einer zweiten bipolaren Einrichtung verbunden ist,
um einen Bezugsstrom bereitzustellen, der proportional zur
Differenz der Basisemitterspannungen der zwei bipolaren
Einrichtungen ist.
Die Aufgabe der vorliegenden Erfindung besteht
darin, einen Vorspannungsgenerator für MOS-
Transistoren mit geringer Schwellenspannung anzugeben,
der unabhängig von Herstellungs-,
Temperatur- und Stromversorgungsschwankungen
zuverlässig und genau arbeitet.
Diese Aufgabe wird durch die im Patentanspruch
angegebene Erfindung gelöst.
So ist insbesondere vorgesehen, daß der
Vorspannungsgenerator eine Einstellstufe enthält, die
von der Ausgangsvorspannung betrieben wird, um einer
Zwischenstufe einen zusätzlichen Strom in
Gegenkopplung zuzuführen, wenn die Ausgangsvorspannung
abfällt, um diese auf den gewünschten Wert
zurückzubringen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die
Zeichnungen anhand eines bevorzugten
Ausführungsbeispiels näher erläutert. Es zeigt:
Fig. 1 eine graphische Darstellung charakteristischer
Kurven dreier Transistorarten, die in der
Schaltung nach der vorliegenden Erfindung
verwendet werden;
Fig. 2 eine Schaltung eines Teils eines Zeilendekoders
für einen EPROM-Speicher, bei der die Erfindung
anwendbar ist, und
Fig. 3 eine Schaltung des Vorspannungsgenerators für
integrierte Schaltungen gemäß dem bevorzugten
Ausführungsbeispiel der Erfindung.
In der Schaltung sind die Transistoren, deren Kanal in
fetten Linien dargestellt ist,
Depletiontransistoren, während die Transistoren,
deren Kanal in dünnen Linien dargestellt ist,
Enhancementtransistoren sind. Die mit einem kleinen Kreis
am Gate gekennzeichneten Transistoren sind MOS-
Transistoren mit einer geringen Schwellwertspannung.
Das Diagramm nach Fig. 1 zeigt die
charakteristischen Kurven, die für die drei
Transistorarten typisch sind. Die Spannung V zwischen
dem Gate und dem Source ist in Volt auf der Ordinate
aufgetragen, während der Strom I, der durch den Kanal
fließt, in Milliampere auf der Abszisse aufgetragen ist.
Der Knick in jeder Kurve stellt die
Ausschaltschwellenspannung VT des zugehörigen
Transistors dar.
Es wird vorausgesetzt, daß die bevorzugte
Ausführungsform in NMOS-Technik ausgeführt ist, daher
ist die Versorgungsspannung Vcc positiv.
Fig. 2 ist eine Teildarstellung der Schaltung eines
Zeilendekoders eines EPROM-Speichers. Die
Transistoren M1, M2 sind die Durchlaßtransistoren der
zwei Wortleitungen WL1 und WL2, wobei die Enhancement
transistoren M3 und M4 zwischen ihre Sources
und einen Vorspannungsgenerator G geschaltet sind. Die
Gates der Transistoren M1 und M2 und die Gates der
Transistoren M3 und M4 werden von Dekodersignalen DEC
bzw. angesteuert, während P1 und P2 die Signale
sind, die den jeweiligen Wortleitungen zuzuführen sind.
Damit die Leitung WL1 hohen Pegel erhält, muß DEC hohen
Pegel haben, so daß automatisch niedrigen Pegel hat
und P1 ebenfalls hoch ist, während P2 geerdet sein muß.
Um den Platzbedarf auf dem Chip zu optimieren, liegen
die Signale P jedoch gemeinsam an mehreren
Durchlaßtransistoren, so daß es notwendig ist,
sicherzustellen, daß, wenn DEC geerdet ist (und daher
hoch ist), der Transistor M2
ausgeschaltet ist. Da M2 einen (geringen) negativen Schwellenwert
hat, würde M2 statt dessen eingeschaltet sein, wenn der
Verbindungspunkt C geerdet wäre, so daß es notwendig
ist, eine Vorspannung G vorzusehen, die den
Verbindungspunkt C auf einem positiven Spannungspegel
hält, der höher ist, als die Amplitude der
Schwellenspannung von M2.
Aus diesem Grunde ist es, wie oben erwähnt, üblich,
einen Widerstand in Serie zu schalten, um den
gewünschten Spannungsabfall zu erzeugen. Die
Herstellungsschwankungen würden in diesem Falle jedoch
für die verschiedenen Komponenten der Schaltung
heterogen werden.
Gemäß der vorliegenden Erfindung wird daher als
Vorspannungsgenerator G eine Schaltung verwendet, die
als bevorzugtes Ausführungsbeispiel in Fig. 3
dargestellt ist.
Die Schaltung enthält einen Bezugsspannungsgenerator,
bestehend aus einem Transistor M5 mit niedriger Schwellwertspannung
und einem Depletiontransistor M6, die in Serie zwischen die
Versorungsspannung Vcc und Masse geschaltet sind und
deren Gates mit Masse verbunden sind. Von diesen
Transistoren hat der Transistor M6 eine große
Kanallänge, während der Transistor M5 eine große
Kanalbreite hat, so daß der Kanalstrom I sehr klein ist.
Auf diese Weise gilt die folgende Beziehung:
woraus folgt, daß
VA ≅ -VTMOS (1)
Die Bezugsspannung VA wird dem Eingang einer zweiten
Schaltungsstufe zugeführt, der aus dem Gate eines
Transistors M8 besteht, dessen Source über
einen Verstärkungstransistor M9 mit Masse verbunden ist,
der so ausgeführt ist, daß er sehr leitfähig ist, und
das Drain des Transistors M8 ist über einen
Depletiontransistor M7, der einen hohen
Widerstand darstellt, mit der Versorgungsspannung Vcc
verbunden, während sein Source mit dem Gate verbunden
ist, um eine Ohmsche Last zu simulieren. Das Drain des
Transistors M8 ist weiterhin mit dem Gate eines
Transistors M9 verbunden, um eine Gegenkopplung zu
erzeugen. Auf diese Weise arbeitet der Transistor M8 am
Knickpunkt seiner charakteristischen Kurve. Es gilt
daher die Einschränkung:
VA - VB = VTMOS
woraus man unter Berücksichtigung der Gleichung (1)
erhält:
VB = -2 VTMOS
Die erhaltene Spannung VB wird wiederum zusätzlich zur
Benutzerschaltung auch einer dritten Einstellstufe
zugeführt, die aus einem Depletiontransistor M10,
einem Transistor M11 und einem
Enhancementtransistor M12 besteht. Der Transistor M12 ist
als Diode geschaltet, um als Last für den Transistor M11
zu arbeiten, und letzterer wird an seinem Gate durch das
Signal VB angesteuert. Das Drain des Transistors M11 ist
mit dem Gate des Transistors M10 verbunden, um diesen
anzusteuern.
Normalerweise (wenn VB die Größe -2 VTMOS hat) sind M11
und M12 eingeschaltet, während M10 ausgeschaltet ist.
Wenn jedoch VB abfällt, dann wird M10 aktiviert, um M9
mit einem Teil eines Wiedergewinnungsstromes zu
versorgen, um den gewünschten Wert von VB wieder
herzustellen.
Claims (1)
- Vorspannungsgenerator für MOS-Transistoren, insbesondere für digitale integrierte Schaltungen, wie beispielsweise EPROM- Speicher, zur Erzeugung einer Ausgangsvorspannung (VB) mit einem Betrag, der in etwa der doppelten Schwellwertspannung eines MOS-Transistors entspricht, wobei der Vorspannungsgenerator umfaßt:
einen Bezugsspannungsgenerator mit einem ersten MOS-Transistor (M5) mit geringer Schwellwertspannung und einem ersten Depletion- Transistor (M6), wobei die Gates der beiden MOS-Transistoren (M5, M6) mit dem Massepotential verbunden sind und eine Bezugs spannung (VA) an einem Verbindungspunkt zwischen den seriell geschalteten zwei MOS-Transistoren abgenommen wird, und die Transistoren (M5, M6) zwischen einer Versorgungsspannung (Vcc) und dem Massepotential angeschlossen sind zur Erzeugung der Bezugsspannung (VA) mit einem Betrag, der in etwa mit dem Betrag der Schwellwertspannung übereinstimmt,
eine Zwischenstufe mit einem zweiten MOS-Transistor (M8) mit geringer Schwellwertspannung, der seriell zwischen einem als Diode geschalteten zweiten Depletion-Transistor (M7) und einem Enhancement-Transistor (M9) verbunden ist, wobei die Drain spannung des zweiten MOS-Transistors (M8) auf das Gate des Enhancement-Transistors (M9) gegengekoppelt ist und der zweite MOS-Transistor (M8) an seinem Gate die Bezugsspannung (VA) empfängt zur Erzeugung der Ausgangsvorspannung (VB) an seiner Source mit einem Betrag, der in etwa mit dem doppelten Betrag der Schwellwertspannung übereinstimmt,
eine Einstellstufe mit einem dritten MOS-Transistor (M11) mit geringer Schwellwertspannung, der an seinem Gate die Ausgangs vorspannung (VB empfängt, dessen Source mit dem Massepotential verbunden ist und dessen Drain mit den Gates eines weiteren Depletion-Transistors (M10) und eines weiteren Enhancement- Transistors (M12) gekoppelt ist, deren Drainanschlüsse mit der Versorgungsspannung (Vcc) verbunden sind und wobei der Source- Anschluß des weiteren Enhancement-Transistors (M12) mit dem Gateanschluß des dritten MOS-Transistors (M11) verbunden ist, wobei die Ein stellstufe die Spannung am Gateanschluß des dritten MOS-Transistors (M11) so einstellt, daß sie einen Betrag besitzt, der in etwa dem Betrag der doppelten Schwellwertspannung entspricht und als geregelte Ausgangsvorspannung verwendbar ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT20660/86A IT1204375B (it) | 1986-06-03 | 1986-06-03 | Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3717758A1 DE3717758A1 (de) | 1987-12-10 |
DE3717758C2 true DE3717758C2 (de) | 1996-09-19 |
Family
ID=11170193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3717758A Expired - Fee Related DE3717758C2 (de) | 1986-06-03 | 1987-05-26 | Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-Schaltungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4800297A (de) |
JP (1) | JP2579943B2 (de) |
DE (1) | DE3717758C2 (de) |
IT (1) | IT1204375B (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910007740B1 (ko) * | 1989-05-02 | 1991-09-30 | 삼성전자 주식회사 | 비트라인 안정화를 위한 전원전압 추적회로 |
US5056063A (en) * | 1990-05-29 | 1991-10-08 | Texas Instruments Incorporated | Active sense amplifier with dynamic pre-charge transistor |
IT1244293B (it) * | 1990-07-06 | 1994-07-08 | Sgs Thomson Microelectronics | Dispositivo di lettura per celle eprom con campo operativo indipendente dal salto di soglia delle celle scritte rispetto alle celle vergini |
US20110031945A1 (en) * | 2008-04-16 | 2011-02-10 | Nxp B.V. | Threshold voltage extraction circuit |
US7808308B2 (en) * | 2009-02-17 | 2010-10-05 | United Microelectronics Corp. | Voltage generating apparatus |
US8208312B1 (en) | 2009-09-22 | 2012-06-26 | Novocell Semiconductor, Inc. | Non-volatile memory element integratable with standard CMOS circuitry |
US8134859B1 (en) | 2009-09-25 | 2012-03-13 | Novocell Semiconductor, Inc. | Method of sensing a programmable non-volatile memory element |
US8199590B1 (en) | 2009-09-25 | 2012-06-12 | Novocell Semiconductor, Inc. | Multiple time programmable non-volatile memory element |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3727196A (en) * | 1971-11-29 | 1973-04-10 | Mostek Corp | Dynamic random access memory |
DE2708022C3 (de) * | 1977-02-24 | 1980-01-10 | Eurosil Gmbh, 8000 Muenchen | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
JPS57152595A (en) * | 1981-03-17 | 1982-09-20 | Toshiba Corp | Nonvolatile semiconductor memory device |
US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
US4535259A (en) * | 1982-06-18 | 1985-08-13 | Seeq Technology, Inc. | Sense amplifier for use with a semiconductor memory array |
US4446383A (en) * | 1982-10-29 | 1984-05-01 | International Business Machines | Reference voltage generating circuit |
DE3424274A1 (de) * | 1984-07-02 | 1986-01-09 | Siemens AG, 1000 Berlin und 8000 München | Integrierte schaltung zur abgabe einer zwischen einem positiven und einem negativen spannungspegel alternierenden taktspannung |
US4689495A (en) * | 1985-06-17 | 1987-08-25 | Advanced Micro Devices, Inc. | CMOS high voltage switch |
IT1186108B (it) * | 1985-11-27 | 1987-11-18 | Sgs Microelettronica Spa | Circuito ripetitore di tensione a basso offset |
-
1986
- 1986-06-03 IT IT20660/86A patent/IT1204375B/it active
-
1987
- 1987-05-26 DE DE3717758A patent/DE3717758C2/de not_active Expired - Fee Related
- 1987-05-29 JP JP13477987A patent/JP2579943B2/ja not_active Expired - Fee Related
- 1987-06-01 US US07/056,866 patent/US4800297A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6326898A (ja) | 1988-02-04 |
JP2579943B2 (ja) | 1997-02-12 |
US4800297A (en) | 1989-01-24 |
IT1204375B (it) | 1989-03-01 |
DE3717758A1 (de) | 1987-12-10 |
IT8620660A0 (it) | 1986-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69513658T2 (de) | Spannungsregler für nichtflüchtige, elektrisch programmierbare Halbleiterspeicheranordnungen | |
DE3228013C2 (de) | Bidirektionale Sammelleitung zum Datentransfer | |
DE69230346T2 (de) | Konstantspannungsschaltung | |
DE69414930T2 (de) | Schaltkreis zur Erzeugung von Referenzspannungen unter Verwendung einer Schwellenwertdifferenz zwischen zwei MOS-Transistoren | |
DE2458848C2 (de) | Speicheranordnung | |
DE69210063T2 (de) | Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential | |
DE69604702T2 (de) | Negative ladungspumpe für niedrige versorgungsspannung | |
DE4037206A1 (de) | Quellspannungssteuerschaltkreis | |
DE3912713A1 (de) | Elektrische einrichtung vom gesteuerten schwellentyp und komparator, der eine solche verwendet | |
DE2254618A1 (de) | Schaltungsanordnung zur referenzspannungserzeugung | |
DE3880239T2 (de) | Verstärkerschaltung die eine Lastschaltung enthält. | |
DE69206335T2 (de) | Unter niedriger Spannung betriebener Stromspiegel. | |
EP0076963A2 (de) | Schaltungsanordnung zur Erzeugung eines von Schwankungen einer Versorgungsgleichspannung freien Gleichspannungspegels | |
EP0352659A2 (de) | Schaltungsanordnung zum Erfassen des Kurzschlusses einer mit einem FET in Reihe liegenden Last | |
DE4221283C2 (de) | CMOS-Ausgangstreiber mit schwimmender Wanne | |
DE3618572A1 (de) | Halbleiterspeicherelement | |
DE3717758C2 (de) | Sourcevorspannungsgenerator für Transistoren mit geringer Schwellwertspannung in digitalen integrierten MOS-Schaltungen | |
DE2510604A1 (de) | Integrierte digitalschaltung | |
DE4131075C2 (de) | ||
DE19813707C2 (de) | Spannungspegelumformschaltung | |
DE4201516A1 (de) | Vorrichtung zum automatischen testen eines beanspruchungsbetriebes einer halbleiterspeichervorrichtung | |
DE2518078B2 (de) | Logische MOS-Schaltungsanordnung | |
DE2631916C3 (de) | Auf einem Halbleiterchip aufgebauer Differenzverstärker aus MOS-Feldeffekttransistoren | |
DE19502116A1 (de) | MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip | |
DE69226524T2 (de) | Schaltung zur spannungsmessung bei geringer leistung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8127 | New person/name/address of the applicant |
Owner name: SGS-THOMSON MICROELECTRONICS S.P.A., CATANIA, IT |
|
8128 | New person/name/address of the agent |
Representative=s name: GRUENECKER, A., DIPL.-ING. KINKELDEY, H., DIPL.-IN |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |