DE3705279C2 - Verfahren zur Herstellung von Widerständen in Chip-Form - Google Patents
Verfahren zur Herstellung von Widerständen in Chip-FormInfo
- Publication number
- DE3705279C2 DE3705279C2 DE3705279A DE3705279A DE3705279C2 DE 3705279 C2 DE3705279 C2 DE 3705279C2 DE 3705279 A DE3705279 A DE 3705279A DE 3705279 A DE3705279 A DE 3705279A DE 3705279 C2 DE3705279 C2 DE 3705279C2
- Authority
- DE
- Germany
- Prior art keywords
- shaped
- rod
- resistance
- substrate material
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/12—Arrangements of current collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
- C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
- C08L33/04—Homopolymers or copolymers of esters
- C08L33/14—Homopolymers or copolymers of esters of esters containing halogen, nitrogen, sulfur, or oxygen atoms in addition to the carboxy oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/288—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thin film techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49101—Applying terminal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49224—Contact or terminal manufacturing with coating
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Widerständen
den in Chip-Form, bei dem auf einem isolierenden, stabförmigen Substratmaterial
eine Mehrzahl von Widerstandselementen mit Anschlußelektroden
in Dünnfilmtechnik an den Endflächen aufgebracht und die
einzelnen Widerstandselemente voneinander getrennt werden.
In der DE-OS 31 48 778 sind nicht nur Widerstände nach dem Stand der
Technik in Chip-Form dargestellt, sondern es sind - ausgehend von
diesem Stand der Technik - Herstellungsverfahren beschrieben, bei denen
ein längs- und quergeritztes Substratmaterial mit Leiterbahnen und
Widerstandsmaterial beschichtet und anschließend in Streifen und
einzelne Chip-Widerstände gebrochen wird. Diese so erhaltenen Chip-
Widerstände werden erst nach dem Zerbrechen mit Anschlußelektroden
in Dünnfilmtechnik versehen, was ein verhältnismäßig aufwendiges und
schwieriges Unterfangen ist, da eine Vielzahl von kleinen Teilen bearbeitet
werden muß.
Aus der DE-OS 32 34 895 ist es bereits bekannt, eine Vereinzelung
der auf einem Substrat hergestellten Widerstände, insbesondere nach
einem Abgleich und Aufbringen von Schutzschichten, erst zum Abschluß
der Fertigungsvorgänge durchzuführen. Darüber hinaus ist es aus der
DE-OS 31 04 419 bekannt, einen einzelnen stabförmigen Abschnitt zur
Herstellung von Chipwiderständen zu verwenden, wobei auch Passivierungsschichten
auf die Widerstandsschichten aufgebracht werden und
die Anschlußelektroden durch aufeinanderfolgendes Beschichten mit
unterschiedlichen Metallen bzw. Metallegierungen hergestellt werden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren
zur Herstellung von Widerständen in Chip-Form vorzuschlagen, bei dem
die verschiedenen Widerstandsschichten und Anschlußelektroden für
eine Vielzahl von Bauelementen gleichzeitig hergestellt werden können,
ohne daß einzelne Bauelemente bzw. Widerstände im getrennten
Zustand bearbeitet werden müssen.
Diese Aufgabe wird durch Verfahren gemäß den Patentansprüchen 1 bzw.
2 gelöst.
Die Widerstandselemente können hierbei entweder in Dickfilmtechnik
oder in Dünnfilmtechnik aufgebracht werden.
Weitere vorteilhafte Ausgestaltungen der Verfahren gemäß den Hauptansprüchen sind den Unteransprüchen
zu entnehmen.
Die auf solche Weise hergestellten Widerstände in Chip-
Form haben den Vorteil, daß die Anschlußelektroden in
vorteilhafter Weise in Dünnfilmtechnik hergestellt werden
können. Der endgültige Widerstand weist eine endgültige
Form und endgültige Maße mit hoher Präzision auf.
Die Widerstandswerte der Widerstände unterliegen geringen
Schwankungen, und die Temperatur- und Hochfrequenz-
Charakteristik sind deutlich verbessert. Die Anschlußelektroden
weisen einen hohen mechanischen Widerstand
gegen Ablösen und Hitzeeinwirkungen auf, so daß Ausfälle
beim Einlöten solcher Bauelemente selten sind. Es können
auch eine Vielzahl von solchen Widerständen in einer Widerstandsanordnung
zusammengefaßt werden, deren Betriebsdaten
hohe Zuverlässigkeit aufweisen.
Dadurch, daß die Anschlußelektroden an den Schlitzkanten der Aussparungen
in Dünnfilmtechnik angebracht
sind, umschießen sie die seitlichen Endflächen. Ein
solcher Aufbau erlaubt es nicht nur, Endprodukte mit hoher
mechanischer und elektrischer Genauigkeit herzustellen,
sondern die Widerstandswerte sind aufgrund des
"trockenen Verfahrens" bei niedrigen Temperaturen außerordentlich
konstant.
Für den Fall, daß die Widerstandselemente in Dünnfilmtechnik
hergestellt sind, ergeben sich besonders hohe
Genauigkeiten und gute Temperatur- und Hochfrequenzeigenschaften,
so daß solche Chip-Widerstände mit großem
Erfolg als Bauelemente für Mikrowellensender, Videogeräte,
Büromaschinen usw. eingesetzt werden können. Aufgrund
des besonderen Aufbaus, wenn sich der
Widerstandsfilm sich bis zur unteren Oberfläche des Substrats
erstreckt, ist der Widerstandsfilm außerordentlich
fest mit dem Substrat verbunden, was den mechanischen
Eigenschaften der Anschlußelektroden zugute kommt.
Solche Bauelemente sind bei der automatischen Bestückung
von gedruckten Schaltungen besonders vorteilhaft und
deshalb für die Massenfertigung bei niedrigen Herstellkosten
geeignet.
Erfindungsgemäße Verfahren werden nachfolgend anhand von Ausführungsbeispielen
unter Bezug auf die beigefügten Zeichnungen näher
erläutert. Hierbei zeigen gleiche Bezugszeichen ähnliche
oder gleiche Teile in den verschiedenen Ausführungsbeispielen
an.
Es zeigen:
Fig. 1 eine Vorderansicht einer ersten Ausführungsform eines
Widerstandes in Chip-Form;
Fig. 2 bis 6 die einzelnen Schritte eines Verfahrens zur Herstellung
des Widerstandes in Chip-Form nach
Fig. 1;
Fig. 7 eine Vorderansicht einer zweiten Ausführungsform eines
Widerstandes in Chip-Form; und
Fig. 8 bis 15 Verfahrensschritte zur Herstellung eines Widerstandes
in Chip-Form nach Fig. 7.
Fig. 1 zeigt eine Ausführungsform eines Widerstandes in
Chip-Form, der durch das allgemeine Bezugszeichen 10 bezeichnet
ist. Er enthält ein Chip-förmiges, isolierendes Substrat 12
aus geeignetem isolierendem Material wie z. B. Aluminiumoxyd
oder dergleichen, auf dessen oberer Oberfläche ein Widerstandsfilm
oder Widerstandselement 14 aus RuO2 oder dergleichen
gebildet ist. In dem dargestellten Ausführungsbeispiel ist
der Widerstandsfilm 14 auf dem Substrat in Dickfilmtechnik
aufgebracht, und zwar durch ein Siebdruckverfahren.
Der Widerstand 10 weist außerdem eine
Anschlußelektrode 16 an jeder der beiden seitlichen Endflächen
des isolierenden Substrats 12 auf, wobei diese Anschlußelektroden
in Dünnfilmtechnik aufgebracht sind, z. B. durch
Sputtern, Ionen-Plattierung, P-CVD oder dergleichen. In dem
dargestellten Ausführungsbeispiel bestehen die Anschlußelektroden
16 jeweils aus drei Metallschichten, und zwar
einer unteren Schicht 18a, einer mittleren Schicht 18b und
einer oberen Schicht 18c, die in dieser Reihenfolge jeweils
übereinanderliegen. Die Anschlußelektrode 16 hat eine im
wesentlichen C-förmige Gestalt, umfaßt die seitliche Endfläche
und ist mit Widerstandselement 14 verbunden. Die untere
Schicht 18a besteht aus einem Metall mit guten Adhäsionseigenschaften
auf dem Widerstandsfilm 14 z. B.
Cr, Ti, Ni-Cr-Legierung mit 30 Gewichtsprozenten
Cr oder mehr. Die mittlere Schicht 18b besteht aus
einem Metall mit guten Widerstandseigenschaften
gegen den Lötvorgang, z. B. Ni, Ni-Cr-
Legierung, Ag-Ni-Legierung, Sn-Ni-Legierung. Die obere
Schicht 18c besteht aus einem Metall mit guten Löteigenschaften
wie z. B. Ag, Pb-Sn-Legierung, Sn.
Im vorliegenden Ausführungsbeispiel bestehen die
Schichten 18a, 18b und 18c vorzugsweise aus Cr, Ni bzw. Ag. Zusätzlich
enthält der Widerstand der vorliegenden Ausführung
eine erste Schutzschicht 20, die auf die Oberfläche des
Widerstandsfilms 14 aufgebracht ist und aus einem Kunstharz
besteht. Darüber hinaus ist eine zweite Schutzschicht 22
über der Schutzschicht 20 gebildet und besteht aus Kunstharz
oder Glas. Diese Schichtschichten schützen den Widerstandsfilm
14.
Nachfolgend soll die Herstellung des vorstehend beschriebenen
Widerstandes in Chip-Form anhand der Fig. 2 bis 6 beschrieben
werden.
Zuerst wird ein plattenförmiges, isolierendes Substratmaterial
24 bereitgestellt, das mit einer Mehrzahl von schlitzförmigen
Aussparungen 26 versehen ist, die parallel zueinander
in bestimmten Abständen angeordnet sind. Das Substratmaterial
24 wird durch die Aussparungen 26 in eine Mehrzahl von stabförmigen
Abschnitten 28 eingeteilt, die an ihren Enden jedoch noch zusammenhängen. Dann wird das Substratmaterial
24 einer Oberflächenbehandlung unterzogen, um die
Oberflächen zu reinigen. Dieses plattenförmige Substratmaterial
ist in Fig. 2 gezeigt.
Wie dann in Fig. 3 zu sehen ist, werden auf jeden der stabförmigen
Abschnitte 28 Widerstandselemente 14 aus RuO2 in
bestimmten Abständen durch Dickfilmtechnik aufgebracht. Insbesondere
wird RuO2 enthaltende Widerstandspaste auf jede der
stabförmigen Abschnitte 28 in bestimmten Abständen durch
Siebdruck aufgebracht und dann einem Trocken- und Brennvorgang
unterworfen, um die Widerstandselemente 14 zu bilden. Die
Brenntemperatur liegt z. B. bei 850°C.
Anschließend werden, wie in Fig. 4 und 5 gezeigt, die
Anschlußelektroden 16 an den seitlichen Begrenzungsflächen der Aussparungen (26)
in vorbestimmten Abständen durch
Aufbringen der Metallschichten 18a, 18b und 18c aus CR, Ni
bzw. Ag in der entsprechenden Reihenfolge
in Dünnfilmtechnik gebildet, wie z. B. durch
Sputtern, Ionen-Plattierung, P-CVD oder dergleichen. Jeder der
Metallschichten 18a, 18b und 18c (siehe Fig. 5) hat eine
im wesentlichen C-förmige Gestalt, so daß die seitlichen Begrenzungsflächen der Aussparungen (26) abgedeckt
werden.
Ein oberes Ende davon deckt ein Ende der Widerstandselemente
14
ab und ein unteres Ende davon erreicht einen Teil einer unteren
Oberfläche der stabförmigen Abschnitte 28.
Die Anschlußelektroden 16 werden also in einem trockenen Verfahren
bei niedriger Temperatur gebildet. Anschließend
wird die erste Schutzschicht 20 auf der offenen Oberfläche der
Widerstandselemente 14 aufgebracht.
Danach wird das mit Widerstandselementen 14 und Anschlußelektroden
16 versehene Substratmaterial 24 auf
eine Trägerplatte 30 aufgeklebt (siehe Fig. 6), und jeder der
stabförmigen Abschnitte 28 wird quer verlaufende Trennschnitte in
Widerstände 10 in Chip-Form
eingeteilt. Es entsteht somit eine Widerstandsanordnung 32
in Chip-Form, die eine Mehrzahl von Widerständen 10 in
vorbestimmten Abständen in Querrichtung zur Fig. 6 enthält.
Die Chip-förmigen Widerstände 10 werden in der Widerstandsanordnung
32 in ihren Widerstandswerten justiert, und anschließend
wird die zweite Schutzschicht 22 auf jeden der
Widerstände 10 aufgebracht. Die so präparierten
Widerstände können in dieser Anordnung an die Kunden ausgeliefert
werden. Zum Montieren der Chip-förmigen Widerstände 10
auf eine gedruckte Schaltungsplatine werden die Widerstände
von der Trägerplatte 30 entfernt
und anschließend in ein Magazin oder ein Trägerband gegeben.
Fig. 7 zeigt eine andere Ausführungsform eines Widerstandes 10
in Chip-Form.
Er enthält ein isolierendes Substrat 12 und ein
auf diesem angeordnetes Widerstandselement 14,
das sich über einen Teil einer unteren Oberfläche,
beide seitlichen Endflächen und die obere Oberfläche des
Substrats 12 erstreckt. Das Substrat 12 kann aus Aluminiumoxid oder
dergleichen bestehen wie in der Ausführungsform nach Fig. 1.
In dem dargestellten Ausführungsbeispiel sind die Widerstandselemente
14 in Dünnfilmtechnik aufgebracht, wie z. B. durch Aufbringung
im Vakuum, Sputtern, Ionen-Plattierung oder dergleichen.
Der Widerstand 10 enthält ebenfalls eine Anschlußelektrode 16,
die aus einem an jeder der seitlichen Endflächen des Substrats
12 aufgebrachten Film besteht. Die Anschlußelektrode 16 ist
hierbei ebenfalls, wie oben beschrieben, in Dünnfilmtechnik
aufgebracht. Im dargestellten Ausführungsbeispiel besteht
die Anschlußelektrode 16 nur aus einem einschichtigen Film.
Auf der außenliegenden Oberfläche des Widerstandselementes 14 ist
eine Schutzschicht 34 aufgebracht, die aus Kunstharz oder
Glas besteht.
Nachfolgend soll nun die Herstellung des Widerstandes 10
in Chip-Form nach Fig. 7 anhand der Fig. 8 bis 15 beschrieben
werden.
Wie Fig. 8 zeigt, wird zuerst plattenförmiges Substratmaterial aus Isoliermaterial,
z. B. aus Aluminiumoxyd oder dergleichen, in eine
Mehrzahl von stabförmigen Substrat-Abschnitten 36 geteilt,
und zwar mittels eines Trennblattes 38. Das Trennblatt hat
an seiner Spitze vorzugsweise eine abgerundete Form, um auf
diese Weise abgerundete obere Kanten an den stabförmigen Substrat-
Abschnitten 36 zu erhalten (siehe Fig. 8 und 9). Wären die Kanten
scharf, so könnte eine für ein nachfolgendes Ätzverfahren aufgebrachte
Resistschicht brechen. Die Bildung von abgerundeten
Kanten 40 verhindert eine solche Beschädigung der Resistschicht.
Es ist jedoch auch möglich, solche abgerundeten Kanten in
einem Extrusionsverfahren herzustellen. Es können alle Kanten
der Substrat-Abschnitte 36 abgerundet sein.
Wie dann Fig. 10 zeigt, werden die stabförmigen Abschnitte
36 umgedreht und auf ihrer unteren Oberfläche 44
mit einer Maske 42 versehen. Ein Metall mit
hohem Widerstand, wie z. B. eine Ni-Cr-Legierung, wird dann
von einem Tiegel 46 aus auf einer Oberfläche der Substrat-Abschnitte
36 ausgedampft, ausgenommen jedoch die Fläche,
die durch die Maske 42 abgedeckt ist. Das Aufdampfen erfolgt
z. B. durch ein Vakuumverfahren, durch Sputtern, Ionen-Plattierung
oder dergleichen. Auf diese Weise wird ein Widerstandsfilm 47
gebildet, der nicht nur die obere Oberfläche 48 und beide
seitlichen Begrenzungsflächen 50 der Abschnitte 36 abdeckt,
sondern sich darüber hinaus auf einen Teil der unteren Oberfläche
44 erstreckt, die an die seitlichen Begrenzungsflächen 50
angrenzt (siehe Fig. 11). Die Adhäsion
des Widerstandsfilms 47 hängt von der Zusammensetzung
des Metalls des Filmes ab. Wird für den Film 47 eine Ni-Cr-
Legierung verwendet, so enthält diese vorzugsweise 30 oder
mehr Gewichtsprozente Cr.
Danach wird, wie in Fig. 12 gezeigt, auf den Widerstandsfilm
47 in Dünnfilmtechnik ein Elektrodenfilm 52 aufgebracht.
Der Elektrodenfilm 52 kann aus Kupfer, einer Kupferlegierung
oder dergleichen bestehen. Die Bildung des Elektrodenfilms 52 kann
im wesentlichen in der gleichen Weise ausgeführt werden wie
die Bildung des Widerstandsfilms 47.
Anschließend werden, wie in Fig. 13 gezeigt, die stabförmigen
Abschnitte 36 auf eine flache Grundplatte 54 gelegt
und auf jede der seitlichen Endflächen 50 eine Resistschicht
aufgebracht, um diese zu umschließen. Dann wird ein
nicht benötigter Teil des Elektrodenfilms 52, der nicht durch
die Restistschicht 56 abgedeckt ist, durch einen Ätzvorgang
entfernt, so daß Anschlußelektrode 16 mit im wesentlichen
C-förmiger Form an jeder der seitlichen Begrenzungsflächen 50 und
den danebenliegenden Teilen gebildet werden, siehe Fig. 14.
Danach werden nicht erforderliche Teile des Widerstandsfilms
47 auf ähnliche Weise durch Ätzen entfernt, so daß eine
Mehrzahl von Widerstandselementen 14 entsteht, von denen jedes
einen vorbestimmten Widerstand und ein vorbestimmtes Muster
aufweist, wie Fig. 15 zeigt.
Schließlichwerden die stabförmige Substrat-Abschnitte 36 in eine
Mehrzahl von Substrat-Einheiten 12 zerteilt, und zwar entsprechend
den gestrichelten Linien in Fig. 15. Danach wird
die Schutzschicht 34 auf jede der Substrat-Einheiten 12 aufgebracht,
so daß eine Mehrzahl von Widerständen 10 in Chip-Form entsprechend
der Fig. 7 entsteht. Ein solcher Chip-Widerstand
enthält das isolierende Substrat 12, das Widerstandselement
14, das sich über das Substrat 12 in Dünnfilmtechnik zusammenhängend
erstreckt, um einen Teil der unteren Oberfläche
des Substrats, die obere Oberfläche und die seitlichen Begrenzungsflächen
bedeckt, und auf dem Widerstandelement 14 sind in
Dünnfilmtechnik die Anschlußkelektroden 16 aufgebracht und
bedecken beide seitlichen Endflächen des Substrates 12.
In der Ausführungsform nach Fig. 8-15 wird stabförmiges Substratmaterial
benutzt. Es ist jedoch auch schon möglich, geschlitztes
Substratmaterial, wie in Fig. 2 gezeigt, für diese Ausführungsform
zu verwenden. In einem solchen Fall werden die stabförmigen
Abschnitte 28 zwischen zwei nebeneinanderliegenden Aussparungen
26 den Behandlungsschritten nach den Fig. 10 bis 15 unterworfen
und dann zerteilt, um die Chip-Widerstände 10 zu erhalten.
Claims (7)
1.Verfahren zur Herstellung von Widerständen (10) in Chip-Form,
bei dem auf einem isolierenden, stabförmigen Substratmaterial (24)
eine Mehrzahl von Widerstandselementen (14) mit Anschlußelektroden
(16) in Dünnfilmtechnik an den Endflächen aufgebracht und die einzelnen
Widerstandselemente (14) voneinander getrennt werden,
gekennzeichnet durch folgende Verfahrensschritte:
- a) Herstellung eines plattenförmigen Substratmaterials (24) mit einer Mehrzahl von schlitzförmigen Aussparungen (26), die in bestimmten Abständen parallel zueinander verlaufen und zwischen sich eine Mehrzahl von stabförmigen Abschnitten (28) bilden;
- b) Aufbringen des Widerstandsmaterials als Widerstandselemente (14) an bestimmten Positionen der oberen Oberfläche jedes der stabförmigen Abschnitte (28) des Substratmaterials (24);
- c) Aufbringen der Anschlußelektroden (16) in Dünnfilmtechnik an den seitlichen Begrenzungen der Aussparungen (26) derart, daß die Anschlußelektroden (16) im wesentlichen C-förmig ausgebildet sind und sich mit ihren einen Enden auf die obere Oberfläche (48) und mit ihren anderen Enden auf die untere Oberfläche (44) jedes stabförmigen Abschnitts erstrecken und mit dem Widerstandsmaterial (14) verbunden sind;
- d) Aufteilen der nebeneinander liegenden, noch integral miteinander zusammenhängenden stabförmigen Abschnitte (28) durch quer verlaufende Trennschnitte in einzelnen Widerstände (10) in Chip- Form.
2. Verfahren zur Herstellung von Widerständen (10) in Chip-Form,
bei dem auf einem isolierenden, stabförmigen Substratmaterial (36)
eine Mehrzahl von Widerstandselementen (14) mit Anschlußelektroden
(16) in Dünnfilmtechnik an den Endflächen aufgebracht und die einzelnen
Widerstandselemente (14) voneinander getrennt werden,
gekennzeichnet durch folgende Verfahrensschritte:
- a) Herstellung von stabförmigen Abschnitten (36) aus einem plattenförmigen Substratmaterial;
- b1) Aufbringen eines Widerstandsfilms (47) in Dünnfilmtechnik auf die stabförmigen Abschnitte (36) des Substratmaterials, wobei der Widerstandsfilm (47) die obere Oberfläche (48), beide seitlichen Begrenzungsflächen sowie die angrenzenden Teile der unteren und oberen Oberfläche der stabförmigen Abschnitte der schlitzförmigen Aussparungen und einen Teil der unteren Oberfläche (44) der stabförmigen Abschnitte (36) durchgehend bedeckt;
- c1) Aufbringen eines Elektrodenfilms (52) in Dünnfilmtechnik auf den Widerstandsfilm (47);
- c2) Ätzen des Elektrodenfilms (52) zur Bildung von Anschlußelektroden (16), die eine im wesentlichen C-förmige Form aufweisen und die seitlichen Begrenzungsflächen sowie die angrenzenden Teile der unteren und unteren Oberfläche der stabförmigen Abschnitte bedecken;
- b2) Ätzen des Widerstandsfilms (47) zur Bildung eines vorbestimmten Musters von Widerstandselementen (14); und
- d) Aufteilen der stabförmigen Abschnitte (36) des Substratmaterials in eine Mehrzahl von Chip-förmigen Widerständen (10) in Chip-Form.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß das Widerstandsmaterial (14) in Dickfilmtechnik
aufgebracht wird.
4. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß das Widerstandsmaterial (14) in Dünnfilmtechnik
aufgebracht wird.
5. Verfahren nach Anspruch 1 oder 3,
dadurch gekennzeichnet, daß die Anschlußelektroden (16) als Dreischichten-
Film (18a, 18b, 18c) aufgebracht werden.
6. Verfahren nach Anspruch 5,
dadurch gekennzeichnet, daß der Dreischichten-Film (18a, 18b, 18c)
besteht aus
- a) einer auf den Widerstandselementen (14) aufgebrachten Haftschicht (18a), vorzugsweise aus Cr;
- b) einer auf der Haftschicht (18a) aufgebrachten gegen einen Lötvorgang widerstandsfähigen Schicht (18b), vorzugsweise aus Ni; und
- c) einer auf der widerstandsfähigen Schicht (18b) aufgebrachten Schicht (18c) mit guten Löteigenschaften, vorzugsweise aus Ag.
7. Verfahren nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß das isolierende Substratmaterial (24)
mit den stabförmigen Abschnitten (28, 36) vor dem Aufteilen in einzelne
Widerstände auf eine Trägerplatte (30) aufgeklebt wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61036627A JPS62195101A (ja) | 1986-02-21 | 1986-02-21 | チップ抵抗器の製造方法 |
JP61044090A JPS62202504A (ja) | 1986-03-03 | 1986-03-03 | チツプ抵抗器の製造方法 |
JP62004473A JPS63172401A (ja) | 1987-01-12 | 1987-01-12 | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3705279A1 DE3705279A1 (de) | 1987-08-27 |
DE3705279C2 true DE3705279C2 (de) | 1994-11-10 |
Family
ID=27276296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3705279A Expired - Fee Related DE3705279C2 (de) | 1986-02-21 | 1987-02-19 | Verfahren zur Herstellung von Widerständen in Chip-Form |
Country Status (8)
Country | Link |
---|---|
US (1) | US4792781A (de) |
KR (1) | KR910000969B1 (de) |
CA (1) | CA1272769A (de) |
DE (1) | DE3705279C2 (de) |
FR (1) | FR2595000B1 (de) |
GB (1) | GB2187598B (de) |
HK (1) | HK106491A (de) |
SG (1) | SG92691G (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19523798A1 (de) * | 1994-07-05 | 1996-01-11 | Murata Manufacturing Co | Verfahren zur Herstellung keramischer Elektronikteile |
DE4429794C1 (de) * | 1994-08-23 | 1996-02-29 | Fraunhofer Ges Forschung | Verfahren zum Herstellen von Chip-Widerständen |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129701A (ja) * | 1989-09-19 | 1991-06-03 | Mitsubishi Electric Corp | 抵抗体装置 |
FR2653588B1 (fr) * | 1989-10-20 | 1992-02-07 | Electro Resistance | Resistance electrique sous forme de puce a montage de surface et son procede de fabrication. |
DE4143217A1 (de) * | 1991-01-18 | 1992-07-23 | Tech Wissenschaftliche Ges Thi | Chipwiderstand und chip-leiterbahnbruecke in duennschichttechnik und verfahren zu deren herstellung |
US5179366A (en) * | 1991-06-24 | 1993-01-12 | Motorola, Inc. | End terminated high power chip resistor assembly |
JPH05275162A (ja) * | 1992-03-26 | 1993-10-22 | Rohm Co Ltd | ライン型加熱体 |
US5287083A (en) * | 1992-03-30 | 1994-02-15 | Dale Electronics, Inc. | Bulk metal chip resistor |
JP3294331B2 (ja) * | 1992-08-28 | 2002-06-24 | ローム株式会社 | チップ抵抗器及びその製造方法 |
JPH0722222A (ja) * | 1993-06-30 | 1995-01-24 | Rohm Co Ltd | チップ型電子部品 |
US5379017A (en) * | 1993-10-25 | 1995-01-03 | Rohm Co., Ltd. | Square chip resistor |
US5680092A (en) * | 1993-11-11 | 1997-10-21 | Matsushita Electric Industrial Co., Ltd. | Chip resistor and method for producing the same |
DE4339551C1 (de) * | 1993-11-19 | 1994-10-13 | Heusler Isabellenhuette | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand |
US5552757A (en) * | 1994-05-27 | 1996-09-03 | Littelfuse, Inc. | Surface-mounted fuse device |
US5790008A (en) * | 1994-05-27 | 1998-08-04 | Littlefuse, Inc. | Surface-mounted fuse device with conductive terminal pad layers and groove on side surfaces |
US5974661A (en) * | 1994-05-27 | 1999-11-02 | Littelfuse, Inc. | Method of manufacturing a surface-mountable device for protection against electrostatic damage to electronic components |
DE19580604T1 (de) * | 1994-06-09 | 1997-05-07 | Chipscale Inc | Widerstandsfabrikation |
GB2316541B (en) * | 1994-06-09 | 1998-11-18 | Chipscale Inc | Resistor fabrication |
US5916395A (en) * | 1994-07-05 | 1999-06-29 | Murata Manufacturing Co., Ltd. | Method for fabricating ceramic electronic parts |
US5929746A (en) * | 1995-10-13 | 1999-07-27 | International Resistive Company, Inc. | Surface mounted thin film voltage divider |
US5649350A (en) * | 1995-10-18 | 1997-07-22 | Ericsson Inc. | Method of mass producing printed circuit antennas |
US5907272A (en) * | 1996-01-22 | 1999-05-25 | Littelfuse, Inc. | Surface mountable electrical device comprising a PTC element and a fusible link |
US5884391A (en) * | 1996-01-22 | 1999-03-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
US5699607A (en) * | 1996-01-22 | 1997-12-23 | Littelfuse, Inc. | Process for manufacturing an electrical device comprising a PTC element |
WO1997050095A1 (fr) * | 1996-06-26 | 1997-12-31 | Rohm Co., Ltd. | Pave resistif et son procede de fabrication |
TW373197B (en) * | 1997-05-14 | 1999-11-01 | Murata Manufacturing Co | Electronic device having electric wires and the manufacturing method thereof |
US5896081A (en) * | 1997-06-10 | 1999-04-20 | Cyntec Company | Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure |
EP0923085A4 (de) * | 1997-06-16 | 2005-12-28 | Matsushita Electric Ind Co Ltd | Leiterplatte für widerstände und methode zu deren herstellung |
WO1999001876A1 (fr) * | 1997-07-03 | 1999-01-14 | Matsushita Electric Industrial Co., Ltd. | Resistance et procede de fabrication |
JPH11176642A (ja) * | 1997-12-08 | 1999-07-02 | Taiyo Yuden Co Ltd | 電子部品とその製造方法 |
TW424245B (en) * | 1998-01-08 | 2001-03-01 | Matsushita Electric Ind Co Ltd | Resistor and its manufacturing method |
US6171921B1 (en) * | 1998-06-05 | 2001-01-09 | Motorola, Inc. | Method for forming a thick-film resistor and thick-film resistor formed thereby |
JP2000164402A (ja) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | チップ抵抗器の構造 |
JP4722318B2 (ja) * | 2000-06-05 | 2011-07-13 | ローム株式会社 | チップ抵抗器 |
JP2002025802A (ja) * | 2000-07-10 | 2002-01-25 | Rohm Co Ltd | チップ抵抗器 |
US6609292B2 (en) * | 2000-08-10 | 2003-08-26 | Rohm Co., Ltd. | Method of making chip resistor |
CN1305079C (zh) * | 2000-08-30 | 2007-03-14 | 松下电器产业株式会社 | 电阻器及其制造方法 |
JP2002260901A (ja) * | 2001-03-01 | 2002-09-13 | Matsushita Electric Ind Co Ltd | 抵抗器 |
CN1541437A (zh) * | 2001-07-10 | 2004-10-27 | 力特保险丝有限公司 | 网络设备用静电放电装置 |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
GB0122752D0 (en) * | 2001-09-21 | 2001-11-14 | Koninkl Philips Electronics Nv | A micromechanical switch and method of manufacturing the same |
JP3846312B2 (ja) | 2002-01-15 | 2006-11-15 | 松下電器産業株式会社 | 多連チップ抵抗器の製造方法 |
US6878004B2 (en) * | 2002-03-04 | 2005-04-12 | Littelfuse, Inc. | Multi-element fuse array |
US7183891B2 (en) | 2002-04-08 | 2007-02-27 | Littelfuse, Inc. | Direct application voltage variable material, devices employing same and methods of manufacturing such devices |
US7132922B2 (en) | 2002-04-08 | 2006-11-07 | Littelfuse, Inc. | Direct application voltage variable material, components thereof and devices employing same |
WO2003088356A1 (en) | 2002-04-08 | 2003-10-23 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
DE112004002301T5 (de) * | 2003-11-26 | 2006-09-28 | Littelfuse, Inc., Des Plaines | Elektrische Schutzeinrichtung für ein Fahrzeug und System, das diese einsetzt |
JP4358664B2 (ja) * | 2004-03-24 | 2009-11-04 | ローム株式会社 | チップ抵抗器およびその製造方法 |
DE102006060387A1 (de) * | 2006-12-20 | 2008-06-26 | Isabellenhütte Heusler Gmbh & Co. Kg | Widerstand, insbesondere SMD-Widerstand, und zugehöriges Herstellungsverfahren |
JP5225598B2 (ja) * | 2007-03-19 | 2013-07-03 | コーア株式会社 | 電子部品およびその製造法 |
US7983024B2 (en) | 2007-04-24 | 2011-07-19 | Littelfuse, Inc. | Fuse card system for automotive circuit protection |
JP4498433B2 (ja) * | 2008-06-05 | 2010-07-07 | 北陸電気工業株式会社 | チップ状電気部品及びその製造方法 |
TWI473121B (zh) * | 2010-07-02 | 2015-02-11 | Viking Tech Corp | The method of alloy resistor |
JP2013153129A (ja) * | 2011-09-29 | 2013-08-08 | Rohm Co Ltd | チップ抵抗器および抵抗回路網を有する電子機器 |
JP6227877B2 (ja) * | 2013-02-26 | 2017-11-08 | ローム株式会社 | チップ抵抗器、およびチップ抵抗器の製造方法 |
KR20150119746A (ko) * | 2014-04-16 | 2015-10-26 | 에스케이하이닉스 주식회사 | 반도체 장치, 레지스터 및 그 제조 방법 |
JP6258116B2 (ja) * | 2014-04-25 | 2018-01-10 | Koa株式会社 | 抵抗器の製造方法 |
EP3499552A1 (de) * | 2017-12-14 | 2019-06-19 | Nexperia B.V. | Halbleiterbauelement und verfahren zur herstellung |
TWI718971B (zh) * | 2020-07-07 | 2021-02-11 | 旺詮股份有限公司 | 大批量產生微型電阻元件的製作方法 |
CN113113199B (zh) * | 2021-04-14 | 2022-09-06 | 南京萨特科技发展有限公司 | 一种大功率合金箔电阻器及制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3742120A (en) * | 1970-10-28 | 1973-06-26 | Us Navy | Single layer self-destruct circuit produced by co-deposition of tungstic oxide and aluminum |
JPS5469768A (en) * | 1977-11-14 | 1979-06-05 | Nitto Electric Ind Co | Printing circuit substrate with resistance |
US4278706A (en) * | 1977-12-15 | 1981-07-14 | Trx, Inc. | Method for making discrete electrical components |
DE2927561A1 (de) * | 1979-07-07 | 1981-04-16 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Passives elektrisches bauelement |
DE3104419C2 (de) * | 1981-02-09 | 1983-06-09 | Draloric Electronic GmbH, 8672 Selb | Verfahren zur Herstellung von Chipwiderständen |
DE3148778A1 (de) * | 1981-05-21 | 1982-12-09 | Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut | Bauelemente in chip-bauweise und verfahren zu dessen herstellung |
DE3234895A1 (de) * | 1982-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements |
DE3301666A1 (de) * | 1983-01-20 | 1984-07-26 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zur herstellung einer mehrschichtigen kontaktmetallisierung |
NL8500433A (nl) * | 1985-02-15 | 1986-09-01 | Philips Nv | Chipweerstand en werkwijze voor de vervaardiging ervan. |
JPS61210601A (ja) * | 1985-03-14 | 1986-09-18 | 進工業株式会社 | チツプ抵抗器 |
-
1987
- 1987-02-17 US US07/015,282 patent/US4792781A/en not_active Expired - Lifetime
- 1987-02-19 DE DE3705279A patent/DE3705279C2/de not_active Expired - Fee Related
- 1987-02-20 FR FR878702279A patent/FR2595000B1/fr not_active Expired - Fee Related
- 1987-02-20 CA CA000530229A patent/CA1272769A/en not_active Expired - Fee Related
- 1987-02-20 KR KR1019870001452A patent/KR910000969B1/ko not_active IP Right Cessation
- 1987-02-23 GB GB08704141A patent/GB2187598B/en not_active Expired
-
1991
- 1991-11-02 SG SG926/91A patent/SG92691G/en unknown
- 1991-12-23 HK HK1064/91A patent/HK106491A/xx not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19523798A1 (de) * | 1994-07-05 | 1996-01-11 | Murata Manufacturing Co | Verfahren zur Herstellung keramischer Elektronikteile |
DE19523798C2 (de) * | 1994-07-05 | 1998-12-24 | Murata Manufacturing Co | Verfahren zur Herstellung keramischer Elektronikteile |
DE4429794C1 (de) * | 1994-08-23 | 1996-02-29 | Fraunhofer Ges Forschung | Verfahren zum Herstellen von Chip-Widerständen |
Also Published As
Publication number | Publication date |
---|---|
KR870008339A (ko) | 1987-09-25 |
FR2595000B1 (fr) | 1992-08-14 |
KR910000969B1 (ko) | 1991-02-19 |
GB2187598B (en) | 1989-02-01 |
GB8704141D0 (en) | 1987-04-01 |
SG92691G (en) | 1991-12-13 |
DE3705279A1 (de) | 1987-08-27 |
US4792781A (en) | 1988-12-20 |
GB2187598A (en) | 1987-09-09 |
HK106491A (en) | 1992-01-03 |
CA1272769A (en) | 1990-08-14 |
FR2595000A1 (fr) | 1987-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3705279C2 (de) | Verfahren zur Herstellung von Widerständen in Chip-Form | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE4339551C1 (de) | Widerstand in SMD-Bauweise und Verfahren zu seiner Herstellung sowie Leiterplatte mit solchem Widerstand | |
DE4135007C2 (de) | SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung | |
DE2843581C2 (de) | Elektrischer Schichtkondensator und Verfahren zu seiner Herstellung | |
EP0046975A2 (de) | Elektrisches Netzwerk und Verfahren zu seiner Herstellung | |
DE112016002156T5 (de) | Chip-Widerstand | |
DE2916329C3 (de) | Elektrisches Netzwerk | |
DE19646441A1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
DE3722576C2 (de) | ||
DE3148778C2 (de) | ||
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE69233225T2 (de) | Substrat für Dünnschichtschaltung und Verfahren zur Herstellung desselben | |
EP0181555B1 (de) | Verfahren zum Herstellen elektrischer plasmapolymerer Vielschichtkondensatoren | |
DE3023133A1 (de) | Chip-widerstand | |
DE3118342C2 (de) | Wärmeaufzeichnungskopf und Verfahren zu seiner Herstellung | |
DE3134617A1 (de) | Folien-kondensator in chip-bauweise und verfahren zu seiner herstellung | |
DE9015206U1 (de) | Widerstandsanordnung in SMD-Bauweise | |
DE3027122A1 (de) | Chip-widerstand | |
DE2513859C2 (de) | Verfahren zum Herstellen eines Kondensator-Widerstands-Netzwerks | |
DE3034175C2 (de) | ||
DE1791233B1 (de) | Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen | |
DE3027159A1 (de) | Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes | |
DE4202824C2 (de) | Chip-Bauelement und Verfahren zu dessen Herstellung | |
DE112020005016T5 (de) | Chip-Bauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8128 | New person/name/address of the agent |
Representative=s name: EISENFUEHR, G., DIPL.-ING. SPEISER, D., DIPL.-ING. |
|
8125 | Change of the main classification |
Ipc: H01C 17/06 |
|
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 3745032 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 3745032 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8365 | Fully valid after opposition proceedings | ||
8339 | Ceased/non-payment of the annual fee |