DE3612730A1 - Prozessor-system - Google Patents

Description

Die Erfindung bezieht sich auf ein Prozessor-System gemäß Oberbegriff des Anspruchs 1.

Solche Systeme sind bekannt und beispielsweise in den Sy­ stemen DIVES bzw. Compatriot eingesetzt. Diese Systeme sind zwar mit Eigentest- oder Diagnose-Programmen ausgestattet, im Falle eines Fehlers werden die Systeme jedoch in einen un­ definierten Betriebszustand versetzt und geben lediglich Feh­ leralarm.

Der vorliegenden Erfindung lag deshalb die Aufgabe zugrunde, ein Prozessor-System der eingangs genannten Art anzugeben, welches in der Lage ist, auch nach einem Speicherfehler wei­ terzuarbeiten.

Diese Aufgabe wurde gelöst mit den im Patentanspruch 1 ge­ kennzeichneten Merkmalen.

Optimale Ausgestaltungen ergeben sich durch die Unteransprü­ che.

Das erfindungsgemäße Prozessor-System weist die Vorteile auf, daß bei Ausfall oder Fehler eines Speichermoduls das System nicht total seine Betriebsfunktionen einstellt, son­ dern durch Ersatzschaltung eines freien, unbenutzten, reser­ vierten Speichermoduls, welches mit dem entsprechenden Pro­ gramm bzw. mit den entsprechenden Daten geladen wird, die Betriebsfunktionen weiterhin aufrechterhält.

Es folgt nun die Beschreibung der Erfindung anhand der Fi­ gur, die ein Ausführungsbeispiel darstellt.

Die Figur zeigt einen zentralen Prozessor CPU sowie einen ROM- und einen RAM-Speicher, welche aus einzelnen Teilblöc­ ken TB oder Modulen bestehen. Beide Speicher sind durch ei­ nen Daten- und Steuerbus mit dem Prozessor und miteinander verbunden. Adressiert werden die beiden Speicher zum einen über je einen Low-Adreßbus, das sind die Adressen innerhalb eines ROM- oder RAM-Teilblockes, sowie über je einen High- Adreßbus HAB zur Auswahl der einzelnen RAM- bzw. ROM-Teil­ blöcke TB. Dieser High-Adreßbus HAB enthält einen High-Adreß­ schalter HAS, welcher z. B. durch ein EEPROM realisiert ist. Hier wird die logische Adresse, welche vom Prozessor aufgeru­ fen wird, umgesetzt in die physikalische, d. h. körperliche Adresse des Teilblockes. Über den Datenbus sind die EEPROMs ebenfalls ansteuerbar. Bei einer gleichen Blockaufteilung für RAM und ROM können ein High-Adreßbus HAB und ein High-Adreßschalter HAS einge­ spart werden, beide Speicher sind dann über einen einzigen High-Adreßbus mit dem Prozessor verbunden. Mit der Einführung eines solchen High-Adreßschalters ist es nun möglich, derselben logischen Adresse auf der Prozessor­ seite eine andere physikalische Adresse auf der Speicher- Hardwareseite zuzuweisen, nämlich die körperliche Adresse eines freien Reservespeicher-Teilblockes für einen fehler­ haften Teilblock. Auf diese Weise ist es z. B. möglich, daß ein zu 80% im RAM- Speicherbereich intaktes System bei einer Reservekapazität von 20% RAM-Speicher dann immer noch zu 100% arbeitsfähig ist. Minimalfehler führen dann nicht zu konkreten Systemaus­ fällen.

Auch für Programm-Module beispielsweise in PROMs sind ähnli­ che Lösungsstrukturen denkbar, wobei eine Datenfluß-Analyse über die Wechselbeziehungen zwischen den einzelnen Software- Modulen die Module ermitteln soll, welche für eine Minimal­ funktion fehlerfrei zur Verfügung stehen müssen. Hier muß dann kein gesamter Software-Eigentest vorliegen, sondern es können die Module einzeln getestet werden.

Claims (7)

1. Prozessor-System mit Programm- und Datenspeicher, welche in Blöcken adressierbar sind und welche Blöcke zyklisch, von Zeit zu Zeit oder einmalig nach dem Einschalten mit­ tels Eigentest- bzw. Diagnoseprogrammen geprüft werden,
dadurch gekennzeichnet,
daß eine Speicherreserve von eini­ gen Blöcken (TB) vorgesehen ist,
daß, wenn ein fehlerhafter Speicherblock (TB) erkannt wird, auf diesen vom Prozessor (CPU) kein Zugriff mehr er­ folgt,
daß die Betriebsfunktion des fehlerhaften Blockes (TB) durch einen fehlerfreien Block aus der Speicherreserve übernommen wird, in dem die aktuellen Programm-Module und/oder Daten des fehlerhaften Blockes eingespeichert sind oder in den mittels eines Lade- und ggf. Generier­ programms die aktuellen Programme und/oder Daten geladen werden und der anschließend für den Zugriff des Betriebs­ programms freigegeben wird.

2. Prozessor-System nach Anspruch 1, dadurch gekennzeichnet, daß die Übernahme mittels einer Umschaltung vorbereitet wird, welche mittels eines Adreßzuordners (HAS) , durch den die physikallische Adresse des Ersatzblockes (TB) der lo­ gischen Adresse des fehlerhaften Blockes (TB) zugeordnet wird, durchgeführt wird.

3. Prozessor-System nach Anspruch 2, dadurch gekennzeichnet, daß der Adreßzuordner durch einen Adressenhalter, bei­ spielsweise durch einen EEPROM realisiert ist.

4. Prozessor-System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß durch den Prozessor (CPU) Feh­ ler-Meldungen oder -Alarm gegeben wird, wenn ein fehler­ hafter Block erkannt wird.

5. Prozessor-System nach Anspruch 4, dadurch gekennzeichnet, daß die Nummer des fehlerhaften Blocks ausgegeben wird.

6. Prozessor-System nach Anspruch 4 oder 5, dadurch gekenn­ zeichnet, daß die Fehler-Ausgabe Informationen über den Grad der Betriebsfunktionsfähigkeit und über die Speicher­ reservekapazität enthält.

7. Prozessor-System nach Anspruch 4, 5 oder 6, dadurch ge­ kennzeichnet, daß die Fehler-Ausgabe Informationen über die verfügbaren und nicht verfügbaren Programm-Module bzw. über die anreizbaren und nicht anreizbaren Prozesse enthält.