DE19835258B4 - Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung - Google Patents
Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung Download PDFInfo
- Publication number
- DE19835258B4 DE19835258B4 DE19835258A DE19835258A DE19835258B4 DE 19835258 B4 DE19835258 B4 DE 19835258B4 DE 19835258 A DE19835258 A DE 19835258A DE 19835258 A DE19835258 A DE 19835258A DE 19835258 B4 DE19835258 B4 DE 19835258B4
- Authority
- DE
- Germany
- Prior art keywords
- program
- test
- self
- memory
- test device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
– deren Programmspeicher (2) mit wenigstens einem externen Anschluss (3) der Schaltung zum Laden externer Testprogramme (T) in den Programmspeicher verbunden ist, und
– deren Selbsttesteinrichtung (1) über einen ersten Eingang mit dem Programmspeicher (2) verbunden ist, wobei:
– die Selbsttesteinrichtung (1) zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher (2) geladenen Testprogrammes (T) ausführt und dabei aufgrund eines Interrupt-Signals (I) die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C) des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes zu Programmbefehlen ausführt, bei deren Ausführung die Selbsttesteinrichtung (1) einen Refresh der Speicherzelleninhalte durchführt,
dadurch gekennzeichnet, dass
– die Selbsttesteinrichtung (1) einen Eingang (4) für das Interrupt-Signal (I) aufweist, das...
Description
- Die Erfindung betrifft eine integrierte dynamische Speicherschaltung nach dem Oberbegriff des Patentanspruches 1.
- In der
US 5,173,906 A ist eine integrierte Schaltung mit einer Selbsttesteinrichtung (built-in self-test) beschrieben. Die Selbsttesteinrichtung führt in einer Testbetriebsart eine Überprüfung bestimmter Schaltungskomponenten der integrierten Schaltung durch. Gleichzeitig führt sie einen Soll-Ist-Vergleich von von der zu überprüfenden Schaltungseinheit erzeugten Signalen durch. Während der Überprüfung werden Fehler von der Selbsttesteinrichtung registriert. Nach Abschluss der Überprüfung werden ein oder mehrere Ergebnissignale von der Selbsttesteinrichtung nach außerhalb der integrierten Schaltung gegeben, die angeben, inwieweit Fehler während der Durchführung der Selbstüberprüfung aufgetreten sind. - Aus der
DE 195 34 155 C1 ist ein Verfahren zum Testen der Schaltungstechnik eines Mikroprozessorsystems bekannt, bei dem ein Unterbrechungsbehandlungsprogramm ausgewählt werden kann, wenn bei Ausführung von Testschritten ein Fehler auftritt und eine Unterbrechung gefordert wird. - Weiterhin beschreibt die
DE 689 23 828 T2 eine Architektur und eine Schnittstelle für Speicherkarten, bei denen ein Löschvorgang zwangsläufig mit dem Auffrischen des Inhaltes von Speicherzellen in regelmäßigen Zeitintervallen verbunden ist. - Schließlich ist in der
EP 359 372 A2 - Eine Selbsttesteinrichtung kann entweder mittels verdrahteter Logik realisiert sein oder mittels einer programmierbaren Logik beziehungsweise mittels eines Controllers, die beziehungsweise der in einen Programmspeicher der integrierten Schaltung ladbare Testprogramme ausführt. Im letztgenannten Fall arbeitet die Selbsttesteinrichtung ein im Programmspeicher befindliches Testprogramm Befehl für Befehl ab, ohne dass Einfluss auf den Programmablauf genommen werden kann.
- Der Erfindung liegt die Aufgabe zugrunde, eine integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung und einem Programmspeicher zum Speichern eines von extern ladbaren Testprogrammes für die Selbsttesteinrichtung anzugeben, bei der eine Einflussnahme auf den Ablauf des Testprogrammes möglich und eine große Flexibilität in der Gestaltung des Testprogrammes gewährleistet ist.
- Diese Aufgabe wird mit einer integrierten dynamischen Speicherschaltung gemäß Patentanspruch 1 gelöst. Eine vorteilhafte Aus- und Weiterbildung der Erfindung ist Gegenstand des Patentanspruches 2.
- Die erfindungsgemäße integrierte dynamische Speicherschaltung zeichnet sich zunächst dadurch aus, dass ihre Selbsttesteinrichtung einen Eingang für ein Interrupt-Signal aufweist, aufgrund dessen sie die Ausführung eines gerade auszuführenden Testprogrammes unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal ausgelösten Programmsprung innerhalb des Testprogrammes ausführt.
- Das Vorsehen einer Interrupt-Möglichkeit während der Ausführung eines Testprogrammes durch die Selbsttesteinrichtung ermöglicht in vorteilhafter Weise eine Beeinflussung des Testverlaufs. Das Interrupt-Signal kann entweder der integrierten Schaltung extern zugeführt werden, so dass beispielsweise ein Betreiber der integrierten Schaltung oder eine externe Testeinrichtung auf den Programmablauf Einfluss nehmen kann, oder on-chip generiert werden. Im letztgenannten Fall kann der Interrupt in Abhängigkeit bestimmter Betriebszustände bzw. bestimmter auf der integrierten Schaltung generierter Signale ausgelöst werden.
- Bei der integrierten dynamischen Speicherschaltung löst das Interrupt-Signal einen Programmsprung zu Programmbefehlen aus, bei deren Ausführung die Selbsttesteinrichtung einen Refresh der Speicherzelleninhalte durchführt. Dies bietet den Vorteil, dass ein Speicherzellen-Refresh durch die Selbsttesteinrichtung durchgeführt wird und somit hierfür keine zusätzlichen Einrichtungen vorgesehen werden müssen. Speicherzellen von dynamischen Speicherschaltungen (DRAMs) werden nämlich üblicherweise als 1-Transistor-Speicherzellen realisiert. Aufgrund des Leckstromes ihres Speicherkondensators ist es notwendig, die gespeicherte Information regelmäßig wieder aufzufrischen. Dies wird als Refresh bezeichnet. Indem die Selbsttesteinrichtung den Refresh durchführt, erfolgt eine zeitlich optimierte Abstimmung von jeweils auszuführendem Testprogramm und dem Refresh. Dies ist insbesondere günstig, wenn die Speicherzellen im Rahmen des Testprogrammes durch die Selbsttesteinrichtung überprüft werden. Prüfen und Refreshen der Speicherzellen erfolgen dann durch die Selbsttesteinrichtung.
- Nach einer Weiterbildung weist die integrierte Schaltung eine Zeitmesseinrichtung zur Generierung des Interrupt-Signals auf. Diese kann dann vorteilhafterweise so dimensioniert werden, dass das Interrupt-Signal in gewünschten, regelmäßigen zeitlichen Abständen generiert wird. Daher eignet sich diese Weiterbildung insbesondere für die Generierung des Interrupt-Signals zur Auslösung eines durch die Selbsttesteinrichtung durchgeführten Refreshs. Bekanntlich wird ein Refresh zyklisch wiederholt.
- Das Interrupt-Signal kann unter anderem auch dazu dienen, das gerade von der Selbsttesteinrichtung bearbeitete Testprogramm bei Bedarf vorzeitig zu beenden. Außerdem kann es dazu dienen, das gerade ausgeführte Testprogramm zu unterbrechen, die Selbsttesteinrichtung zu initialisieren und anschließend erneut mit der Bearbeitung des Programms am Programmanfang zu beginnen.
- Die Erfindung wird im folgenden anhand der Figuren näher erläutert.
-
1 zeigt ein Ausführungsbeispiel der Erfindung, -
2 zeigt ein Ablaufdiagramm zum Ausführungsbeispiel aus1 , und -
3 zeigt einen Ausschnitt aus1 in Einzelheiten. - In
1 ist eine integrierte Schaltung IC mit einer Selbsttesteinrichtung1 und einem Programmspeicher2 sowie einer Zeitmesseinrichtung5 und einer durch die Selbsttesteinrichtung1 zu testenden Schaltungseinheit6 dargestellt. Der Programmspeicher2 dient zum Speichern von Testprogrammen T, die über Anschlüsse3 der integrierten Schaltung IC von außerhalb dieser zuführbar sind. Die Selbsttesteinrichtung1 ist mit dem Programmspeicher2 in der Weise verbunden, dass über die Selbsttesteinrichtung mittels Adressen ADR angesprochene Programmbefehle C des jeweils im Programmspeicher2 gespeicherten Testprogrammes T von diesem an die Selbsttesteinrichtung1 übermittelt werden, die diese dann ausführt. Entsprechend dem jeweils zu bearbeitenden Programmbefehl C führt die Selbsttesteinrichtung1 der zu testenden Schaltungseinheit6 Testsignale S1 zu und empfängt als Reaktion darauf von dieser Ausgangssignale S2. Weiterhin führt die Selbsttesteinrichtung1 einen Soll-/Ist-Vergleich der von der zu testenden Schaltungseinheit6 übermittelten Ausgangssignale S2 mit erwarteten Werten durch und übermittelt entsprechende Ergebnissignale R nach außerhalb der integrierten Schaltung IC. Bei diesem Ausführungsbeispiel übermittelt die Selbsttesteinrichtung1 erst nach Abschluss eines jeweils zu bearbeitenden Testprogrammes T ein Ergebnissignal R nach außerhalb der integrierten Schaltung, welches angibt, ob während der Ausführung des Tests ein Fehler aufgetreten ist oder nicht (Fail/No Fail-Signal). Bei anderen Ausführungsbeispielen ist es auch möglich, dass auch während der Ausführung des Testprogrammes ständig Ergebnissignale von der Selbsttesteinrichtung1 ausgegeben werden. Außerdem ist es möglich, dass die Ergebnissignale genauere Informationen beinhalten als lediglich diejenige, ob ein Test bestanden wurde oder nicht. Diese zusätzlichen Informationen betreffen z.B. Anzahl, Art und/oder Ort der aufgetretenen Fehler. - Die Selbsttesteinrichtung
1 in1 weist weiterhin einen Eingang4 für ein Interrupt-Signal I auf. Wird das Interrupt-Signal I aktiviert, führt dies dazu, dass die Selbsttesteinrichtung1 die Abarbeitung des im Programmspeicher2 gespeicherten Testprogrammes T unterbricht und einen Programmsprung durchführt. -
2 ist zu entnehmen, dass die Selbsttesteinrichtung1 nach dem Programmstart die Programmbefehle (Command) C nacheinander abarbeitet, sofern kein Interrupt durch das Interrupt-Signal I eingeleitet wird. Wird ein Interrupt eingeleitet, wird statt des nächstfolgenden Programmbefehles ein Interrupt-Programmbefehl ausgeführt, der durch einen Programmsprung innerhalb des abzuarbeitenden Testprogrammes T erreicht wird. Anschließend werden nachfolgende Interrupt-Programmbefehle ausgeführt, bis das Unterprogramm beendet wurde. Sodann erfolgt ein Rücksprung zum jeweils nächstfolgenden regulären Programmbefehl. -
3 sind noch einmal die Selbsttesteinrichtung1 und der Programmspeicher2 aus1 zu entnehmen. Die Selbsttesteinrichtung1 weist einen Befehlszähler8 auf, der die Adressen ADR zur Adressierung der einzelnen Programmbefehle C generiert. Die Abarbeitung des im Programmspeicher2 gespeicherten Testprogramms beginnt mit dem an der niedrigsten Adresse befindlichen Programmbefehl, das heißt am Beginn des Testprogramms. Daraufhin werden die einzelnen Programmbefehle, die über den Befehlszähler8 adressiert werden, in die Selbsttesteinrichtung1 geladen und von dieser ausgeführt. Sofern das Interrupt-Signal I nicht aktiviert wird, wird das Testprogramm ohne Unterbrechung bis zum Ende durchlaufen. Tritt dagegen ein Interrupt auf, erfolgt durch den Befehlszähler8 eine Umadressierung, so dass der Programmsprung zu den Interrupt-Programmbefehlen erfolgt. Nach deren Abarbeitung erfolgt durch einen Return-Befehl der Rücksprung in das Hauptprogramm. - Während bei anderen Ausführungsbeispielen der Erfindung das Interrupt-Signal I über einen externen Anschluss
7 der integrierten Schaltung IC zugeführt wird, so dass von extern auf die Ausführung des Testprogramms durch die Selbsttesteinrichtung1 Einfluss genommen werden kann, weist im vorliegenden Fall die integrierte Schaltung IC die Zeitmesseinrichtung5 auf, die in regelmäßigen zeitlichen Abständen das Interrupt-Signal I liefert beziehungsweise aktiviert. Bei diesem Ausführungsbeispiel wird jedes Mal bei Auftreten des Interrupt-Signales ein Refresh von dynamischen Speicherzellen der integrierten Schaltung IC durchgeführt. Das bedeutet, dass die Interrupt-Programmbefehle einen durch die Selbsttesteinrichtung1 ausgelösten Refresh der Speicherzellen ermöglichen. Die Selbsttesteinrichtung1 liefert entsprechende Steuersignale10 , die für einen derartigen Refresh benötigt werden, an ein Speicherzellenfeld9 der integrierten Schaltung IC. Bei anderen Ausführungsbeispielen der Erfindung kann das Speicherzellenfeld9 auch Teil der zu testenden Schaltungseinheit6 sein oder mit dieser übereinstimmen. Die Selbsttesteinrichtung1 dient in solchen Fällen sowohl zum Testen der Speicherzellen als auch zur Durchführung des Speicherzellen-Refreshs. - Der Interrupt des Testprogrammes ermöglicht beliebige reguläre Programmbefehle innerhalb des Testprogrammes in beliebiger Reihenfolge vorzusehen, wobei der Refresh der Speicherzellen immer sichergestellt ist, sofern das entsprechende Interrupt-Unterprogramm Bestandteil desselben ist. Hierdurch wird eine große Flexibilität der Gestaltung des Testprogrammes erreicht.
Claims (2)
- Integrierte dynamische Speicherschaltung (IC) mit Speicherzellen (
9 ) sowie mit einer Selbsttesteinrichtung (1 ) und einem Programmspeicher (2 ), – deren Programmspeicher (2 ) mit wenigstens einem externen Anschluss (3 ) der Schaltung zum Laden externer Testprogramme (T) in den Programmspeicher verbunden ist, und – deren Selbsttesteinrichtung (1 ) über einen ersten Eingang mit dem Programmspeicher (2 ) verbunden ist, wobei: – die Selbsttesteinrichtung (1 ) zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher (2 ) geladenen Testprogrammes (T) ausführt und dabei aufgrund eines Interrupt-Signals (I) die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C) des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes zu Programmbefehlen ausführt, bei deren Ausführung die Selbsttesteinrichtung (1 ) einen Refresh der Speicherzelleninhalte durchführt, dadurch gekennzeichnet, dass – die Selbsttesteinrichtung (1 ) einen Eingang (4 ) für das Interrupt-Signal (I) aufweist, das über einen zusätzlichen externen Anschluss (7 ) der Speicherschaltung (IC) zuführbar ist. - Dynamische Speicherschaltung nach Anspruch 1, gekennzeichnet durch eine Zeitmesseinrichtung (
5 ) zur Generierung des Interrupt-Signals (I).
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19835258A DE19835258B4 (de) | 1998-08-04 | 1998-08-04 | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung |
US09/368,134 US6415406B1 (en) | 1998-08-04 | 1999-08-04 | Integrated circuit having a self-test device and method for producing the integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19835258A DE19835258B4 (de) | 1998-08-04 | 1998-08-04 | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19835258A1 DE19835258A1 (de) | 2000-02-10 |
DE19835258B4 true DE19835258B4 (de) | 2006-07-27 |
Family
ID=7876467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19835258A Expired - Fee Related DE19835258B4 (de) | 1998-08-04 | 1998-08-04 | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6415406B1 (de) |
DE (1) | DE19835258B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW451212B (en) * | 1999-12-03 | 2001-08-21 | Macronix Int Co Ltd | Read only memory chip having a built in testing circuit |
US6874111B1 (en) | 2000-07-26 | 2005-03-29 | International Business Machines Corporation | System initialization of microcode-based memory built-in self-test |
DE10041697A1 (de) * | 2000-08-24 | 2002-03-14 | Infineon Technologies Ag | Verfahren zum Testen einer programmgesteuerten Einheit durch eine externe Testvorrichtung |
US7418642B2 (en) * | 2001-07-30 | 2008-08-26 | Marvell International Technology Ltd. | Built-in-self-test using embedded memory and processor in an application specific integrated circuit |
US7039832B2 (en) * | 2002-12-05 | 2006-05-02 | International Business Machines Corporation | Robust system reliability via systolic manufacturing level chip test operating real time on microprocessors/systems |
JP4507796B2 (ja) * | 2004-09-28 | 2010-07-21 | 株式会社ユニバーサルエンターテインメント | ゲーム機、ゲーム制御方法並びにこれらのプログラム |
GB2439968B (en) * | 2006-07-07 | 2011-05-25 | Advanced Risc Mach Ltd | Memory testing |
EP2113087B1 (de) * | 2007-02-16 | 2010-10-20 | Freescale Semiconductor, Inc. | System und rechnerprogrammprodukt zum testen einer logischen schaltung |
KR100931023B1 (ko) | 2007-11-02 | 2009-12-10 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
US7908530B2 (en) * | 2009-03-16 | 2011-03-15 | Faraday Technology Corp. | Memory module and on-line build-in self-test method thereof for enhancing memory system reliability |
KR101062756B1 (ko) * | 2009-07-30 | 2011-09-06 | 주식회사 하이닉스반도체 | 테스트 모드 신호 생성 장치 |
WO2015075509A1 (en) | 2013-11-25 | 2015-05-28 | Freescale Semiconductor, Inc. | Data processing device and method of conducting a logic test in a data processing device |
KR102015719B1 (ko) | 2015-04-30 | 2019-08-28 | 콘티넨탈 테베스 아게 운트 코. 오하게 | 데이터 버스 트랜시버로부터의 구성 데이터를 보호하기 위한 방법, 데이터 버스 트랜시버 및 데이터 버스 시스템 |
US9804911B2 (en) * | 2015-05-27 | 2017-10-31 | Apple Inc. | Concurrent validation of hardware units |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0359372A2 (de) * | 1988-09-12 | 1990-03-21 | Digital Equipment Corporation | Speicherprüfsystem |
DE68923828T2 (de) * | 1988-06-15 | 1996-03-28 | Ibm | Architektur und Schnittstelle für Speicherkarten. |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0018736A1 (de) * | 1979-05-01 | 1980-11-12 | Motorola, Inc. | Selbstprüfender Microcomputer und Prüfverfahren |
US4433413A (en) * | 1981-10-22 | 1984-02-21 | Siemens Corporation | Built-in apparatus and method for testing a microprocessor system |
US5210864A (en) * | 1989-06-01 | 1993-05-11 | Mitsubishi Denki Kabushiki Kaisha | Pipelined microprocessor with instruction execution control unit which receives instructions from separate path in test mode for testing instruction execution pipeline |
US5173906A (en) | 1990-08-31 | 1992-12-22 | Dreibelbis Jeffrey H | Built-in self test for integrated circuits |
US5355369A (en) * | 1991-04-26 | 1994-10-11 | At&T Bell Laboratories | High-speed integrated circuit testing with JTAG |
FR2693574B1 (fr) * | 1992-07-08 | 1994-09-09 | Sgs Thomson Microelectronics | Procédé pour tester le fonctionnement d'un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant. |
DE4332993C1 (de) * | 1993-09-28 | 1994-11-24 | Siemens Ag | Tracer-System zur Fehleranalyse in laufenden Realzeitsystemen |
US6247146B1 (en) * | 1998-08-17 | 2001-06-12 | Advanced Micro Devices, Inc. | Method for verifying branch trace history buffer information |
US6173395B1 (en) * | 1998-08-17 | 2001-01-09 | Advanced Micro Devices, Inc. | Mechanism to determine actual code execution flow in a computer |
-
1998
- 1998-08-04 DE DE19835258A patent/DE19835258B4/de not_active Expired - Fee Related
-
1999
- 1999-08-04 US US09/368,134 patent/US6415406B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE68923828T2 (de) * | 1988-06-15 | 1996-03-28 | Ibm | Architektur und Schnittstelle für Speicherkarten. |
EP0359372A2 (de) * | 1988-09-12 | 1990-03-21 | Digital Equipment Corporation | Speicherprüfsystem |
Also Published As
Publication number | Publication date |
---|---|
US6415406B1 (en) | 2002-07-02 |
DE19835258A1 (de) | 2000-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1097460B1 (de) | Integrierte schaltung mit einer selbsttesteinrichtung zur durchführung eines selbsttests der integrierten schaltung | |
DE19835258B4 (de) | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung | |
DE69729771T2 (de) | Integrierte Schaltung mit einer eingebauten Selbsttestanordnung | |
DE3743639C2 (de) | ||
EP0378538B1 (de) | Anordnung und verfahren zur feststellung und lokalisierung von fehlerhaften schaltkreisen eines speicherbausteins | |
EP1113362B1 (de) | Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen | |
DE2407241A1 (de) | Verfahren und anordnung zur erhoehung der verfuegbarkeit eines digitalrechners | |
DE10337284B4 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
WO2000013087A1 (de) | Verfahren zur reparatur von defekten speicherzellen eines integrierten speichers | |
WO1995008802A1 (de) | Mikrorechner mit überwachungsschaltung | |
DE102019131865A1 (de) | Verfahren und vorrichtung zur eigendiagnose der ram-fehlererkennungslogik eines antriebsstrangcontrollers | |
EP3080668A1 (de) | Verfahren zur beeinflussung eines steuerprogramms eines steuergeräts | |
DE3210616A1 (de) | Rechner | |
EP1595212B1 (de) | Verfahren und vorrichtung zur überwachung einer elektronischen steuerung | |
EP1182555B1 (de) | Verfahren zum Testen eines Mikrocontrollers durch eine externe Testvorrichtung | |
DE102005018790A1 (de) | Integrierter Schaltkreis und Verfahren zum Betreiben und parallelen Testen von integrierten Schaltkreisen | |
DE102010027287A1 (de) | Verfahren und Vorrichtung zum prüfen eines Hauptspeichers eines Prozessors | |
EP0613077B1 (de) | Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen | |
DE3817857C2 (de) | ||
DE19735163A1 (de) | Integrierter elektronischer Baustein mit Hardware-Fehlereinspeisung für Prüfzwecke | |
DE112021006446T5 (de) | Automatische zuweisung von debug-kommunikationspins einer vorrichtung | |
DE2505475C3 (de) | Verfahren und Vorrichtung zur Fehlerprüfung bei einem programmierbaren Logikwerk für die Ausführung logischer Operationen | |
DE2408990C3 (de) | Programmgesteuertes Testsystem | |
DE3745144C2 (de) | IC-Kartensystem | |
DE10230949B4 (de) | Integrierter Mikrocontroller-Baustein und Verfahren zur Funktionsüberprüfung eines integrierten Speichers des Mikrocontroller-Bausteins |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |