DE3423090C2 - - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Fehlerer­ fassungseinrichtung für ein Datenübertragungssystem mit einer Zentraleinheit, einem Hauptspeicher, der einen Paritätsgenerator zur Abgabe eines Paritätssignals ent­ hält, eine Eingabe/Ausgabe-Einheit, die ebenfalls einen Paritätsgenerator zur Abgabe eines Paritätssignals ent­ hält, einem Datenbus und einem Adreßbus, die jeweils mit der Zentraleinheit, dem Hauptspeicher und der Ein­ gabe/Ausgabe-Einheit verbunden sind, sowie einer Pari­ tätsprüfschaltung, die Daten vom Datenbus und das Pari­ tätssignal empfängt, eine Paritätsprüfung der Daten durchführt und bei Feststellung eines Paritätsfehlers ein Paritätsfehlersignal abgibt.

Eine solche Einrichtung ist aus der Zeitschrift IBM-TDB, April 1970, Seiten 1932-1933 bekannt.

Aus der DE-OS 25 00 841 ist ferner bekannt, Steuer­ parameter für Diagnosezwecke im voraus als Protokollin­ formation zu erfassen und die Protokollinformation der letzten wenigen Operationszyklen in einem Protokollie­ rungsspeicher zu speichern, so daß sie zur Ab­ weichungsanalyse verwendet werden können. Bei diesen be­ kannten Systemen wird jedoch kein ein fehlerhaftes Ergeb­ nis einer Paritätsprüfung repräsentierendes Signal, das nachstehend als "Paritätsfehlersignal" bezeichnet wird, im Protokollierungsspeicher aufgezeichnet.

Demgegenüber erfolgt bei der aus der Zeitschrift IBM-TDB, April 1970, Seiten 1932-1933 bekannten Fehlererken­ nungseinrichtung die Fehlerüberwachung mittels Paritäts­ prüfung. Hierzu sind in den zu überwachenden Einheiten Paritätsgeneratoren vorgesehen, die auf die Busleitungen entsprechende Paritätsbits abgeben. Ferner ist in jeder Einheit eine Paritätsprüfschaltung vorgesehen, welche im wesentlichen aus einer Vergleichsschaltung besteht. Diese Vergleichsschaltung, welche die Daten vom Datenbus sowie das Paritätssignal empfängt, führt eine Paritätsprüfung der Daten durch und gibt bei Feststellung eines Paritäts­ fehlers ein Paritätsfehlersignal ab. Ein Hauptzweck der Paritätsprüfung besteht darin, falsche, in dem Datenüber­ tragungssystem auftretenden Daten zu erfassen. Somit ist es zwar bei der bekannten Einrichtung möglich, die Tat­ sache zu erkennen, daß fehlerhafte Daten vorliegen. Es ist jedoch mit dieser Einrichtung nicht möglich, die fehlerhaften Daten aufzuzeichnen und zu identifizieren, so daß nicht festgestellt werden kann, ob die zu proto­ kollierenden Daten korrekt übertragen wurden oder nicht. Dadurch ist keine Gewähr für die Richtigkeit der proto­ kollierten Daten gegeben.

Aufgabe der vorliegenden Erfindung ist es daher, die be­ kannte Einrichtung der eingangs genannten Art derart zu verbessern, daß eine zuverlässige Diagnose bei Datenüber­ tragungsfehlern ermöglicht wird.

Diese Aufgabe wird bei der eingangs genannten Einrichtung erfindungsgemäß gelöst durch einen Protokollierungsspeicher zum Speichern einer Proto­ kollinformation, bestehend aus den zwischen der Zentral­ einheit und dem Hauptspeicher oder der Eingabe/Ausgabe- Einheit übertragenen Daten und dem zugeordneten Paritäts­ fehlersignal, eine Protokollierungsinformations-Wiederauffindungsein­ heit zum Wiederauffinden der im Protokollierungsspeicher gespeicherten Information mit einem Adressenkomparator, der bei Koinzidenz zwischen der auf dem Adreßbus befind­ lichen Adresse der protokollierten Daten und einer an ei­ ner Adressensetzeinrichtung gesetzten Adresse ein Adres­ sen-Koinzidenzsignal abgibt, und mit einem Latch-Re­ gister, das die protokollierte Information bei Empfang des vom Adressenkomparator abgegebenen Adressen-Koinzi­ denzsignals zwischenspeichert, und einer Einrichtung, die die zwischengespeicherte Informa­ tion empfängt und aufzeichnet.

Weitere Ausgestaltungen der Erfindung sind in den Un­ teransprüchen gekennzeichnet.

Anhand eines in der Zeichnung dargestellten Ausführungs­ beispieles soll die Erfindung näher erläutert werden. Es zeigt

Fig. 1 ein Blockschaltbild der Einrichtung gemäß der vorliegenden Erfindung;

Fig. 2 ein detailliertes Blockschaltbild der Einrichtung gemäß Fig. 1; und

Fig. 3 und 4 Zeitabläufe einzelner von der in Fig. 1 dargestellten Instrumentierungseinheit aufgezeichneter Signale.

Fig. 1 zeigt ein Blockschaltbild eines Ausführungsbei­ spieles der vorliegenden Erfindung, bei dem die Einrich­ tung eine Zentraleinheit (CPU) 1, einen Hauptspeicher 2, eine Eingabe/Ausgabe(I/O)-Einheit 3, einen Protokol­ lierungsspeicher 4, eine Protokollierungsinformations- Wiederauffindungseinheit 5, eine Instrumentierungsein­ heit 6, einen Adreßbus 7 und einen Datenbus 8 enthält. Die Zentraleinheit 1 greift über den Adreß­ bus 7 selektiv auf den Hauptspeicher 2 und die Eingabe/Ausgabe-Einheit 3 zu, so daß Daten zwischen der Zentraleinheit 1, dem Hauptspeicher 2 und der Eingabe/ Ausgabe-Einheit 3 über den Datenbus 8 ausgetauscht wer­ den. An die über den Datenbus 8 übertragenen Daten wird eine Paritätsinformation angehängt, so daß ein während der Übertragung auftretender Fehler erfaßt werden kann. Die zu protokollierenden Daten werden zusammen mit der dazugehörigen Paritätsinformation im Protokollie­ rungsspeicher 4 gespeichert. Die gespeicherte Informa­ tion wird mittels der Protokollierungsinformations-Wieder­ auffindungseinheit wiedergewonnen bzw. abgerufen und mittels der Instrumentierungseinheit 6 aufgezeichnet.

In Fig. 2 ist die in Fig. 1 dargestellte Einrichtung als detailliertes Blockschaltbild dargestellt, wobei gleiche Bezugszeichen für gleiche Gegenstände der bei­ den Figuren verwendet wurden. Gemäß Fig. 2 empfängt eine Paritätsprüfschaltung 10 Daten vom Datenbus 8 sowie ein von einem Paritätsgenerator abgegebenes Pari­ tätsbit und führt eine Paritätsprüfung der übertragenen Daten durch. Zwischen der Paritätsprüfschaltung 10 und der Zentraleinheit 1 ist ein Unterbrechungsregler 12 vorgesehen, der eine Unterbrechungsanforderung an die Zentraleinheit 1 abgibt.

Der zuvor erwähnte Hauptspeicher 2 besteht aus einem ROM 21, einem RAM 22 und einem Paritätsgenerator 23. Die ebenfalls zuvor erwähnte Eingabe/Ausgabe-Einheit 3 weist einen Fotokoppler 31 zur elektrischen Isolierung der Eingangs- von den Ausgangssignalen, ein Pufferre­ gister 32, ein Latchregister 33 zum Zwischen­ speichern von Daten gemäß auf dem Adreßbus 7 abge­ gebenen Signalen sowie einen Paritätsgenerator 30 auf. Die Eingabe/Ausgabe-Einheit 3 gibt interne Informatio­ nen ab und empfängt ebenfalls externe Informationen.

Der Protokollierungsspeicher 4 setzt sich aus einem Speicher 41 zum Speichern von Protokollierungsinformationen, einem Binärzähler 42 zur Bezeichnung eines Teils der an den Speicher 41 abgegebenen Adresse und einem Adressen­ umwandler 43 zusammen, der Adressen vom Adreß­ bus 7 empfängt und den Restteil der Adresse für den Speicher 41 bezeichnet sowie einen Impuls zur Auslösung der Zählung des Zählers 42 erzeugt.

Die Protokollierungsinformations-Wiederauffindungseinheit 5 setzt sich aus einem Schalter 51, der die vom Protokol­ lierungsspeicher zu lesende Adresse setzt, einem Adres­ senkomparator 52, der die Übereinstimmung des auf dem Adreßbus 7 anstehenden Adressensignals mit dem von dem Adressensetzschalter 51 gesetzten Signal er­ faßt, einem Latchregister 53, das Informationen auf dem Datenbus 8 in Abhängigkeit von dem vom Adressenkom­ parator 52 abgegebenen Adressen-Koinzidenzsignal zwischenspeichert und einem Digital/Analog-Wandler 54 zusammen, der die in dem Latchregister 53 zwischengespeicherten Informationen in ein analoges Signal umwandelt. Das Latchregister 53 gibt seine Ausgangssignale gemäß der Bezugsziffer 55 auch in einer Mehrbit-Form ab. Die Instrumentierungseinheit 6 zeichnet das vom Digital/ Analog-Wandler 54 abgegebene Analogsignal oder das direkt von der Protokollierungsinformations-Wiederauffin­ dungseinheit 5 abgegebene Digitalsignal auf.

Nachstehend soll die Funktionsweise der Fehlererfassungs­ einrichtung näher erläutert werden.

Wenn die Zentraleinheit 1 auf den Hauptspeicher 2 zum Auslesen von Daten zugreift, so holt der Paritätsgene­ rator 23 innerhalb des Hauptspeichers 2 Daten vom Daten­ bus 8 ein, erzeugt ein Paritätsbit nach dem Gerade- oder Ungerade-Paritätsmodus und hängt das Paritätssig­ nal an die auf dem Datenbus 8 befindlichen Daten an, woraufhin die gespeicherten Daten mit dem daran ange­ hängten Paritätssignal zur Zentraleinheit 1 übertragen werden. Greift die Zentraleinheit 1 auf die Eingabe/ Ausgabe-Einheit 3 zum Lesen von Daten zu, so wird das externe Signal 34 über den Fotokoppler 31a und den Puffer 32 eingelesen und in dem Latchregister 33 gemäß dem auf dem Adreßbus 7 stehen­ den Signal zwischengespeichert. Der Paritätsgenerator 23 holt die Daten vom Datenbus 8 ein, erzeugt ein Paritätsbit nach dem Gerade- oder Ungerade-Paritätsmodus und hängt das Paritätssignal 14 an die Daten an, woraufhin die exter­ nen Daten mi dem daran angehängten Paritätssignal zur Zentraleinheit 1 übertragen werden.

Wenn die Zentraleinheit 1 Daten aus dem Hauptspeicher 2 ausliest oder von der Eingabe/Ausgabe-Einheit 3 emp­ fängt, wird somit das Paritätssignal 14 zusammen mit den Daten an die Paritätsprüfungsschaltung 10 übertra­ gen, die eine Paritätsprüfung der aus dem Speicher 2 ausgelesenen oder von der Eingabe/Ausgabe-Einheit 3 emp­ fangenen Daten durchführt. Wird als Ergebnis der Pari­ tätsprüfung ein Paritätsfehler festgestellt, so wird ein Paritätsfehlersignal als Unterbrechungsanforderungs­ signal an den Unterbrechungsregler 12 abgegeben, der wiederum eine Unterbrechungsanforderung an die Zentral­ einheit 1 abgibt. Die Zentraleinheit 1 veranlaßt darauf­ hin eine Programmverzweigung auf eine vorprogrammierte Unterbrechungsroutine, die den Protokollierungsspeicher 4 mit dem Paritätsfehler als einer der vorbestimmten Protokollie­ rungsinformationen lädt.

Die Protokollierungsfunktion dient dazu, Protokollie­ rungsinformationen in der vorbestimmten, an den Speicher 41 abgegebenen Adresse zu speichern, ohne die Funktion des Steuersystems zu beeinflussen, wenn die Zentraleinheit auf den Hauptspeicher und die Eingabe/Ausgabe-Einheit für die Durchführung der Steuer­ operation zugreift. Auf diese Weise wird das Paritäts­ fehlersignal ebenfalls in dem Protokollierungsspeicher gespeichert.

Nachstehend soll die Wiederauffindung der im Protokol­ lierungsspeicher 4 gespeicherten Protokollierungs­ informationen näher erläutert werden.

Die Zentraleinheit 1 führt ein vorprogrammiertes Proto­ kollierungs-Wiederauffindungsprogramm durch, um die in dem Protokollierungsspeicher 4 enthaltenen Informationen einem Bereich einer vorbestimmten Adresse zuzuweisen. Die Adresse benötigter Informationen wird zuvor mittels des Adressensetzschalters 51 in der Protokollierungsinformations- Wiederauffindungseinheit gesetzt. Der Adressenkom­ parator 52 stellt die Koinzidenz der auf dem Adressen­ bus 7 für die von der Zentraleinheit 1 abgegebenen Protokollierungsdaten befindlichen Adresse mit der am Adressensetzschalter 51 gesetzten Adresse fest und bewirkt eine Zwischenspeicherung der auf dem Datenbus 8 befind­ lichen Informationen, wenn eine Koinzidenz festgestellt wird. Die zwischengespeicherten Informationen werden als Mehrbit-Signal 55 oder mittels des Digital/Analog-Wandlers 54 in ein ana­ loges Signal umgewandeltes Signal zur Instrumentierungs­ einheit 6 übertragen, die anschließend die Protokollie­ rungsinformationen aufzeichnet.

In den Fig. 3 und 4 ist der mittels der Instrumentie­ rungseinheit 6 aufgezeichnete Datenfluß dargestellt. Jedes Datenflußdiagramm zeigt die Aufzeichnung eines Protokollierungssignals S10, eines Fehlererfassungssig­ nals S11 und eines Paritätsfehlersignals S12.

In Fig. 3 wird der Paritätsfehler nach der Erfassung des Fehlers erfaßt, während in Fig. 4 der Fehler nach der Erfassung des Paritätsfehlers erfaßt wird.

Im Falle der Fig. 3 ist das Fehlererfassungssignal selbst nicht falsch erfaßt worden, und das protokol­ lierte Signal selbst ist ebenfalls korrekt. Im Falle der Fig. 4 dagegen ist das Fehlererfassungssignal falsch erfaßt worden, und somit kann das protokollierte Signal zum Zeitpunkt der Erfassung des Paritätsfehlers vom tatsächlichen Signal abweichen.

Diese bei bekannten Systemen nicht durchführbare Diag­ nose wird mittels der vorstehend beschriebenen Ausfüh­ rungsform durch den Bezug auf das im Protokollierungs­ speicher 4 gespeicherte Paritätsfehlersignal ermög­ licht. Demzufolge kann durch den Gegenstand der vorlie­ genden Erfindung die Zuverlässigkeit der Fehleranalyse durch Einbeziehung des Paritätsfehlersignals in die Pro­ tokollierungssignale wirksam erhöht werden.

Claims (5)

1. Fehlererfassungseinrichtung für ein Datenüber­ tragungssystem mit einer Zentraleinheit (1), einem Hauptspeicher (2), der einen Paritätsgenerator (23) zur Abgabe eines Paritätssignals (14) enthält, einer Eingabe/Ausgabe-Einheit (3), die ebenfalls einen Paritätsgenerator (30) zur Abgabe eines Pari­ tätssignals (14) enthält, einem Datenbus (8) und einem Adreßbus (7), die jeweils mit der Zentral­ einheit (1), dem Hauptspeicher (2) und der Eingabe/ Ausgabe-Einheit (3) verbunden sind, sowie einer Paritätsprüfschaltung (10), die Daten vom Datenbus (8) und das Paritätssignal (14) empfängt, eine Pari­ tätsprüfung der Daten durchführt und bei Feststel­ lung eines Paritätsfehlers ein Paritätsfehlersignal (11) abgibt, gekennzeichnet durch
einen Protokollierungsspeicher (4) zum Speichern einer Protokollinformation, bestehend aus den zwischen der Zentraleinheit (1) und dem Hauptspeicher (2) oder der Eingabe/Ausgabe-Einheit (3) übertragenen Daten und dem zugeordneten Paritätsfehlersignal (11),
eine Protokollierungsinformations-Wiederauffindungs­ einheit (5) zum Wiederauffinden der im Protokollie­ rungsspeicher (4) gespeicherten Information mit einem Adressenkomparator (52), der bei Koinzidenz zwischen der auf dem Adreßbus (7) befindlichen Adresse der protokollierten Daten und einer an einer Adressensetzeinrichtung (51) gesetzten Adresse ein Adressen-Koinzidenzsignal abgibt, und mit einem Latchregister (53), das die protokollier­ te Information bei Empfang des vom Adressenkomparator (52) abgegebenen Adressen-Koinzidenzsignals zwischenspeichert, und
einer Einrichtung (6), die die zwischengespeicher­ te Information empfängt und aufzeichnet.

2. Fehlererfassungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Hauptspeicher (2) zusätzlich einen Speicher mit wahlfreiem Zugriff (RAM 22) und einen Festspeicher (ROM 21) enthält.

3. Fehlererfassungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Eingabe/Ausgabe-Ein­ heit (3) zusätzlich mindestens einen Fotokoppler (31), einen Pufferspeicher (32) und ein Latchre­ gister (33) enthält.

4. Fehlererfassungseinrichtung nach einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß der Protokollierungsspei­ cher (4) neben einem Speicher (41) zusätzlich einen Zähler (42) zur Bezeichnung eines Teils der Adresse für den Speicher (41) und einen Adressenumwandler (43) enthält, der Adressen vom Adreßbus (7) empfängt und den Restteil der Adresse für den Spei­ cher (41) bezeichnet sowie einen Impuls zur Auslö­ sung des Zählvorgangs des Zählers (42) erzeugt.

5. Fehlererfassungseinrichtung nach einem der An­ sprüche 1 bis 4, dadurch gekennzeichnet, daß die Protokollierungsin­ formations-Wiederauffindungseinheit (5) zusätzlich einen zwischen dem Latchregister (53) und der die zwischengespeicherten Daten empfangenden und auf­ zeichnenden Einrichtung (6) geschalteten Digital/ Analog-Wandler (54) enthält.