DE3588121T2 - Halbleiterintegrierte Schaltung mit einer Ersatzredundanzschaltung - Google Patents
Halbleiterintegrierte Schaltung mit einer ErsatzredundanzschaltungInfo
- Publication number
- DE3588121T2 DE3588121T2 DE3588121T DE3588121T DE3588121T2 DE 3588121 T2 DE3588121 T2 DE 3588121T2 DE 3588121 T DE3588121 T DE 3588121T DE 3588121 T DE3588121 T DE 3588121T DE 3588121 T2 DE3588121 T2 DE 3588121T2
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- transistors
- transistor
- line
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000015654 memory Effects 0.000 claims abstract description 47
- 238000001514 detection method Methods 0.000 claims description 76
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung mit Speicherzellen. Die integrierte Schaltung gemäß der vorliegenden Erfindung wird für eine Speichervorrichtung verwendet, die einen redundanten Schaltungsabschnitt zum Ersetzen von ausgefallenen Schaltungen hat.
- Im allgemeinen ist eine integrierte Schaltungsvorrichtung für einen Halbleiterspeicher zusätzlich zu den gewöhnlich verwendeten Speicherzellen mit Speicherzellen des "Redundanzbit"-Typs versehen. Diese werden verwendet, um ausgefallene Speicherzellen zu ersetzen oder sogar eine gesamte Bitleitung zu ersetzen, die ausgefallene Speicherzellen enthält, im letzteren Fall durch eine redundante Bitleitung, die redundante Speicherzellen enthält. Dies erhöht den Durchsatz von Produkten bei der Herstellung von integrierten Schaltungen.
- In solch einer integrierten Schaltung sind Nur- Lese-Speicher (ROM's) zum Speichern der Adressen der ausgefallenen Speicherzellen vorgesehen. Wenn ein Eingangsadressensignal mit der Adresse einer ausgefallenen Speicherzelle koinzidiert, die in den ROM's gespeichert ist, wird die Schaltung geschaltet, um auf eine redundante Speicherzelle statt auf die ausgefallene Speicherzelle zuzugreifen. Daher ist die schnelle und korrekte Detektion des eingeschriebenen Zustandes der ROM's wichtig.
- Jedoch sind gewöhnlich 2n+1 Zyklen zum Detektieren des eingeschriebenen Zustandes der ROM's erforderlich. Somit wird eine sehr lange Zeit zuin Testen einer integrierten Schaltung benötigt.
- Wenn für jedes Bit in den ROM's verschiedene Sicherungen verwendet werden, ist es ferner unmöglich, den durchgebrannten Zustand von jeder der Sicherungen zu bestimmen, obwohl der Ausgabezustand der ROM's bestimmt werden kann. Das ist nicht wünschenswert und verursacht in einer integrierten Schaltungsvorrichtung für einen Halbleiterspeicher Probleme.
- Ein Beispiel eines Halbleiterspeichers mit einer Redundanzelementidentifikationsschaltung ist in WO-A-8202793 offenbart. Gemäß diesem Stand der Technik ist über eine Signalleitung ein Redundanzdekodierer vorgesehen. Der Redundanzdekodierer ist mit den Adressen der defekten Speicherzellen programmiert, um eine vorbestimmte redundante Speicherzelle zu selektieren, wenn eine empfangene Adresse einer defekten Speicherzelle entspricht.
- Eine Testschaltung ist vorgesehen, um mittels eines Ausgangssignals zu melden, wenn der Dekodierer eine redundante Speicherzelle selektiert hat. Das Ausgangssignal wird auf eine Meldeschaltung angewendet, die in einem Testmodus durch einen Abnormitätsbedingungsdetektor freigegeben wird. Die Ausgabe von jenem Detektor wird dann auf einen externen Anschluß angewendet.
- Ein anderer Halbleiterspeicher nach Stand der Technik, der eine eingebaute Testschaltung hat, ist in EP-A-0 086 310 offenbart. Die Testschaltung beruht auf einem Transistor und einer Diode, die zwischen einer Spannungsquelle und einer Eingangsverbindung seriell verbunden sind. Ein Kondensator ist zwischen dem Gate des Transistors und dem Eingangsteil verbunden. Die Testschaltung unterscheidet den Signalpegel eines internen Knotens, der zu prüfen ist, als Funktion des Fließens oder Nichtfließens eines Stroms von der Eingangsverbindung, wenn ihr ein besonderes Signal zugeführt wird, das einen Spannungspegel hat, der höher als der Energiequellenpegel ist.
- Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte integrierte Schaltung mit Speicherzellen vorzusehen, die die schnelle und korrekte Detektion des eingeschriebenen Zustandes der Speicherschaltung ermöglicht, in der die Adresseninformationen der ausgefallenen Schaltungsabschnitte gespeichert sind, und die leichte, zuverlässige Prüfung der integrierten Schaltung, die reguläre Speicherzellen und redundante Schaltungen hat, ohne einen zusätzlichen externen Verbindungsanschluß der integrierten Schaltung vorzusehen.
- Es ist somit eine andere Aufgabe der vorliegenden Erfindung, die Zeit zu reduzieren, die zum Testen einer integrierten Schaltung erforderlich ist, die reguläre Speicherzellen und redundante Schaltungen hat.
- Es ist noch eine andere Aufgabe der vorliegenden Erfindung, die Detektion des durchgebrannten Zustandes von jeder von der Vielzahl von Sicherungen zu ermöglichen, die in den Speicherzellen in der integrierten Schaltung verwendet werden.
- Gemäß der vorliegenden Erfindung wird diesen Zielen durch die integrierte Halbleiterschaltung von Anspruch 1 entsprochen.
- In den Zeichnungen ist Fig. 1 ein Blockdiagramm einer integrierten Schaltung nach Stand der Technik;
- Fig. 2 und 3 zeigen Beispiele der Struktur der Koinzidenzdetektionsschaltung, die in der in Fig. 1 gezeigten Schaltung verwendet wird;
- Fig. 4 ist ein Blockdiagramm einer integrierten Schaltung gemäß einer Ausführungsform der vorliegenden Erfindung; und
- Fig. 5 bis 9 zeigen Beispiele der Struktur einer Komzidenzdetektionsschaltung, die in der Schaltung von Fig. 4 verwendet wird.
- Bevor eine bevorzugte Ausführungsform beschrieben wird, wird unter Bezugnahme auf Fig. 1, 2 und 3 ein Beispiel der integrierten Schaltung nach Stand der Technik beschrieben. Die Vorrichtung von Fig. 1 enthält Koinzidenzdetektionsschaltungen 2, 2, ..., die der Anzahl von Bits der Eingangsadressensignale A&sub0; , A&sub1; , ... An entsprechen, und einen Transistor 32 des Verarmungstyps als Lasttransistor.
- Nichtinvertierte und invertierte Adressensignale A&sub0; , , A&sub1; , , ... An und werden den Koinzidenzdetektionsschaltungen 2, 2 ... zugeführt. Jede der Koinzidenzdetektionsschaltunqen führt einen Vergleich zwischen dem Eingangsadressensignal und dem in einem ROM in der Koinzidenzdetektionsschaltunq gespeicherten Adressensignal aus.
- Wenn Koinzidenz erhalten wird, wird die Impedanz zwischen der Spannungsquelle Vcc und einer Steuerleitung 31 (N&sub1;) HOCH. Wenn im Gegensatz dazu keine Koinzidenz erhalten wird, wird die Impedanz zwischen der Spannungsquelle Vcc und der Steuerleitung 31 (N&sub1;) NIEDRIG.
- Wenn alle Koinzidenzdetektionsschaltungen Koinzidenz melden, wird daher das Potential der Steuerleitung 31 (N&sub1;) HOCH, während das Potential der Steuerleitung 31 (N&sub1;) NIEDRIG wird, wenn eine oder mehrere der Koinzidenzdetektionsschaltungen keine Koinzidenz melden.
- Die ROM's in den Koinzidenzdetektionsschaltungen speichern die Adresse der ausgefallenen Speicherzelle. Wenn das Eingangsadressensignal mit der Adresse der ausgefallenen Speicherzelle koinzidiert, die in den ROM's gespeichert ist, wird das Potential der Steuerleitung 31 (N&sub1;) HOCH. Auf dieser Basis wird, wenn das Potential der Steuerleitung 31 (N&sub1;) HOCH ist, statt auf die ausgefallene Speicherzelle auf eine redundante Speicherzelle zugegriffen. Solch eine Schaltungsoperation ermöglicht das automatische Schalten von der ausgefallenen Speicherzelle auf eine redundante Speicherzelle.
- Ein Beispiel der Struktur von jeder der Koinzidenzdetektionsschaltungen 2, 2 ... ist in Fig. 2 gezeigt.
- In der Schaltung von Fig. 2 bilden eine Sicherung 211 und ein Transistor 213 einen ROM des Sicherungsdurchbrenntyps. Ein Bit der Adresseninformationen einer ausgefallenen Speicherzelle ist in diesem ROM gespeichert. Transistoren 231 und 232 bilden eine Inverterschaltung. Transistoren 241 bis 244 bilden eine Vergleichsschaltung in der Form einer exklusiven ODER-Gatterschaltung. Die seriell verbundenen Transistoren 241 und 242 und die seriell verbundenen Transistoren 243 und 244 sind zwischen der Steuerleitung 31 (N&sub1;) und der Spannungsquellenleitung Vss verbunden.
- Das Gate des Transistors 241 ist mit dem Ausgangsknoten N&sub2; der Inverterschaltung (231, 232) verbunden. Das Gate des Transistors 243 ist mit dem Ausgangsknoten N&sub3; des ROM des Sicherungsdurchbrenntyps (211, 213) verbunden. Das nichtinvertierte Adressensignal A wird dem Gate des Transistors 242 zugeführt, während das invertierte Adressensignal A dem Gate des Transistors 244 zugeführt wird.
- In der Schaltung von Fig. 2 ist das Potential des Ausgangsknotens N&sub3; des ROM NIEDRIG und das des Ausgangsknotens N&sub2; der Inverterschaltung HOCH, falls die Sicherung 211 durchgebrannt ist. Daher wird der Transistor 243 Ausgeschaltet und der Transistor 241 EINgeschaltet. Wenn in solch einem Zustand das Adressensignal A NIEDRIG ("0") ist, ist der Transistor 243 in dem AUS-Zustand und wird der Transistor 242 Ausgeschaltet. Daher wird das Potential der Steuerleitung 31 (N&sub1;) HOCH. Wenn das Adressensignal A HOCH ("1") ist, wird der Transistor 242 Eingeschaltet, und somit wird das Potential der Steuerleitung 31 (N&sub1;) NIEDRIG.
- Falls in der Schaltung von Fig. 2 die Sicherung nicht durchgebrannt ist, ist das Potential des Knotens N&sub3; HOCH und das Potential des Knotens N&sub2; NIEDRIG. Daher wird der Transistor 243 EINgeschaltet und der Transistor 241 Ausgeschaltet. Wenn das Adressensignal A in solch einem Zustand NIEDRIG ist, während das invertierte Adressensignal HOCH ist, wird das Potential der Steuerleitung 31 (N&sub1;) durch die Operation der Transistoren 243 und 244 NIEDRIG. Wenn das Adressensignal A HOCH ist, während das invertierte Adressensignal NIEDRIG ist, wird das Potential der Steuerleitung 31 (N&sub1;) HOCH.
- So speichert in der Schaltung von Fig. 2 der ROM des Sicherungsdurchbrenntyps (211, 213) die Adressendaten "0" durch den durchgebrannten Zustand der Sicherung 211 und die Adressendaten "1" durch den nichtdurchgebrannten Zustand der Sicherung 211. Unter Verwendung von solchen gespeicherten Daten wird das Potential der Steuerleitung 31 (N&sub1;) HOCH, wenn ein Eingangsadressensignal A mit den gespeicherten Daten koinzidiert.
- Figur 3 zeigt ein anderes Beispiel der Struktur der Koinzidenzdetektionsschaltungen 2, 2, ..., die in Fig. 1 gezeigt sind. Der ROM-Abschnitt der Koinzidenzdetektionsschaltung von Fig. 3 enthält eine Sicherung 211 und einen Transistor des Verarmungstyps 213, die seriell verbunden sind, eine Sicherung 212 und einen Transistor des Verarmungstyps 214, die seriell verbunden sind, und eine NAND-Gatterschaltung, die aus einem Transistor des Verarmungstyps 221, einem Transistor des Anreicherungstyps 222 und einem Transistor des Anreicherungstyps 223 besteht, die seriell verbunden sind.
- Wenn eine oder mehrere der Sicherungen 211 und 212 durchgebrannt sind, ist einer der Transistoren 222 und 223 im AUS-Zustand. Daher ist das Potential des Knotens N&sub3; HOCH. Wenn weder die Sicherung 211 noch die Sicherung 212 durchgebrannt ist, sind beide Transistoren 222 und 223 EIN, und daher ist das Potential des Knotens N&sub3; NIEDRIG. Somit ist die Zuverlässigkeit der gespeicherten Daten in dem ROM- Abschnitt der Schaltung von Fig. 3 höher als jene der Schaltung von Fig. 2.
- Um den Dateneinschreibzustand der ROM-Abschnitte der Koinzidenzdetektionsschaltungen von Fig. 2 und Fig. 3 zu testen, der den Bits des Adressensignals entspricht, werden die Eingangsadressensignale A&sub0; , A&sub1; , ... An sukzessive von "0, 0, ... 0" in "1, 1, ... 1" geändert und die Werte der Adressensignale geprüft, durch die das Potential der Steuerleitung 31 (N&sub1;) HOCH wird. Die Werte der Adressensignale A , A&sub1; , ... An, durch die das Potential der Steuerleitung 13 (N&sub1;) HOCH wird, geben die Adresse des ausgefallenen Abschnittes an.
- Eine integrierte Halbleiterschaltung gemäß einer Ausführungsform der vorliegenden Erfindung ist in Fig. 4 gezeigt. Die Schaltung von Fig. 4 enthält Koinzidenzdetektionsschaltungen 2, 2, ..., einen Lasttransistor 32, eine Ausgangsschaltung, bestehend aus den Transistoren 61 und 62, und einen externen Verbindungsanschluß 7. Der Transistor 32 ist zwischen einer Spannungsquelle Vcc und der Steuerleitung 31 (N&sub1;) verbunden und wird als Pull-up-Schaltung oder Lastschaltung betrieben.
- Die Transistoren 61 und 62 sind zwischen der Spannungsquelle Vss und einem externen Verbindungsanschluß 7 seriell verbunden. Das Gate des Transistors 61 ist mit der Steuerleitung 41 (N&sub2;&sub1;) verbunden, während das Gate des Transistors 62 mit dem Übergang der Transistoren 61 und 62 verbunden ist. Der externe Verbindungsanschluß 7 kann auch für einen Anschluß für ein anderes Signal verwendet werden.
- Nichtinvertierte und invertierte Signale A&sub0; , , A&sub1; , , ... An , werden den Koinzidenzdetektionsschaltungen 2, 2, ... in der Schaltung von Fig. 4 zugeführt. Die Eingangsadressensignale werden mit den Adressensignalen verglichen, die in den ROM's in den Koinzidenzdetektionsschaltungen gespeichert sind. Wenn die verglichenen Signale koinzidieren, wird die Impedanz zwischen dem Ausgangsanschluß der Koinzidenzdetektionsschaltung&sub1; der mit der Steuerleitung 31 (N&sub1;) verbunden ist, und der Spannungsquelle Vss HOCH. Wenn die verglichenen Signale nicht koinzidieren, wird die obengenannte Impedanz NIEDRIG.
- Wenn alle Ausgänge der Koinzidenzdetektionsschaltungen 2, 2, ... Koinzidenz melden, wird somit das Potential der Steuerleitung 31 (N&sub1;) HOCH. Wenn einer oder mehrere der Ausgänge der Koinzidenzdetektionsschaltungen 2, 2, ... Nichtkoinzidenz melden, wird das Potential der Steuerleitung 31 (N&sub1;) NIEDRIG. Das heißt, wenn die Adresse der ausgefallenen Speicherzelle, die in den ROM's in den Koinzidenzdetektionsschaltungen gespeichert ist, mit der Eingangssignaladresse koinzidiert, wird das Potential der Steuerleitung HOCH.
- Auf der Basis dieser Operation wird statt auf eine ausgefallene Speicherzelle nur dann auf eine redundante Speicherzelle zugegriffen, wenn das Potential der Steuerleitung 31 (N&sub1;) HOCH ist. Solch eine Anordnung gestattet ein endloses automatisches Schalten von der ausgefallenen Speicherzelle auf die redundante Speicherzelle.
- Unter Verwendung der Informationen bezüglich ausgefallener Bits, die in den ROM's in den Koinzidenzdetektionsschaltungen gespeichert sind, können verschiedene Tests der integrierten Schaltung bequem ausgeführt werden. Die Detektion der Informationen, die in den ROM's gespeichert sind, erfolgt durch Eingeben einer Folge von variierenden Adressen A&sub0; , A&sub1; ... An und durch dementsprechendes sequentielles Detektieren der Potentiale des externen Verbindungsanschlusses.
- Wenn die Eingangssignaladresse mit der Adresse koinzidiert, die in den ROM's gespeichert ist, betrl:gt das Potential der Steuerleitung 31 (N&sub1;) etwa Vcc, wie oben beschrieben.
- Die obige Beschreibung nimmt das Speichern von nur einer einzelnen Ausfalladresse an. Wenn mehrere Ausfalladressen existieren, wird eine Vielzahl der in Fig. 4 gezeigten Schaltungen verwendet.
- Die integrierte Halbleiterschaltung sieht ferner eine Statusdetektionsfunktion vor, die den eingeschriebenen Zustand von einer von einer Vielzahl von Speicherzellen in dem Speicher von einem Anschluß aus meldet, der mit den vielen Speicherzellen gemeinsam verbunden ist, indem ein spezifisches Adressensignal, das jener einen Speicherzelle entspricht, zugeführt wird. Jede der Koinzidenzdetektionsschaltungen 2, 2, ... hat zwei Ausgangsanschlüsse, von denen einer mit einer Steuerleitung 31 (N&sub1;) verbunden ist und der andere mit einer Detektionsleitung 41 (N&sub2;&sub1;) verbunden ist. Wenn die Detektionsleitung 41 (N&sub2;&sub1;) aktiv ist, beträgt ihr Potential etwa Vcc, wie oben beschrieben. Unter dieser Bedingung wird das Potential des externen Verbindungsanschlusses 7 von Vss allmählich reduziert. Wenn das Potential den Wert "Vss - Vth" erreicht, wobei Vth die Schwellenspannung von jedem der Transistoren 61 und 62 ist, beginnt der Strom, durch die Spannungsquelle Vss, den Transistor 61, den Transistor 62 und den externen Verbindungsanschluß 7 zu fließen.
- Wenn die Eingangssignaladresse nicht mit der Adresse koinzidiert, die in den ROM's gespeichert ist, wird das Potential der Steuerleitung 41 (N&sub2;&sub1;) NIEDRIG, das heißt, etwa Vss. Unter dieser Bedingung wird das Potential des externen Verbindungsanschlusses 7 von Vss allmählich reduziert. Wenn das Potential den Wert "V'' - 2Vth" erreicht hat, beginnt der Strom zu fließen.
- Wenn der Strom beginnt, durch den externen Verbindungsanschluß zu fließen, ist es somit möglich, aus dem Potential des externen Verbindungsanschlusses 7 die Koinzidenz zwischen der Eingangssignaladresse und der Adresse zu detektieren, die in den ROM's gespeichert ist, und die Adresse des ausgefallenen Abschnittes der Schaltung zu bestätigen.
- Die Angabe eines Widerstandes 8 und einer Spannungsquelle Vx, zum Beispiel -3 V, in gestrichelten Linien dient zum Erläutern dessen, wie nach der Anwendung einer Spannung Vx durch den Widerstand 8 auf den externen Verbindungsanschluß 7 der Strom durch den externen Verbindungsanschluß 7 fließt.
- Die in Fig. 2 gezeigte Koinzidenzdetektionsschaltung wird für jede der Koinzidenzdetektionsschaltungen 2, 2, ... in der Schaltung von Fig. 4 verwendet.
- Jede der Koinzidenzdetektionsschaltungen 2, 2, ... enthält einen Speicherabschnitt 21, einen Vergleichsabschnitt 24 und einen Statusdetektionsabschnitt 25.
- Die Struktur der Koinzidenzdetektionsschaltung 2 ist in Fig. 5 gezeigt. Der Statusdetektionsabschnitt 25 enthält Transistoren 2501 und 2502, die zwischen einer Detektionsleitung 41 (N&sub2;&sub1;) und einer Spannungsquelle Vss seriell verbunden sind. Das Gate des Transistors 2501 ist mit einem Knoten N&sub3; in dem ROM 21 verbunden. Das Gate des Transistors 2502 empfängt das Eingangssignal A.
- In der Schaltung von Fig. 5 ist die Impedanz zwischen der Steuerleitung 31 (N&sub1;) und der Spannungsquelle Vss HOCH, wenn die Potentiale der Knoten N&sub3; und N&sub2; den Eingangssignalen A und entsprechen, während die Impedanz NIEDRIG ist, wenn die Potentiale der Knoten N&sub3; und N&sub2; den Einqangssignalen A und nicht entsprechen.
- In der Schaltung von Fig. 5 wird das Potential des Eingangssignals A HOCH gemacht, um den Speicherzustand des ROM 21 zu detektieren, das heißt, den Zustand der Sicherung 211. Wenn das Potential des Eingangssignals A HOCH ist, wird der Transistor 2502 EINgeschaltet, und die Informationen des Zustandes der Sicherung 211 werden an die Detektionsleitung 41 (N&sub2;&sub1;) ausgegeben.
- Das heißt, wenn die Sicherung 211 durchgebrannt ist, ist das Potential des Knotens N&sub3; NIEDRIG, und der Transistor 2501 wird AUSgeschaltet. Daher ist die Impedanz zwischen der Detektionsleitung 41 (N&sub2;&sub1;) und der Spannungsquelle Vss HOCH. Somit wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) auf Grund der Operation des Transistors des Verarmungstyps 42 (Fig. 4), der zwischen der Detektionsleitung 41 (N&sub2;&sub1;) und der Spannungsquelle Vcc verbunden ist, HOCH, so daß der durchgebrannte Zustand der Sicherung 211 detektiert wird.
- Es sei erwähnt, daß es in diesem Fall erforderlich ist, das Potential von nur einem Bit des Adressensignals HOCH zu machen und die Potentiale von allen anderen Bits des Adressensignals NIEDRIG zu machen.
- Wenn die Sicherung 211 nicht durchgebrannt ist, wird das Potential des Knotens N&sub3; HOCH, und der Transistor 2501 wird EINgeschaltet. Somit wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) NIEDRIG.
- Ein anderes Beispiel der Struktur der Koinzidenzdetektionsschaltung ist in Fig. 6 gezeigt. Die Schaltung von Fig. 6 ist der Schaltung von Fig. 3 ähnlich, außer daß die Statusdetektionsschaltung 25, die aus den Transistoren 2503 bis 2507 besteht, hinzugefügt ist. Ein nichtinvertiertes Selektionssignal An+1 und ein invertiertes Selektionssignal werden auf die Gates der Transistoren 2505 und 2507 angewendet. Ein nichtinvertiertes Adressensignal A wird auf das Gate des Transistors 2503 angewendet.
- Um den Zustand der Sicherung 211 zu detektieren, werden das Adressensignal A und das nichtinvertierte Adressensignal An+1 HOCH gemacht. Daher werden die Transistoren 2503 und 2505 EINgeschaltet.
- Wenn unter dieser Bedingung der Transistor 2504 entsprechend dem Potential des Knotens N&sub4; ein- oder ausgeschaltet wird, wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) dementsprechend NIEDRIG oder HOCH.
- Daher ist, wenn die Sicherung 211 durchgebrannt ist, das Potential des Knotens N&sub4; NIEDRIG, ist der Transistor 2504 AUS, und demzufolge wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) NIEDRIG. Wenn die Sicherung 211 nicht durchgebrannt ist, ist das Potential des Knotens N&sub4; HOCH, ist der Transistor 2504 EIN, und demzufolge wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) HOCH. Indem sowohl das Adressensignal A als auch das Selektionssignal An+1 HOCH gemacht werden, ist es somit möglich, den Zustand der Sicherung 211 zu detektieren.
- Indem das Adressensignal A HOCH und das Selektionssignal An+1 NIEDRIG, das heißt, das Selektionssignal An+1 HOCH gemacht werden, werden ähnlich die Informationen des Zustandes der Sicherung 212 an die Detektionsleitung 41 (N&sub2;&sub1;) ausgegeben.
- Somit kann in der Schaltung von Fig. 6 der Zustand von jeder der Sicherungen 211 und 212 separat detektiert werden. Die Schaltung von Fig. 6 ist besonders für den Fall nützlich, wenn die Speicherzellenmatrix durch Reihen oder Spalten geteilt ist, um in eine Vielzahl von Blöcken geteilt zu sein, in denen das Schalten auf die redundante Schaltung gleichzeitig parallel bezüglich der Vielzahl von Blöcken erfolgt.
- Ein anderes Beispiel der Struktur der Koinzidenzdetektionsschaltung ist in Fig. 7 gezeigt. Die Schaltung von Fig. 7 enthält eine Statusdetektionsschaltung 25, bestehend aus den Transistoren 2508 bis 2511, und Detektionsleitungen 41 (N&sub2;&sub1;) und 51 (N&sub3;&sub1;). Seriell verbundene Transistoren 2508 und 2509 sind zwischen der Detektionsleitung 41 (N&sub2;&sub1;) und der Spannungsquelle Vss verbunden, während seriell verbundene Transistoren 2510 und 2511 zwischen der Detektionsleitung 51 (N&sub3;&sub1;) und der Spannungsquelle Vss verbunden sind. Die Gates der Transistoren 2508 und 2510 sind mit den Knoten N&sub4; und N&sub5; verbunden. Die Gates der Transistoren 2509 und 2511 empfangen das Adressensignal A.
- In der Schaltung von Fig. 7 wird durch Hochsetzen des Adressensignals A bewirkt, daß die Transistoren 2509 und 2511 EIN sind. Unter dieser Bedingung ist, wenn die Siche rung 211 durchgebrannt ist, das Potential des Knotens N&sub4; NIEDRIG, ist der Transistor 2508 AUS, und daher wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) HOCH. Wenn die Sicherung 211 nicht durchgebrannt ist, ist das Potential des Knotens N&sub4; HOCH, ist der Transistor 2508 EIN, und daher wird das Potential der Detektionsleitung 41 (N&sub2;&sub1;) NIEDRIG.
- Wenn die Sicherung 212 durchgebrannt ist, ist ähnlich der Transistor 2510 AUS, und daher wird das Potential der Detektionsleitung 51 (N&sub3;&sub1;) HOCH. Wenn die Sicherung 212 nicht durchgebrannt ist, ist der Transistor 2510 EIN, und daher wird das Potential der Detektionsleitung 51 (N&sub3;&sub1;) NIEDRIG.
- Somit werden in der Schaltung von Fig. 7, indem das Adressensignal A HOCH gemacht wird, Informationen bezüglich der Zustände der Sicherungen 211 und 212 an die Detektionsleitungen 41 (N&sub2;&sub1;) und 51 (N&sub3;&sub1;) ausgegeben.
- In den oben beschriebenen Ausführungsformen wird das Adressensignal zum Detektieren des Zustandes des ROM, der jedem der Bits des Adressensignals entspricht, sukzessive um ein Bit vergrößert. Jedoch ist es in der Schaltung von Fig. 5 möglich, wenn ein invertiertes Adressensignal anstelle eines nichtinvertierten Adressensignals A dem Gate des Transistors 2502 zugeführt wird, den Zustand der Sicherung 211 zu detektieren, indem das Adressensignal A NIEDRIG gemacht wird.
- Indem das Adressensignal, das auf den Transistor 2502 angewendet wird, Bit für Bit zu einem nichtinvertierten Adressensignal oder einem invertierten Adressensignal gemacht wird, ist es möglich, zum Detektieren des eingeschriebenen Zustandes des ROM irgendein Muster von Adressensignalen zu selektieren.
- Ein Beispiel der oben beschriebenen Selektion eines willkürlichen Musters des Adressensignals ist in den folgenden Tabellen (A) und (B) gezeigt. Tabelle (A) zeigt das Adressensignal, das dem Gate des Transistors 2502 zugeführt wird. Tabelle (B) zeigt das Adressenmuster zum Detektieren des Zustandes des ROM. TABELLE (A) Tabelle (B)
- Ein anderes Beispiel der Struktur der Koinzidenzdetektionsschaltung ist in Fig. 8 gezeigt. Die Schaltung von Fig. 8 enthält eine Statusdetektionsschaltung 25, die aus den Transistoren 2512, 2521, 2522, ... 252k besteht. Das Gate des Transistors 2512 empfängt das Potential des Knotens N&sub3;, das den Zustand der Sicherung 211 darstellt. Die Gates der Transistoren 2521, 2522, ... 252k empfangen entweder eines der nichtinvertierten Signale A (A&sub0; , A&sub1; , ... An) oder eines der invertierten Signale ( , , ... ) des entsprechenden Bits der Eingangsadresse. Die seriell verbundenen Transistoren 2521, 2522, ... 252k werden EINgeschaltet, wenn die Folge der Signale, die den Gates der Transistoren 2521, 2522, ... 252k zugeführt wird, einer spezifischen Adresse entspricht. Wenn die seriell verbundenen Transistoren 2521, 2522, ... 252k EIN sind, werden die Informationen des Zustandes der Sicherung 211, der durch den EIN- oder AUS-Zustand des Transistors 2512 dargestellt wird, an die Detektionsleitung 41 (N&sub2;&sub1;) ausgegeben.
- In der Schaltung von Fig. 8 können 2k+1 Statusdetektionsschaltungen realisiert sein, so daß die Detektion der Zustände von 2k+1 Sicherungen erfolgen kann.
- Ein weiteres Beispiel der Struktur der Koinzidenzdetektionsschaltung ist in Fig. 9 gezeigt. Die Schaltung von Fig. 9 enthält eine Statusdetektionsschaltung 25, die aus den Transistoren 2531, 2532, 2541a, 2541b, 2542, 2543, . .. 254k besteht. Die Operation der Schaltung von Fig. 9 ist aus den Operationen der Schaltung von Fig. 6 und der Schaltung von Fig. 8 ersichtlich.
Claims (8)
1. Eine integrierte Halbleiterschaltung mit einem
ersten Speichermittel, das erste Speicherzellen umfaßt, und
einem redundanten Schaltungsabschnitt zum Ersetzen von
ausgefallenen ersten Speicherzellen, mit:
(a) einem Koinzidenzdetektionsschaltungsmittel
(2), das Eingangsadressen empfängt und das enthält:
(a1) ein zweites Speichermittel (21) mit
einer Vielzahl von zweiten Speicherzellen zum
Speichern von Adresseninformationen eines
ausgefallenen Schaltungsabschnittes von ersten
Speicherzellen zum Ersetzen des ausgefallenen
Schaltungsabschnittes durch einen redundanten
Schaltungsabschnitt;
(a2) ein Vergleichsmittel (24) zum
Detektieren von Koinzidenzen zwischen Daten, die in dem
genannten zweiten Speichermittel gespeichert sind,
und einer empfangenen Eingangsadresse und zum
Melden einer detektierten Koinzidenz auf einer ersten
Leitung, die mit dem genannten Vergleichsmittel
verbunden ist;
(a3) ein Statusdetektionsmittel (25) zum
Liefern eines Signals auf einer zweiten Leitung,
die mit dem genannten Statusdetektionsmittel
verbunden ist, zum Melden des eingeschriebenen
Zustandes von einer von der Vielzahl von zweiten
Speicherzellen (21) in dem genannten zweiten
Speichermittel durch Zuführen eines spezifischen
Adressensignals, das der genannten einen zweiten
Speicherzelle entspricht;
(b) einem Liefermittel (8, 31, 32, 61, 62), das
zwischen dem Vergleichsmittel (24) und einem externen
Verbindungsanschluß verbunden ist, zum Liefern des Signals,
das von der genannten ersten Leitung durch das genannte
Vergleichsmittel erhalten wurde, durch den genannten
externen Verbindungsanschluß (7), wodurch das Resultat des
Vergleichs durch den Strom angegeben wird, der durch den
genannten externen Anschluß fließt, wenn eine vorbestimmte
Spannung außerhalb des üblichen Betriebsbereiches an ihm
vorhanden ist.
2. Eine Schaltung nach Anspruch 1, bei der das
Liefermittel zwei Transistoren (61, 62) umfaßt, die zwischen
dem genannten externen Anschluß (7) und einer
Spannungsquelle (Vss) seriell verbunden sind, wobei das Gate des
Transistors (61), der mit der genannten Spannungsquelle
verbunden ist, mit einer Ausgangsleitung (31) des
Vergleichsmittels (24) verbunden ist, während das Gate des
anderen Transistors (62) mit dem Übergang der zwei
Transistoren (61, 62) verbunden ist.
3. Eine Schaltung nach Anspruch 1, bei der das
genannte Vergleichsmittel (24) Koinzidenz bezüglich aller
Bits von Adressendaten (A&sub0;, , A&sub1;, , ..., An, )
detektiert.
4. Eine Schaltung nach Anspruch 1, bei der jede der
genannten Speicherzellen eine Sicherung (211) und einen
Transistor (213) umfaßt.
5. Eine Schaltung nach Anspruch 1, bei der das
genannte Statusdetektionsmittel Transistoren (61, 62)
umfaßt, die zwischen einer Detektionsleitung (31) und einer
Spannungsquelle seriell verbunden sind.
6. Eine Schaltung nach Anspruch 1, bei der das
genannte Statusdetektionsmittel eine Serienverbindung von
einem Transistor (2503) und parallel verbundenen
Serienverbindungen von Transistoren umfaßt, die zwischen einer
Detektionsleitung (41) und einer Spannungsquelle (Vss)
verbunden ist.
7. Eine Schaltung nach Anspruch 1, bei der das
genannte Statusdetektionsmittel Transistoren (2508, 2509)
umfaßt, die zwischen einer ersten Detektionsleitung (41) und
einer Spannungsquelle (Vss) seriell verbunden sind, und
Transistoren, die zwischen einer zweiten Detektionsleitung
(51) und einer Spannungsquelle (Vss) seriell verbunden sind.
8. Eine Schaltung nach Anspruch 1, bei der das
genannte Statusdetektionsmittel eine Serienverbindung von
seriell verbundenen Transistoren und parallel verbundenen
Serienverbindungen von Transistoren umfaßt, die zwischen
einer Detektionsleitung und einer Spannungsquelle verbunden
ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59109463A JPS60254499A (ja) | 1984-05-31 | 1984-05-31 | 記憶装置の作動状態の検査を行うことができる、冗長機能を有する半導体集積回路装置 |
JP15394284A JPS6134799A (ja) | 1984-07-26 | 1984-07-26 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3588121D1 DE3588121D1 (de) | 1996-10-10 |
DE3588121T2 true DE3588121T2 (de) | 1997-01-16 |
Family
ID=26449211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3588121T Expired - Fee Related DE3588121T2 (de) | 1984-05-31 | 1985-05-30 | Halbleiterintegrierte Schaltung mit einer Ersatzredundanzschaltung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4752914A (de) |
EP (1) | EP0163580B1 (de) |
KR (1) | KR900008191B1 (de) |
DE (1) | DE3588121T2 (de) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6267800A (ja) * | 1985-09-20 | 1987-03-27 | Hitachi Ltd | 半導体集積回路装置 |
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
US4942575A (en) * | 1988-06-17 | 1990-07-17 | Modular Computer Systems, Inc. | Error connection device for parity protected memory systems |
US5617365A (en) | 1988-10-07 | 1997-04-01 | Hitachi, Ltd. | Semiconductor device having redundancy circuit |
US5157634A (en) * | 1990-10-23 | 1992-10-20 | International Business Machines Corporation | Dram having extended refresh time |
US5276834A (en) * | 1990-12-04 | 1994-01-04 | Micron Technology, Inc. | Spare memory arrangement |
JPH04278299A (ja) * | 1991-03-07 | 1992-10-02 | Sharp Corp | 半導体記憶装置 |
EP0519669A3 (en) * | 1991-06-21 | 1994-07-06 | Ibm | Encoding and rebuilding data for a dasd array |
JP2888034B2 (ja) * | 1991-06-27 | 1999-05-10 | 日本電気株式会社 | 半導体メモリ装置 |
EP0636258B1 (de) * | 1992-04-16 | 1996-03-27 | Siemens Aktiengesellschaft | Integrierter halbleiterspeicher mit redundanzeinrichtung |
JPH10334694A (ja) * | 1997-05-30 | 1998-12-18 | Toshiba Corp | 半導体記憶装置 |
JP2001060399A (ja) * | 1999-08-20 | 2001-03-06 | Fujitsu Ltd | 半導体記憶装置 |
DE10201431C1 (de) * | 2002-01-16 | 2003-08-21 | Infineon Technologies Ag | Integrierte Schaltung und Verfahren zum Betrieb einer Testanordnung mit einer integrierten Schaltung |
JP4062247B2 (ja) * | 2003-12-11 | 2008-03-19 | ソニー株式会社 | 半導体記憶装置 |
KR100909358B1 (ko) * | 2007-04-16 | 2009-07-24 | 삼성전자주식회사 | 신뢰성 높은 초기화 데이터를 제공하는 플래시 메모리 장치및 그것의 초기화 방법 |
US8839053B2 (en) * | 2010-05-27 | 2014-09-16 | Microsoft Corporation | Error correcting pointers for non-volatile storage |
US9032244B2 (en) | 2012-11-16 | 2015-05-12 | Microsoft Technology Licensing, Llc | Memory segment remapping to address fragmentation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5818719B2 (ja) * | 1975-08-18 | 1983-04-14 | 株式会社リコー | Rom バツクアツプソウチ |
US4346459A (en) * | 1980-06-30 | 1982-08-24 | Inmos Corporation | Redundancy scheme for an MOS memory |
EP0070823A1 (de) * | 1981-02-02 | 1983-02-09 | Mostek Corporation | Identifizierungsschaltung für ein redundantes element eines halbleiterspeichers |
US4480199A (en) * | 1982-03-19 | 1984-10-30 | Fairchild Camera & Instrument Corp. | Identification of repaired integrated circuits |
US4538245A (en) * | 1982-04-12 | 1985-08-27 | Seeq Technology, Inc. | Enabling circuit for redundant word lines in a semiconductor memory array |
US4546454A (en) * | 1982-11-05 | 1985-10-08 | Seeq Technology, Inc. | Non-volatile memory cell fuse element |
JPS6018899A (ja) * | 1983-07-13 | 1985-01-30 | Toshiba Corp | 半導体メモリ |
US4571707A (en) * | 1984-02-23 | 1986-02-18 | Nec Corporation | Memory circuit with improved redundant structure |
-
1985
- 1985-05-30 US US06/739,159 patent/US4752914A/en not_active Expired - Lifetime
- 1985-05-30 EP EP85401065A patent/EP0163580B1/de not_active Expired - Lifetime
- 1985-05-30 DE DE3588121T patent/DE3588121T2/de not_active Expired - Fee Related
- 1985-05-31 KR KR1019850003795A patent/KR900008191B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0163580B1 (de) | 1996-09-04 |
KR850008566A (ko) | 1985-12-18 |
US4752914A (en) | 1988-06-21 |
EP0163580A3 (en) | 1988-08-31 |
DE3588121D1 (de) | 1996-10-10 |
EP0163580A2 (de) | 1985-12-04 |
KR900008191B1 (ko) | 1990-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3588121T2 (de) | Halbleiterintegrierte Schaltung mit einer Ersatzredundanzschaltung | |
DE4328605C2 (de) | Halbleiterspeichereinrichtung | |
DE69421226T2 (de) | Auswahlschaltung, die eine Spannung auswählt, welche an einer ersten oder einer zweiten Klemme angelegt ist, in Abhängigkeit vom an der ersten Klemme angelegten Spannungspegel | |
DE69724803T2 (de) | Antischmelzsicherungsdetektorschaltung | |
DE69423668T2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung mit Statusregister und Prüfverfahren dafür | |
DE69014328T2 (de) | Halbleiter-Speicher mit Masken-ROM-Struktur. | |
DE4344233C2 (de) | Halbleitervorrichtung | |
DE69214190T2 (de) | Integrierte Halbleiterschaltung mit Funktion zum Testen der Fehlererkennungs- und -korrekturschaltung nach der Verpackung ins Gehäuse | |
DE102006031862B4 (de) | Strombegrenzungsschaltung und Halbleiterspeichervorrichtung | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE69023468T2 (de) | Halbleiter-Speichereinrichtung. | |
DE3785469T2 (de) | Halbleiterspeichergeraet mit redundanter speicherzelle. | |
DE3906494C2 (de) | ||
DE19542033B4 (de) | Redundanzschaltung und Redundanzverfahren für eine Halbleiterspeichervorrichtung | |
DE69022312T2 (de) | Halbleiterspeichergerät. | |
DE69907997T2 (de) | Halbleiterspeicherschaltung mit Redundanz | |
DE3412677C2 (de) | ||
EP1124232A2 (de) | Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen | |
DE60311117T2 (de) | Verfahren und schaltkreise zum identifizieren schwacher bit in einem mram | |
DE69704955T2 (de) | Detektionsschaltung zur ladungsverteilung in antisicherungen | |
DE102004020875B4 (de) | Verfahren und Vorrichtung zum Maskieren bekannter Ausfälle während Speichertestauslesungen | |
DE69129492T2 (de) | Halbleiterspeicher | |
DE69718896T2 (de) | Halbleiterspeicheranordnung mit Redundanz | |
DE69118419T2 (de) | Halbleiterschaltung zum Verhindern von Störungen aufgrund von Geräuschen | |
DE10200671A1 (de) | Halbleitereinrichtung mit elektrischem Schmelzverbindungselement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |