DE3539208C2 - Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor - Google Patents

Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor

Info

Publication number
DE3539208C2
DE3539208C2 DE3539208A DE3539208A DE3539208C2 DE 3539208 C2 DE3539208 C2 DE 3539208C2 DE 3539208 A DE3539208 A DE 3539208A DE 3539208 A DE3539208 A DE 3539208A DE 3539208 C2 DE3539208 C2 DE 3539208C2
Authority
DE
Germany
Prior art keywords
type
region
epitaxial layer
pnp transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3539208A
Other languages
English (en)
Other versions
DE3539208A1 (de
Inventor
Yoshio Ueki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE3539208A1 publication Critical patent/DE3539208A1/de
Application granted granted Critical
Publication of DE3539208C2 publication Critical patent/DE3539208C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8224—Bipolar technology comprising a combination of vertical and lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleitereinrichtung gemäß dem Oberbegriff des Patentanspruchs 1 mit einem lateralen und einem vertikalen pnp-Transistor.
Eine Halbleitereinrichtung kann beispiels­ weise eine bipolare integrierte Schaltung (bipolares IC) sein. Um ein bipolares IC zu bilden, werden üblicherweise npn-Transistoren verwendet. Darüber hinaus lassen sich auch pnp-Transistoren gemeinsam mit den npn-Transistoren einsetzen, wenn dies im Hinblick auf eine zu bildende Schaltung vorteilhaft ist. Konventionelle pnp-Transistoren können in zwei Gruppen eingeteilt werden. Die eine Gruppe umfaßt laterale pnp-Transistoren mit einer Leitungs­ richtung parallel zur Oberfläche des Substrats, während die andere Gruppe vertikale pnp-Transistoren mit einer Leitungsrichtung senkrecht zur Oberfläche des Substrats umfaßt.
Ein konventionelles bipolares IC (sogenannter interner Stand der Technik) mit npn- und lateralen sowie vertikalen pnp-Transistoren wird gemäß dem anhand der Fig. 1A bis 1C näher erläuterten Verfahren her­ gestellt. Wie die Fig. 1A zeigt, werden in einem Siliziumsubstrat 1 vom p-Typ bzw. p-Leitungstyp soge­ nannte begrabene Schichten 2 und 3 vom n⁺-Typ bzw. n⁺-Leitungstyp erzeugt. Im Anschluß daran wird auf dem p-Typ Siliziumsubstrat 1 eine n-Typ Silizium­ epitaxieschicht 4 gebildet. In der Siliziumepitaxieschicht 4 wird dann ein Isolationsdiffusionsbereich 5 vom p⁺-Typ erzeugt, der bis zum p-Typ Siliziumsubstrat 1 reicht. Isolationsdiffusionsbereiche 5 liegen dabei zu beiden Seiten der jeweiligen begrabenen Schichten 2 und 3.
Wie die Fig. 1B zeigt, wird ein Basisbereich 7 vom p-Typ für einen npn-Transistor, ein Emitterbereich 8 vom p-Typ und ein Kollektorelektrodenbereich 9 vom p-Typ für einen vertikalen pnp-Transistor sowie ein Emitterbereich 10 vom p-Typ und ein Kollektorelektroden­ bereich 11 vom p-Typ für einen lateralen pnp-Transistor in der Siliziumepitaxieschicht 4 gebildet.
Entsprechend der Fig. 1C werden in der Siliziumepitaxie­ schicht 4 weiterhin ein Emitterbereich 12 vom n⁺-Typ und ein Kollektorelektrodenbereich 13 vom n⁺-Typ für den npn-Transistor sowie ein Basiselektrodenbereich 14 vom n⁺-Typ für den vertikalen pnp-Transistor und ein Basis­ elektrodenbereich 15 vom n⁺-Typ für den lateralen pnp-Transistor gebildet. Im Anschluß daran werden mit den Bereichen 7 bis 15 Elektroden (nicht dargestellt) in Kontakt gebracht bzw. verbunden, so daß ein fertiges bipolares IC erhalten wird.
Bei dem in der Figur IC dargestellten konventionellen bipolaren IC bilden der Emitterbereich 12, der Basis­ bereich 7 und der Kollektorbereich 16, der aus der Siliziumepitaxieschicht 4 zwischen dem Basisbereich 7 und der begrabenen Schicht 3 besteht, einen npn-Transistor 17. Der Emitterbereich 8, ein Basisbereich 18, der aus der Siliziumepitaxieschicht 4 unterhalb des Emitterbereichs 8 besteht, und ein Kollektorbereich 19, der durch das p-Typ Siliziumsubstrat 1 besteht, das unterhalb des Emitterbereichs 8 liegt, bilden einen vertikalen pnp-Transistor 20. Ein lateraler pnp-Transistor 22 wird durch den Emitterbereich 10, den Kollektorbereich 11 und den Basisbereich 21 gebildet, der aus der Silizium­ epitaxieschicht 4 besteht, die zwischen dem Emitter­ bereich 10 und dem Kollektorbereich 11 liegt. Es sei darauf hingewiesen, daß unterhalb des vertikalen pnp-Transistors 20 keine begrabene Schicht liegt, um eine Gleichstromverstärkung hFE (DC-Stromverstärkung) zu er­ halten.
Das konventionelle bipolare IC nach Fig. 1C besitzt jedoch den folgenden Nachteil. Um ein Niedrigspannungs- und Hochgeschwindigkeits-bipolares IC zu erhalten, muß die Dicke der Siliziumepitaxieschicht 4 so klein ge­ wählt sein, daß sie im Bereich zwischen 1 bis 2 um liegt. Bei einer derart dünnen Siliziumepitaxieschicht nimmt jedoch die Verstärkung hFE des lateralen pnp-Transistors 22 ab. Um dies zu verhindern, muß die Basisbreite W klein gehalten werden. Liegt die Basisbreite W jedoch im Bereich von etwa 2 um, so tritt zwischen dem Kollektor und dem Emitter ein Durchgriffsphänomen auf. In ent­ sprechender Weise erfolgt ein Durchgriff in senkrechter Richtung, wenn die Siliziumepitaxieschicht 4 dünner und dünner wird.
Die vorstehend beschriebene Halbleitereinrichtung weist alle Merkmale des Anspruchs 1 auf, mit Ausnahme der Halbleiterbereiche für die zwei pnp-Transistoren.
Eine Halbleitereinrichtung gemäß dem Oberbegriff von An­ spruch 1 ist aus dem Dokument EP 0 093 304 A1 bekannt. Bei diesem ist der vertikale pnp-Transistor wie folgt aufgebaut:
  • - der Kollektorbereich wird von einem p⁻/p⁺-Bereich gebil­ det, der über einem vergrabenen n⁺-Bereich, der in das p-Substrat und die n-Epitaxieschicht reicht, ausgebildet ist;
  • - der Basisbereich wird von einem in den p⁻-Bereich eindif­ fundierten n-Halbleiterbereich gebildet; und
  • - der p-Emitterbereich ist im genannten n-Halbleiterbereich ausgebildet.
Eine Halbleitereinrichtung mit einem lateralen pnp-Transi­ stor wie im Oberbegriff von Anspruch 1 genannt, jedoch ohne vertikalen pnp-Transistor, ist aus einem Artikel von Green et al. bekannt, der unter dem Titel "A Channel Unit Signal Controller for Shared Codec D-Type Channel Banks" in IEEE J. of Solid-State Circ., Vol. SC-16, No. 4, 1981, S. 341-347 erschienen ist.
Der Erfindung liegt die Aufgabe zugrunde, eine einfach her­ stellbare Halbleitereinrichtung mit lateralem und vertikalem pnp-Transistor anzugeben, die so aufgebaut ist, daß auch bei geringer Dicke der Epitaxieschicht ein Durchgriff beim late­ ralen pnp-Transistor verhindert werden kann.
Die erfindungsgemäße Halbleitereinrichtung ist durch die Lehre von Anspruch 1 gegeben. Sie kann wegen des Aufbaus des pnp-Transistors mit den kennzeichnenden Merkmalen von An­ spruch 1 mit einer sehr dünnen Epitaxieschicht hergestellt werden. Dennoch kommt es zu keinem Durchgriff beim lateralen pnp-Transistor, da dieser, in für sich bekannter Weise, in einem n-Halbleiterbereich ausgebildet ist, der innerhalb der n-Epitaxieschicht liegt und höhere Fremdstoffkonzentration aufweist als diese.
Die Erfindung wird nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1C Querschnitte durch ein konventionelles bipolares IC in verschiedenen Herstellungs­ stufen,
Fig. 2A bis 2D Querschnitte durch ein bipolares IC ent­ sprechend der vorliegenden Anmeldung in verschiedenen Herstellungsstufen,
Fig. 3 den Zusammenhang zwischen der Arbeits­ frequenz fT und dem Kollektorstrom IC eines lateralen pnp-Transistors in Abhängig­ keit der Basisbreite W als Parameter,
Fig. 4 den Zusammenhang zwischen der Gleich­ stromverstärkung hFE (DC-Stromverstärkung), der Kollektor-Emitter-Durchbruchsspannung VCEO und der Basisbreite W eines lateralen pnp-Transistors, und
Fig. 5 den Zusammenhang zwischen der Arbeits­ frequenz fT und dem Kollektorstrom IC eines vertikalen pnp-Transistors.
Ein bipolares IC entsprechend der vorliegenden Anmeldung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben. In den Fig. 2A bis 2D sind gleiche Teile wie in den Fig. 1A bis 1C mit gleichen Bezugszeichen versehen und werden nicht nochmals beschrieben.
Die Herstellung des bipolaren IC′s wird in nachfolgend erläuterten Schritten hergestellt.
Wie in der Fig. 2A gezeigt, werden zunächst Verun­ reinigungen bzw. Fremdatome vom n-Typ, beispielsweise Arsen (As) oder Antimon (Sb), zur Bildung der be­ grabenen Schichten 2 und 3 vom n⁺-Typ durch starke Diffusion in ein p-Typ Siliziumsubstrat 1 eingebracht. Dann wird auf dem p-Typ Siliziumsubstrat 1 eine n-Typ Siliziumepitaxieschicht 4 gebildet, die eine Dicke von zum Beispiel 2 µm und einen spezifischen Widerstand ρ von 1 Ωcm besitzt, was einer Verunreinigungs- bzw. Dotierungskonzentration von 5 × 10¹⁵ cm-3 entspricht. Im Anschluß daran wird auf der Oberfläche der Silizium­ epitaxieschicht 4 ein SiO₂-Film 24 (Siliziumdioxidfilm) gebildet. Verunreinigungen bzw. Fremdatome vom n-Typ, beispielsweise Arsen (As), werden im Anschluß daran durch Ionenimplantation selektiv in die Siliziumepitaxie­ schicht 4 und durch den SiO₂-Film 24 hindurch unter vorbestimmten Bedingungen eingebracht. Die implantierten Verunreinigungen bzw. Fremdatome innerhalb der Silizium­ epitaxieschicht 4 sind in Fig. 2A durch Kreise ange­ deutet.
Entsprechend der Fig. 2B wird der SiO₂-Film 24 an vor­ bestimmten Stellen weggeätzt, um Öffnungen 24a bis 24d zu erhalten. Durch Diffusion werden anschließend durch die Öffnungen 24a bis 24d Verunreinigungen bzw. Fremd­ atome vom p-Typ, beispielsweise Bor (B), in die Silizium­ epitaxieschicht 4 eingebracht, um p⁺-Typ Isolations­ diffusionsbereiche 5 zu erzeugen, die bis zum p-Typ Siliziumsubstrat 1 reichen. Während des Heizvorganges zur Bildung der Isolationsdiffusionsbereiche 5 diffundieren die implantierten Verunreinigungen bzw. Fremdatome innerhalb der Siliziumepitaxieschicht 4 bis zu einer vorbestimmten Tiefe, wobei die implantierten Verunreinigungen elektrisch aktiviert bzw. angeregt sind. Auf diese Weise werden n-Typ Bereiche 26 bis 28 innerhalb der Silizium­ epitaxieschicht 4 erzeugt. Im vorliegenden Fall besitzen die Bereiche 26 bis 28 eine Verunreinigungs- bzw. Dotierungskonzentration von zum Beispiel 5 × 10¹⁶ cm-3 die höher als die der Siliziumepitaxieschicht 4, jedoch niedriger als die des p-Typ Basisbereichs 7 eines npn-Transistors 17 ist, der nachfolgend noch genauer be­ schrieben wird.
Wie anhand der Fig. 2C zu erkennen ist, werden ein p-Typ Kollektorbereich 11 und ein Emitterbereich 10 im n-Typ Bereich 26, ein p-Typ Emitterbereich 8 im n-Typ Bereich 27 und ein p-Typ Basisbereich 7 innerhalb der Silizium­ epitaxieschicht 4 gebildet. Der Emitterbereich 10 ist ebenfalls vom p-Typ. Zur selben Zeit wird ein p-Typ Kollektorelektrodenbereich 9 für einen vertikalen pnp-Transistor in der Siliziumepitaxieschicht 4 erzeugt. Sodann werden ein pfropfenartiger Basisbereich 29 vom p⁺-Typ (graft-base-region) innerhalb des Basisbereichs 7 und weitere p⁺-Typ Bereiche 30 und 31 jeweils in den Emitterbereichen 8 und 10 gebildet.
Entsprechend der Fig. 2D werden Basiselektrodenbereiche 15 und 14 vom n⁺-Typ sowie ein Kollektorelektrodenbereich 13 vom n⁺-Typ innerhalb der n-Typ Bereiche 26 bis 28 jeweils erzeugt. Zur selben Zeit und nachdem der Emitter­ bereich 12 vom n⁺-Typ innerhalb des Basisbereichs 7 gebildet worden ist, werden nicht dargestellte Elektroden in Kontakt mit den Bereichen 9, 11 bis 15 und 29 bis 31 gebracht, so daß ein fertiges bipolares IC erhalten wird.
Der Zusammenhang zwischen der Arbeitsfrequenz fT und dem Kollektorstrom IC eines lateralen pnp-Transistors 22 in dem bipolaren IC nach Fig. 2D ist in der Fig. 3 dargestellt, wobei der Parameter die Basisbreite W ist. Die Fig. 4 zeigt dagegen den Zusammenhang zwischen der Gleichstromverstärkung hFE (DC-Stromverstärkung), der Kollektor-Emitter-Durchbruchsspannung VCEO und der Basis­ breite W des lateralen pnp-Transistors 22.
Wie anhand dieser Fig. 4 zu erkennen ist, liegt bei einer Basisbreite von W = 2 µm die Spannung VCEO bei einem konventionellen Transistor unterhalb von 5 V, so daß das Durchgriffsphänomen auftritt. Dagegen kann bei dem lateralen pnp-Transistor 22 nach der vorliegenden Anmeldung die Spannung VCEO auf etwa 10 V gehalten werden, ohne daß sich die Verstärkung hFE in erheblichem Umfang vermindert. Aus diesem Grunde wird, wie anhand der Fig. 3 er­ sichtlich ist, eine Frequenz fT von etwa 50 bis 60 MHz erhalten.
Der Zusammenhang zwischen der Arbeitsfrequenz fT und dem Kollektorstrom IC (in µA) beim vertikalen pnp-Transistor innerhalb des bipolaren IC′s entsprechend der vorliegenden Anmeldung ist in Fig. 5 dargestellt. Darüber hinaus sind gleichzeitig die entsprechenden Verhältnisse für ein konventionelles bipolares IC gezeigt. Wie der Fig. 5 deutlich zu entnehmen ist, wird beim vertikalen pnp-Transistor innerhalb des konventionellen bipolaren ICs eine Frequenz fT von etwa 20 MHz erhalten, wenn die Siliziumepitaxieschicht 4 eine Dicke besitzt, bei der kein Durchgriffsphänomen auftritt, beispielsweise eine Dicke von 5 µm oder mehr. Dagegen kann die Frequenz fT des vertikalen pnp-Transistors innerhalb des bipolaren IC′s nach der vorliegenden Anmeldung bei etwa 100 MHz liegen, wenn eine Siliziumepitaxieschicht 4 mit einer Dicke von 2 µm verwendet wird. Zusätzlich kann die Spannung VCEO auf 15 V oder mehr vergrößert werden.
Auch wenn die Dicke der Siliziumepitaxieschicht 4 klein ist und bei etwa 2 µm liegt, können bei dem bipolaren IC nach der vorliegenden Anmeldung die Spannungen VCEO des lateralen und vertikalen pnp-Transistors 22 und 20 im Vergleich zum konventionellen bipolaren IC relativ hoch gehalten werden, so daß sich eine hohe Frequenz fT ergibt, ohne daß das Durchgriffsphänomen auftritt. Dieses Durch­ griffsphänomen (punch-through phenomenon) läßt sich aus folgenden Gründen verhindern:
Die n-Typ Bereiche 26 und 27 innerhalb der Silizium­ epitaxieschicht 4 besitzen eine Verunreinigungs- bzw. Dotierungskonzentration, die größer ist als die der Siliziumepitaxieschicht 4. Darüber hinaus liegen der laterale und der vertikale pnp-Transistor 22 und 20 jeweils innerhalb der n-Typ Bereiche 26 und 27. Die Sperr­ schichtbreite am Kollektor-Basis-Übergang innerhalb des Basisbereichs kann daher vermindert werden, und zwar in Übereinstimmung mit der Differenz der Verunreinigungs­ konzentrationen zwischen den Bereichen 26 oder 27 und der Siliziumepitaxieschicht 4.
Die vorliegende Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt. Verschiedene Abwandlungen und Modifikationen sind denkbar, ohne den Bereich der Erfindung zu verlassen. Beim obigen Ausführungsbeispiel beträgt die Verunreinigungs- bzw. Dotierungskonzentration der n-Typ Bereiche 26 bis 28 ungefähr 5 × 10¹⁶ cm-3. Diese Dotierungskonzentration kann entsprechend den jeweiligen Anforderungen vergrößert oder verkleinert werden. Um den Durchgriffseffekt wirkungsvoll zu verhindern, liegt diese Verunreinigungs- bzw. Dotierungskonzentration vorzugsweise im Bereich zwischen 1 × 10¹⁶ bis 1 × 10¹⁷ cm-3.

Claims (5)

1. Halbleitereinrichtung mit
  • - einem p-Substrat (1);
  • - einer n-Epitaxieschicht (4) auf dem p-Substrat (1);
  • - einem lateralen pnp-Transistor (22; 10, 11, 15), der in einem ersten n-Halbleiterbereich (26) ausgebildet ist, der eine höhere Dotierung als die n-Epitaxieschicht (4) aufweist, und der innerhalb der n-Epitaxieschicht (4) über einem vergrabenen n⁺-Bereich (2) liegt, welcher in das p-Substrat (1) und die n-Epitaxieschicht (4) reicht; und
  • - einem vertikalen pnp-Transistor (20);
dadurch gekennzeichnet, daß der vertikale pnp-Transistor (20) wie folgt ausgebildet ist:
  • - sein Kollektorbereich (19) wird vom p-Substrat (1) gebildet, in das ein von oben kontaktierbarer p⁺-Bereich (5) hineinreicht;
  • - der Basisbereich (18) wird von der n-Epitaxieschicht (4) und einem in dieser ausgebildetem zweiten n-Halbleiterbereich (27) gebildet, der ungefähr dieselbe Dotierungskonzentration wie der erste n-Halbleiterbereich (26) aufweist; und
  • - der p-Emitterbereich (8) ist im zweiten n-Halbleiterbereich (27) ausgebildet.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungskonzentration des ersten und zweiten Halbleiterbereichs (26, 27) vom n-Leitungstyp im Bereich zwischen 1 × 10¹⁶ cm-3 und 1 × 10¹⁷ cm-3 liegt.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Epitaxieschicht (4) vom n-Leitungstyp eine Dicke besitzt, die nicht größer als 5 µm ist.
4. Halbleitereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Epitaxieschicht (4) vom n-Leitungstyp eine Dicke von 1 bis 2 µm besitzt.
DE3539208A 1984-11-05 1985-11-05 Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor Expired - Fee Related DE3539208C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59232870A JPH0638476B2 (ja) 1984-11-05 1984-11-05 半導体装置

Publications (2)

Publication Number Publication Date
DE3539208A1 DE3539208A1 (de) 1986-05-15
DE3539208C2 true DE3539208C2 (de) 1998-04-09

Family

ID=16946115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3539208A Expired - Fee Related DE3539208C2 (de) 1984-11-05 1985-11-05 Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor

Country Status (10)

Country Link
JP (1) JPH0638476B2 (de)
KR (1) KR940005447B1 (de)
CN (1) CN1004845B (de)
AT (1) AT395272B (de)
AU (1) AU572005B2 (de)
CA (1) CA1254671A (de)
DE (1) DE3539208C2 (de)
FR (1) FR2572850B1 (de)
GB (1) GB2167231B (de)
NL (1) NL194711C (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768183B2 (en) * 2001-04-20 2004-07-27 Denso Corporation Semiconductor device having bipolar transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0093304A1 (de) * 1982-04-19 1983-11-09 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1520515A (fr) * 1967-02-07 1968-04-12 Radiotechnique Coprim Rtc Circuits intégrés comportant des transistors de types opposés et leurs procédésde fabrication
JPS5710964A (en) * 1980-06-25 1982-01-20 Fujitsu Ltd Manufacture of semiconductor device
JPS58212159A (ja) * 1982-06-02 1983-12-09 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0093304A1 (de) * 1982-04-19 1983-11-09 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IEEE J. of Solid-State Circuits, Vol. SC-15, No. 4, 1980, S. 459-461 *
IEEE J. of Solid-State Circuits, Vol. SC-16, No. 4, 1981, S. 261-265 *
IEEE J. of Solid-State Circuits, Vol. SC-16, No. 4, 1981, S. 341-347 *

Also Published As

Publication number Publication date
CA1254671A (en) 1989-05-23
JPS61111575A (ja) 1986-05-29
KR940005447B1 (ko) 1994-06-18
DE3539208A1 (de) 1986-05-15
AU572005B2 (en) 1988-04-28
AU4931585A (en) 1986-05-15
GB2167231A (en) 1986-05-21
NL194711C (nl) 2002-12-03
NL8503033A (nl) 1986-06-02
JPH0638476B2 (ja) 1994-05-18
CN85108134A (zh) 1986-07-02
NL194711B (nl) 2002-08-01
KR860004472A (ko) 1986-06-23
AT395272B (de) 1992-11-10
FR2572850B1 (fr) 1988-09-09
GB8526749D0 (en) 1985-12-04
GB2167231B (en) 1988-03-02
ATA318985A (de) 1992-03-15
FR2572850A1 (fr) 1986-05-09
CN1004845B (zh) 1989-07-19

Similar Documents

Publication Publication Date Title
DE2837028C2 (de)
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE69031488T2 (de) Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2823967C2 (de)
DE1207014C2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltungsanordnung
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE3048816A1 (de) Durchbruch-referenzdiode
DE2655917A1 (de) Integrierte schaltung
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2364752A1 (de) Halbleitervorrichtung
DE3022122C2 (de)
DE2256447A1 (de) Integrierte halbleiteranordnung und verfahren zur herstellung
DE1813130C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE3851815T2 (de) Feldeffekttransistor und dessen Herstellungsmethode.
DE2364753A1 (de) Halbleitervorrichtung
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE3539208C2 (de) Halbleitereinrichtung mit einem lateralen und einem vertikalen pnp-Transistor
DE3852362T2 (de) Verfahren zur Herstellung eines monolithischen Halbleiterbauelementes mit epitaxischer Mehrschichtstruktur und geringer Konzentration an Verunreinigungen.
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2101279C2 (de) Integrierter, lateraler Transistor
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
DE2835330A1 (de) Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung
DE2101278A1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee