DE3533636C2 - Device for measuring the characteristic data of electronic components - Google Patents

Description

Die Erfindung betrifft eine Vorrichtung zum Messen von Kenndaten von elektronischen Bauelementen nach dem Oberbegriff des Anspruchs 1.The invention relates to a device for measuring Characteristics of electronic components according to the generic term of Claim 1.

Eine Meßvorrichtung für elektronische Bauelemente, allge­ mein auch als Kennlinienschreiber bezeichnet, ist zweck­ mäßig zur Aufnahme von Kenndaten oder Kennlinien elektro­ nischer Bauelemente wie Transistoren, Dioden und derglei­ chen. Zur Beschreibung eines typischen Beispiels einer herkömmlichen Meßvorrichtung dieser Art soll bereits hier auf Fig. 1 der Zeichnung Bezug genommen werden. Eine Kollektorspannungs-Versorgungsschaltung 10 umfaßt einen Stelltransformator zum Herauf- oder Heruntertransformieren einer Wechselspannung einer externen Netzspannungsquelle, so daß sich eine Sinusspannung mit einer gewünschten Ampli­ tude ergibt. Diese Sinusspannung wird der Primärwicklung eines Transformators 12 zugeführt, dessen Sekundärwicklung mehrere Abgriffe aufweist. Eine Wähl-/Gleichrichterschaltung 14 wählt entsprechend einem Meßbereich einen der Abgriffe aus und richtet die abgegriffene Sinusspannung gleich. Die gleichgerichtete Spannung gelangt über einen Begrenzungs­ widerstand 16 an den Kollektor eines Transistors 18, der das Meßobjekt bildet. Der Widerstandswert des Begrenzungs­ widerstands 16 wird entsprechend dem Meßbereich geändert. Die unterste Klemme der Sekundärwicklung des Transforma­ tors 12 ist über einen Meßwiderstand 20 mit dem geerdeten Emitter des Transistors 18 verbunden. Die Basis des Tran­ sistors 18 nimmt ein stufenförmiges Vorspannungssignal von einer Vorspannungs-Schaltung 22 auf. Der zu vermessende Transistor, der gemäß Fig. 1 in Emitterschaltung mit der Meßvorrichtung verbunden ist, kann wahlweise auch in Kollektor­ schaltung oder Basisschaltung mit der Meßvorrichtung ver­ bunden sein. Ein Spannungsdetektor 24 mit einer hohen Ein­ gangsimpedanz tastet eine zwischen dem Kollektor und dem Emitter des Transistors 18 abfallende Spannung V_CE ab, dividiert die abgetastete Spannung durch einen ge­ eigneten Divisor und liefert die dividierte Spannung über einen Verstärker 26 an eine Horizontal-Ablenkplatte einer durch eine Kathodenstrahlröhre 28 gebildeten An­ zeigeeinrichtung. Ein Spannungsdetektor 30 mit einer hohen Eingangsimpedanz mißt die über dem Meßwiderstand 20 abfallende, dem Kollektorstrom I_C des Transistors 18 entsprechende Spannung und liefert die abgetastete Spannung über einen Verstärker 32 an eine Vertikal-Ablenkplatte der Kathodenstrahlröhre 28. Somit wird durch die Kathodenstrahl­ röhre 28 die V_CE-I_C-Kennlinie des Transistors 18 darge­ stellt. Eine reine Sinusspannung besteht lediglich aus einer einzigen Frequenzkomponente und verursacht daher kein Rauschen in den einzelnen Schaltkreisen der Meßvor­ richtung. Darüber hinaus ermöglicht die Verarbeitung rei­ ner Sinusspannungen einen einfachen Aufbau der Schaltkreise der Meßvorrichtung.A measuring device for electronic components, generally referred to as a curve recorder, is useful for recording characteristics or characteristics of electronic components such as transistors, diodes and the like. For a description of a typical example of a conventional measuring device of this type, reference should already be made here to FIG . A collector voltage supply circuit 10 comprises a variable transformer for step-up or step-down transformation of an AC voltage from an external mains voltage source, so that a sinusoidal voltage results with a desired amplitude. This sine voltage is fed to the primary winding of a transformer 12 , the secondary winding of which has several taps. A selector / rectifier circuit 14 selects one of the taps according to a measuring range and rectifies the tapped sinusoidal voltage. The rectified voltage passes through a limiting resistor 16 to the collector of a transistor 18 which forms the test object. The resistance value of the limiting resistor 16 is changed according to the measuring range. The lowest terminal of the secondary winding of the transformer 12 is connected via a measuring resistor 20 to the grounded emitter of the transistor 18 . The base of the transistor 18 receives a step-shaped bias signal from a bias circuit 22 . The transistor to be measured, which is connected to the measuring device in accordance with FIG. 1 in the emitter circuit, can optionally also be connected in the collector circuit or the basic circuit with the measuring device. A voltage detector 24 with a high input impedance samples a voltage V _CE falling between the collector and the emitter of the transistor 18 , divides the sampled voltage by a suitable divisor and supplies the divided voltage via an amplifier 26 to a horizontal baffle plate a cathode ray tube 28 formed on display device. A voltage detector 30 with a high input impedance measures the voltage drop across the measuring resistor 20 , which corresponds to the collector current I _{C of} the transistor 18 , and supplies the sensed voltage via an amplifier 32 to a vertical deflection plate of the cathode ray tube 28 . Thus, through the cathode ray tube 28, the V _CE -I _C characteristic of the transistor 18 is Darge. A pure sine voltage consists only of a single frequency component and therefore does not cause noise in the individual circuits of the measuring device. In addition, the processing of pure sinus voltages enables a simple construction of the circuits of the measuring device.

Die in Fig. 1 gezeigte herkömmliche Meßvorrichtung hat jedoch zahlreiche Nachteile. Beispielsweise verwendet die Kollektorspannungs-Versorgungseinrichtung 10 unmittelbar die Netzspannung, da die Wellenform der Netzspannung im wesentlichen sinusförmig ist. Die Wellenform der externen Netzspannung ist jedoch nicht exakt sinusförmig, sondern weist zahlreiche Verzerrungen auf. Die Wellenform ist nicht symmetrisch und in den aufeinanderfolgenden Perioden tritt keine exakte Wiederholung der ursprünglichen Wellen­ form ein. Dies bedeutet, daß die an das Meßobjekt angelegte periodische Wellenform nicht rein sinusförmig oder nicht symmetrisch ist, so daß bei der Anzeige der Kennlinie die Bewegungsbahn des durch den Kathodenstrahl erzeugten Lichtpunktes bei der Auslenkung in Vorwärtsrichtung (wäh­ rend einer ansteigenden Flanke der gleichgerichteten Sinus­ spannung) von der Bewegungsbahn bei der Auslenkung in Rückwärtsrichtung (während der fallenden Flanke der gleich­ gerichteten Sinusspannung) verschieden ist. Infolgedessen kann die Kennlinie des Meßobjekts nicht genau vermessen werden. Dieses Phänomen wird in dieser Beschreibung als "Anzeigeverzerrung" bezeichnet. Darüber hinaus bleibt die Amplitude der Netzspannung nicht genau auf einem vorge­ sehenen Wert, vielmehr ist die Amplitude innerhalb eines bestimmten Bereichs veränderlich. Die Amplitude der an das Meßobjekt angelegten periodischen Spannung schwankt daher entsprechend der Amplitudenschwankung der Netzspannung, so daß keine korrekte Messung ausgeführt werden kann.However, the conventional measuring device shown in Fig. 1 has numerous disadvantages. For example, the collector voltage supply device 10 uses the mains voltage directly since the waveform of the mains voltage is essentially sinusoidal. However, the waveform of the external mains voltage is not exactly sinusoidal, but has numerous distortions. The waveform is not symmetrical and there is no exact repetition of the original waveform in successive periods. This means that the periodic waveform applied to the test object is not purely sinusoidal or not symmetrical, so that when the characteristic curve is displayed, the path of motion of the light spot generated by the cathode ray upon deflection in the forward direction (during a rising edge of the rectified sinusoidal voltage) is different from the trajectory during the deflection in the reverse direction (during the falling edge of the rectified sinusoidal voltage). As a result, the characteristic of the measurement object cannot be measured precisely. This phenomenon is referred to as "display distortion" in this description. In addition, the amplitude of the mains voltage does not remain exactly at a predetermined value, rather the amplitude is variable within a certain range. The amplitude of the periodic voltage applied to the measurement object therefore fluctuates in accordance with the amplitude fluctuation of the mains voltage, so that a correct measurement cannot be carried out.

Wenn bei der in Fig. 1 gezeigten Meßvorrichtung zusätz­ lich eine digitale Speicherschaltung vorgesehen wird, in­ dem zusätzliche Schaltkreise zwischen den Spannungsdetektor 24 und den Verstärker 26 und zwischen den Spannungsdetektor 30 und den Verstärker 32 geschaltet werden, so enthalten die zusätzlichen Schaltungselemente einen Analog/Digital- Wandler, einen digitalen Speicher und einen Digital/Analog- Wandler. Die Ausgangssignale der Analog/Digital-Wandler können durch Brummspannungen der Spannungsversorgungsein­ richtung beeinflußt werden, da die Taktfrequenz für die Analog/Digital-Wandler unabhängig von der Netzfrequenz ist. Daher kann die Meßgenauigkeit beeinträchtigt werden. Zur Synchronisierung der Taktfrequenz für die Analog/Digital- Wandler mit der Netzfrequenz kann eine zusätzliche Phasen­ regelschaltung erforderlich sein, so daß die Meßvorrich­ tung insgesamt verteuert wird. If, in the measuring device shown in FIG. 1, a digital storage circuit is additionally provided, in which additional circuits are connected between the voltage detector 24 and the amplifier 26 and between the voltage detector 30 and the amplifier 32 , the additional circuit elements contain an analog / digital - Converter, a digital memory and a digital / analog converter. The output signals of the analog-to-digital converter can be influenced by ripple voltages in the voltage supply device, since the clock frequency for the analog-to-digital converter is independent of the mains frequency. Therefore, the measurement accuracy can be affected. To synchronize the clock frequency for the analog / digital converter with the mains frequency, an additional phase control circuit may be required so that the measuring device is generally more expensive.

Es ist bekannt, zum Erzeugen im wesentlichen unverzerrter sinusförmiger Signale, deren Frequenz mit derjenigen eines vorgegebenen Signals übereinstimmt, PLL-Schaltungen zu ver­ wenden. Eine PLL-Schaltung hat neben dem Vorteil der Er­ zeugung eines im wesentlichen unverzerrten Signals den wei­ teren Vorteil, daß sie im Eingangssignal enthaltene Störsi­ gnale ausfiltern kann. Dies ist z. B. in einem Artikel von M. Kasztantowicz bekannt, der in der "Funkschau", Heft 7, 1976, Seiten 257-259 unter dem Titel "Phase-Locked-Loop-Systeme in der Praxis" erschienen ist. Die Merkmale b) und c) des bei­ gefügten Anspruchs 1 geben eine derartige PLL-Schaltung wie­ der.It is known to produce substantially undistorted sinusoidal signals, the frequency of which is that of a predetermined signal agrees to ver PLL circuits turn. A PLL circuit has the advantage of the Er generation of an essentially undistorted signal the white ter advantage that they contained in the input signal Störsi can filter out signals. This is e.g. B. in an article by M. Kasztantowicz known in the "Funkschau", Issue 7, 1976, Pages 257-259 under the title "Phase-Locked-Loop-Systems in the practice ". The features b) and c) of the added claim 1 give such a PLL circuit as of the.

Andere Vorrichtungen zum Erzeugen sehr gleichmäßiger sinus­ förmiger Signale sind sogenannte digitale Generatoren oder digitale Wandler. Derartige Vorrichtungen erzeugen in Über­ einstimmung mit einem Eingangstakt Ausgangssignale, die treppenförmig so ansteigen und abfallen, daß der integrierte Signalverlauf eine Sinusschwingung darstellt. Dies ist z. B. in einem Artikel von H. Bachmair und R. Vollmert beschrie­ ben, der unter dem Titel "Digitaler Generator speist Impe­ danz-Meßbrücke" in "Elektronik", Heft 20, 7. Oktober 1983, Seiten 95-99 beschrieben ist. Das Merkmal d) des beigefügten Anspruchs 1 ist auf die Verwendung eines derartigen digita­ len Wandlers gerichtet.Other devices for generating very even sine waves shaped signals are so-called digital generators or digital converter. Such devices produce in over with an input clock output signals that Rise and fall in steps so that the integrated Waveform represents a sine wave. This is e.g. B. in an article by H. Bachmair and R. Vollmert ben, which feeds under the title "Digital Generator Impe danz measuring bridge "in" Electronics ", Issue 20, October 7, 1983, Pages 95-99. The feature d) of the attached Claim 1 is for the use of such a digita len converter directed.

Der Erfindung liegt die Aufgabe zugrunde, eine Vorrichtung zum Messen von Kenndaten elektronischer Bauelemente anzuge­ ben, die sehr genaue Messungen aufgrund eines sehr genauen und stabilen sinusförmigen Verlaufs des an ein auszumessen­ des Bauelement gelegten Signals ermöglicht. The invention has for its object a device to measure the characteristics of electronic components ben, the very accurate measurements due to a very accurate and stable sinusoidal course of the to measure of the component signal.  

Die Lösung dieser Aufgabe ist durch die Merkmale von Anspruch 1 gegeben. Vorteilhafte Weiterbildungen und Ausgestaltungen sind Gegen­ stand abhängiger Ansprüche.The solution to this problem is given by the features of claim 1. Advantageous further developments and refinements are opposed stood dependent claims.

Die erfindungsgemäße Vorrichtung vereinigt die bisher alter­ nativ verwendeten Schaltungen, nämlich einen digitalen Wand­ ler und eine PLL-Schaltung in Kombination, und zwar so, daß die PLL-Schaltung dazu verwendet wird, den Takt für den di­ gitalen Wandler zu erzeugen. Dadurch ergibt sich eine außer­ ordentliche Stabilität in bezug auf die Signalform des vom Wandler ausgegebenen Sinussignals. The device according to the invention combines the older ones circuits used natively, namely a digital wall ler and a PLL circuit in combination, so that the PLL circuit is used to set the clock for the di to generate gital converter. This results in an exception proper stability with respect to the waveform of the Converter output sinusoidal signal.  

Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung anhand der Zeichnungen, die auch eine Figur zum Stand der Technik enthalten, näher erläutert.Preferred embodiments of the Invention based on the drawings, which is also a figure included in the prior art, explained in more detail.

Fig. 1 ist ein Blockdiagramm einer herkömmli­ chen Meßvorrichtung für elektronische Bauteile; Fig. 1 is a block diagram of a conventional measuring device for electronic components;

Fig. 2 ist eine Schaltskizze eines wiederhol­ genauen Wellenformgenerators in einer Meßvorrichtung gemäß einem ersten be­ vorzugten Ausführungsbeispiel der Er­ findung; Fig. 2 is a circuit diagram of a repeatable waveform generator in a measuring device according to a first preferred embodiment of the invention;

Fig. 3 ist ein Zeitablaufdiagramm zur Veran­ schaulichung der Arbeitsweise des Wel­ lenformgenerators gemäß Fig. 2; FIG. 3 is a timing chart for illustrating the operation of the waveform generator shown in FIG. 2;

Fig. 4 ist ein Blockdiagramm eines Teils einer Meßvorrichtung gemäß einem zweiten be­ vorzugten Ausführungsbeispiel der Erfin­ dung, das eine digitale Speicherfunktion aufweist; Fig. 4 is a block diagram of part of a measuring device according to a second preferred embodiment of the invention, which has a digital storage function;

Fig. 5 ist ein Blockdiagramm eines Teils der Meßvorrichtung gemäß dem zweiten Ausführungsbeispiel der Erfindung. Fig. 5 is a block diagram of a part of the measuring device according to the second embodiment of the invention.

Fig. 2 ist eine Schaltskizze eines Teils einer Meßvorrich­ tung für elektronische Bauelemente. Eine Netzwechsel­ spannung wird über einen Netzschalter 34 an eine Primär­ wicklung eines Transformators 40 eines Netzteils 36 an­ gelegt. Mehrere Sekundärwicklungen des Transformators 40 sind mit nicht gezeigten Gleichspannungs-Regelschaltungen des Netzteils 36 verbunden, die zur Erzeugung geregelter Gleichspannungen für die einzelnen Schaltkreise der Meß­ vorrichtung dienen. Eine an der niedrigsten Sekundärwick­ lung des Transformators 40 abgegriffene Wechselspannung wird durch Widerstände 42 und 44 geteilt. Ein Spannungs­ komparator 46 vergleicht die geteilte Wechselspannung mit Masse und erzeugt ein Impulssignal f_L, dessen Spannungswert sich jedesmal umkehrt, wenn die Netzwechselspannung das Massepotential durchläuft. Das Impulssignal f_L ist ein Bezugssignal, das die gleiche Frequenz und Phase wie die Netzspannung aufweist. Fig. 2 is a circuit diagram of part of a Meßvorrich device for electronic components. A network change voltage is applied via a power switch 34 to a primary winding of a transformer 40 of a power supply 36 . Several secondary windings of the transformer 40 are connected to DC voltage control circuits, not shown, of the power supply 36 , which are used to generate regulated DC voltages for the individual circuits of the measuring device. An AC voltage tapped at the lowest secondary winding of the transformer 40 is divided by resistors 42 and 44 . A voltage comparator 46 compares the divided AC voltage to ground and generates a pulse signal f _L , the voltage value of which is reversed each time the AC mains voltage passes through the ground potential. The pulse signal f _L is a reference signal that has the same frequency and phase as the mains voltage.

Eine Oszillationsfrequenz eines Oszillators 50 mit variabler Frequenz (Spannungssteuerungs-Oszillator) beträgt das 2ⁿ-fache der Frequenz des Impulssignals f_L (n ist eine natürliche Zahl), beispielsweise das 4096 (= 2¹²)-fache der Frequenz des Impulssignals f_L. Das Ausgangssignal (4096 f_L) des Oszillators 50 wird einer Taktklemme eines durch einen Zähler gebildeten Frequenzteilers 52 zugeführt. Der Frequenzteiler 52 teilt die Frequenz des Ausgangssignals des Oszillators 50 und erzeugt Sig­ nale , , , und f, deren Frequenzen das sech­ zehn-, acht-, vier-, zwei- bzw. einfache der Frequenz des Impulssignals f_L betragen. Die Querstriche bei "", "", "" und "" bedeuten, daß diese Signale in Bezug auf das dem Frequenzteiler 52 zugeführte Ein­ gangssignal die entgegengesetzte Phase aufweisen. Ein Phasenkomparator 48 vergleicht die Phase des Impulssignals f_L mit der des Ausgangs-Impulssignals f des Frequenz­ teilers 52 und regelt die Oszillationsfrequenz des Os­ zillators 50 derart, daß die Phasen der Impulssignale f_L und f übereinstimmen. Somit wird durch den Phasenkom­ parator 48, den Oszillator 50 und den Frequenzteiler 52 eine Phasenverriegelung gebildet, und sämtliche Ausgangs­ impulse des Frequenzteilers 52 sind mit der Netzwechsel­ spannung synchronisiert.An oscillation frequency of an oscillator 50 with a variable frequency (voltage control oscillator) is 2 ⁿ times the frequency of the pulse signal f _L (n is a natural number), for example 4096 (= 2¹²) times the frequency of the pulse signal f _L. The output signal (4096 f _L ) of the oscillator 50 is fed to a clock terminal of a frequency divider 52 formed by a counter. The frequency divider 52 divides the frequency of the output signal of the oscillator 50 and generates signals,,,, and f, the frequencies of which are six, ten, eight, four, two and one times the frequency of the pulse signal f _L. The dashes at "", "", "" and "" mean that these signals have the opposite phase with respect to the input signal supplied to the frequency divider 52 . A phase comparator 48 compares the phase of the pulse signal f _L with that of the output pulse signal f of the frequency divider 52 and controls the oscillation frequency of the oscillator 50 such that the phases of the pulse signals f _L and f match. Thus, a phase lock is formed by the Phasenkom parator 48 , the oscillator 50 and the frequency divider 52 , and all output pulses of the frequency divider 52 are synchronized with the AC voltage.

Eine Kodierschaltung zum Kodieren der Ausgangsimpulse des Frequenzteilers 52 umfaßt vier ENTWEDER ODER (XOR)- Gatter 54-60. Das XOR-Gatter 54 nimmt die Impulssignale und , das XOR-Gatter 56, die Impulssignale und , das XOR-Gatter 58, die Impulssignale und und das XOR-Gatter 60, die Impulssignale und f auf. Somit ist die Phase des Ausgangs-Impulssignals S des XOR-Gatters 60 gegenüber dem Impulssignal f und somit gegenüber dem Impulssignal f_L um 90° verzögert, und die Ausgangsimpulse A-C der XOR-Gatter 54-58 bilden ein digitales Drei-Bit- Signal, dessen Wert sich jeweils innerhalb eines 90°-In­ tervalls (einer viertel Periode) des Impulssignals S von "000" auf "111" und von "111" auf "000" ändert. Die Phasenbeziehung dieser Signale ist in Fig. 3 veran­ schaulicht.An encoding circuit for encoding the output pulses of frequency divider 52 includes four EITHER OR (XOR) gates 54-60 . The XOR gate 54 receives the pulse signals and, the XOR gate 56 , the pulse signals and, the XOR gate 58 , the pulse signals and and the XOR gate 60 , the pulse signals and f. Thus the phase of the output pulse signal S of the XOR gate 60 is delayed by 90 ° with respect to the pulse signal f and thus with respect to the pulse signal f _L , and the output pulses AC of the XOR gates 54-58 form a three-bit digital signal, whose value changes within a 90 ° interval (a quarter period) of the pulse signal S from "000" to "111" and from "111" to "000". The phase relationship of these signals is illustrated in FIG. 3.

Ein Analogmultiplexer 62 bildet eine erste Selektions­ einrichtung und verbindet eine Eingangsklemme I in Ab­ hängigkeit von den Digitalsignalen A-C der XOR-Gatter 54- 58 selektiv mit einer von mehreren Ausgangsklemmen 0-7. Die Ausgangsklemme 0 wird ausgewählt, wenn die Signale an den Wählsignal-Klemmen A-C den Wert "000" haben, wäh­ rend bei dem Signalwert "001" die Ausgangsklemme 1 und bei dem Signalwert "010" die Ausgangsklemme 2 gewählt wird. In ähnlicher Weise werden die Ausgangsklemmen 3, 4, 5, 6 und 7 bei dem Signal "011", "100", "110" bzw. "111" ausgewählt. Die Ausgangsklemmen 0-7 des Analogmultiplexers 62 sind jeweils über einen zugeordneten Widerstand 64-78 mit einer Eingangsklemme eines Integrierers verbunden. Der Integrierer umfaßt einen Operationsverstärker 80, dessen nicht invertierender Eingang geerdet ist, und einen zwischen den Ausgang und den invertierenden Eingang des Operationsverstärkers 80 geschalteten Kondensator 82. Bei dem Integrierer handelt es sich somit um einen Miller- Integrierer, dessen Eingangswiderstand jeweils durch denjenigen der Widerstände 64 bis 78 gebildet wird, der durch den Multiplexer 62 ausgewählt wurde. Die Wider­ standswerte der Widerstände 64-78 betragen beispielsweise 15,0 KΩ , 16,9 Ω, 19,1 KΩ , 23,7 KΩ, 31,6 KΩ, 51,1 KΩ und 154 KΩ, und die Kapazität des Kondensators 82 be­ trägt 0,1 µF.An analog multiplexer 62 forms a first selection means, and connects an input terminal I in dependence of the digital signals from the XOR gates AC 54- 58 selectively with one of plural output terminals 0-7. The output terminal 0 is selected when the signals on the select signal terminals AC have the value "000", currency rend in the signal value "001", the output terminal 1 and the signal value "010", the output terminal 2 is selected. Similarly, output terminals 3 , 4 , 5 , 6 and 7 are selected for the "011", "100", "110" and "111" signals. The output terminals 0-7 of the analog multiplexer 62 are each connected to an input terminal of an integrator via an associated resistor 64-78 . The integrator comprises an operational amplifier 80 , the non-inverting input of which is grounded, and a capacitor 82 connected between the output and the inverting input of the operational amplifier 80 . The integrator is thus a Miller integrator, the input resistance of which is formed in each case by that of the resistors 64 to 78 that was selected by the multiplexer 62 . The resistance values of the resistors 64-78 are, for example, 15.0 KΩ, 16.9 Ω, 19.1 KΩ, 23.7 KΩ, 31.6 KΩ, 51.1 KΩ and 154 KΩ, and the capacitance of the capacitor 82 be carries 0.1 µF.

Das Ausgangssignal Q des Integrierers gelangt über einen Spitzenwertdetektor an einen Spannungskomparator 84. Der Spitzenwertdetektor besteht aus einer Diode 86, einem Kondensator 88 und Widerständen 90 und 92. Der Spannungskomparator 84 vergleicht den Spitzenwert des Ausgangssignals Q des Integrierers mit einer Bezugsspannung V_REF, und die der Differenz entsprechende Ausgangs­ spannung wird durch Widerstände 94 und 96 geteilt und einem invertierenden Verstärker 98 und einem nicht invertierenden Verstärker 100 zugeführt. Ein Eingangs­ widerstand 102 und ein Rückkopplungswiderstand 104 des Verstärkers 98 weisen übereinstimmende Widerstands­ werte auf. Die Ausgangsspannungen der Verstärker 98 und 100 gelangen über einen elektronischen Schalter 106, der eine zweite Selektionseinrichtung bildet und durch das Impulssignal S gesteuert wird, an die Eingangsklemme I des Multiplexers 62. Die Bauelemente 54-82 und 106 bil­ den zusammen einen Wandler.The integrator output signal Q reaches a voltage comparator 84 via a peak detector . The peak detector consists of a diode 86 , a capacitor 88 and resistors 90 and 92 . The voltage comparator 84 compares the peak value of the output signal Q of the integrator with a reference voltage V _REF , and the output voltage corresponding to the difference is divided by resistors 94 and 96 and supplied to an inverting amplifier 98 and a non-inverting amplifier 100 . An input resistor 102 and a feedback resistor 104 of the amplifier 98 have matching resistance values. The output voltages of the amplifiers 98 and 100 reach the input terminal I of the multiplexer 62 via an electronic switch 106 , which forms a second selection device and is controlled by the pulse signal S. Components 54-82 and 106 together form a transducer.

Wie in Fig. 3 gezeigt ist, leitet der elektronische Schalter 106 in der ersten Viertelperiode, zwischen den Zeitpunkten T₀ und T₁ das Ausgangssignal des nicht in­ vertierenden Verstärkers 100 an die Eingangsklemme I des Multiplexers 62 weiter. Da diese erste Viertelpe­ riode in acht gleiche Teile unterteilt wird und die Widerstände 64-78 entsprechend den Impulssignalen A-C sequentiell ausgewählt werden, stellt das Ausgangssignal Q des Integrierers ein Viertel einer Sinuswelle dar. In einem Interval zwischen den Zeitpunkten T₁ und T₂ gelangt die Ausgangsspannung von dem invertierenden Verstärker 98 an die Eingangsklemme I des Multiplexers 62. Dieses Interval wird in acht gleiche Teile unter­ teilt, und es werden der Reihe nach die Widerstände 78-64 ausgewählt. Die Arbeitsweise der Schaltung in den nachfolgenden Zeitintervallen entspricht den oben beschriebenen Vorgängen, so daß das Ausgangssignal Q des Integrierers einen wiederholgenauen sinusförmi­ gen Spannungsverlauf in Phase mit dem Netzfrequenzsignal aufweist. Da die Eingangsspannung des Integrierers durch den Spitzenwertdetektor 86-92 und den Spannungskomparator 84 derart geregelt wird, daß die Amplitude der sinusförmigen Spannung Q konstant bleibt, wird diese Amplitude nicht durch Schwankungen der Frequenz und Amplitude der Netz­ spannung beeinflußt.As shown in Fig. 3, the electronic switch 106 in the first quarter, between times T₀ and T₁, the output signal of the non-inverting amplifier 100 to the input terminal I of the multiplexer 62 on. Since this first quarter period is divided into eight equal parts and the resistors 64-78 are selected sequentially according to the pulse signals AC, the output signal Q of the integrator represents a quarter of a sine wave. In an interval between the times T 1 and T 2, the output voltage reaches inverting amplifier 98 to input terminal I of multiplexer 62 . This interval is divided into eight equal parts and resistors 78-64 are selected in sequence . The operation of the circuit in the subsequent time intervals corresponds to the processes described above, so that the output signal Q of the integrator has a repeatable sinusiform voltage curve in phase with the mains frequency signal. Since the input voltage of the integrator is regulated by the peak value detector 86-92 and the voltage comparator 84 such that the amplitude of the sinusoidal voltage Q remains constant, this amplitude is not influenced by fluctuations in the frequency and amplitude of the mains voltage.

Die Ausgangsspannung Q des Integrierers gelangt über einen elektronischen Schalter 108 und einen Verstärker 110 mit einstellbarer Verstärkung (der ein Tiefpaßfilter zur Beseitigung harmonischer Verzerrungen enthält) an die Primärwicklung eines Transformators 12, der dem Transformator 12 der in Fig. 1 gezeigten herkömmlichen Meßvorrichtung entspricht. Bezüglich der sich an die Sekundärwicklung des Transformators 12 anschließenden Bauteile und bezüglich der nachfolgenden Signalverarbei­ tungsschritte kann auf die Beschreibung zu Fig. 1 Bezug genommen werden. Bei der Schaltung gemäß Fig. 2 wird die Ausgangsspannung des Phasenkomparators 48 durch Komparatoren 112 und 114 mit Bezugsspannungen verglichen, die durch Widerstände 116-120 einer Spannungsteilerschal­ tung erzeugt werden. Der Komparator 112 stellt fest, ob die Ausgangsspannung des Phasenkomparators 48 kleiner als eine vorgegebene obere Grenzspannung ist oder nicht, und der Komparator 114 stellt fest, ob die Ausgangs­ spannung des Phasenkomparators 48 größer als eine vor­ gegebene untere Grenzspannung ist. Wenn die Ausgangs­ spannung des Phasenkomparators 48 größer oder gleich der vorgegebenen unteren Grenzspannung und kleiner oder gleich der vorgegebenen oberen Grenzspannung ist, so schaltet der elektronische Schalter 108 auf den Operations­ verstärker 80. Im anderen Fall schaltet der elektronische Schalter 108 auf Masse. Wenn die Phasendifferenz zwischen der durch den Wandler erzeugten sinusförmigen Spannung Q und der Netzspannung größer als ein vorgegebener Wert ist, wird daher die Weiterleitung der sinusförmigen Spannung Q an die nachfolgenden Stufen der Schaltung unterbunden, so daß eine unkorrekte Messung vermieden wird. The integrator output voltage Q passes through an electronic switch 108 and an adjustable gain amplifier 110 (which includes a low pass filter to remove harmonic distortion) to the primary winding of a transformer 12 which corresponds to the transformer 12 of the conventional measuring device shown in FIG . With regard to the components connected to the secondary winding of the transformer 12 and with regard to the subsequent signal processing steps, reference can be made to the description of FIG. 1. In the circuit of Fig. 2 is compared to the output voltage of the phase comparator 48 by comparators 112 and 114 with reference voltages to a voltage divider scarf tung generated by resistors 116-120. The comparator 112 determines whether or not the output voltage of the phase comparator 48 is less than a predetermined upper limit voltage, and the comparator 114 determines whether the output voltage of the phase comparator 48 is greater than a predetermined lower limit voltage. If the output voltage of the phase comparator 48 is greater than or equal to the predetermined lower limit voltage and less than or equal to the predetermined upper limit voltage, the electronic switch 108 switches to the operational amplifier 80 . Otherwise, the electronic switch 108 switches to ground. Therefore, if the phase difference between the sinusoidal voltage Q generated by the converter and the mains voltage is greater than a predetermined value, the forwarding of the sinusoidal voltage Q to the subsequent stages of the circuit is prevented, so that an incorrect measurement is avoided.

In der Schaltung gemäß Fig. 2 kann anstelle des Spitzen­ wertdetektors auch ein Mittelwertdetektor oder ein RMS-Detektor (RMS = Root Mean Square) als Vorstufe zu dem Spannungskomparator 84 vorgesehen sein. Die invertierten und nicht invertierten Ausgangssignale des Spannungskomparators 84 können direkt an den elek­ tronischen Schalter 106 angelegt werden. Weiterhin kann eine vollständige Periode der sinusförmigen Spannung Q aus mehr als 32 Abschnitten aufgebaut werden, indem die Anzahl der Widerstände des Wandlers erhöht und der Aufbau der Kodierschaltung 56-60 und des Multiplexers 62 entsprechend angepaßt wird.In the circuit according to FIG. 2, instead of the peak value detector, an average value detector or an RMS detector (RMS = R oot M ean S quare) can also be provided as a preliminary stage to the voltage comparator 84 . The inverted and non-inverted output signals of the voltage comparator 84 can be applied directly to the electronic switch 106 . Furthermore, a complete period of the sinusoidal voltage Q can be constructed from more than 32 sections by increasing the number of resistances of the converter and by adapting the construction of the coding circuit 56-60 and the multiplexer 62 accordingly.

Wie aus der obigen Beschreibung hervorgeht, gestattet die Erfindung die Erzeugung einer zu der Netzspannung synchronen sinusförmigen Spannung, die unabhängig von der Wellenform der Netzspannung eine vorgegebene Ampli­ tude und eine geringere Verzerrung aufweist. Die erfin­ dungsgemäße Vorrichtung ist somit frei von Anzeigever­ zerrungen, wird nicht durch Netzbrummen beeinträchtigt und gestattet eine genaue Vermessung der elektronischen Bauteile.As is clear from the above description, allowed the invention the generation of a to the mains voltage synchronous sinusoidal voltage independent of a predetermined amplitude of the mains voltage waveform tude and has less distortion. The invent device according to the invention is thus free of display strains, is not affected by mains hum and allows a precise measurement of the electronic Components.

Fig. 4 und 5 bilden zusammen ein Blockdiagramm einer Meßvorrichtung gemäß einem zweiten Ausführungsbeispiel der Erfindung, wobei die in Fig. 5 gezeigte Schaltung Ausgangssignale von der in Fig. 4 gezeigten Schaltung aufnimmt. Diese zweite Ausführungsform der Erfindung unter­ scheidet sich von der in Fig. 2 gezeigten ersten Aus­ führungsform dadurch, daß zusätzlich eine digitale Speicherfunktion vorgesehen ist. FIGS. 4 and 5 together form a block diagram of a measuring apparatus according to a second embodiment of the invention, wherein in FIG. Circuit output signals shown in Figure 5 receives from the position shown in Fig. 4 circuit. This second embodiment of the invention differs from the first embodiment shown in FIG. 2 in that a digital memory function is additionally provided.

Der Aufbau und die Wirkungsweise der Schaltungselemente in Blocks 34-52 in Fig. 4 entspricht im wesentlichen dem Aufbau und der Wirkungsweise der entsprechenden Elemente in Fig. 2, mit dem Unterschied, daß der Frequenzteiler 52 zusätzlich ein Impulssignal erzeugt, dessen Frequenz die Hälfte der Frequenz des Ausgangssignals des Oszillators 50 beträgt. Ein Wellen­ formgenerator 154 zur Erzeugung einer wiederholgenauen Wellenform entspricht dem durch die Schaltungselemente 54-106 in Fig. 2 gebildeten Wellenformgenerator. Der Wellenformgenerator 154 erzeugt somit eine sinusförmige Spannung mit der gleichen Frequenz und Phase wie die Netzwechselspannung und mit einer von der Amplitude der Netzwechselspannung unabhängigen konstanten Amplitude.The structure and operation of the circuit elements in blocks 34-52 in FIG. 4 essentially correspond to the construction and operation of the corresponding elements in FIG. 2, with the difference that the frequency divider 52 additionally generates a pulse signal whose frequency is half that Frequency of the output signal of the oscillator 50 is. A waveform generator 154 for generating a repeatable waveform corresponds to the waveform generator formed by the circuit elements 54-106 in FIG. 2. The waveform generator 154 thus generates a sinusoidal voltage with the same frequency and phase as the line AC voltage and with a constant amplitude independent of the amplitude of the line AC voltage.

Die sinusförmige Spannung des Wellenformgenerators 54 gelangt über einen Verstärker 156 mit variabler Ver­ stärkung oder ein geeignetes Analog-Multiplizierglied an die Primärwicklung des Transformators 12. Die Sekun­ därwicklungsseite des Transformators 12 entspricht der in Fig. 1 gezeigten herkömmlichen Anordnung, wobei eine Wähl-/Gleichrichterschaltung 14 einen Schalter und eine Diode einschließt. Die Wähl-/Gleichrichterschaltung 14 wählt einen der Abgriffe der Sekundärwicklung aus und richtet die abgegriffene sinusförmige Spannung gleich. Die gleichgerichtete Spannung in der Wähl-/Gleichrichter­ schaltung 14 gelangt über einen Begrenzungswiderstand 16 an den Kollektor eines Transistors 18, der das Meß­ objekt darstellt. Der Transformator 12 und die Wähl-/ Gleichrichterschaltung 14 dienen als Spannungsversor­ gungseinrichtung. Die unterste Klemme der Sekundärwick­ lung des Transformators 12 ist über einen Meßwiderstand 20 mit dem geerdeten Emitter des Transistors 18 verbun­ den. Die Basis des Transistors 18 nimmt ein Vorspannungs­ signal von einer Vorspannungs-Schaltung 22 auf, deren Ausgangsspannung sich synchron mit dem Ausgangs-Impuls­ signal f des Frequenzteilers 52 stufenförmig erhöht. Der zu vermessende Transistor 18 ist somit in Emitter­ schaltung mit der Meßvorrichtung, nämlich dem in Fig. 4 gezeigten Kennlinienaufnahmegerät verbunden. Wahlweise kann der Transistor jedoch auch in Basisschaltung oder Kollektorschaltung mit der Meßvorrichtung verbunden sein. Ein Spannungsdetektor 124 mit einer hohen Eingangsimpe­ danz tastet die Kollektor-Emitter-Spannung V_CE des Transistors 18 ab und dividiert die abgetastete Spannung V_CE durch einen geeigneten Divisor. Ein weiterer Spannungs­ detektor 130 mit einer hohen Eingangsimpedanz tastet den Spannungsabfall über dem Meßwiderstand 20 und somit den Kollektorstrom Ic ab. Der Spannungsdetektor 124 wird beispielsweise durch einen Schalter, Spannungsdividierer und einen Pufferverstärker gebildet, während der Span­ nungsdetektor 130 beispielsweise durch einen Differenz­ verstärker gebildet wird.The sinusoidal voltage of the waveform generator 54 passes through an amplifier 156 with variable amplification or a suitable analog multiplier to the primary winding of the transformer 12 . The secondary winding side of the transformer 12 corresponds to the conventional arrangement shown in FIG. 1, with a selector / rectifier circuit 14 including a switch and a diode. The selector / rectifier circuit 14 selects one of the taps of the secondary winding and rectifies the tapped sinusoidal voltage. The rectified voltage in the selector / rectifier circuit 14 passes through a limiting resistor 16 to the collector of a transistor 18 , which is the measurement object. The transformer 12 and the selector / rectifier circuit 14 serve as a voltage supply device. The bottom terminal of the secondary winding of the transformer 12 is connected via a measuring resistor 20 to the grounded emitter of the transistor 18 . The base of transistor 18 receives a bias signal from a bias circuit 22 , the output voltage of which increases synchronously with the output pulse signal f of frequency divider 52 . The transistor 18 to be measured is thus connected in the emitter circuit to the measuring device, namely the characteristic curve recording device shown in FIG. 4. Alternatively, the transistor can also be connected to the measuring device in a basic circuit or collector circuit. A voltage detector 124 with a high input impedance samples the collector-emitter voltage V _CE of transistor 18 and divides the sampled voltage V _CE by an appropriate divisor. Another voltage detector 130 with a high input impedance scans the voltage drop across the measuring resistor 20 and thus the collector current Ic. The voltage detector 124 is formed, for example, by a switch, voltage divider and a buffer amplifier, while the voltage detector 130 is formed, for example, by a differential amplifier.

Bei diesem Ausführungsbeispiel der Erfindung ist ein Analog/Digital-Wandler (A/D-Wandler) zur Umwandlung der durch die Spannungsdetektoren 124 und 130 abgetasteten Spannungen in digitale Signale vorgesehen. Der Spannungs­ detektor 130 tastet streng genommen einen Strom ab, der in eine Spannung umgewandelt wurde. Der A/D-Wandler wird beispielsweise durch Abtast-/Halteschaltungen und einen A/D-Wandler gebildet. Die Abtast-/Halteschaltungen 158 und 160 tasten jeweils die Ausgangsspannungen der Span­ nungsdetektoren 124 und 130 ab und halten die abgetaste­ ten Werte entsprechend dem Ausgangsimpuls des Fre­ quenzteilers 52. Da eine Periode der Sinusspannung des Wellenformgenerators 154 die Länge 1/f hat, nehmen die Abtast-/Halteschaltungen 158 und 160 während einer Periode jeweils 1024 Punkte auf. Ein elektronischer Schalter 162 wählt jeweils nach einer halben Periode des Ausgangs-Im­ pulssignals des Frequenzteilers 52 abwechselnd die Abtast-/Halteschaltungen 158 und 160 aus, und das Ausgangs­ signal des Schalters 162 wird dem A/D-Wandler 164 zuge­ führt. Da der Schalter 162 die Abtast-/Halteschaltungen 158 und 160 abwechselnd aufruft, erhält der A/D-Wandler 164 als Taktsignal das Ausgangs-Impulssignal des Frequenzteilers 52 (also ein Signal, dessen Frequenz doppelt so groß ist wie die des Signals und wandelt die Analogspannungen der Abtast-/Halteschaltungen 158 und 160 abwechselnd in Digitalsignale um. Sowohl das Signal als auch das Signal ist mit der Netzwechsel­ spannung synchronisiert.In this embodiment of the invention, an analog-to-digital converter (A / D converter) is provided for converting the voltages sensed by the voltage detectors 124 and 130 into digital signals. Strictly speaking, the voltage detector 130 senses a current that has been converted into a voltage. The A / D converter is formed, for example, by sample / hold circuits and an A / D converter. The sample / hold circuits 158 and 160 each sample the output voltages of the voltage detectors 124 and 130 and hold the sampled values in accordance with the output pulse of the frequency divider 52 . Since a period of the sinusoidal voltage of the waveform generator 154 is 1 / f in length, the sample / hold circuits 158 and 160 each take 1024 points during one period. An electronic switch 162 selects the sample / hold circuits 158 and 160 alternately after half a period of the output pulse signal in the frequency divider 52 , and the output signal of the switch 162 is fed to the A / D converter 164 . Since the switch 162 alternately calls the sample-and-hold circuits 158 and 160 , the A / D converter 164 receives as a clock signal the output pulse signal of the frequency divider 52 (that is, a signal whose frequency is twice that of the signal and converts it) Analog voltages of the sample / hold circuits 158 and 160 alternately into digital signals, both the signal and the signal being synchronized with the mains alternating voltage.

Das digitale Ausgangssignal des A/D-Wandlers 164 wird ent­ sprechend einem von einer Steuerschaltung 168 erzeugten Adressensignal in einer in Fig. 5 gezeigten Speicher­ schaltung 166 gespeichert. Die Steuerschaltung 168 steuert einen Schreibmodus und einen Lesemodus der Speicherschal­ tung 166 und erzeugt im Schreibmodus ein Schreib-Adressen­ signal, in dem sie die Ausgangsimpulse des Spannungs­ teilers 62 zählt. Im Lesemodus erzeugt die Steuerschaltung 168 ein Lese-Adressensignal in dem sie ein Taktsignal ei­ nes Lese-Taktgenerators 170 zählt. Auf diese Weise wer­ den im Schreibmodus die Ausgangssignale (V_CE) der Abtast-/ Halteschaltung 158 beispielsweise an ungeraden Adressen­ plätzen der Speicherschaltung 166 gespeichert, während die Ausgangssignale (Ic) der Abtast-/Halteschaltung 160 an geraden Adressenplätzen gespeichert werden. Wie oben beschrieben wurde, ist die an den Transistor 18 ange­ legte Spannung mit der Netzwechselspannung in Phase. Die Amplitude und Wellenform dieser Spannung ist jedoch unab­ hängig von der Netzwechselspannung. Die Abtast-/Halte­ schaltungen 158 und 160, der elektronische Schalter 162 und der A/D-Wandler 164 arbeiten synchron mit der Netz­ wechselspannung. Folglich speichert die Speicherschaltung 166 die den Kenndaten des Transistors bzw. Meßobjekts ent­ sprechenden Digitalwerte unbeeinflußt durch Spannungs- und/oder Phasenschwankungen der Netzspannung und unab­ hängig von der Wellenform derselben.The digital output signal of the A / D converter 164 is stored in accordance with an address signal generated by a control circuit 168 in a memory circuit 166 shown in FIG. 5. The control circuit 168 controls a write mode and a read mode of the memory circuit 166 and generates a write address signal in the write mode in which it counts the output pulses of the voltage divider 62 . In the read mode, the control circuit 168 generates a read address signal by counting a clock signal of a read clock generator 170 . In this way, who in the write mode, the output signals (V _CE ) of the sample / hold circuit 158, for example, at odd addresses of the memory circuit 166 stored, while the output signals (Ic) of the sample / hold circuit 160 are stored at even address locations. As described above, the voltage applied to transistor 18 is in phase with the AC line voltage. However, the amplitude and waveform of this voltage is independent of the AC mains voltage. The sample / hold circuits 158 and 160 , the electronic switch 162 and the A / D converter 164 operate synchronously with the mains AC voltage. As a result, the memory circuit 166 stores the digital values corresponding to the characteristics of the transistor or measurement object, unaffected by voltage and / or phase fluctuations in the mains voltage and independently of the waveform thereof.

Im Lesemodus werden durch eine Verklinkungsschaltung 172 anhand der kleinsten Binärstelle LSB (Least Significant Bit) des Adressensignals sequentiell die Inhalte der geradzahligen Speicherplätze der Speicherschaltung 166 übernommen, während eine Verklinkungsschaltung 174 anhand der kleinsten Binärstelle des durch einen Inverter 176 invertierten Adressensignals sequentiell die Inhalte der ungeradzahligen Speicherplätze übernimmt. Da eine Ver­ klinkungsschaltung 178 die Inhalte der Verklinkungsschal­ tung 172 simultan mit der Arbeitsweise der Verklinkungs­ schaltung 174 freigibt, nehmen Digital/Analog-Wandler 180 und 182 jeweils gleichzeitig den Digitalwert Ic der Verklinkungsschaltung 178 und den zugehörigen Digital­ wert V_CE der Verklinkungsschaltung 174 auf und wandeln diese Digitalwerte in Analogsignale um. Die Analogsigna­ le gelangen über Verstärker 26 und 32 an die Vertikal- und Horizontal-Ablenkplatten einer Elektronenstrahlröhre 28, so daß die Ic-V_CE-Kennlinie des Transistors 18 dar­ gestellt wird. Das aus der Speicherschaltung 166 gelese­ ne Digitalsignal kann zur weiteren Verarbeitung auch einer EDV-Anlage od. dgl. zugeführt werden.In the read mode, a latch circuit 172 uses the smallest binary digit LSB (Least Significant Bit) of the address signal to sequentially take over the contents of the even-numbered memory locations of the memory circuit 166 , while a latch circuit 174 sequentially assumes the contents of the odd-numbered address signal inverted by an inverter 176 Memory locations. Since a latch circuit 178 releases the contents of latch circuit 172 simultaneously with the mode of operation of latch circuit 174 , digital / analog converters 180 and 182 each simultaneously record digital value Ic of latch circuit 178 and the associated digital value V _CE of latch circuit 174 and convert these digital values into analog signals. The Analogsigna le get through amplifiers 26 and 32 to the vertical and horizontal baffles of an electron tube 28 , so that the Ic-V _CE characteristic of the transistor 18 is provided. The digital signal read from the memory circuit 166 can also be supplied to a computer system or the like for further processing.

Claims (7)

1. Vorrichtung zum Messen von Kenndaten von elektronischen Bauelementen, mit einer Spannungsversorgungseinrichtung zum Anlegen einer sinusförmigen Spannung an ein elektronisches Bauelement (18), einem Spannungsdetektor (24, 124) zum Er­ mitteln der über dem Bauelement abfallenden Spannung, sowie mit einem Stromfühler (20+30; 20+130) zum Ermitteln des durch das Bauelement fließenden Stroms, wobei die Ausgangs­ signale dieser Detektoren die elektrischen Größen zur Er­ mittlung der Kenndaten des Bauelements darstellen, dadurch gekennzeichnet, daß die Spannungsversorgungseinrichtung fol­ gendes aufweist:

• a) ein Netzteil (36), das ein Signal mit Netzfrequenz aus­ gibt;
• b) einen spannungsgesteuerten Oszillator (50);
• c) eine Phasenvergleichseinrichtung (52, 48) zum Bilden der Differenz zwischen den Phasen des Ausgangssignals des Oszil­ lators und des Ausgangssignals des Netzteils, und zum Ausge­ ben eines von dieser Phasendifferenz abhängigen Signals an den Oszillator, damit sich die Phase von dessen Ausgangssi­ gnal so ändert, daß die Phasendifferenz zu Null wird; und
• d) einen digitalen Wandler (52-106; 52-154); der das Aus­ gangssignal des Oszillators als Taktsignal erhält und so ausgebildet ist, daß er eine sinusförmige Spannung mit Netz­ frequenz ausgibt.

1.Device for measuring characteristic data of electronic components, with a voltage supply device for applying a sinusoidal voltage to an electronic component ( 18 ), a voltage detector ( 24 , 124 ) for determining the voltage drop across the component, and with a current sensor ( 20 + 30 ; 20 + 130 ) for determining the current flowing through the component, the output signals of these detectors representing the electrical quantities for determining the characteristic data of the component, characterized in that the voltage supply device has the following:

• a) a power supply ( 36 ) that outputs a signal at the mains frequency;
• b) a voltage controlled oscillator ( 50 );
• c) a phase comparison device ( 52 , 48 ) for forming the difference between the phases of the output signal of the oscillator and the output signal of the power supply, and for outputting a signal dependent on this phase difference to the oscillator so that the phase of its output signal is so changes that the phase difference becomes zero; and
• d) a digital converter ( 52-106 ; 52-154 ); which receives the output signal from the oscillator as a clock signal and is designed so that it outputs a sinusoidal voltage with frequency.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß

• - der Wandler einen Kodierer (54-58) zum Kodieren der Ausgangs-Impuls­ signale eines Frequenzteilers (52),
• - einen Multiplexer (62), der das Wandler-Eingangssignal aufnimmt und in Abhängigkeit von den Ausgangssignalen des Kodierers selektiv an eine von meh­ reren Ausgangsklemmen weiterleitet,
• - einen Integrierer (80, 82) und
• - mehrere Widerstände (64-78) umfaßt, die jeweils eine der Ausgangsklem­ men des Multiplexers (62) mit dem Eingang des Integrierers (80, 82) verbinden.

2. Device according to claim 1, characterized in that

• - The converter has an encoder ( 54-58 ) for encoding the output pulse signals of a frequency divider ( 52 ),
• a multiplexer ( 62 ) which receives the converter input signal and, depending on the output signals of the encoder, selectively passes it on to one of several output terminals,
• - an integrator ( 80 , 82 ) and
• - A plurality of resistors ( 64-78 ), each connecting one of the output terminals of the multiplexer ( 62 ) to the input of the integrator ( 80 , 82 ).

3. Vorrichtung nach Anspruch 2, gekennzeichnet durch einen zwischen den Wandler (54-82) und einen Spannungskomparator (84) geschalteten Spitzendetek­ tor (86-92).3. Apparatus according to claim 2, characterized by a between the converter ( 54-82 ) and a voltage comparator ( 84 ) switched peak detector ( 86-92 ). 4. Vorrichtung nach einem der vorhergehenden Ansprüche, gekennzeichnet durch eine Anzeigeeinrichtung (26, 32, 28) zur Anzeige der Kennlinie des Meßob­ jekts entsprechend den Ausgangssignalen des Spannungsdetektors (124) und des Stromdetektors (20, 130).4. Device according to one of the preceding claims, characterized by a display device ( 26 , 32 , 28 ) for displaying the characteristic of the test object in accordance with the output signals of the voltage detector ( 124 ) and the current detector ( 20 , 130 ). 5. Vorrichtung nach Anspruch 4, gekennzeichnet durch eine Speichereinrich­ tung (158-182) zum Speichern der Ausgangssignale des Spannungsdetektors (124) und des Stromdetektors (20, 130).5. The device according to claim 4, characterized by a Speichereinrich device ( 158-182 ) for storing the output signals of the voltage detector ( 124 ) and the current detector ( 20 , 130 ). 6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, daß die Speicher­ einrichtung einen Analog-Digital-Wandler (158, 160, 164) zur Umwandlung der Ausgangssignale des Spannungsdetektors (124) und des Stromdetektors (20, 130) in Digitalsignale entsprechend einem Ausgangs-Impulssignal des Frequenztei­ lers (52) und eine Speichereinrichtung (166, 168) zur Speicherung der Digital­ signale umfaßt.6. The device according to claim 5, characterized in that the memory means an analog-digital converter ( 158 , 160 , 164 ) for converting the output signals of the voltage detector ( 124 ) and the current detector ( 20 , 130 ) into digital signals corresponding to an output Pulse signal of the frequency divider ( 52 ) and a memory device ( 166 , 168 ) for storing the digital signals. 7. Vorrichtung nach Anspruch 6, gekennzeichnet durch einen Digital/Anlog- Wandler (172-182) zur Umwandlung der gespeicherten Digitalsignale in Analog­ signale und eine Anzeigeeinrichtung (26, 32, 28) zur Anzeige der Kennlinie des Meßobjekts entsprechend den Analogsignalen des Digital/Analog-Wandlers.7. The device according to claim 6, characterized by a digital / analog converter ( 172-182 ) for converting the stored digital signals into analog signals and a display device ( 26 , 32 , 28 ) for displaying the characteristic of the measurement object in accordance with the analog signals of the digital / Analog converter.