DE3521288C2 - - Google Patents

Info

Publication number
DE3521288C2
DE3521288C2 DE19853521288 DE3521288A DE3521288C2 DE 3521288 C2 DE3521288 C2 DE 3521288C2 DE 19853521288 DE19853521288 DE 19853521288 DE 3521288 A DE3521288 A DE 3521288A DE 3521288 C2 DE3521288 C2 DE 3521288C2
Authority
DE
Germany
Prior art keywords
clock
counter
pulse
arrangement
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19853521288
Other languages
English (en)
Other versions
DE3521288A1 (de
Inventor
Peter G. Jensen
Josef Dipl.-Phys. 8000 Muenchen De Fellerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19853521288 priority Critical patent/DE3521288A1/de
Publication of DE3521288A1 publication Critical patent/DE3521288A1/de
Application granted granted Critical
Publication of DE3521288C2 publication Critical patent/DE3521288C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Die Erfindung betrifft eine Anordnung zur digitalen Teilung eines Eingangstaktes einer vorgegebenen Taktfrequenz in einen Ausgangstakt einer anderen Taktfrequenz unter Verwendung einer Zähler- und einer Speicheranordnung, in der in einer entsprechenden Tabelle aufeinanderfolgend abgespeicherte Einstellwerte für eine ganzzahlig voreinstellbare und mit dem Eingangstakt schrittweise um jeweils eine Werteinheit zurückgestellte Zähleranordnung enthalten sind, wobei diese Zähleranordnung jeweils mit Erreichen ihrer ursprünglichen Ausgangsstellung einen Taktimpuls des Ausgangstaktes bewirkt und dabei eine Rückführung der Ausgangsinformation eines weiteren Zählers auf die Speicheranordnung besteht.
Anordnungen zur Teilung von Taktimpulsfolgen, bei denen digitale Einheiten verwendet werden, sind bekannt. Diese können beispielsweise auf der Grundlage sogenannter PLL-Schaltungen aufgebaut sein. Sie enthalten unter anderem zwei das Teilungsverhältnis festlegende Teileranordnungen und neben einer digitalen Filtereinheit eine weitere Einheit, die die Funktion eines spannungsgesteuerten Oszillators unter Zugrundelegung von digitalen Abläufen erfüllt. Eine solche Anordnung weist eine dynamische Regelschleife auf und es wird durch die Dimensionierung der vorhandenen Filtereinheit ein bestimmter Arbeits- und Dynamikbereich festgelegt. Darüberhinaus ist grundsätzlich mindestens ein weiterer Takt notwendig.
Durch die US-PS 40 84 082 ist eine Anordnung zur digitalen Teilung eines Eingangstaktes bekannt, die unter anderem hierfür eine Zählanordnung und eine Speicheranordnung verwendet. Um die Teilung über einen größeren Bereich variieren zu können, wird ein zusätzlicher Vorteiler eingesetzt, wobei dann Teilungen erst ausgehend von einem gewissen Grundteilungswert möglich sind. Außerdem können durch die bekannte Anordnung nur ganzzahlige Teilungen realisiert werden.
Es ist die Aufgabe der Erfindung, eine Anordnung zur digitalen Teilung eines Eingangstaktes anzugeben, die einen geringen Aufwand erfordert und eine einfache Einstellbarkeit auf verschiedene Teileverhältnisse ermöglicht.
Dies wird dadurch erreicht, daß zur Festlegung eines beliebigen Teilungsfaktors mit jedem Taktimpuls des Ausgangstaktes jeweils durch Adressierung des nächsten Speicherplatzes der Tabelle durch dessen Inhalt der nachfolgende und sich gegebenenfalls vom vorhergehenden unterscheidende Einstellwert für die Zähleranordnung bereitgestellt und dessen entsprechende Einstellung veranlaßt wird und daß eine Wiederholung der Adressierfolge durch einen mit Erreichen des die Periode definierenden letzten Einstellwertes ausgelösten und den Rücksetzimpuls für den weiteren Zähler bildenden Impulses bewirkt wird.
Um jedes beliebige Teilungsverhältnis erreichen zu können, wird also innerhalb eines sich dann wiederholenden Abschnittes keine grundsätzlich gleichbleibende feste Teilung vorgegeben, sondern es wird ein Wechsel zwischen verschiedenen Teilungen vorgenommen. Ein solcher Abschnitt gliedert sich also in verschiedene Teilgruppen, innerhalb derer nach einer unterschiedlichen Anzahl von aufgenommenen Eingangstaktimpulsen jeweils ein Ausgangstaktimpuls entsteht. Die Anzahl der Eingangstaktimpulse, nach denen innerhalb eines solchen Abschnittes dann jeweils die Ausgangstaktimpulse geliefert werden, ist als Speicherwert vorgegeben. Es ist jedes Teilungsverhältnis, das sich durch einen Bruch darstellen läßt, erreichbar. Sofern das Teilungsverhältnis nicht bereits als Bruchdarstellung vorgegeben ist, kann jedes als Dezimalzahl mit einer bestimmten Anzahl von Dezimalstellen nach dem Komma vorgegebene Teilungsverhältnis in eine Bruchdarstellung umgewandelt werden. In für sich bekannter Weise kann ein Polynom gebildet werden, das mit wachsender Gliederzahl der damit darzustellenden vorgegebenen Dezimalzahl beliebig nahe kommt. Für die Abteilung des Bruches liefern in der Regel die ersten zwei Glieder eine ausreichende Genauigkeit. Die Anzahl der insgesamt tabellarisch abgespeicherten Einstellwerte entspricht nach einer Weiterbildung der Erfindung dem kleinstmöglichen Nenner des jeweils als Bruch dargestellten Teilungsverhältnisses von Eingangstaktimpulszahl zur Ausgangstaktimpulszahl.
Um die gewünschte Teilung zu erreichen, wird also während des eine Wiederholungsperiode festlegenden Abschnittes, bezogen auf die darin gebildeten einzelnen Gruppen, der theoretisch vorzugebende Teilungsfaktor entweder unterschritten oder überschritten. Die Reihenfolge der einzelnen Werte wird so gewählt, daß ein möglichst geringfügiger Jitter entsteht.
Gemäß einer Weiterbildung der Erfindung erfolgt die Adressierung der einzelnen Speicherplätze der abgespeicherten Tabelle durch die jeweilige Ausgangsinformation eines mit jedem gebildeten Ausgangstaktimpuls um einen Zählerwert erhöhten weiteren Zähler.
Weitere Ausgestaltungen der Erfindung sind den restlichen Unteransprüchen zu entnehmen.
Die Erfindung wird anhand der Figuren dargestellt. Es sind nur die zum Verständnis erforderlichen Einzelheiten gezeigt.
Die Fig. 1 zeigt im Blockschaltbild die Anordnung zur Teilung einer Eingangstaktimpulsfolge.
Die Fig. 2 zeigt Impulsdiagramme der an einzelnen Schaltungspunkten der Fig. 1 auftretenden Informationen.
Am Schaltungspunkt a liegt die zu teilende Eingangsimpulsfolge an. Dieser Eingangstakt kann eine beliebige Taktfrequenz und auch ein vom Wert 1 abweichendes Impuls/Pausenverhältnis aufweisen. Die Einheit ET stellt einen voreinstellbaren Zähler dar, der durch die einzelnen Impulse der Eingangsimpulsfolge jeweils um einen Einstellwert zurückgestellt wird. Mit dem Erreichen seiner ursprünglichen Ausgangslage liefert er einen Ausgangsimpuls des gewünschten und am Schaltungspunkt b abzunehmenden Ausgangstaktes. Die Einstellung des voreinstellbaren Zählers erfolgt über d parallele Leitungen aufgrund der von der Einheit T gelieferten Ausgangsinformationen. Die Einheit T stellt einen Speicherbaustein, z. B. einen ROM-Baustein dar, dessen Speicherplätze einzeln adressierbar sind. In dem Speicherbaustein T sind nun jeweils in Form einer Tabelle für bestimmte Teilungsverhältnisse die einzelnen Einstellwerte für den voreinstellbaren Zähler ET abgespeichert. Die Auswahl der für das gewünschte Teilungsverhältnis jeweils maßgebenden Tabelle wird durch die entsprechenden Aktivierung mindestens eines der f Steuereingänge bewirkt. Die über diese Selektionseingänge auszuwählende Tabelle enthält also einzelne Einstellwerte für den Zähler ET, die bezogen auf eine vorbestimmte Anzahl der Ausgangsimpulse mit jedem Ausgangstaktimpuls erneut vorgegeben werden. Ist diese genannte Anzahl von Ausgangstaktimpulsen erreicht, so wird beginnend mit dem jeweils ersten Einstellwert der Inhalt der einzelnen Tabellenspeicherplätze mit jedem Ausgangstaktimpuls erneut ausgelesen. Um dies zu ermöglichen, wird jeder Ausgangstaktimpuls einem digitalen Zähler P zugeführt. Mit jeder Zählerstellung wird aufgrund der damit entsprechend aktivierten Ansteuerleitungen e nacheinander jeweils ein Speicherplatz der als maßgebend ausgewählten Tabelle angesteuert. Der digitale Zähler P weist neben dem Takteingang einen Rücksetzeingang R auf. Wird ein bestimmter Speicherplatz adressiert, so wird gleichzeitig mit der damit festgelegten Voreinstellung des Zählers ET, der als programmierbarer Teiler anzusehen ist, am Schaltungspunkt c ein Impuls erzeugt, der den Rücksetzeingang R des Zählers P zugeführt wird. Damit wird also jeweils nach einer vorbestimmten Anzahl von Impulsen des Ausgangstaktes der Zähler P zurückgesetzt. Beginnend mit dem jeweils nachfolgenden Impuls des Ausgangstaktes wird dann der Inhalt der einzelnen Speicherplätze erneut nacheinander abgefragt. Es ist also damit festlegbar, wie viele Impulse des Ausgangstaktes zu einer Periode gehören. Dies ist in gleicher Weise wie die einzelnen Einstellwerte vorab ggf. durch einfache rechnerische Ableitung festzulegen. In den Fällen, in denen also aufgrund des vorgegebenen Teilungsverhältnisses nicht eine ganzzahlige Anzahl von Eingangsimpulsen jeweils zu einem Ausgangsimpuls führt, wird im Rahmen der durch eine bestimmte Anzahl von Eingangsimpulsen vorgegebenen Periode keine gleichbleibende Teilung vorgenommen. Es ändert sich also innerhalb einer solchen Periode die Anzahl der Eingangsimpulse, die jeweils zu einem Ausgangsimpuls führen. Im Grenzfall wechselt nach jedem Ausgangsimpuls der Einstellwert für den Zähler ET. Damit wird dann bezogen auf den nominellen Teilungsfaktor dieser jeweils über- bzw. unterschritten. In den Fällen, in denen also der Nenner des als Bruch dargestellten Teilungsverhältnisses von Eingangstakt zu Ausgangstakt vom Wert 1 abweicht, werden also sich ändernde Teileinstellungen festgelegt. Damit kann dann jedes Teilverhältnis, das sich durch einen Bruch darstellen läßt, realisiert werden.
In der Fig. 2, in der der zeitliche Ablauf einzelner Signale dargestellt wird, ist in der Zeile a eine am Schaltungspunkt a anliegende Eingangstaktimpulsfolge gezeigt. Diese soll beispielsweise im Verhältnis 38/11 geteilt werden. Am Schaltungspunkt b sollen also jeweils innerhalb von 38 Eingangstaktimpulsen 11 Ausgangstaktimpulse entstehen. Um dies zu ermöglichen, werden insgesamt 11 Gruppen gebildet, wobei dann durch entsprechende Einstellung des programmierbaren Teiles ET in fünf dieser Gruppen nicht mit der sich aus dem Teilungsverhältnis ergebenden Grundteilung 3, sondern mit 4 geteilt wird. Um möglichst wenig Jitter zu erhalten, wird aufgrund dieser vorab getoffenen Festlegung innerhalb des durch te und ta definierten Zeitraumes abwechselnd mit dem Faktor 3 und dem Faktor 4 geteilt. Die für die evtl. Teilungsschritte notwendigen Werte sind für das Ausführungsbeispiel in der Tabelle, die für dieses gewählte Teilungsverhältnis von 38 zu 11 maßgebend ist, abgespeichert. Entsprechend dem Zeitdiagramm in Zeile c beginnt nach einem Rückstellimpuls für den Zähler P mit dem Zeitpunkt ta jeweils eine neue Teilungsperiode mit der Einstellung des programmierbaren Teilers ET beispielsweise auf den Wert 3. Mit dem dritten Taktimpuls des Eingangstaktes entsteht somit ein Ausgangsimpuls mit dem gleichzeitig der Zähler P getaktet wird. Dadurch wird der nächste Speicherplatz adressiert und die darin enthaltende Information, in unserem Beispiel der Einstellwert 4, ausgelesen. Dadurch wird der voreinstellbare Zähler ET auf diesen Wert eingestellt. Sind also weitere vier Taktimpulse des Eingangstaktes eingetroffen, wird erneut ein Impuls des Ausgangstaktes geliefert und gleichzeitig wiederum mit der Adressierung des nachfolgenden Speicherplatzes der Tabelle der Zähler ET auf den darin enthaltenen Einstellwert, beispielsweise den Wert 3 eingestellt. Dies setzt sich entsprechend den abgespeicherten Einstellwerten fort, bis mit dem 38. Eingangstaktimpuls nicht nur der 11. Taktimpuls des Ausgangstaktes geliefert wird, sondern gleichzeitig ein Rücksetzimpuls für den Zähler P erzeugt wird. Damit wiederholt sich der geschilderte Ablauf. Für andere Teilungsverhältnisse wird dann in gleicher Weise innerhalb einer vorbestimmten Periode zwischen verschiedenen ganzzahligen Teilungen gewechselt. Dieser Wechsel muß dabei nicht alternierend erfolgen, sondern es können auch mehrere gleiche Voreinstellungen nacheinander vorgenommen werden. Will man beispielsweise das Teilungsverhältnis 10 zu 3 erreichen, so würde der programmierbare Teiler ET innerhalb einer Periode 3mal mit 3 und einmal mit 4 teilen.
In den Fällen, in denen das gewünschte Teilungsverhältnis nicht als Bruchdarstellung, sondern als Zahl mit mehreren Stellen vorliegt, kann daraus über die Bildung eines Polynoms eine Bruchdarstellung gewonnen werden. Das Verhältnis von Eingangstakt zu Ausgangstakt kann beispielsweise durch das Polynom
dargestellt werden. Dabei stellt dann M eine Grundteilung dar. Eine solche Darstellung ermöglicht dann eine einfache Dimensionierung des programmierbaren Teiles ET, des Zählers P und der Speichereinheit T.
Soll beispielsweise das Teilungsverhältnis π = 3,1415927 sein, so kann bei der Darstellung als Polynom für die Grundteilung M der Wert 3 gewählt werden. Der Differenzbetrag zwischen π und diesem Wert 3 ist 0,14159. Dies entspricht in etwa ¹/₇. Daraus ergibt sich, daß P 1 den Wert 1 und Q den Wert 7 hat. Für den Restbetrag aus (π-3-¹/₇) ergibt sich -0,00126. Dieser Restbetrag entspricht also -¹/₇₉₁. Damit hat P 2 den Wert -1 und Q 2 den Wert 791. Das Teilungsverhältnis π läßt sich also bei einer ausreichenden Genauigkeit darstellen als: π = 3+¹/₇-¹/₇₉₁. Unter Zugrundelegung des kleinstmöglichen Nenners ergibt sich daraus: π = 3+¹⁶/₁₁₃.
Damit ist festgelegt, daß eine Periode bei der vorzunehmenden digitalen Teilung aus insgesamt 113 Gruppen besteht. In 16 Gruppen wird nicht mit der angenommenen Grundteilung 3, sondern mit 4 geteilt. Innerhalb der damit festliegenden Periode wird der Wechsel in den ganzteiligen Teilungen so bestimmt, daß der Ausgangstakt den geringstmöglichen Jitter aufweist.
Als Entlastung des Zählers P und des programmierbaren Teilers ET kann bei sehr großen Teilungen ein fester Teiler FT nachgeschaltet sein. Dieser hat gleichzeitig die Wirkung eines Iterationsgliedes und es kann damit der sogenannte Jitter reduziert werden. Der Eingangstakt kann auch der am Ausgang einer Multiplikatorordnung entstehende Takt sein. Dies ist dann sinnvoll, wenn die Frequenz des Ausgangstaktes höher sein soll als die Frequenz des ursprünglichen Eingangstaktes. Der notwendige Multiplikator kann ein unsymmetrisches Ausgangssignal liefern. Es kann dabei sowohl die ansteigende als auch die fallende Taktflanke jeweils einen Taktimpuls auslösen.

Claims (6)

1. Anordnung zur digitalen Teilung eines Eingangstaktes einer vorgegebenen Taktfrequenz in einen Ausgangstakt einer anderen Taktfrequenz unter Verwendung einer Zähler- und einer Speicheranordnung, in der in einer entsprechenden Tabelle aufeinanderfolgend abgespeicherte Einstellwerte für eine ganzzahlig voreinstellbare und mit dem Eingangstakt schrittweise um jeweils eine Werteinheit zurückgestellte Zähleranordnung enthalten sind, wobei diese Zähleranordnung jeweils mit Erreichen ihrer ursprünglichen Ausgangsstellung einen Taktimpuls des Ausgangstaktes bewirkt und wobei eine Rückführung der Ausgangsinformation eines weiteren Zählers auf die Speicheranordnung besteht, dadurch gekennzeichnet, daß zur Festlegung eines beliebigen Teilungsfaktors mit jedem Taktimpuls des Ausgangstaktes (b) jeweils durch Adressierung des nächsten Speicherplatzes der Tabelle (T) durch dessen Inhalt der nachfolgende und sich gegebenenfalls vom vorhergehenden unterscheidende Einstellwert für die Zähleranordnung (ET) bereitgestellt und dessen entsprechende Einstellung veranlaßt wird und daß eine Wiederholung der Adressierfolge durch einen mit Erreichen des die Periode definierenden letzten Einstellwertes ausgelösten und den Rücksetzimpuls (R) für den weiteren Zähler (P) bildenden Impulses bewirkt wird.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der insgesamt abgespeicherten Einstellwerte dem kleinstmöglichen Nenner des als Bruch dargestellten Teilungsverhältnisses vom Eingangstaktimpulszahl zur Ausgangstaktimpulszahl entspricht.
3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die der abgespeicherten Tabelle (T) entnehmbaren Einstellwerte so gewählt sind, daß ein möglichst symmetrischer Ausgangstakt entsteht.
4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Adressierung der einzelnen Speicherplätze der abgespeicherten Tabelle (T) durch die jeweilige Ausgangsinformation eines mit jedem Impuls des Ausgangstaktes um einen Zählerwert erhöhten weiteren Zählers (P) erfolgt.
5. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Ausgangstakt durch einen weiteren Teiler (FT) mit einem fest vorgegebenen Teilungsverhältnis geteilt wird.
6. Anordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Eingangstakt der am Ausgang einer Multiplikatorenanorndung entstehende Takt ist.
DE19853521288 1985-06-13 1985-06-13 Anordnug zur digitalen teilung eines eingangstaktes Granted DE3521288A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853521288 DE3521288A1 (de) 1985-06-13 1985-06-13 Anordnug zur digitalen teilung eines eingangstaktes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853521288 DE3521288A1 (de) 1985-06-13 1985-06-13 Anordnug zur digitalen teilung eines eingangstaktes

Publications (2)

Publication Number Publication Date
DE3521288A1 DE3521288A1 (de) 1986-12-18
DE3521288C2 true DE3521288C2 (de) 1988-06-01

Family

ID=6273227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853521288 Granted DE3521288A1 (de) 1985-06-13 1985-06-13 Anordnug zur digitalen teilung eines eingangstaktes

Country Status (1)

Country Link
DE (1) DE3521288A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3705629A1 (de) * 1987-02-21 1988-09-01 Thomson Brandt Gmbh Programmierbarer frequenzteiler sowie verfahren zur erzeugung eines niederfrequenten signals aus einem hochfrequenten signal
DE19653723A1 (de) * 1996-12-11 1998-06-18 Siemens Ag Verfahren und Vorrichtung zur Frequenzerzeugung
GB2331645B (en) * 1997-11-21 2001-07-25 Ericsson Telefon Ab L M Signal processing
US6442381B1 (en) * 1998-10-30 2002-08-27 Echelon Corporation Method and apparatus for defining and generating local oscillator signals for down converter
EP1201034A1 (de) * 1999-07-29 2002-05-02 Tropian, Inc. Pll rauschglättung mit zwei-modulus verschachtelung
GB0003740D0 (en) * 2000-02-17 2000-04-05 Nokia Networks Oy Frequency synthesiser
FR2944889A1 (fr) * 2009-04-22 2010-10-29 St Ericsson Sa St Ericsson Ltd Procede de systeme de generation de battements a partir des pulsations d'une horloge

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084082A (en) * 1976-10-12 1978-04-11 Fairchild Camera And Instrument Corporation Programmable counter

Also Published As

Publication number Publication date
DE3521288A1 (de) 1986-12-18

Similar Documents

Publication Publication Date Title
DE2735204C2 (de) Voreinstellbarer Zähler
DE2917017C2 (de) Taktsignalgenerator
DE2255198C2 (de) Impulsfrequenzteilerkreis
DE2400394C3 (de) Schaltungsanordnung zur digitalen Frequenzteilung
DE1466218C3 (de) Elektronischer Frequenzteller
DE2510668A1 (de) Digital programmierbare zeitgeber- und verzoegerungsanordnung
DE3521288C2 (de)
DE3518821C2 (de)
DE2328992B2 (de) Tongenerator zum erzeugen ausgewaehlter frequenzen
DE1260530B (de) Zaehlschaltung zur Zaehlung jedes von einer Vielzahl von angelegten Eingangsimpulsen
DE2166681A1 (de) Verfahren und vorrichtung zur linearisierung von durch impulsfolgen charakterisierte messwerte
DE3042509A1 (de) Ultraschall-abbildungssystem mit in fortschreitenden zeitlaengen verzoegerten rechteckwellen-impulszuegen
DE2647569C3 (de) Impulsgenerator mit umschaltbarer Ausgangsfrequenz
DE3743434C2 (de)
DE3046772C2 (de) Taktgenerator
DE3634594A1 (de) Schaltungsanordnung zur erzeugung rationalzahliger frequenzverhaeltnisse
DE4242201A1 (de) Schaltungsanordnung zum Verzögern eines Nutzsignals
DE2453873A1 (de) Fourier-analysator
DE19939036C2 (de) Anordnung zum Wobbeln (Sweepen) eines Frequenzsynthesesizers
DE2558280A1 (de) Verfahren und vorrichtung zur messung und anzeige von entfernungen
DE2608268B1 (de) Verfahren zum erzeugen einer veraenderbaren folge von impulsen und schaltungsanordnung zur durchfuehrung des verfahrens
EP1012980B1 (de) Digitaler phase locked loop
DE3222158C2 (de)
DE4136980A1 (de) Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge
DE2614362A1 (de) Digital-analogkonverter zur erzeugung einer vielzahl definierter ausgangs- amplitudenwerte

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee