DE3423710A1

DE3423710A1 - Verfahren zur datenuebertragungssteuerung

Info

Publication number: DE3423710A1
Application number: DE19843423710
Authority: DE
Inventors: Toshifumi Kyoto Inoue
Original assignee: Dainippon Screen Manufacturing Co Ltd
Current assignee: Dainippon Screen Manufacturing Co Ltd
Priority date: 1983-06-27
Filing date: 1984-06-27
Publication date: 1985-02-14
Also published as: GB2142507A; JPS607538A; GB2142507B; JPH0133860B2; FR2549258A1; US4621360A; FR2549258B1; GB8415573D0

Description

Die Erfindung bezieht sich auf ein Verfahren zur Dateatragungssteuerung.

Ein derartiges Verfahren wird angewendet, wenn ein einzelner Datenblock zwischen mehreren Operationsmodulen z.B. in einem digitalen Bildverarbeitungssystem oder dergleichen übertragen wird, um vorgeschriebene Operationsergebnisse mit hoher Geschwindigkeit zu erhalten.

Anhand der Figuren 1 bis 4 sollen konventionelle Datenübertragungsverfahren dargestellt werden. In Figur 1 ist ein Blockschaltdiagramm zur Datenübertragung mittels einer zweiadrigen Synchronisationsaustauschleitung dargestellt Zwei Operationsmodule M, und M„ sind miteinander über einet Datensammelleitung verbunden, z.B. eine Allzweck-Interface-Leitung 1, die als Standard-Ein-Ausgangsleitung verwendet wird. Wenn Daten mittels zweier Synchronisationsaustauschleitungen 2 und 3 übertragen werden, wobei eines der Module M, oder M„ als Datenquelle und das an dere als Datenempfänger verwendet wird, dann erfolgt das Aussenden und Empfangen der Daten auf folgende Weise:

In Figur 2 ist ein Zeitablaufdiagramm für die Datenübertragung und den Datenempfang mit einem Zweileitungs-Synchronisationsaustauschsystem gemäß Figur 1 dargestellt. Wie aus dieser Figur 2 hervorgeht, wird die Datenquelle in einem Zustand gehalten, daß der Datenblock ausgesendet wird,es sei denn daß das Antwortsignal des Empfängermoduls nach "L" entsprechend einem niedrigen Pegel übergeht

3Q Das Abfallen des Antwortsignals bedeutet demnach mit anderen Worten "Bereit für Daten". Solange das Antwortsignal nicht auf "H" entsprechend einem hohen Pegel umschaltet, kann die Datenquelle nicht den nächsten Datenblock aussenden. Der Anstieg des Antwortsignales bedeutet daher "Daten empfangen".

β - ics * ·· » ff

* Das Aussenden und Empfangen jeden Datenblocks wird in der obigen Weise gemäß den Arbeitsgeschwindigkeiten der beteiligten Operationsmodule M, und M„ ausgeführt. Die Datenübertragung mittels der Synchronisationsaustauschlei-

° tungen 2 und 3 ist nur ausführbar, wenn eine einzige Datenquelle und ein weiterer einziger Empfänger beteiligt sind.

Um den Datenempfang von mehreren Datenquellen durch mehre-¹^ re Empfänger zu ermöglichen, ist es notwendig, daß beschriebene System zu erweitern. In Figur 3 ist ein Blockschaltbild zur Datenübertragung mittels eines erweiterten Synchronisationsaustauschleitungssystems nach Art eines Kreuzschienenschalters dargestellt. Hierbei ist es, wie in dieser Figur 3 dargestellt, notwendig, die quellenseitigen Operationsmodule M, bis M mit den emp.fängerseicigen Operationsmodulen M,' bis M ' mit Hilfe von Synchronisationsaustauschleitungen zu verbinden, die jeweils Sendesignale und Antwortsignale übertragen können. 20

Wenn z.B. ein Datenblock von einem quellenseitigen Operationsmodul M. zu einem empfängerseitigen Operationsmodul M.¹ übertragen werden soll, so kann dieser Datenblock von dem quellenseitigen Operationsmodul M. mit Hilfe einer UND-Verknüpfung aller Empfänger ausgesendet werden, wenn alle diese Empfänger in den Zustand "Bereit für Daten" überführt worden sind, wie dies in Figur 4 gezeigt ist, in der ein Zeitdiagramm für dieses erweiterte Kreuzschienenverteilersystem dargestellt ist. Hinsichtlich des Zu-Standes "Daten empfangen" wird jedes Antwortsignal von dem Operationsmodul M.¹ nach einer UND-Verknüpfung der m quellenseitigen Operationsmodule hinsichtlich des korrespondierenden Sendesignales abfallen.

Ein derartiges zweiadriges Synchronisationsaustauschver-

. .. .. » '3A23710

fahren nach Art eines Kreuzschienenverteilersystems erfordert einen hohen Verdrahtungsaufwand zusätzlich zu den Datenübertragungsleitungen. Außerdem ist es schwierig, zusätzliche Module hinzuzuschalten. Da jeder Synchronisationsaustausch dadurch aufgebaut wird, indem eine speziel-■ Ie Datenquelle und ein spezieller Datenempfänger bezeichnet wird, ist das obige Verfahren noch mit einem anderen Nachteil behaftet, daß nämlich eine einkanalige Datenhauptleitung kein sogenanntes Pipelining mehrerer derartiger Operationsmodule ermöglicht.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Datenübertragungssteuerung anzugeben, bei dem jeder Synchronisationsaustausch unter mehreren Operationsmodulen dadurch bewirkt wird, daß diese Operationsmodule über eine einkanalige Synchronisationsaustauschleitung verbunden werden, und mit dem Daten mit hoher Geschwindigkeit zwischen einer Vielzahl von Operationsmodulen mit einer gemeinsamen einkanaligen Datenhauptleitung übertragen werden können, wobei das Aussenden von Daten und der Datenempfang sowie ferner die Reihenfolge des Datenaussendens und Empfanges programmgesteuert erfolgen.

Diese Aufgabe ist gemäß der Erfindung durch die im kennzeichnenden Teil des Patentanspruches 1 angegebenen Merkmale gelöst.

Demgemäß werden mehrere Operationsmodule , die sich eine gemeinsame Datenhauptleitung teilen, mittels einer Synchronisationsaustauschleitung verbunden. Für das Datenaussenden und don Datenempfang zwischen den einzelnen Operationsmodulen wird die Verwendungszeit der Datenhauptleitung durch eine Zeitaufteilungstechnik, z.B. Zeitmultiplex, in Synchronisation mit einem Synchronisationsaustauschtakt zugeteilt. Ferner wird eine Torschaltung für die Synchronisationsaustauschleitung zwischen zwei Opera-

"" ^: -' " " "342371

tionsmodulen gebildet, wobei eines der Operationsmodule für das Datensenden auf die Datenhauptleitung und das andere Operationsmodul für den Empfang von Daten von der Datenhauptleitung ausgelegt sind, wobei mit der Torschal-" tung Koinzidenz eines Zustandes "Bereit zum Datensenden" bei dem ersten Operationsmodul und eines Zustandes "Bereit für den Datenempfang" in dem zweiten Operationsmodul festgestellt wird.

Die quellenseitigen Operationsmodule und die empf angs-seitigen Operationsmodule, die sich eine gemeinsame Datenhauptleitung teilen, werden von vorneherein so miteinander kombiniert, daß die Datonhauptlcitung in Zeitaufteilung verwendet wird. Dann sind ein Signal "Bereit zum Datensenden" (nachfolgend DSR-Signal genannt für Data send ready) und ein Signal "Bereit zum Datenempfang" (im folgenden DAR-Signal genannt für Data except ready) Ausgangssignale auf eine einzige Synchronisationsaustauschleitung, die Torschaltungen mit den quellenseitigen Operationsmodulen und den empfängerseitigen Operationsmodulen sowie den quellenseitigen Operationsmodulen und den empfängerseitigen Operationsmodulen bildet. Durch eine UND-Verknüpfung der DSR- und DAR-Signale können die quellenseitigen Operationsmodule und die empfängerseitigen Operationsmodule feststellen, ob Koinzidenz zwischen den DSR- und DAR-Signalen vorliegt, wodurch die Datenübertragung erlaubt wird.

Da die Datenhauptleitung in Zeitaufteilung, wie Zeitmulti plex betrieben wird, ist es möglich, die Verbindung von quellenseitigen Opertionsmodulen und empfängerseitigen Operationsmodulen vorab und gleichzeitig zu bestimmen, um damit die Zeitfolge der Datenaussendung und des Datenempfanges festzulegen.
35

Weitere Ausgestaltungen der Erfindung gehen aus den Unter

ansprüchen hervor.

Die Erfindung ist in Ausführungsbeispielen anhand der Figuren 5 bis 13 naher erläutert. In diesen Figuren stellen dar:

Figur 5 ein Blockschaltdiagramm zur Erläuterung des Datenflusses zwischen mehreren Operationsmodulen in einem Datensystem, dessen Datenübertragung gemäß der Erfindung gesteuert ist;

Figur 6 ein Blockschaltdiagramm zur Erläuterung der Verbindung der einzelnen Operationsmodule in einem Datensystem, das zur Ausführung der Datenübertragungssteuerung gemäß der Erfindung ausgelegt

ist ;

Figur 7 ein schematisches Schaltbild eines Teiles eines Datenübertragungssystems zur Ausführung des erfindungsgemäßen Verfahrens, wobei hier nur ein Operationsmodul repräsentativ gezeigt ist;

Figur 8A ein Zeitdiagramm zur Erläuterung der Datenaussendung und des Datenempfanges, bei dem der Datenfluß des in Figur 5 gezeigten Systems mit-

teils der Schaltung in Figur 7 bestimmt ist;

Figur 8B ein Zeitdiagramm ähnlich dem in Figur 8A für ein abgewandeltes Ausführungsbeispiel, bei dem das Operationsmodul gemäß Figur 7 mit einem

Schalterkreis an seinem Ausgang ausgerüstet ist;

Figur 9 ein elektrisches Schaltbild für ein weiteres Ausführungsbeispiel, das gegenüber der Schal

tung in Figur 7 abgewandelt ist;

slAC^GEREICHf

Figur 10

ein Schaltungsdiagramm eines weiteren Systems, das durch Hinzufügen von weiteren Operationsmodulen zu dem System in Figur 5 gebildet ist, um den Datenfluß zu ändern;

Figur Il ein Blockschaltdiagramm eines Datensystems,

bei dem die Daten längs einer Schleife fließen;

Figur 12 ein elektrisches Schaltbild eines weiteren Ausführungsbeispiels, das teilweise von dem Aus

führungsbeispiel in Figur 7 abweicht und in Verbindung mit dem Datensystem gemäß Figur .11 verwendet werden kann;

Figur 13

ein schematisches elektrisches Schaltbild für eine Zubehörschaltung, um fehlerlos Daten Block für Block bei einem erfindungsgemäßen Verfahren zu übertragen.

Figur 5 zeigt ein Modell eines Datenflussen in einem Datensystem, das zur Datenverarbeitung mit Hilfe von sechs Operationsmodulen A bis F ausgelegt ist. Jeder Datenblock der in dem Modul A erzeugt wird, wird zu dem Modul E gesendet und dort verarbeitet. Die Ergebnisse der Daten- verarbeitung werden dann parallel zu dem Modul C und dem Modul B übertragen, wo sie weiterverarbeitet werden.

Die Daten, die in dem Modul C verarbeitet worden sind, werden zu dem Modul E übertragen, während die im dem Modul D verarbeiteten Daten zu dem Modul F übertragen werden.

35

* Das erfindungsgemäße Verfahren kann eine Datenübertragung ausführen, die für ein Datensystem mit dem oben beschriebenen Datenfluß geeignet ist. Figur 6 ist ein Blockdiagramm einer Schaltung für das Datensystem gemäß Figur 5,

° die zur Ausführung des erfindungsgemäßen Verfahrens verwendet werden kann.

Die Module A bis F werden gemeinsam mit einer Datenhauptleitung 11 verbunden, die Daten bitparallel behandelt.

IP Ferner sind die Module A bis F mit einer gemeinsamen Synchronisalionsaustauschleitung 12, einer Synchronisationsaustauschtaktleitung 13 und einer einzigen Vorwähldatenleitung 14 verbunden, die alle parallel zu der Datenhauptleitung 11 liegen. Die gemeinsame Null-Leitung der Leitungen 11, 12, 13 und 14 ist in der Datenhauptleitung enthalten .

Figur 7 illustriert für das Operationsmodul B als repräsentatives Beispiel eine spezielle Art der Datenübertragungssteuerung, d as die gleiche Schaltungsstruktur wie die restlichen Operationsmodule A sowie C bis F aufweist und nach dem erfindungsgemäßen Verfahren gesteuert i st.

Zur Erläuterung des wechselseitigen Datensendens und Datenempfanges werden die Schaltungen der nicht dargestelten Module A sowie C bis F dadurch beschrieben, daß ihren individuellen, mit Bezugsziffern bezeichneten Schaltungselementen noch die das jeweilige Modul darstellenden Buch- stäben hinzugefügt werden.

In dem Operationsmodul B ist eine Operationsschaltung 21B enthalten, die eine vorbeschriebene Datenverarbeitungsfunktion aufweist. Die Operationsschaltung 21B kann von der Datenhauptleitung 11 über einen Eingangsschalter 22B Daten empfangen und auf die Datenhauptleitung 11 über einen Datenausgangsschalter 23B Daten senden.

Eine Operationseinheit 24B, die die Operationsschaltung 21B und die beiden Schalter 22B und 23B enthält, führt die Datenverarbeitung mittels eines Mikrocomputers oder dergleichen aus, der mit einem eigenen Takt arbeitet. Nach Beendigung der Datenverarbeitung werden als Ausgangssignale ein DAR- bzw. ein DSR-Signal mit hohem Pegel "H" mit einer geeigneten Zeitaufteilung an die jeweiligen Ausgangsgangsanschlüsse 25B und 26B abgegeben.

Der DAR-Ausgangsanschluß 25B und der DSR-Ausgangsanschluß 26B sind jeweils mit Eingangsanschlüssen von ODER-Gattern 27B bzw. 28b verbunden, die jeweils mit offenen Kollektor-Ausgangsanschlüssen versehen sind.

Die Ausgangsanschlüsse beider ODER-Gatter 27B und 28B werden miteinander verbunden und bilden ein verdrahtetes UND-Gatter 29B, dessen Ausgang mit der Synchronisationsaustauschleitung 12 verbunden ist. Diese Synchronisationsaustauschleitung 12 ist an einem geeigneten Schaltungspunkt mit einer den hohen Pegel"H" führenden Leitung mittels eines AufSchaltkreises 30 verbunden. Die verdrahtete UND-Verknüpfung 29B der Ausgangsanschlüsse der beiden ODER-Gatter 27B und 28B des offenen Kollektor-Ausgangstypes und der Aufschaltkreis 30 bilden eine verdrahtete UND-Gatterschaltung über die Synchronisationsaustauschleitung 12, wobei verdrahtete UND-Verknüpfungen 29A, 29C ... 29F in den anderen Modulen A, C ... F eine erweiterte UND-Gatterschaltung über die Synchronisationsausgangsleitung 12 im Hinblick auf die UND-Gatterschaltung des Modules B bilden.

Der selbsthaltende Ausgangsschalter 23B, der später beschrieben wird, gibt ebenfalls ein Ausgangssignal mit hohem Pegel "H" ab, wenn bereits ein Signal von dem Ausgangsanschluß eines UND-Gatters 34B des offenen Kollektortypes abgegeben und ein selbsthaltender Eingangsschal-

ι ter 32B auf niedrigem Pegel "L" gehalten ist. Während die ODER-Gatter 27B und 28B mit Hilfe von Gatterschaltungen oder Dreipunktgliedern gebildet werden, die jeweils Ausgangssignale in Art einer Datenquelle oder einer Datensenke abgeben können, kann in der Synchronisationsaustauschleitung 12 eine Dioden-UND-Gatterschaltung vorgesehen werden, die jeden Quellenausgang von der Synchronisationsaustauschleitung, in diesem Falle einer erweiterten gemeinsamen Leitung 12 isolieren kann, indem die Polarität der Diode umgedreht wird.

Die verdrahtete UND-Verknüpfung 29B und damit auch die Synchronisationsaustauschleitung 12 ist jeweils mit einem Eingangsanschluß von UND-Gattern 33B und 34B verbunden, deren Ausgänge jeweils mit Eingangssteueranschlüssen 31B und 32B für die beiden selbsthaltenden Eingangsschalter 22B und 23B verbunden sind.

Die Vorwähldatenleitung 14 ist mit einer seriellen Anpassungsschaltung bzw. einem Interface 35B verbunden,das aus den serienmäßig auf die Vorwähldatenleitung 14 eingegebenen Daten eine für dieses Interface jedes Moduls, z.B. für das Modul B, eine spezielle Adresse auswertet und dann die Vorwähldaten annimmt. Das Interface 35B liefert die so empfangenen Vorwähldaten zu einem Register 36B.

Das Register 36B speichert die serienmäßig empfangenen Vorwähldaten und gibt diese Daten bitparallel am Ausgang ab. Diese parallelen Ausgangsdaten werden aufgeteilt und dann mehreren Komparatoren 37B, 38B und 39B zugeführt.

Die Vorwähldaten werden vorab für jedes Modul festgelegt. Ihre Dateninhalte werden innerhalb eines im folgenden Busgg zyklus T genannten Zeitaufteilungszyklusses für die Datenhauptleitung 11 S-mal entsprechend der Datenübertragungsfrequenz S übertragen, wobei die Datenhauptleitung im Zeitmultiplex betrieben wird.Während des Buszyklus T wer-

' ·" *' " '342371O-

den der Datenhauptleitung 11 Nummern zugeteilt entsprechend den in der Zeit aufgeteilen Anteilen des Buszyklus T.

Die Zeitbereichsnummern m für die Datensendung und die Zeitbereichsnummern η für den Datenempfang werden im Binärcode dargeteilt und liegen als Seriendaten vor.

Bei dem Modell entsprechend Figur 5 ist es z.B. notwendig vier Möglichkeiten für die übertragung der jeweiligen Daten vorzusehen, d.h. S = 4. Die Nummern m und n, die den Zeitbereich für die Datenaussendung und den Datenempfang zwischen einzelnen Modulen bestimmen, können z.B. die folgenden Werte annehmen:

15	Modul	A	S =	4	n_A =	MAX	^mA ^β	0
	Modul	B	S =	4	ⁿB ⁼	0	"¹B ⁼	3
	Modul	C	S =	4	ⁿc ⁼	3	^mc ⁼	2
	Modul	D	S =	4	ⁿD ⁼	3	m_D =	1
	Modul	E	S =	4	ⁿE ⁼	2	m_E =	MA X
20	Modul	F	S =	4	ⁿF ⁼	1	m «	MAX

Für das Modul A braucht keine Möglichkeit zum Datenempfang vorgesehen werden, da dieses Modul Signale von außerhalb der Schaltung erhält, in diesem Falle als Ein/ Ausgangs-Interface dient oder intern selbst Daten erzeugt. Daher wird der Wert für n, der den Zeitbereich für den Datenempfang festlegt, auf einen Wert größer als S gesetzt, z.B. zu S = MAX, welches der größtmögliche Wert für S ist.

Da die Module E und F keine Daten zu anderen Modulen aussenden, werden deren Zeitbereichsnummern m- = MAX und m„ = MAX gesetzt, so daß bei diesen Werten für die Module keine Zeitbereiche für das Senden vorgesehen sind. Diese Module können nämlich entweder Signale nach außen senden, d.h. sie sind eine Art Ein/Ausgangs-Interface, oder sie speichern Signale intern.

Die Zeitbereichsnuramer η_Λ für den Datenempfang braucht für das Modul A demnach nicht gesetzt werden, so daß die Komparatoren 38B, das UND-Gatter 33B, der selbsthaltende Eingangsschalter 22B, der Inverter 21B und das ODER-Gatter 27 aus dem Modul A entsprechend Figur 7 in einer solchen Steuerung der Datenübertragung entfernt werden können .

Da die Module E und F ebenfalls nicht Daten zu anderen Modulen aussenden, können in den entsprechenden Modulen der Komparator 39B, das UND-Gatter 34B, der selbsthaltende Ausgangsschalter 23B, der Inverter 42B und das ODER-Gatter 28B jeweils entfernt werden, da sie nicht nötig sind. Auch in diesem Falle ist es nicht notwendig, die Werte m_r, und m zu setzen.
tu t

Für die Vorgabe solcher Vorwähldaten kann die Vorwähldatenleitung 14 entweder mehrere Leitungen oder nur eine Einzelleitung umfassen.Wenn nur eine einzelne Leitung verwendet wird, werden die Vorwähldaten so vorgegeben, daß einzelne Stellen der Bitreihe nicht als Datenträgerstellen verwendet werden und daß die eigentlichen Daten durch eine bestimmte Anzahl von Bits von diesen nicht datenträgerfähigen Bits getrennt sind.

So ist z.B. ein sechszehnstelliges Signal üblicherweise aus Blocks mit vier Bits zusammengesetzt. Spezialbits, wie z.B. Adressenbits und Datenbits können voneinander unterschieden werden, wenn ein Extrabit zu jedem sechszehnstelligen Signal hinzugefügt wird, so daß dieses durch fünf Bits repräsentiert wird, wobei die fünften Bits der Datensignale alle auf niedrigen Pegel "L" und die fünften Bits der speziellen Bits sämtlich auf hohen Pegel "H" gesetzt sind. Diese speziellen Bits können als spezielle Vorwählbits dienen, wenn fünf Bits mit hohem Pegel "H" nach einem Bit mit niedrigem Pegel "L" erscheinen. Andererseits können sie auch als Spezialbits (CE)

-43-

für die Einleitung einer Zählaktion dienen, wenn sich an ein Bit mit niedrigem Pegel "L" zehn Bits mit hohem Pegel "H" anschließen. Die Datenbits, die sich an solche Spezialbits anschließen, werden dann in dem Speicher 36 empfangen und anschließend als Modulauswahlbits, Komparatordaten oder Zählerstartsignale abgegeben. Die oben beschriebene Datenverarbeitung kann mit einer geeigneten herkömmlichen Technik erfolgen und ist nicht direkt Gegenstand dieser Erfindung. Diese Datenverarbeitung wird daher nicht weiter beschrieben. Im übrigen können die Vorwähldaten von digitalen Schaltern oder dergleichen eingegeben werden, z.B. indem das System direkt mit einer Eingabekonsole verbunden wird.

Ein Takteingangsanschluß C eines Zählers 4OB ist mit der Synchronisationsaustauschleitung 13 verbunden. Alle Zähldaten des Zählers 4OB werden parallel den Komparatoren 37B, 38B und 39B zugeführt.

^Der Komparator 37B, in dem ein Wert S vorgegeben ist, liefert sein Koinzidenzausgangssignal zu einem Rücksetzanschluß R des Zählers 4OB. Auf diese Weise bilden der Zähler 4OB und der Komparator 37B einen programmierbaren S-stelligen Zähler.

Der Komparator 38B, in dem ein Wert n_D vorgegeben ist, sendet sein Koinzidenzausgangssignal zu dem anderen Eingangsanschluß des UND-Gatters 33B und gleichzeitig zu dem anderen Eingangsanschluß des ODER-Gatters 27B über einen Inverter 41B.

Der Komparator 39B, in dem ein Wert m vorgegeben ist, liefert sein Koinzidenzausgangssignal zu dem anderen Eingangsanschluß des UND-Gatters 34B und gleichzeitig zu dem anderen Eingangsanschluß des ODER-Gatters 28B über einen Inverter 42B.

A ξ ι Die Koinzidenzausgangssignale der Komparatoren 38B und 39B werden beide mit hohem Pegel "H" ausgesandt, wodurch beide Inverter 4lB und 42B Signale mit hohem Pegel "H" aussenden können, wenn der Wert des Zählers 4OB anders als die voreingestellten Werte n_R und m der Komparatoren 38B und 39B sind. Daher senden die ODER-Gatter 27B und 28B immer Ausgangssignale mit hohem Pegel "H" zu der Synchronisationsaustauschleitung 12 unabhängig von dem Ausgangspegel des DAR- oder DSR-Signals. Dementsprechend können die Pegel des DAR- oder DSR-Signales zu der Synchronisationsaustauschleitung 12 nur dann übertragen werden, wenn zumindest einer der Komparatoren 38B oder 39B ein Koinzidenzausgangssignal mit hohem Pegel "H" liefert.

Wenn ein Koinzidenzsignal mit hohem Pegel "H" Ausgangssignal von dem Komparator 38B ist, dann befindet sich auch die Synchronisationsleitung 12 auf hohem Pegel "H", und zwar solange, wie das DAR-Signal ebenfalls auf hohem Pegel ist und die Ausgangssignale der restlichen Module ebenfalls auf hohem Pegel "H" sind. Das UND-Gatter 33B gibt ebenfalls ein Ausgangssignal mit hohem Pegel "H" ab. In diesem Falle nimmt der selbsthaltende Schalter 22B Daten von der Datenhauptleitung 11 an, die auf dieser Datenleitung anliegen, mit anderen Worten Daten, die von den restlichen Modulen auf die Datenhauptleitung gesendet wurden.

Wenn andererseits ein Koinzidenzausgangssignal mit hohem Pegel "H" am Ausgang des Komparators 39B anliegt, wird die Synchronisationsaustauschleitung solange auf hohem Pegel "H" gehalten, wie das DSR-Signal ebenfalls einen hohen Pegel "H" aufweist und auch die Ausgangssignale der restlichen Module hohen Pegel "H" zeigen. Ferner gibt das UND-Gatter 34B ein Signal mit hohem Pegel "H" ab, während der selbsthaltende Schalter 23B Daten weitergibt, die zu dieser Zeit von der Operationsschaltung 21B zugeführt wur-

" 3k23710

-45-

* den, und sendet diese Daten auf die Datenhauptleitung 11. Wenn beide oder zumindest eines der DAR- und DSR-Signale auf niedrigem Pegel "L" sind und die Module noch nicht in den Zustand "Bereit zum Empfang" oder "Bereit zum

° I Datensenden" überführt worden sind, dann werden die niedrigen Pegel"L" auf die Synchronisationsaustauschleitung 12 übertragen, so daß diese Leitung 12 in einen Zustand mit niedrigem Pegel umgeschaltet wird. Dementsprechend werden die UND-Gatter 33B und 34B und die UND-Gatter 33X sowie 34X der an der Datenübertragung teilnehmenden anderen Module X gesperrt,wobei X - A, C, D, E und F ist, so daß keine gegenseitige Datenübertragung ausgeführt wird.

Bei dem in Figur 7 dargestellten Ausführungsbeispiel erfolgt das Senden und der Empfang von Daten mittels einer einzigen Synchronisationsaustauschleilung zwischen einem quellenseitigen Operationsmodul m_v und seinem korrespondierenden empfangsseitigen Operationsmodul n_v', wobei die gesetzten Werte der Operationsmodule einander gleichen, indem die Synchronisationsaustauschleitung 12 wie oben erwähnt auf hohem Pegel "H" gehalten wird.

Als Bedingung für das oben erwähnte Datensenden und Datenempfangen ist es wichtig, daß das quellenseitige Operationsmodul m_v und das empfangsseitige Operationsmodul η ' die gleichen vorgegebenen Werte a\ifweisen, daß das quellenseitige Operationsmodul m_v das DSR-Signal mit ho-

hem Pegel "H" abgibt, daß das empfangsseitige Operationsmodul n' das DSR-Signal mit hohem Pegel "H" abgibt, daß die beiden Komparatoren 38 und 3 9 weder den Wert m_v noch

- χ

n_v' in bezug zu den restlichen Operationsmodulen, die nicht Daten senden oder empfangen, aufweisen, daß alle Operationsmodule den gleichen Wert im Hinblick auf S aufweisen und daß der Zähler 40 jeweils den gleichen Wert für alle Operationsmodule hat.

Danach werden die DAR- und DSR-Signale nach entsprechender UND-Verknüpfung auf die Synchronisationsaustauschleitung 12 übertragen.

Die Figuren 8A und 8B sind Zeitdiagramme, die den Ablauf einer typischen Datenübertragung darstellen. Die Zeitdiagramme sind voneinander unterschiedlich, beziehen sich jedoch auf eine Datenübertragung entsprechend dem Modell in Figur 5, das durch die Schaltung gemäß Figur 7 in der oben beschriebenen Art gesteuert wird.

Zunächst sei das Zeitdiagramm in Figur 8A erläutert. Wenn der Synchronisationstakt "0" ist, werden Daten von dem Modul A ausgesendet und dem Modul B eingegeben. Im Modul B werden diese Eingangsdaten verarbeitet. Wenn der Synchronisationstakt nach Durchführung dieser Datenverarbeitung "3" ist, werden die erhaltenen verarbeiteten Daten ausgesendet und die Module C und D empfangen die derart ausgegebenen Daten.

Das Senden und Empfangen von Daten zwischen den anderen Modulen erfolgt in der gleichen Weise.

Ähnlich werden auch die Daten in den Modulen C bis F entsprechend des beschriebenen Zeitdiagramms bearbeitet.

In den Zeitdiagrammen der Figur 8A und 8B ist die Frequenz des Synchronisationstaktes so gewählt, daß die maximale Datendurchflußrate in irgendeinem der Module A bis F in zwei oder drei Zyklen des Synchronisationstaktes fällt. Eine derartige Frequenz erlaubt die parallele Behandlung bis zu drei Operationen während eines einzigen Buszyklus T und erlaubt höchstens vier Sende- und Empfangsoperationen von Daten während ebenfalls eines einzigen Buszyklus T.

In dem Zeitdiagramm gemäß Figur 8A ist es notwendig, die Zeitbereiche für die Eingabe und für die Ausgabe zu be stimmen, wobei der Datendurchsatz in den Modulen A bis

F in Betracht gezogen werden muß.
5

So ist z.B. ein Datendurchsatz während einer Zeit "T/2" für das Modul B notwendig, wohingegen das Modul D lediglich einen Datendurchsatz innerhalb "τ/4" benötigt.

Daher ist es notwendig, den Buszyklus T in dem oben beschriebenen Ausführungsbeispiel langer zu machen, wenn eine Vielzahl von Operationsmodulen, die jeweils eine lange Durchsatzzeit haben, kombiniert werden, oder wenn noch

mehr Operationsmodule verwendet werden * 15

Als Beispiel für eine Gegenmaßnahme in einer solchen Situation kann in Betracht gezogen werden, als Operationsblock 21B in der Figur 7 einen anderen Operationsblock zu verwenden, der mit einem vorgeschalteten Schaltkreis ausgerüstet ist, der jedes Operationsergebnis hält. In diesem Falle werden die prozeßverarbeiteten Daten an dem selbsthaltenden Schaltkreis des Operationsblockes 2lB gehalten und anschließend zu dem selbsthaltenden Schalter 23B in Synchronisation mit der Ausgangszeitsteuerung der Daten übertragen. Daher ist es möglich, die nächsten Daten zu empfangen und diese zu bearbeiten, selbst während die auszugebenden Daten noch in dem Ausgangsschalter 2 3B vorhanden sind.

In Figur 8B ist die Arbeitsweise jedes Operationsmoduls A bis F dargestellt, wenn der Operationsblock 21B mit einem solchen Haltekreis ausgerüstet ist und die Durchsatzzeit in den einzelnen Operationsmodulen A bis F eine Lange entsprechend vier Taktimpulsen hat.

Den einzelnen Operationsmcdulen A bis F werden folgende

4$

Zeitbereiche für das Datensenden und den Datenempfang beispielhaft zugeteilt:

Modul	A	S	= 4	ⁿA	= MAX	^mA	= 0
Modul	B	S	= 4	ⁿB	= 0	^mB
Modul	C	S	= 4	ⁿc	= 1	^mc	= 2
Modul	D	S	= 4	ⁿD	«w. "I		= 3
Modul	E	S	= 4	ⁿE	= 2	^mE	= MAX
Modul	F	S	= 4	ⁿF		^mF	= MAX

Die Datenübertragungssteuerung soll anhand der Figur 8B erläutert werden. Wenn der Taktwert S des Zählers 37B "0" ist, wird der Datenblock 1 aus dem Operationsmodul A abgegeben und in dem Operationsmodul B empfangen. In dem Operationsmodul B wird der Datenblock 1 prozeßmäßig verarbeitet, während der Zähltakt S von "1" zur nächsten "0" wechselt. Die Ergebnisse der Datenverarbeitung werden in dem Haltekreis des Operationsblockes 21B gespeichert.

Auf der anderen Seite empfängt während des Zeitbereiches, in dem der Taktwert S "0" ist, das Operationsmodul B einen Datenblock 2 von dem Operationsmodul A.

Im nächsten Zeitbereich, in dem der Taktwert S "1" ist, wird der Datenblock 1 von dem Haltekreis des Operationsblockes 21B zu dem selbsthaltenden Schalter 23B übertragen und anschließend zu den Operationsmodulen C und D gesendet. Dieses Verfahren wird in der gleichen Weise wiederholt.

Dementsprechend ist das Zeitdiagramm in Figur 8B unterschiedlich zu dem in Figur 8A darin, daß nach dem Zeitdiagramm die effektive Bearbeitungszeit für die Daten reduziert werden kann und ein Buszyklus T vorgegeben wird, der ebenso wie bei dem Beispiel gemäß Figur 8A vier Taktimpulse umfaßt, da nach Speicherung des Datenblockes 1 j υ (inm Jifil tfikmiü des Operationsblockes 21B die nächster:

Daten, d.h. der Datenblock 2 empfangen und bearbeitet werden kann.

Wie oben beschrieben, erlaubt es das Beispiel gemäß Figur 8B.die Zeitbereiche für den Eingang und den Ausgang der Daten zu bestimmen, wobei die Durchflußraten in den ein zelnen Operationsmodulen A bis F in der Übertragungszeit für die Daten eingeschlossen ist und demnach eine Berücksichtigung der Durchflußraten in den einzelnen Operationsmodulen A bis F nicht notwendig ist.

Selbst wenn das System komplex ist und die einzelnen Module A bis F relativ lange Durchflußraten aufweisen, ist das Beispiel gemäß Figur 8Bsehr wirkungsvoll, da hierbei der Buszyklus T gleich den Durchflußraten gemacht werden kann.

In den oben beschriebenen Beispielen wird die Vorwähldatenleitung 14 dazu verwendet, Vorwähldaten und Startsignalen an die Register 36A bis 36F der Module A bis F zu senden. Die Vorwähldatenleitung 14 wird nur verwendet, wenn das System gestartet wird. Diese Vorwähldatenleitung wird während der Datenübertragung nicht mehr benötigt. Daher kann die Vorwähldatenleitung 14 fortgelassen werden wobei dann die Synchronisationsaustauschleitung 12 deren Aufgabe übernimmt, so daß es möglich wird, die Anzahl der Steuerleitungen zu reduzieren.

In den oben beschriebenen Beispielen sind die Eingangs- und Ausgangszeiten für die Daten immer bestimmt durch den konstanten Wert von T/S, wie in den Figuren 8A und 8B gezeigt. In einem System, das mehrere Operationsmodule A bis F wie das Modell in Figur 5 verwendet, sind die Durchflußraten in den einzelnen Operationsmodulen A bis F in vielen Fällen erheblich unterschiedlich, d.h., daß die einzelnen Operationsmodule A bis F in vielen Fällen so-

wohl lange als auch kurze Durchflußraten in Kombination aufweisen.

Daher kann der Durchfluß in dem Gesamtsystem noch verbessert werden, indem die Eingangs-yAusgangs- und Übertragungszeiten der Daten programmiert bestimmt werden und zwar in Übereinstimmung mit den Durchflußraten in den einzelnen Operationsmodulen A bis F, speziell bei dem Beispiel in Figur 8A.

Figur 9 zeigt ein weiteres Ausführungsbeispiel/ bei dem die Datenübertragungszeit zwischen zwei Modulen programmiert werden kann. Dieses weitere Ausführungsbeispiel ist geringfügig unterschiedlich zu dem in Figur 7 gezeigten Ausführungsbeispiel, und zwar im Hinblick auf den Inhalt der Vorwähldaten, die Frequenz des Synchronisationsaustauschtaktes und die Komparatoren 38B und 39B, ist jedoch ansonsten identisch. Die Frequenz des Synchronisationsaustauschtaktes bei dem Ausführungsbeispiel gemäß Figur 9 wird auf mindestens den zehnfachen Wert der Frequenz gesetzt, die bei dem Ausführungsbeispiel gemäß Figur 8A verwendet wird.

Ein Komparator 38', der die Zeitsteuerung für den Datenempfang besorgt, ist ein Fensterkomparator. Der Zeitbe reich für den Datenempfang wird durch einen unteren Grenzwert n_T und einen oberen Grenzwert n_tI des Fensters be-

Ij Π

stimmt. Auf der anderen Seite wird die Zeitspanne für den

Datenempfang durch die Fensterbreite W - n„ - n_T beil L· stimmt. Ein Koinzidenzsignal mit hohem Pegel "H" erscheint am Ausgang, wenn die Zählrate des Zählers 40 in die Fensterbreite W fällt.

Ein Komparator 39', der die Zeitsteuerung für die Datenaussendung besorgt, ist in ähnlicher Weise ebenfalls ein Fensterkomparator. Der Zeitbereich für das Senden von Da-

ten und die Zeitspanne für dieses Datensenden werden wiederum durch einen unteren Grenzwert m_T und einen oberen

JLi

Grenzwert m„ bestimmt. Die Fensterbreite ist dann W = m„

ti π

- m_L.
5

Der Wert S des Komparators 37 wird auf einen Wert gesetzt der dem Gesamtwert der Fensterbreiten des Komparators 38' entspricht, wobei diese Fensterbreiten jeweils dem Senden von Daten von den Modulen A bis F vorbehalten sind.

Durch Einstellen der Fensterbreiten W der Komparatoren 38' und 39' in dem gewünschten Maß können daher Daten so übertragen werden, daß die Zeitspannen für das Datensenden zwischen den einzelnen Modulen wie gewünscht, festgelegt werden.

Im übrigen werden die Vorwählwerte n_T, n„ und m_T sowie

JLj Xl L·

m„ der beiden Komparatoren 38' und 39' als Vorwählwerte den Schieberegistern 39 von der Vorwähldatenleitung 14 übermittelt.

Das Verfahren zur Datenübertragung gemäß der Erfindung erleichtert des weiteren noch die Hinzufügung von Operationsmodulen, ferner den Wechsel in der Bearbeitungsreihenfolge sowie das Überspringen gewisser Bearbeitungsschritte.

Um ein weiteres Operationsmodul G dem System in Figur 5 zuzuschalten, um z.B. den Datenfluß gemäß Figur 10 zu ändern, ist es nur notwendig, den Inhalt der Vorwähldaten so festzusetzen, daß die in jedem der Blöcke, die den einzelnen Operationsmodulen A bis G entsprechen, gezeigten Werten entsprechend S, η und m werden.

Zudem können Werte η_χ und ηι_χ eines Operationsmoduls, das nicht benötigt wird, individuell auf den Wort MAX gesetzt

werden.

In Figur 11 ist ein Systemmodell dargestellt, bei dem Daten in einer Schleife fließen. Wenn der Datenfluß in einer Schleife geführt wird, dann kann das Modul B zwei Arten von Prozeßoperationen ausführen.

Die erste Prozeßoperation des Moduls B ist, innerhalb eines einzigen Buszyklus einmal Daten in dem Modul B zu bearbeiten und die so bearbeiteten Daten zu dem Modul C zur weiteren Bearbeitung zu übersenden und anschließend die resultierenden Daten zurück zu dem Modul B zu übertragen; in dem nächsten Buszyklus werden die Daten des Modules C zu den Daten hinzugefügt, die von dem Modul C übertragen wurden und anschließend werden die resultierenden Daten in dem Modul B bearbeitet. In der zweiten Prozeßoperation dient das Modul B als zwei Module und führt praktisch eine Datenverarbeitung aus, ohne daß ein Rückführungseffekt vorliegt.

In Figur 12 ist ein Blockschaltbild eines wesentlichen Teiles des oben beschriebenen Ausführungsbeispiels dargestellt, das den Datenfluß in eine Schleife überführt. Bei diesem Ausführungsbeispiel werden Komparatoren, die den Komparatoren 38B und 39B in Figur 7 äquivalent sind, jeweils in Paaren als Komparatoren 38, und 39 für die Zeitsteuerung des Datenempfangs und als Komparatoren 39, und 39- zur Zeitsteuerung des Datensendens vorgesehen.

Die den Datenempfang steuernden Komparatoren 38, und 38~

liefern ihre Koinzidenzausgangssignale an die beiden Eingangsanschlüsse eines ODER-Gatters 43. Das resultierende Ausgangssignal des ODER-Gatters wird dann zu dem UND-Gatter 33 und einem Inverter 41 geführt. 35

In ähnlicher Weise liefern die das Datensenden steuernden

Λ 4 Φ

Komparatoren 39, und 39₂ ihre Koinzidenzausgangssignale zu den beiden Eingangsanschlüssen eines ODER-Gatters 44. Das resultierende Ausgangssignal des ODER-Gatters wird dann zu dem UND-Gatter 34 und einem Inverter 42 geliefert.

Ähnlich wie bei dem Vorschlag eines unteren Grenzwertes und eines oberen Grenzwertes eines Fensters gemäß dem Ausführungsbeispiel in Figur 9, werden hier zwei Datenwerte n, und n~ und weitere zwei Datenwerte m, und m_? als Vorwähldaten für den Datenempfang bzw. das Datensenden festgelegt. Diese Werte werden als Einwortdaten in dem Register 36 gespeichert, und zwar zusammen mit dem festgelegten Wert S für den Komparator 37.

Wenn jedoch wie oben beschrieben eine Schleife für die Datenübertragung eingerichtet wird, sind nicht alle Module an dieser Datenübertragung innerhalb der Schleife beteiligt. Wenn die Module in eine solche Kreisstruktur gemäß Figur 11 eingeschaltet sind, dann können einige Module nicht benötigte Komparatoren haben, so daß die Wortlänge der Vorwähldaten unnötig lang wird.

Dieses angedeutete Problem kann jedoch überwunden werden, wenn das Modul gemäß Figur 7 als das Modul B verwendet wird, das in der Schleife enthalten ist , wenn ein Interface 35Y und ein Register 36Y , die in einem anderen, z.B. dem zusätzlichen Modul Y anzuordnen sind, innerhalb des Modules B vorgesehen werden, um so das Modul B in die gleiche Schaltung wie in der Figur 11 einzuschalten, und wenn die Vorwähldaten auf die gleiche Weise zur Verfügung gestellt werden, wie dieses für ein System ähnlich in Figur 7 jedoch mit dem zusätzlichen Modul Y geeignet ist.

In jedem der oben beschriebenen Ausführungsbeispielen kann die Datenübertragung auch in dem nachfolgenden Buszyklus

erfolgen; ebenso kann oine längere Wartezeit erforderlich Kein, und zwar abhängig von der Art der Datenverarbeitung, wenn die DAR- und DSR-Signale zwischen einem sendenden Modul und dem korrespondierenden Empfängermodul nicht zusammenfallen, und zwar bestimmt durch die verwendete Zeitmultiplextechnik.

Figur 13 zeigt ein weiteres Ausführungsbeispiel für eine Schaltung, die eine Funktion ausführen kann hinsichtlich des Wartens auf die Koinzidenz von DAR- und DSR-Signalen. Hierzu ist ein UND-Gatter 45 mit dem Takteingang des Zählers 40 verbunden, wobei die beiden Eingangsanschlüsse des UND-Gatters 45 mit der Synchronisationsaustauschleitung 12 bzw. der Synchronisationstaktleitung 13 verbunden sind. Hierdurch kann der Zählvorgang im Zähler 40 angehalten werden, wenn eines der Signale DAR und DSR eines sendenden bzw. empfangenden Modules auf niedrigen Pegel "L" abgefallen ist.

Ähnliche Ergebnisse werden auch erzielt, wenn die Taktsignale in dem Taktgenerator für die Synchronisationstaktsignale in Abstimmung mit den Signalen auf der Synchronisationsaustauschleitung 12 erzeugt werden.

Das Verfahren gemäß der Erfindung kann, wie oben beschrieben, die Zeitbereiche synchronisieren, an denen DSR und DAR-Signale bewertet werden, und zwar in Abstimmung mit dem Synchronisationstakt. Das Verfahren erlaubt gleichfalls eine sehr wirkungsvolle Datenübertragung mit Hilfe

gO eines Synchronisationsaustausches, die über die Datenhauptleitung mittels Zeitmultiplex erfolgt.

Wenn Daten zwischen einzelnen Operationsmodulen zur Ausführung einer Folge von Operationen übertragen werden, gcj so z.B. der Erzeugung von Adressen, Auslesen eines Speichers, Datenaustausch, Einschreiben in den Speicher oder

dergleichen, dann wird allgemein der Speicher sowohl vom lesenden als auch vom einschreibenden Modul benutzt. In diesem Falle kann eines der Operationsmodule, keinen Zugang zum Speicher erhalten und muß in Wartestellung bleiben, solange das andere Modul Zugang zum Speicher hat.

Wenn z.B. von dem Speicher eine Anzeige abgenommen wird, so z.B. in Form einer Kathodenstrahlröhre, dann muß für eine Einschreiboperation in den Speicher der Zugriff zu dem Speicher innerhalb der Dunkeltastung der Kathodenstrahlröhre erfolgen. Eine derartige Einschreiboperation muß notwendigerweise auch aufgehalten werden, solange Daten übertragen werden. Es ist nicht notwendig, für das Verfahren gemäß der Erfindung in einem solchen Fall komplexe Zeitsteuerungen vorzusehen; vielmehr erlaubt dieses Verfahren auch auf einfache Weise ein sogenanntes Pipelining, wobei es möglich ist, die Anzahl der Steuerleitungen zu reduzieren und die Datenhauptleitung gemeinsam zu verwenden.

Andererseits ist jedes Operationsmodul mit selbsthaltenden Schaltern an seinen Eingangs- und Ausgangsanschlüssen ausgerüstet. Auf diese Weise kann die Zeit für den Zugriff an jedem Eingang oder Ausgang in erheblichem Maße reduziert werden. Zudem kann das Senden und der Empfang von Daten ausgeführt werden, ohne daß die Durchflußrate innerhalb der einzelnen Operationsmodule berücksichtigt zu werden braucht, wenn der Synchronisationstakt auf einen höheren Frequenzwert gesetzt wird.

Die oben erwähnte Stand- oder Wartezeit war so lang wie die Buszykluszeit T, da jeweils der nächste Buszyklus abgewartet werden muß. Jedoch kann eine Buszyluszeit T¹ auf eine im Vergleich zu der Durchflußrate extrem kurze Zeit T¹ eingestellt werden, indem der Taktimpuls auf eine hohe Frequenz gestellt wird. Auf diese Weise ist eine Stand—

bzw. Wartezeit lediglich entsprechend des Buszyklus T¹ mit der extrem kurzen Zeitspanne notwendig, so daß die Stand- bzw. Wartezeit kürzer ist im Vergleich mit der langen Buszykluszo.it T.
5

Wenn nun z.B. Daten lediglich während der Dunkeltastperiode einer Kathodenstrahlanzeige übertragen werden,wobei die Daten unterschiedliche Flußdichten durch das System aufweisen, kann eine hohe Anzahl von Daten in einer kurzen Zeitspanne zwischen verschiedenen Operationsmodulen gesendet und empfangen werden, während Daten mit hohen Durchflußdichten während einer Dunkeltastperiode bearbeitet werden, falls sogenannte FIFO-Pufferspeicher (Frist In, First Out) dem selbsthaltenden Eingangsschalter nachgeschaltet bzw. dem selbsthaltenden Ausgangsschalter in jedem Operationsrnodul vorgeschaltet sind. Diese Maßnahme bringt vorteilhafte Effekte,wenndie Durchflußraten der Module größer werden.

Die festgesetzten Werte η und m der Komparatoren 38 und 39 können durch das Setzen der Werte η und m für die Operationsmodule festgelegt werden, zwischen denen mit dem gleichen Pegel Daten gesendet und empfangen werden sollen. So besteht nur eine geringe Anforderung , die Stand- bzw. Wartezeiten zu berücksichtigen.

Die Anwendung des erfindungsgemäßen Verfahrens erleichtert auch die synchrone Datenübertragung Bit für "Bit oder Block für Block.
30

Claims

Haft · Berngruber · Czybuika \: f''": :Γ"; W-^Patentanwälte 11186 ch Dainippon Screen Seizo KabushLki Kai sh_a, Kyoto, Japan Verfahren zur Datenübertragungssteuerung Patentansprüche

1. Verfahren zur Datenübertragungssteuerung gekennzeichnet durch:

Verbinden von mehreren Operationsmodulen, die sich eine gemeinsame Datenübertragungsleitung teilen, mittels einer Synchronisationsaustauschleitung, Zuteilen des Zeitbereiches für die Verwendung der Datenhauptleitung für das Aussenden und Empfangen von Daten zwischen den Operationsmodulen mit Hilfe einer Zeitteilungstechnik in Synchronisation mit einem Synchronisationstakt, und

Bilden einer Torschaltung über die Synchronisationsaustauschleitung zwischen zwei Operationsmodulen, von denen das eine Daten auf die Datenhauptleitung sendet und das andere Daten von der Datenhauptleitung empfängt, um Koinzidenz eines Zustandes "Bereit zum Datensenden" beim ersten Operationsmodul mit einem Zustand "Bereit zum Datenempfang" beim anderen Operationsmodul festzustellen.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Eingabe- bzw. Ausgabebefehl den beiden an der Datenübertragung teilnehmenden Modulen bei Koinzidenzfeststellung der Zustände "Bereit zum Datensenden" und "Bereit zum Datenempfang" mittels eines fest verdrahteten UND-Gatters vom offenen Kollektortyp gegeben wird, das auf die Synchronisationsaustauschleitung wirkt.