DE60036594T2 - Feldeffekt-Halbleiterbauelement - Google Patents

Feldeffekt-Halbleiterbauelement Download PDF

Info

Publication number
DE60036594T2
DE60036594T2 DE60036594T DE60036594T DE60036594T2 DE 60036594 T2 DE60036594 T2 DE 60036594T2 DE 60036594 T DE60036594 T DE 60036594T DE 60036594 T DE60036594 T DE 60036594T DE 60036594 T2 DE60036594 T2 DE 60036594T2
Authority
DE
Germany
Prior art keywords
region
channel
sige
type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60036594T
Other languages
English (en)
Other versions
DE60036594D1 (de
Inventor
Takeshi Kyoto-shi Takagi
Akira Kadoma-shi Inoue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE60036594D1 publication Critical patent/DE60036594D1/de
Application granted granted Critical
Publication of DE60036594T2 publication Critical patent/DE60036594T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/783—Field effect transistors with field effect produced by an insulated gate comprising a gate to body connection, i.e. bulk dynamic threshold voltage MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung, die als DTMOS oder MISFET, der einen aktiven Bereich in Form eines Heteroübergangs hat, wirkt.
  • In den letzten Jahren werden weitgehend batteriebetriebene, tragbare Informationsendgeräte verwendet. Bei solchen Geräten besteht ein starker Bedarf danach, die Netzspannung zu reduzieren ohne dabei den Hochgeschwindigkeitsbetrieb zu beeinträchtigen, um so die Lebensdauer der Batterie zu verlängern. Eine Verringerung der Schwellenspannung ist bei der Durchführung von Hochgeschwindigkeitsbetrieb wirksam. In diesem Fall jedoch wird der Leckstrom, wenn das Gate abgeschaltet ist, hoch, so dass es unvermeidbar ist, dass eine kleinere Grenze für die Schwellenspannung vorhanden sein sollte.
  • Als eine Vorrichtung, die dieses Problem lösen kann und einen kleinen Leckstrom bei einer niedrigen Spannung und hohem Steuerungsvermögen aufweist wurde eine DTMOS (MOSFET mit dynamischer Schwellenspannung, Dynamic Threshold Voltage MOSFET) genannte Vorrichtung vorgeschlagen, wie sie beispielsweise in dem Artikel „A Dynamic Threshold Voltage MOSFET (DTMOS) for Ulta-Low Voltage Operation", von F. Assaderaghi et. al, IEDM94 Ext. Abst. P 809 beschrieben ist.
  • Die 1 und 2 sind eine Schnittzeichnung und eine Draufsicht, die entsprechend schematisch den Aufbau eines herkömmlichen DTMOS zeigen. Wie in 1 gezeigt ist, verwendet das herkömmliche DTMOS ein SOI-Substrat, das ein p-leitendes Siliziumsubstrat (p–Si-Sub), eine vergrabene Oxidfilmschicht („Buried Oxide") und eine Halbleiterschicht, die als aktiver Bereich in dem Substrat dient, enthält. Der herkömmliche DTMOS schließt ferner einen Gate-Isolatorfilm (SiO2) auf dem aktiven Bereich des Substrats, ein Gate (n+-Poly-Si), Source- und Drain-Bereiche (n+-Schicht) in Bereichen auf beiden Seiten des Gates des aktiven Bereichs des Substrats, einen Kanal-Bereich (einen Abschnitt auf der Oberfläche der p-Schicht) in einem Bereich zwischen den Source- und Drain-Bereichen auf dem aktiven Bereich des Substrats ein. Ein Substratbereich unterhalb und an den Seiten des Kanal-Bereichs (Körper) ist über eine Verdrahtung zum elektrischen Kurzschluss mit der Gate-Elektrode verbunden.
  • Wenn eine Vorspannung Vg an das Gate angelegt wird, während das Gate an den Körper angebunden ist, ist eine Vorspannung in Durchgangsrichtung in der gleichen Größenordnung wie die Vorspannung Vg an dem Gate an den Kanal-Bereich über den Körper angelegt. Dieser DTMOS ist damit zu dem Zeitpunkt, wenn die Gate-Vorspannung abgeschaltet ist, im gleichen Zustand wie ein normaler MOS-Transistor und an dem Körper liegt eine Vorspannung in Durchlassrichtung an, wenn die Gate-Vorspannung Vg zu dem Zeitpunkt erhöht wird, wenn die Gate-Vorspannung eingeschaltet ist (dies erfolgt, weil das Energieniveau an der Leitungsbandkante des Kanal-Bereichs in dem in 1 gezeigten MOS-Transistor des n-Kanal-Typs erniedrigt ist). Die Schwellenspannung Vt fällt daher ab.
  • Wenn ein solcher DTMOS mit einem normalen MOS-Transistor (einem Transistor, bei dem das Gate und der Körper nicht kurzgeschlossen sind), der auf einem SOI-Substrat gebildet ist, verglichen wird, entspricht der Leckstrom des DTMOS demjenigen des normalen Transistors zu dem Zeitpunkt wenn die Gate-Vorspannung abgeschaltet ist. Da die Schwellenspannung zu dem Zeitpunkt abfällt, wenn die Gate-Vorspannung angeschaltet ist, wie es oben beschrieben wurde, nimmt zum anderen der Effekt einer Übersteuerung des Gates zu, so dass sich das Steuerungsvermögen erheblich erhöht. Darüber hinaus ist in dem DTMOS kein Unterschied zwischen den elektrischen Potentialen des Gate- und des Kanalbereichs und daher ist das elektrische Feld in der senkrechten Richtung auf der Oberfläche des Substrats, verglichen mit demjenigen des normalen Transistors, erheblich klein. Die Verringerung der Mobilität von Ladungsträgern aufgrund einer Zunahme des elektrischen Feldes in der senkrechten Richtung wird dadurch unterbunden, so dass das Steuerungsvermögen deutlich erhöht wird.
  • Der DTMOS wirkt daher wie ein Transistor, der bei niedriger Schwellenspannung, d.h. einer geringen Netzspannung, mit Hochgeschwindigkeit arbeiten kann, solange die Betriebsspannung in dem Bereich liegt, in dem kein störender bipolarer Transistor in der lateralen Richtung zwischen dem n-leitenden Gate, dem p-leitenden Körper (Basis) und den n-leitenden Source-(Emitter) und Drain-(Kollektor)Bereichen angeschaltet ist und daher der Körperstrom nicht so groß ist, um in der Praxis ein Problem zu verursachen.
  • In dem Fall eines solchen DTMOS-Aufbaus ist es jedoch, um den Ruhestrom zu unterdrücken, erforderlich, die an das Gate anzulegende Spannung auf bis zu ungefähr 0,6 V, bei der ein störender bipolarer Transistor in der lateralen Richtung angeschaltet ist, zu beschränken. Dies ergibt sich daraus, dass der Basisstrom (der Gate-Strom oder der Körperstrom, der zwischen dem Gate und dem Körper in dem DTMOS fließt) im Wesentlichen durch das eingebaute Potential des Siliziums bestimmt wird und daher der Gate-Strom oder der Körperstrom (Basisstrom) in signifikantem Maße groß wird, wenn die Gate-Vorspannung Vg (Basisspannung) ungefähr 0,6 V beträgt.
  • 7 ist ein Graph, der die Ergebnisse der Simulation der Abhängigkeit des Drain-Stroms und des Körperstroms von der Gate-Vorspannung zeigt. Die fett gedruckte, gestrichelte Linie in 7 zeigt den Drain-Strom Id des herkömmlichen DTMOS und die dünne, gestrichelte Linie in 7 zeigt den Körperstrom Ib des herkömmlichen DTMOS. In 7 wird die Simulation bezüglich eines DTMOS, der als MOS-Transistor des p-Kanal-Typs arbeitet, durchgeführt, und die Gate-Vorspannung hat somit negative Werte. In dem Fall eines DTMOS des n-Kanal-Typs ist die Gate-Vorspannung jedoch positiv. Die Ergebnisse dieser Simulation wurden unter der Annahme, dass die Konzentration an Verunreinigungen in dem Körper 1 × 1018 Atome·cm–3 beträgt, die Gate-Länge 0,5 μm beträgt und die Dicke Tox des Gate-Isolatorfilms 10 nm erhalten. Wie aus den Kurven der gestrichelten Linien in 7 zu sehen ist, ist der Körperstrom Ib bei dem in 1 gezeigten, herkömmlichen DTMOS gleich oder größer als der Wert (ungefähr 10–9 A), der in der Praxis bei 0,6 V Gate-Vorspannung oder mehr ein Problem verursacht. Um dieses Problem zu vermeiden, ist die Betriebsspannung auf einen sehr kleinen Bereich beschränkt.
  • Des Weiteren lässt bei einem herkömmlichen DTMOS die Notwendigkeit, die Schwellenspannung zu verringern, keine hohen Konzentrationen an Verunreinigungen des Körpers zu. Tatsächlich gibt die oben beschriebene Literatur an, dass die Konzentration von p-leitenden Verunreinigungen im Körper ungefähr 1,5 bis 3 × 1017 cm–3 beträgt. Als Folge davon wird der Widerstand des Körpers in signifikantem Maße hoch, so dass der Spannungsabfall am Körper eine wirksame Leitung des elektrischen Potentials vom Gate zum Kanal-Bereich verhindert. Infolgedessen wird eine CR-Verzögerung für dynamische Operationen nachteilig und behindert den Hoch geschwindigkeitsbetrieb.
  • Da die Konzentration an Verunreinigungen des Körpers gering ist, wird zudem der Effekt eines kurzen Kanals, der auftritt, wenn die Gate-Länge kurz gemacht wurde, erheblich werden. Dies ergibt sich daraus, dass der Durchgriff zwischen den Source- und Drain-Bereichen, wenn die Gate-Länge kurz ist, aufgrund der Ausweitung der Verarmungsschicht in dem Körper, leicht erfolgt. Anders ausgedrückt war es in dem herkömmlichen DTMOS praktisch schwierig, das Leistungsvermögen der Vorrichtung oder den Integrationsgrad durch Verkleinerung der Größe (Verkleinerung der Gate-Länge) des Transistors zu verbessern.
  • Die folgenden Druckschriften stellen den weiteren Stand der Technik dar, der für die Lösung dieser Probleme relevant ist: US-A-5 683 934 offenbart eine MOSFET-Vorrichtung mit verstärkter Mobilität durch eine Kanal-Schicht, die eine Legierung aus Si und C umfasst, wobei C substitutionell an einigen Stellen im Siliziumgitter vorhanden ist, wodurch eine Zugspannung verursacht wird und dabei Löcher und Elektronen innerhalb der Kanal-Schicht eingefangen werden.
  • Die DE 195 33 313 A offenbart einen MOSFET mit einem n-Kanal und einen MOSFET mit einem p-Kanal auf einem einzigen Si-Substrat, wobei die Kanal-Bereiche von einer Si-Schicht gebildet werden, die vorzugsweise C und eine Halbleiterschicht (31) aus Ge oder entsprechend Si-Ge und C enthält.
  • Zusammenfassung der Erfindung
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleiter-Vorrichtung, die als DTMOS wirkt, und eine geringe Schwellenspannung besitzt, bei Hochgeschwindigkeit arbeiten kann und einen breiten Arbeitsbereich aufweist, bereitzustellen.
  • Diese Aufgabe wird durch eine Halbleiter-Vorrichtung nach Anspruch 1 erreicht.
  • Die Gate-Elektrode und der Körper-Bereich sind somit elektrisch miteinander verbunden, so dass selbst bei Anlegen einer Spannung an die Gate-Elektrode der Körper-Bereich auf dem im Wesentlichen gleichen Potential wie die Gate-Elektrode gehalten wird. Es wird daher in keinem anderen Bereich als dem Kanal-Bereich der Halbleiterschicht eine Sperrschicht erzeugt und somit wird die Bildung eines störenden Kanals unterdrückt. Zudem besteht der Kanal-Bereich aus dem ersten Halbleiter, der ein kleineres Potential an einer Bandkante, durch das die Ladungsträger wandern, als dasjenige des zweiten Halbleiters, der den Körper-Bereich ausmacht, aufweist. Die für die Sperrung des Kanal-Bereichs notwendige Gate-Vorspannung, d.h. die Schwellenspannung, kann daher verringert werden. Dadurch nimmt der Drain-Strom zu und die Differenz zwischen dem Drain-Strom und dem Körper-(Gate-)Strom, der in dem Kanal fließt, nimmt zu. Der Bereich der Betriebsspannung kann somit erweitert werden. Das ist das gleiche Prinzip, das bei einem hetero-bipolaren Transistor dazu verwendet wird, den Kollektrostrom zu erhöhen, während der Basisstrom auf dem gleichen Niveau gehalten wird, wobei ein Material mit einer kleinen Bandlücke für die Basisschicht in einem bipolaren Transistor verwendet wird.
  • Die vorliegende Erfindung schließt ferner eine Abdeckschicht, die aus einem Halbleiter mit einem höheren Potential an einer Bandkante, an der Ladungsträger wandern, als demjenigen des ersten Halbleiters besteht, die in einem Bereich zwischen dem Kanal-Bereich und dem Gate-Isolatorfilm der Halbleiterschicht vorhanden ist. Der Gate-Isolatorfilm kann somit aus einem Oxidfilm mit guten elektrischen Eigenschaften bestehen. Da die Gate-Elektrode und der Körper-Bereich elektrisch miteinander verbunden sind, wird selbst bei einer Zunahme der Gate-Vorspannung kein störender Kanal zwischen dem Gate-Isolatorfilm und der Abdeckschicht erzeugt.
  • Die Arbeitsgeschwindigkeit des Halbleiters kann durch Bilden von zumindest dem obersten Abschnitt des Substrats aus einem Isolator erhöht werden, da die störende Kapazität verringert wird.
  • Die Zunahme der Schwellenspannung kann unterdrückt werden und eine Diffusion der Verunreinigungen kann unterdrückt werden, indem der Kanal-Bereich Verunreinigungen enthält, deren Konzentration um ein Zehntel oder weniger niedriger als diejenige des Körper-Bereichs ist. Eine Verringerung der Geschwindigkeit, mit der die Ladungsträger wandern, kann somit unterbunden werden.
  • Ein eingebautes Potential wird zwischen der Gate-Elektrode und dem Kanal-Bereich gebildet, indem die Gate-Elektrode aus Polysilizium oder Polysilizium-Germanium ausgebildet wird, das Verunreinigungen der ersten Leitfähigkeit enthält. Auf diese Weise kann eine Bandstruktur, die für eine Abgrenzung der Ladungsträger geeignet ist, erhalten werden.
  • Der erste Halbleiter, der den Kanal-Bereich bildet, enthält Si und Ge als Bestandteile und ein Abschnitt der Halbleiter-Schicht schließt ferner einen Bereich ein, mit dem eine Diffusion von Verunreinigungen zu dem Kanal verhindert wird und die Kohlenstoff in einer Konzentration von 0,01% bis 2% enthält. Bei dieser Ausführungsform kann eine Halbleiter-Vorrichtung, die mit Hochgeschwindigkeit arbeiten kann, erhalten werden, wobei eine Diffusion von Verunreinigungen aus dem Körper-Bereich, der Verunreinigungen in hoher Konzentration enthält, zu dem Kanal-Bereich unterdrückt wird, und kaum eine Diffusion der Verunreinigungen in dem Kanal-Bereich auftritt.
  • Der erste Halbleiter ist ein Halbleiter, der Si (Silizium) und Ge (Germanium) als Bestandteile enthält und der zweite Halbeleiter besteht aus Si. Bei dieser Ausführungsform kann ein Kanal-Bereich, der für einen p-Kanal, in dem Löcher wandern, geeignet ist unter Verwenden eines Bandabstands, der in der Valenzbandkante des ersten Halbleiter-Paars erzeugt wurde, erhalten werden.
  • Die vorliegende Erfindung schließt ferner eine Abdeckschicht, die aus Si besteht und zwischen dem Gate-Isolatorfilm und dem Kanal-Bereich vorhanden ist, ein. Der Bereich, der mit dem zwischen der Abdeckschicht und dem Kanal-Bereich des Kanal-Bereichs erzeugten Bandabstand in Kontakt steht, kann als Kanal verwendet werden. Der Gate-Isolatorfilm kann zudem aus einem Siliziumoxidfilm bestehen, der gute elektrische Eigenschaften aufweist und durch Oxidieren der Oberfläche der Abdeckschicht erhalten wird.
  • Die Source- und Drain-Bereiche können p-leitende Source- und Drain-Bereiche sein, der Kanal-Bereich kann ein Kanal-Bereich für einen p-Kanal sein und der Körper-Bereich kann ein n-leitender Körper-Bereich sein. Alternativ dazu können die Source- und Drain-Bereiche n-leitende Source- und Drain-Bereiche sein, der Kanal-Bereich kann ein Kanal-Bereich für einen n-Kanal sein, und der Körper-Bereich kann ein p-leitender Körper-Bereich sein. Aus diesen drei Bestandteilen kann ein komplementärer Transistor gebildet werden.
  • Diese und andere Vorteile der vorliegenden Erfindung werden Fachleuten aus der Lektüre und dem Verständnis der folgenden, ausführlichen Beschreibung unter Bezugnahme auf die beigefügten Figuren ersichtlich.
  • Kurze Beschreibung der Figuren
  • 1 ist eine Schnittzeichnung, die schematisch den Aufbau eines herkömmlichen DTMOS zeigt.
  • 2 ist eine Draufsicht, die schematisch den Aufbau eines herkömmlichen DTMOS zeigt.
  • 3A ist eine Draufsicht, die schematisch den Aufbau eines HDTMOS zeigt, der die Basis der ersten Ausführungsform bildet.
  • 3B ist eine Schnittzeichnung, die entlang der Linie IIIb-IIIb der 3A gebildet wurde.
  • 3C ist eine Schnittzeichnung, die entlang der Linie IIIc-IIIc der 3A gebildet wurde.
  • 4 ist eine Schnittzeichnung, die in ausführlicherer Darstellung den Aufbau eines HDTMOS zeigt, der die Basis der ersten Ausführungsform bildet.
  • 5 ist ein Energiebanddiagramm, das die Ausrichtung des Bandes in dem Querschnitt zeigt, der entlang einer Abdeckschicht aus Si, einem Kanal-Bereich aus SiGe und einem n–-Si-Bereich gebildet wurde.
  • 6 ist ein Energiebanddiagram, das den Aufbau des eingebauten Bandes in dem Querschnitt zeigt, der von einer Gate-Elektrode bis zu einem Körper-Bereich aus Si in der ersten Ausführungsform gebildet wurde.
  • 7 ist ein Graph, der die Ergebnisse einer Simulation der Abhängigkeit des Drain-Stroms und des Körper-Stroms eines HDTMOS des p-Kanal-Typs gemäß der vorliegenden Erfindung und eines herkömmlichen DTMOS des p-Kanal-Typs von der Gate-Vorspannung zeigt.
  • 8 ist ein Graph, der die Ergebnisse einer Simulation der Abhängigkeit des Drain-Stroms und des Körperstroms von der Gate-Vorspannung zeigt, wenn die Konzentration der Verunreinigungen im Körper-Bereich so eingestellt wurde, dass die Schwellenspannung des erfindungsgemäßen HDTMOS und des herkömmlichen DTMOS abgeglichen sind.
  • 9 ist ein Graph, der die Abhängigkeit des Drain-Stroms und des Körperstroms von der Gate-Vorspannung zeigt, wenn die Gate-Länge in dem erfindungsgemäßen HDTMOS variiert wird.
  • 10 ist ein Graph, der die Abhängigkeit des Drain-Stroms und des Körperstroms von der Gate-Vorspannung zeigt, wenn die Gate-Länge in einem herkömmlichen Si-DTMOS des Homoübergang-Typs variiert wird.
  • 11 ist ein Graph, der die Abhängigkeit der Schwellenspannung des erfindungsgemäßen HDTMOS und des herkömmlichen DTMOS von der Gate-Länge, die aus den Daten der 9 und 10 erhalten wird, zeigt.
  • 12 ist ein Graph, der die Abhängigkeit von Gate-Vorspannung – Körperstrom von der Konzentration an Verunreinigungen des Kanal-Bereichs und die Kennlinie des Drain-Stroms des erfindungsgemäßen HDTMOS zeigt.
  • 13 ist eine Schnittzeichnung, die ein Beispiel für einen HDTMOS zeigt, der mit einer Anti-Diffusionsschicht gemäß einer Ausführungsform versehen ist.
  • 14 ist eine Schnittzeichnung, die den Grundaufbau eines MOSFET des p-Kanal-Typs mit einem herkömmlichen Si/SiGe-Heteroübergang zeigt.
  • 15A und 15B sind Energiebanddiagramme, die den Aufbau eines Bandes bei einer niedrigen Gate-Vorspannung und einer hohen Gate-Vorspannung eines gängigen MOSFET-Typs mit Si/SiGe-Heteroübergang zeigen.
  • 16 ist ein Graph, der die Abhängigkeit des Verhältnisses der Konzentration der Hauptladungsträger, die sich in einem Heterokanal und einem störenden Kanal in dem HDTMOS der vorliegenden Erfindung und dem herkömmlichen SOIMOSFET des Heteroübergangs-Typs angesammelt haben, von der Gate-Vorspannung zeigt.
  • 17A ist eine Draufsicht, die schematisch den Aufbau eines HDTMOS gemäß einem ersten Vergleichsbeispiel zeigt.
  • 17B ist eine Schnittzeichnung, die entlang der Linie XVIIb-XVIIb der 17A gebildet wurde.
  • 17C ist eine Schnittzeichnung, die entlang der Linie XVIIc-XVIIc der 17A gebildet wurde.
  • 18 ist eine Schnittzeichnung, die in ausführlicherer Darstellung den Aufbau eines HDTMOS des ersten Beispiels zeigt.
  • 19 ist ein Energiebanddiagramm, das die Ausrichtung des Bandes in dem Querschnitt zeigt, der entlang einer Abdeckschicht aus Si, einem Kanal-Bereich aus SiGe und einem p-Si-Bereich gebildet wurde.
  • 20 ist ein Energiebanddiagramm, das den Aufbau des eingebauten Bandes in dem Querschnitt zeigt, der von einer Gate-Elektrode bis zu einem Körper-Bereich aus Si in dem ersten Beispiel gebildet wurde.
  • 21 ist ein Graph, der die Ergebnisse einer Simulation der Abhängigkeit des Drain-Stroms und des Körper-Stroms von der Gate-Vorspannung zeigt, wenn die Konzentration der Verunreinigungen im Körper-Bereich so eingestellt wurde, dass die Schwellenspannung des erfindungsgemäßen HDTMOS und des herkömmlichen DTMOS abgeglichen sind.
  • 22 ist eine Schnittzeichnung, die den Aufbau eines komplementären HDTMOS gemäß eines zweiten Vergleichsbeispiels zeigt.
  • 23 ist eine Schnittzeichnung, die den Aufbau eines komplementären HDTMOS gemäß einer Variation des zweiten Beispiels zeigt, in dem der Kanal-Bereich aus Si1-x-yGexCy besteht.
  • 24 ist ein Energiebanddiagramm, das den Aufbau eines Bandes in einem Abschnitt des Si/SiGe-Heteroübergangs zeigt.
  • 25 ist ein Energiebanddiagramm von einem Abschnitt des Si/SiC-(S1-yCy : y ≒ 0,02) Heteroübergangs.
  • 26 ist eine Schnittzeichnung eines HDTMOS des n-Kanal-Typs eines dritten Vergleichsbeispiels.
  • 27 ist ein Energiebanddiagramm, das den Aufbau eines Bandes eines Abschnitts eines Si/SiGe-Heteroübergangs zeigt.
  • 28 ist eine Schnittzeichnung, die den Aufbau eines HDTMOS eines vierten Vergleichbeispiels zeigt.
  • 29 ist ein Energiebanddiagramm, das den Aufbau eines Bandes eines Abschnitts eines Si/SiGe/SiC-Heteroübergangs zeigt.
  • 30 ist eine Schnittzeichnung, die den Aufbau eines HDTMOS eines fünften Vergleichbeispiels zeigt.
  • 31 ist ein Energiebanddiagramm, das den Aufbau eines Bandes eines komplementären HDTMOS einer Variation des fünften Beispiels mit einem Abschnitt eines Si/SiGe-Übergangs und einem Abschnitt eines Si/SiC-Übergangs zeigt.
  • 32 ist eine Schnittzeichnung, die den Aufbau eines CMOS eines sechsten Vergleichbeispiels zeigt.
  • 33A ist ein Energiebanddiagramm, das den Aufbau eines Bandes eines Abschnitts eines Si/SiGe-Heteroübergangs für einen p-Kanal zeigt.
  • 33B ist ein Energiebanddiagramm, das den Aufbau eines Bandes eines Abschnitts eines Si/SiGe-Heteroübergangs für einen n-Kanal zeigt.
  • 34A und 34B sind Graphen, die die Daten der Abhängigkeit des Drain-Stroms Id von der Gate-Vorspannung Vg und entsprechend die Abhängigkeit der Transkonduktanz des erfindungsgemäßen HDTMOS und des herkömmlichen MOS von der Gate-Übersteuerung zeigen, wenn mit verschiedenen Anteilen von Ge im Kanal-Bereich gemessen wird.
  • 35A und 35B sind Graphen, die die Abhängigkeit des Drain-Stroms Id von der Gate-Vorspannung Vg und entsprechend die Abhängigkeit der Transkonduktanz des erfindungsgemäßen HDTMOS und des herkömmlichen MOS von der Gate-Übersteuerung zeigen, wenn mit verschiedenen Konzentrationen an Verunreinigungen im Kanal-Bereich gemessen wurden.
  • 36 ist ein Graph, der die Beziehung zwischen dem Wirkungsfaktor des Körpers γ und der Schwellenspannung der vorliegenden Erfindung zeigt, wobei der Anteil an Ge und die Konzentration der Verunreinigungen im Kanal-Bereich als Parameter verwendet werden.
  • 37 ist ein Graph, der die Kennlinie von Id und Ig-Vg eines MOS, eines Si/SiGe-MOS, eines Si-DTMOS des Homoübergangs-Typs und eines Si/SiGe-HDTMOS zeigt.
  • 38 ist ein Graph, der einen Vergleich der Id-Vd-Kennlinien des Si-DTMOS des Homoübergangs-Typs und des Si/SiGe-HDTMOS zeigt.
  • 39 ist ein Graph, der ausführlicher einen Vergleich der Wirkung eines kurzen Kanals bei einem Si-DTMOS des Homoübergangs-Typs nd eines Si/SiGe-HDTMOS zeigt.
  • 40 ist eine Schnittzeichnung eines HDTMOS, der als Transistor eines n-Kanal-Typs wirkt, gemäß einem siebten Vergleichsbeispiel.
  • 41 ist ein Energiebanddiagramm, das den Aufbau eines Bandes über einen Körper-Bereich, der aus einem entspannten SiGe-Film besteht, und einen Si-Kanal-Bereich, der aus einem Si-Film besteht, unter Zugspannung zeigt.
  • 42 ist eine Schnittzeichnung eines HDTMOS gemäß einer Variation des siebten Beispiels.
  • Ausführliche Beschreibung der Erfindung
  • Erste Ausführungsform
  • In dieser Ausführungsform sind Beispiele für einen DTMOS angegeben, bei dem ein Si/SiGe-Heteroübergang unter Verwenden von SiGe als Kanal-Bereich bildendes Material verwendet wird.
  • 3A ist eine Draufsicht, die schematisch den Aufbau eines HDTMOS zeigt, der die Basis der ersten Ausführungsform bildet. 3B ist eine Schnittzeichnung, die entlang der Linie IIIb-IIIb der 3A gebildet wurde. 3C ist eine Schnittzeichnung, die entlang der Linie IIIc-IIIc der 3A gebildet wurde. Wie in den 3A bis 3C gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 10, einen vergrabenen Oxidfilm 11, der beispielsweise mit einem Verfahren des Implantierens von Sauerstoff-Ionen auf dem Si-Substrat gebildet wurde und eine Halbleiter-Schicht 30, die auf dem vergrabenen Oxidfilm 11 vorhanden ist, ein. Die Halbleiterschicht 30 schließt einen oberen Si-Film 12, der einen oberen Abschnitt des SOI-Substrats bildet, eine Si-Pufferschicht 13, die epitaxial auf einem UHV-CVD-Verfahren auf dem oberen Si-Film 12 anwachsen gelassen wurde, einen SiGe-Film 14 der epitaxial mit einem UHV-CVD-Verfahren auf der Si-Pufferschicht 13 anwachsen gelassen wurde, und einen Si-Film 15, der epitaxial mit einem UHV-CVD-Verfahren auf dem SiGe-Film 14 anwachsen gelassen wurde, ein. Des Weiteren schließt der HDTMOS einen Gate-Isolatorfilm 16, der auf einem Siliziumoxidfilm gebildet ist, der auf dem Si-Film 15 vorhanden ist, und eine Gate-Elektrode 17, die auf dem Gate-Isolatorfilm 16 vorhanden ist, ein. Ein Source-Bereich 20a und ein Drain-Bereich 20b, die p-leitende Verunreinigungen mit hoher Konzentration enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 17 der Halbleiterschicht 30, d.h. dem oberen Si-Film 12, der Si-Pufferschicht 13, des SiGe-Films 14 und dem Si-Film 15, vorhanden. Des Weiteren wird ein Körper-Bereich aus Si 22, der n-leitende Verunreinigungen mit hoher Konzentration enthält, in einem Bereich zwischen dem Source-Bereich 20a und dem Drain-Bereich 20b des oberen Si-Films 12 gebildet. Ein n–-Si-Bereich 23, der n-leitende Verunreinigungen mit geringer Konzentration enthält, wird in einem Bereich unmittelbar oberhalb des Si-Körperbereichs 22 der Si-Pufferschicht 13 gebildet. Ein Kanal-Bereich 24 aus SiGe, der n-leitende Verunreinigungen mit relativ geringer Konzentration enthält, wird in einem Bereich zwischen dem Source-Bereich 20a und dem Drain-Bereich 20b des SiGe-Films 14 gebildet. Eine Abdeckschicht aus Si 25, die n-leitende Verunreinigungen mit geringer Konzentration enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 16 des Si-Films 15 gebildet. Ferner ist ein Kontakt 26 als Leiterelement, das die Gate-Elektrode 17 und den Si-Körperbereich 22 elektrisch miteinander verbindet, vorhanden.
  • 4 ist eine Schnittzeichnung, die mit ausführlicherer Darstellung den Aufbau des HDTMOS aus diesem Beispiel zeigt. In diesem Beispiel ist der vergrabene Oxidfilm 11 ungefähr 100 nm dick. Der obere Si-Film 12 ist ungefähr 100 nm dick. Die Si- Pufferschicht 13 ist ungefähr 10 nm dick. Der SiGe-Film 14 ist ungefähr 15 nm dick. Der Si-Film 15 ist ungefähr 5 nm dick. Der Si-Körper-Bereich 22 enthält n-leitende Verunreinigungen (z.B. Arsen oder Phosphor) in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3, wobei vor dem epitaxialen Wachstum der Si-Pufferschicht 13 eine Ionenimplantation durchgeführt wurde. Der n–-Si-Bereich 23 enthält n-leitende Verunreinigungen mit geringer Konzentration (z.B. Arsen oder Phosphor). Der Ge-Gehalt des SiGe-Kanal-Bereichs 24 beträgt ungefähr 40% und der SiGe-Kanal-Bereich 24 enthält n-leitende Verunreinigungen (z.B. Arsen oder Phosphor). Die Si-Abdeckschicht 25 enthält n-leitende Verunreinigungen mit geringer Konzentration (z.B. Arsen oder Phosphor). Der Gate-Isolatorfilm 16 wird durch thermisches Oxidieren des Si-Films 15 gebildet. Die Gate-Elektrode 17 wird mit p-leitenden Verunreinigungen (z.B. Bor) in einer Konzentration von ungefähr 1 × 1020 Atomen·cm–3 dotiert. Die Seitenwände 27, die aus Siliziumoxidfilmen bestehen, sind auf den Seiten der Gate-Elektrode 17 vorhanden.
  • 5 ist ein Energiebanddiagramm, das die Ausrichtung des Bandes in dem Querschnitt zeigt, der über die Si-Abdeckschicht 25, den SiGe-Kanal-Bereich 24 und den n–-Si-Bereich 23 gebildet wurde. Die Bandlücke des SiGe-Kanal-Bereichs 24 mit einem Ge-Gehalt von 40% ist bei ungefähr 300 meV kleiner als diejenigen der Si-Abdeckschicht 25 und des n–-Si-Bereichs 23. Somit kann zwischen dem SiGe-Kanal-Bereich 24 und der Si-Abdeckschicht 25 und zwischen dem SiGe-Kanal-Bereich 24 und dem n–-Si-Bereich 23 eine Heterobarriere an der Valenzbandkante, die Löcher abgrenzen kann, gebildet werden.
  • 6 ist ein Energiebanddiagramm, das den Aufbau eines eingebauten Bandes in dem Querschnitt zeigt, der entlang der Gate-Elektrode 17, des Gate-Isolatorfilms 16, der Si-Abdeckschicht 25, des SiGe-Kanal-Bereichs 24, der n–-Si-Schicht 23 und des Si-Körper-Bereichs 22 gebildet wurde. Wie in 6 gezeigt ist, ist, wenn die Gate-Elektrode 17 mit p-leitenden Verunreinigungen dotiert ist, die Energie an der Valenzbandkante eines Abschnitts des SiGe-Kanal-Bereichs 25 insbesondere dann hoch, wenn keine Vorspannung angelegt wird, und zwischen den Heterobarrieren wird ein Durchtritt, der zum Abgrenzen von Löchern geeignet ist, gebildet. Daher werden die Gate-Elektrode 17 und der Si-Körper-Bereich 22 selbst bei Anlegen einer Gate-Vorspannung an die Gate-Elektrode 17, während die Gate-Elektrode 17 und der Si-Körper-Bereich 22 elektrisch miteinander verbunden sind, auf im Wesentlichen dem gleichen elektrischen Potential gehalten. Die in 6 gezeigte Bandform ist daher unverändert und nur das Gesamtpotential bezüglich der Source- und Drain-Bereiche wird verändert. Daher wird in dem erfindungsgemäßen HDTMOS keine Sperrschicht erzeugt, die in einem Abschnitt der Si-Abdeckschicht 25, die bei einem herkömmlichen Si/SiGe-Hetero-MOSFET in Kontakt mit de Gate-Isolatorfilm 16 steht, erzeugt wird. Auf diese Weise kann die Bildung eines so genannten störenden Kanals, der in einem anderen Abschnitt als dem SiGe-Kanal-Bereich 24 gebildet werden kann, wirksam verhindert werden.
  • 7 ist ein Graph, der die Ergebnisse einer Simulation der Abhängigkeit des Drain-Stroms Id und des Körperstroms Ib des HDTMOS des p-Kanal-Typs mit dem Aufbau eines Si/SiGe-Heteroübergangs gemäß der vorliegenden Erfindung und eines herkömmlichen DTMOS des p-Kanal-Typs mit dem Aufbau eines Si-Homoübergangs von der Gate-Vorspannung zeigt. Bei sowohl dem Drain-Strom Id als auch dem Körper-Strom Ib beträgt die Konzentration an Verunreinigungen nb in den Si-Körper-Bereichen 1 × 1018 cm–3. Die fett gedruckte, gestrichelte Linie in 7 zeigt den Drain-Strom Id des herkömmlichen DTMOS und die dünne, gestrichelte Linie zeigt den Körper-Strom Ib des herkömmlichen DTMOS. Die fest gedruckte, durchgezogene Linie zeigt den Drain-Strom Id des erfindungsgemäßen HDTMOS und die dünne, durchgezogene Linie zeigt den Körper-Strom Ib des erfindungsgemäßen HDTMOS. Diese Simulationsergebnisse wurden unter der Annahme, dass die Konzentration an Verunreinigungen nb in dem Si-Körper-Bereich sowohl für den Drain-Strom Id als auch für den Körper-Strom Ib 1 × 1018 Atome·cm–3 beträgt, die Gate-Länge 0,5 μm beträgt, die Dicke Tox des Gate-Isolatorfilms 10 nm beträgt, erhalten.
  • Wie in 7 gezeigt ist, ist, wenn der Kanal-Bereich aus SiGe mit einer kleinen Bandlücke (kleines Potential für Ladungsträger) besteht, der Wert der Gate-Vorspannung, bei dem der Körperstrom (Gate-Strom), der durch die dünne, durchgezogene Linie gezeigt ist, ansteigt, nicht signifikant verändert. Die Schwellenspannung, die dem Wert der Gate-Vorspannung entspricht, bei dem der Drain-Strom Id ansteigt, beträgt jedoch ungefähr 0,2 V weniger. Anders ausgedrückt fällt die Schwellenspannung ab, wenn das Energieniveau an der Valenzbandkante in dem SiGe-Kanal-Bereich 24, wie in 6 gezeigt ist, von demjenigen des herkömmlichen DTMOS erhöht wird. Zum anderen entspricht das Energieniveau der Valenzbandkante des Si-Körper-Bereichs 22 demjenigen des herkömmlichen DTMOS, und daher ist der Wert der Gate-Vorspannung, bei dem der Körper-Strom Ib ansteigt, bei Betrieb des störenden, bipolaren Transistors in Bezug auf den Wert des herkömmlichen DTMOS unverändert. Dies führt zu dem HDTMOS der vorliegenden Erfindung, der einen Bereich der Arbeitsspannung aufweiset, der breiter als derjenige des herkömmlichen Si-DTMOS des Homoübergangs-Typs ist. Der Wert des Körper-Stroms Ib des erfindungsgemäßen HDTMOS ist nach dem Ansteigen kleiner als derjenige des herkömmlichen DTMOS.
  • 8 ist ein Graph, der die Ergebnisse der Simulation der Abhängigkeit des Drain-Stroms Id und dem Körperstroms Ib von der Gate-Vorspannung zeigt, wenn die Konzentration der Verunreinigungen im Körper-Bereich nb so eingestellt wurde, dass die Schwellenspannungen des erfindungsgemäßen Si/SiGe-HDTMOS und des herkömmlichen Si-DTMOS des Homoübergangs-Typs abgeglichen sind. Die fett gedruckte, gestrichelte Linie in 8 zeigt den Drain-Strom Id des herkömmlichen DTMOS und die dünne, gestrichelte Linie zeigt den Körperstrom Ib des herkömmlichen DTMOS. Die fett gedruckte, durchgezogene Linie zeigt den Drain-Strom Id des erfindungsgemäßen HDTMOS und die dünne, durchgezogene Linie zeigt den Körperstrom Ib des erfindungsgemäßen HDTMOS. Diese Simulationsergebnisse wurden unter der Annahme erhalten, dass sowohl für den Drain-Strom Id als auch den Körperstrom Ib die Gate-Länge 0,5 μm und die Dick Tox des Gate-Isolatorfilm 10 nm beträgt. Die Konzentration an Verunreinigungen nb in dem Si-Körper-Bereich des erfindungsgemäßem Si/SiGe-HDTMOS beträgt 1 × 1019 Atome·cm–3 und die Konzentration an Verunreinigungen nb in dem Si-Körper-Bereich des herkömmlichen Si-DTMOS des Homoübergangs-Typs beträgt 2 × 1017 Atome·cm–3.
  • Wie in 8 gezeigt ist, ist, wenn die Abhängigkeit des Drain-Stroms Id zwischen dem erfindungsgemäßen HDTMOS und dem herkömmlichen DTMOS von der Gate-Vorspannung im Wesentlichen gleich gesetzt wurde, der Wert der Gate-Vorspannung, bei dem der Körperstrom Ib ein praktisches Problem bei dem HDTMOS der vorliegenden Erfindung verursacht, ungefähr 0,2 V kleiner als der Wert des herkömmlichen DTMOS. Anders ausgedrückt wir gemäß dem HDTMOS der vorliegenden Erfindung durch Bilden des Kanal-Bereichs aus SiGe mit einer kleinen Bandlücke und Einstellen der Konzentration der Verunreinigungen, der Bereich der Arbeitsspannung um ungefähr 0,2 V erweitert. Daher kann sowohl eine Verringerung der Spannung durch Verkleinern der Schwellenspannung als auch eine Verringerung des Stromverbrauchs durch Unterdrücken des Körperstroms, ohne dabei im Wesentlichen die Schwellenspannung zu verändern, ausgewählt werden.
  • 9 ist ein Graph, der die Abhängigkeit des Drain-Stroms Id und des Körperstroms Ib von der Gate-Vorspannung zeigt, wenn die Gate-Länge Lg in dem Si/SiGe-HDTMOS der vorliegenden Erfindung variiert wird. Bei diesem Beispiel beträgt das Verhältnis Wg/Lg der Gate-Breite Wg zu der Gate-Länge Lg 20. Wie in 9 gezeigt ist liegt selbst dann, wenn die Gate-Länge Lg kurz gemacht wurde, keine wesentliche Änderung sowohl des Drain-Stroms Id als auch des Körperstroms Ib vor.
  • 10 ist ein Graph, der die Abhängigkeit des Drain-Stroms Id und des Körperstroms Ib von der Gate-Vorspannung zeigt, wenn die Gate-Länge Lg in dem herkömmlichen Si-DTMOS des Homoübergangs-Typs variiert wird. Wie in 10 gezeigt ist, nimmt die Schwellenspannung bei dem herkömmlichen Si-DTMOS des Homoübergangs-Typs, deutlich ab, wenn die Gate-Länge Lg auf 0,25 μm oder weniger verkleinert wird.
  • 11 ist ein Graph, der die Abhängigkeit der Schwellenspannung des erfindungsgemäßen Si/SiGe-HDTMOS und des herkömmlichen Si-DTMOS des Homoübergangs-Typs von der Gate-Länge zeigt, die aus den Daten der 9 und 10 erhalten wurde. Wie in 11 gezeigt ist, nimmt die Schwellenspannung im Vergleich zu dem herkömmlichen DTMOS in dem erfindungsgemäßen HDTMOS selbst dann, wenn die Gate-Länge Lg kurz gemacht wurde, nicht wesentlich zu.
  • Die 9, 10 und 11 bestätigen Folgendes. Bei dem herkömmlichen Si-DTMOS des Homoübergangs-Typs liegt, wenn die Gate-Länge Lg auf 0,25 μm oder weniger verringert wird, eine drastische Änderung der Schwellenspannung auf, wohingegen eine Änderung der Schwellenspannung bei dem HDTMOS der vorliegenden Erfindung, selbst bei einer Vorrichtung mit einem kurzen Kanal mit einer Gate-Länge Lg von 0,1 μm oder weniger, klein ist und der Effekt des kurzen Kanals ausreichend unterdrückt wird. Es wird angenommen, dass dies folgende Ursachen hat. In dem erfindungsgemäßen HDTMOS wird die Schwellenspannung durch Bilden des Kanal-Bereichs aus SiGe mit einer kleinen Bandlücke, selbst dann, wenn die Konzentration an Verunreinigungen in dem Si-Körper-Bereich groß gemacht wird, auf dem gleichen Wert wie demjenigen des herkömmlichen Si-DTMOS des Homoübergangs-Typs beibehalten. In der vorliegenden Erfindung kann somit die Ausweitung der Verarmungsschicht unterdrückt werden, indem die Konzentration an Verunreinigungen in dem Si-Körper-Bereich 24 erhöht wird. Daher kann, selbst bei dem HDTMOS mit einer kleinen Gate-Länge, der Durchgriff unterbunden werden, so dass ein so genannter Effekt eines kurzen Kanals unterdrückt werden kann.
  • Wie in 9 gezeigt ist, neigt der Körperstrom Ib, wenn die Gate-Länge Lg kurz ist und die Gate-Breite Wg kurz ist, dazu, verringert zu werden. Dies ergibt sich daraus, dass der Körperstrom Ib zu der Gate-Breite Wg proportional ist. Gemäß dem erfindungsgemäßen HDTMOS kann der Körperstrom Ib daher durch Bilden des Kanal-Bereichs aus SiGe mit einer kleinen Bandlücke weiter verringert werden und der Bereich der Arbeitsspannung kann durch Verkleinern der Länge des Kanals bei gleichzeitigem Erhöhen der Konzentration an Verunreinigungen in dem Körper-Bereich weiter ausgeweitet werden.
  • 12 ist ein Graph, der die Abhängigkeit von Gate-Vorspannung – Körperstrom von der Konzentration an Verunreinigungen des Kanal-Bereichs und die Kennlinie des Drain-Stroms des erfindungsgemäßen HDTMOS zeigt. Wie in 12 gezeigt ist, wird der Drain-Strom Id, wenn die Konzentration an Verunreinigungen in dem SiGe-Kanal-Bereich so viel wie nahezu 1 × 1018 Atome·cm–3 beträgt, erheblich verändert, und die Schwellenspannung wird groß. Die Differenz zwischen dem Drain-Strom Id und dem Körperstrom Ib wird daher klein, und der Bereich der Betriebsspannung wird somit signifikant klein. Wenn die Konzentration an Verunreinigungen in dem SiGe-Kanal-Bereich 1 × 1017 Atome·cm–3 oder weniger beträgt, ist zum anderen eine Änderung des Drain-Stroms Id klein und eine Veränderung der Schwellenspannung ist klein. Daneben wird die Differenz zwischen dem Drain-Strom Id und dem Körperstrom Ib klein gehalten, so dass der Bereich der Betriebsspannung ausreichend groß gehalten wird.
  • Zusammenfassend kann bezüglich der in diesen Graphen gezeigten Ergebnisse der Simulation gesagt werden, dass der Effekt des kurzen Kanals in dem Si/SiGe-HDTMOS gemäß der vorliegenden Erfindung unterdrückt werden kann und der Bereich der Arbeitsspannung durch Einstellen einer hohen Konzentration an Verunreinigungen in dem Si-Körper-Bereich 22 und einer kleinen Konzentration an Verunreinigungen in dem SiGe-Kanal-Bereich 24 erweitert werden kann.
  • Um den HDTMOS mit einer hohen Konzentration an Verunreinigungen in dem Si-Körper-Bereich 22 und einer geringen Konzentration an Verunreinigungen in dem SiGe-Kanal-Bereich 24 herzustellen, ist es wichtig, eine Diffusion der Verunreinigungen in dem Si-Körper-Bereich 22 zu dem SiGe-Kanal-Bereich 24 während des epitaxialen Wachstums des SiGe-Films 14, aus dem der SiGe-Kanal besteht, oder den auf das epitaxiale Wachstum folgenden Prozessen zu verhindern.
  • 13 ist eine Schnittzeichnung, die ein Beispiel für einen HDTMOS, der eine Anti-Diffusionsschicht gemäß einer Ausführungsform der Erfindung einschließt, zeigt. Wie in 13 gezeigt ist, schließt diese Ausführungsform des HDTMOS, neben dem in Figur 4 gezeigten Aufbau des HDTMOS, ferner einen Si-Film 18, der ungefähr 0,1% C (Kohlenstoff) enthält, und einen Si-Film 19 als Spacer zwischen der Si-Pufferschicht 13 und dem SiGe-Film 14 ein. Der Si-Film 19 ist auf den Si-Film 18 geschichtet. Ferner werden eine n–-Si-Schicht 28, die ungefähr 0,1% Kohlenstoff enthält, und eine n–-Si-Spacer-Schicht 29, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, unterhalb des SiGe-Kanal-Bereichs 24 gebildet. Die n–-Si-Spacer-Schicht 29 wird auf der Si-Schicht 28 gebildet.
  • Bei dieser Ausführungsform unterbindet die n–-Si-Schicht 28, die 0,01% bis 2%, beispielsweise 0,1%, Kohlenstoff enthält, eine Diffusion der Verunreinigungen aus dem Si-Körper-Bereich 22 zu dem SiGe-Kanal-Bereich 24. Daher kann in einem exakten Bereich, in dem die Konzentration an Verunreinigungen des Si-Körper-Bereichs 22 hoch ist und die Konzentration an Verunreinigungen des SiGe-Kanal-Bereichs 24 gering ist, ein starres Profil der Konzentration an Verunreinigungen gebildet werden. Durch das Bilden eines starren Profils der Konzentration an Verunreinigungen können die Effekte dieser Ausführungsform, wie beispielsweise Unterbinden des Effekts des kurzen Kanals und Erweiterung des Bereichs der Arbeitsspannung, deutlicher gezeigt werden.
  • Im Folgenden wird der Unterschied in der Funktionsweise zwischen dem Si/SiGe-DTMOS des Heteroübergangs-Typs gemäß dieser Ausführungsform und dem herkömmlichen Si/SiGe-MOSFET des Heteroübergangs-Typs beschrieben.
  • 14 ist eine Schnittzeichnung, die einen Grundaufbau eines MOSFET des p-Kanal-Typs mit einem herkömmlichen Si/SiGe-Heteroübergang zeigt. Wie in 14 gezeigt ist, schließt der MOSFET mit einem herkömmlichen Si/SiGe-Heteroübergang ein Si-Substrat, eine n+-Si-Schicht, die durch Einführen einer hohen Konzentration an Verunreinigungen in das Si-Substrat gebildet wurde, eine n–-Si-Pufferschicht, die epitaxial auf der n+-Si-Schicht wachsen gelassen wurde und eine SiGe-Kanal-Schicht, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält und epitaxial auf der n–-Si-Pufferschicht wachsen gelassen wurde, eine Si-Abdeckschicht, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, die epitaxial auf der SiGe-Kanal-Schicht wachsen gelassen wurden, einen Gate-Oxidfilm, der auf der Si-Abdeckschicht gebildet wurde, eine Gate-Elektrode, die auf dem Gate-Oxidfilm gebildet wurde, und Abstandsstücke an den Seitenwänden, die aus einem Oxidfilm bestehen, der an den Seitenflächen der Gate-Elektrode vorhanden ist, ein.
  • Bei einem MOSFET mit einem herkömmlichen Aufbau eines Si-Homoübergangs, bei dem kein Heteroübergang verwendet wird, wird eine Sperrschicht, die in einem Grenzflächenbereich erzeugt wurde, der in Kontakt mit einem Gate-Oxidfilm einer Siliziumschicht steht, als Kanal verwendet. Anders ausgedrückt wandern Ladungsträger in den Grenzflächenbereich, der in Kontakt mit dem Gate-Oxidfilm einer Siliziumschicht steht. Bei dem in 14 gezeigten, herkömmlichen Si/SiGe-MOSFET des Heteroübergangs-Typs wandern Ladungsträger zum anderen in den Kanal, der in einem Grenzflächenbereich gebildet wurde, der in Kontakt mit der Si-Abdeckschicht der SiGe-Kanalschicht steht. Anders ausgedrückt wird der Kanal in dem herkömmlichen Si/SiGe-MOSFET des Heteroübergangs-Typs in einem Bereich von der Si-Abdeckschicht entfernt unmittelbar unterhalb des Gate-Oxidfilms gebildet.
  • Der MOSFET des Heteroübergangs-Typs, bei dem beispielsweise Si/SiGe verwendet wird, weist allgemein die folgenden Vorteile auf.
  • Erstens kann, da ein Material, wie beispielsweise SiGe, das eine größere Mobilität der Ladungsträger als Si zulässt, als Kanal-Schicht verwendet werden kann, ein Hochgeschwindigkeitsbetrieb von Transistoren erreicht werden.
  • Zweitens kann, da eine Verringerung der Mobilität der Ladungsträger infolge der intervallweisen Diffusion der Ladungsträger durch Verwenden der Anpassung des Bandaufbaus durch die Spannung, die durch eine Gitterfehlanpassung zwischen SiGe und Si verursacht wird, ein Hochgeschwindigkeitsbetrieb von Transistoren erreicht werden.
  • Drittens kann, da die SiGe-Kanal-Schicht von dem Gate-Oxidfilm entfernt ist, eine Diffusion der Ladungsträger infolge der Rauheit an der Grenzfläche zwischen dem Gate-Oxidfilm und der Si-Abdeckschicht unterbunden werden. Der Hochgeschwindigkeitsbetrieb des Transistors kann daher erreicht werden und ein Störgeräusch, das durch die Diffusion von Ladungsträgern an der Grenzfläche verursacht wird, kann verringert werden.
  • Der Heteroübergangs-MOSFET ist daher eine als zukünftige logische Hochgeschwindigkeitsvorrichtungen oder analoge Hochfrequenzvorrichtung viel versprechende Vorrichtung. Bei dem Heteroübergangs-MOSFET besteht jedoch der Nachteil, dass leicht ein störender Kanal erzeugt wird.
  • Die 15A und 15B sind Energiebanddiagramme, die den Bandaufbau bei einer geringen Gate-Vorspannung und einer hohen Gate-Vorspannung eines gewöhnlichen Si/SiGe-MOSFET des Heteroübergangs-Typs zeigt. Wie in 15A gezeigt ist, sammeln sich bei kleiner Gate-Vorspannung die Ladungsträger vorwiegend in einem Abschnitt in der Nähe der Heterobarriere der SiGe-Schicht an. Wenn die Gate-Vorspannung klein ist, sammeln sich die Ladungsträger, wie in 15B gezeigt ist, in einem Abschnitt (Abschnitt am oberen Ende) der Si-Abdeckschicht an, die in Kontakt mit dem Gate-Oxidfilm sowie der SiGe-Kanalschicht steht, da das Energieniveau an der Valenzbandkante durch das elektrische Feld in dem Abschnitt der Si-Abdeckschicht, die in Kontakt mit dem Gate-Oxidfilm steht, erhöht ist. Bei Betrieb des Transistors wandern auch die Ladungsträger, die sich in dem Abschnitt am oberen Ende der Si-Abdeckschicht angesammelt haben, was bedeutet, dass ein störender Kanal erzeugt wird. Bei dem in 15B gezeigten Zustand werden, wie bei dem herkömmlichen MOSFET, Ladungsträger, die in der Si-Abdeckschicht wandern, aufgrund des Gate-Oxidfilms einer Diffusion unterworfen und weisen im Vergleich zu den Ladungsträgern, die in der SiGe-Schicht wandern, wo die Mobilität der Ladungsträger groß ist, eine kleine Mobilität auf. Daher kann der Hochgeschwindigkeitsbetrieb des Transistors, der einen Vorteil des MOSFETs des Heteroübergangs-Typs darstellt, nicht zufrieden stellend realisiert werden. Anders ausgedrückt wird bei dem herkömmlichen MOSFET des Heteroübergangs-Typs, wenn die Gate-Vorspannung erhöht wird, die Differenz des elektrischen Potentials zwischen der Halbleiterschicht und der Gate-Elektrode groß. Wie in 15B gezeigt ist, tritt daher eine scharfe Krümmung des Bandes der Halbleiterschicht auf.
  • Bei dem DTMOS des Heteroübergangs-Typs gemäß der vorliegenden Erfindung sind, wie in 6 gezeigt ist, zum anderen die Gate-Elektrode und der Si-Körper-Bereich elektrisch miteinander verbunden. Daher wird, selbst bei einer Zunahme der Gate-Vorspannung, die Differenz des elektrischen Potentials zwischen dem Si-Körper-Bereich und der Gate-Elektrode im Wesentlichen konstant gehalten. Die Ladungsträger sammeln sich immer in dem SiGe-Kanal-Bereich an, und es wird kein störender Kanal gebildet. Somit kann der dazugehörige Vorteil des Hochgeschwindigkeitsbetriebs des Transistors des MOSFET des Heteroübergangstyps in vollem Umfang realisiert werden.
  • 16 ist ein Graph, der die Abhängigkeit des Verhältnisses der Konzentration der Hauptladungsträger, die sich in einem Heterokanal und einem störenden Kanal in dem Si/SiGe-HDTMOS der vorliegenden Erfindung und dem herkömmlichen SOIMOSFET des Heteroübergangs-Typs angesammelt haben, von der Gate-Vorspannung zeigt. Wie in 16 gezeigt ist, wird bei dem erfindungsgemäßen Si/SiGe-HDTMOS die Bildung eines störenden Kanals bei hoher Vorspannung unterbunden.
  • Daher kann der erfindungsgemäße HDTMOS das Problem bezüglich des störenden Kanals der ein Problem bei dem herkömmlichen MOSFET des Heteroübergangstyps darstellt, lösen. Der HDTMOS der vorliegenden Erfindung ist daher eine als zukünftige logische Hochgeschwindigkeitsvorrichtungen oder analoge Hochfrequenzvorrichtung viel versprechende Vorrichtung.
  • In dieser Ausführungsform wurde der HDTMOS, der auf dem Si-Substrat gebildet wurde, beschrieben. Die gleichen Effekte können dann erhalten werden, wenn ein Bulk-Halbleitersubstrat anstelle des SOI-Substrats verwendet wird.
  • Die Fläche eines HDTMOS gemäß der vorliegenden Erfindung ist um die Fläche, die zur Bildung eines Kontakts zwischen der Gate-Elektrode und dem Körper-Bereich erforderlich ist, größer als der des herkömmlichen MOSFET. Die Gate-Breite kann jedoch kleiner gemacht werden, da der Steuerstrom größer ist. Allgemein gesehen ist die vorliegenden Erfindung daher in vorteilhafter Weise zur Verkleinerung geeignet.
  • Erstes Vergleichsbeispiel
  • In diesem Beispiel wird ein HDTMOS mit einem n-Kanal unter Verwenden von SiGe als Material, aus dem der Kanal-Bereich besteht, beschrieben werden.
  • 17A ist eine Draufsicht, die schematisch den Aufbau eines HDTMOS gemäß diesem Beispiel zeigt. 17B ist eine Schnittzeichnung, die entlang der Linie XVIIb-XVIIb der 17A gebildet wurde. 17C ist eine Schnittzeichnung, die entlang der Linie XVIIc-XVIIc der 17A gebildet wurde. Wie in den 17A bis 17C gezeigt ist, schließt das HDTMOS aus diesem Beispiel ein p-leitendes Si-Substrat 50, einen vergrabenen Oxidfilm 51, der mit einem Verfahren, wie beispielsweise dem Implantieren von Sauerstoff-Ionen in das Si-Substrat, gebildet wurde, und eine Halbleiterschicht 80, die auf dem vergrabenen Oxidfilm 51 gebildet wurde, ein. Die Halbleiterschicht 80 schließt einen oberen Si-Film 52, der den oberen Abschnitt es SOI-Substrats ausmacht, eine Si-Pufferschicht 53, die epitaxial mit einem UHV-CVD-Verfahren auf dem oberen Si-Film 52 anwachsen gelassen wurde, einen SiGe-Film 54, der epitaxial mit einem UHV- CVD-Verfahren auf der Si-Pufferschicht 53 anwachsen gelassen wurde, und einen Si-Film 55, der epitaxial mit einem UHV-CVD-Verfahren auf dem SiGe-Film 54 anwachsen gelassen wurde, ein. Des Weiteren schließt der HDTMOS einen Gate-Isolatorfilm 56, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 55 gebildet wurde, und eine Gate-Elektrode 57, die auf dem Gate-Isolatorfilm 56 gebildet wurde, ein. Ein Source-Bereich 60a und ein Drain-Bereich 60b, die hohe Konzentrationen an n-leitenden Verunreinigungen enthalten, sind in den Bereichen auf beiden Seiten der Gate-Elektrode 57 der Halbleiterschicht 52 vorhanden, d.h. dem oberen Si-Film 52, der Si-Pufferschicht 53, dem SiGe-Film 54 und dem Si-Film 55. Ferner wird ein Si-Körper-Bereich 62, der eine hohe Konzentration an p-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 60a und dem Drain-Bereich 60b des oberen Si-Films 52 gebildet. Ein p–-Si-Bereich 63, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 62 der Si-Pufferschicht 53 gebildet. Ein SiGe-Kanal-Bereich 64, der eine relativ geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 60a und dem Drain-Bereich 60b des SiGe-Films 54 gebildet. Eine Si-Abdeckschicht 65, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 56 des Si-Films 55 gebildet. Des Weiteren ist ein Kontakt 66 als Leiterelement, das die Gate-Elektrode 57 und den Si-Körperbereich 62 elektrisch miteinander verbindet, vorhanden.
  • 18 ist eine Schnittzeichnung, die mit ausführlicherer Darstellung den Aufbau des HDTMOS gemäß dieser Ausführungsform zeigt. In diesem Beispiel ist der vergrabene Oxidfilm 51 ungefähr 100 nm dick. Der obere Si-Film 52 ist ungefähr 100 nm dick. Die Si-Pufferschicht 53 ist ungefähr 10 nm dick. Der SiGe-Film 54 ist ungefähr 15 nm dick. Der Si-Film 55 ist ungefähr 5 nm dick. Der Si-Körper-Bereich 62 enthält p-leitende Verunreinigungen (z.B. Bor) in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3, wobei vor dem epitaxialen Wachstum der Si-Pufferschicht 53 eine Ionenimplantation durchgeführt wurde. Der p–-Si-Bereich 63 enthält p-leitende Verunreinigungen (z.B. Bor) mit einer Konzentration von ungefähr 1 × 1017 Atomen·cm, wobei eine in situ-Dotierung durchgeführt wurde. Der Ge-Gehalt des SiGe-Kanal-Bereichs 64 beträgt ungefähr 40% und der SiGe-Kanal-Bereich 64 enthält p-leitende Verunreinigungen (z.B. Bor) mit einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3, wobei eine in situ-Dotierung durchgeführt wurde. Die Si-Abdeckschicht 65 enthält p-leitende Verunreinigungen (z.B. Bor) mit einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3, wobei eine in situ-Dotierung durchgeführt wurde. Die Gate-Isolatorfilm 56 wird durch thermisches Oxidieren des Si-Films 55 gebildet. Die Gate-Elektrode 57 wird mit n-leitenden Verunreinigungen (z.B. Arsen oder Phosphor) in einer Konzentration von ungefähr 1 × 1020 Atomen·cm–3 dotiert. Die Seitenwände 67, die aus Siliziumoxidfilmen bestehen, sind auf den Seiten der Gate-Elektrode 57 vorhanden.
  • 19 ist ein Energiebanddiagramm, das die Ausrichtung des Bandes in dem Querschnitt zeigt, der über die Si-Abdeckschicht 65, den SiGe-Kanal-Bereich 64 und den p–-Si-Bereich 63 gebildet wurde. In dem Abschnitt des Si/SiGe-Heteroübergangs, wo der Bandabstand größtenteils auf dem Valenzband gebildet ist, wird durch den Sprung des Bandes in der Leitungsbandkante eine Vertiefung für Potentiale erzeugt, indem die Si-Schicht und die SiGe-Schicht mit p-leitenden Verunreinigungen dotiert werden. Es ist daher möglich, Elektronen in dem SiGe-Kanal-Bereich 64 abzugrenzen.
  • 20 ist ein Energiebanddiagramm, das den Aufbau eines eingebauten Bandes in dem Querschnitt zeigt, der entlang der Gate-Elektrode 57, des Gate-Isolatorfilms 56, der Si-Abdeckschicht 65, des SiGe-Kanal-Bereichs 64, der p–-Si-Schicht 63 und des Si-Körper-Bereichs 62 gebildet wurde. Wie in 20 gezeigt ist, ist, wenn die Gate-Elektrode 57 mit n-leitenden Verunreinigungen dotiert ist, die Energie an der Leitungsbandkante eines Abschnitts des SiGe-Kanal-Bereichs 64, der in Kontakt mit der Si-Abdeckschicht 65 steht, insbesondere dann gering, wenn keine Vorspannung angelegt wird, und es wird ein Durchtritt, der für die Abgrenzung von Elektronen geeignet ist, gebildet. Daher werden die Gate-Elektrode 57 und der Si-Körper-Bereich 62 selbst bei Anlegen einer Gate-Vorspannung an die Gate-Elektrode 57, während die Gate-Elektrode 57 und der Si-Körper-Bereich 62 elektrisch miteinander verbunden sind, auf im Wesentlichen dem gleichen elektrischen Potential gehalten. Die in 20 gezeigte Bandform ist daher unverändert und nur das Gesamtpotential bezüglich der Source- und Drain-Bereiche wird verändert. Daher wird in dem erfindungsgemäßen HDTMOS keine Sperrschicht erzeugt, die in einem Abschnitt der Si-Abdeckschicht 65, die bei einem herkömmlichen MOSFET in Kontakt mit dem Gate-Isolatorfilm 56 steht, erzeugt. Auf diese Weise kann die Bildung eines so genannten störenden Kanals, der in einem anderen Abschnitt als dem SiGe-Kanal-Bereich 64 gebildet werden kann, wirksam verhindert werden und es kann der gleiche Effekt wie in der ersten Ausführungsform erreicht werden.
  • 21 ist ein Graph, der die Ergebnisse einer Simulation der Abhängigkeit des Drain-Stroms Id und des Körperstroms Ib von der Gate-Vorspannung zeigt, wenn die Konzentration an Verunreinigungen pb des Körper-Bereichs so eingestellt wurde, dass die Schwellenspannung des erfindungsgemäßen HDTMOS und des herkömmlichen Si-DTMOS des Homoübergangs-Typs abgeglichen sind. Die fett gedruckte, gestrichelte Linie in 21 zeigt den Drain-Strom Id des herkömmlichen DTMOS und die dünne, gestrichelte Linie zeigt den Körper-Strom Ib des herkömmlichen DTMOS. Die fett gedruckte, durchgezogene Linie zeigt den Drain-Strom Id des erfindungsgemäßen HDTMOS und die dünne, durchgezogene Linie zeigt den Körper-Strom Ib des erfindungsgemäßen HDTMOS. Diese Simulationsergebnisse wurden unter der Annahme erhalten, dass die Gate-Länge sowohl für den Drain-Strom Id als auch für den Körper-Strom Ib 0,5 μm beträgt und die Dicke Tox des Gate-Isolatorfilms 10 nm beträgt.
  • Die Konzentration an Verunreinigungen pb in dem Si-Körper-Bereich in dem Si/SiGe-HDTMOS der vorliegenden Erfindung beträgt jedoch 1 × 1019 Atome·cm–3 und die Konzentration an Verunreinigungen pb in dem Körper-Bereich des herkömmlichen Si-DTMOS des Homoübergangs-Typs beträgt 2 × 1017 Atome·cm–3. Die Konzentration an Verunreinigungen in dem SiGe-Kanal-Bereich in dem erfindungsgemäßen HDTMOS beträgt ungefähr 1 × 1017 Atome·cm–3.
  • Wie in 21 gezeigt ist, ist, wenn die Abhängigkeit des Drain-Stroms Id zwischen dem erfindungsgemäßen HDTMOS und dem herkömmlichen DTMOS von der Gate-Vorspannung im Wesentlichen abgeglichen ist, der Wert der Gate-Vorspannung, bei dem der Körperstrom Ib ein praktisches Problem in dem HDTMOS gemäß der vorliegenden Erfindung verursacht, ungefähr 0,2 V höher sein als der des herkömmlichen DTMOS. Anders ausgedrückt wird gemäß dem erfindungsgemäßen HDTMOS durch Bilden des Kanal-Bereichs aus SiGe mit einer kleinen Bandlücke und Einstellen der Konzentration an Verunreinigungen, die Arbeitsspannung um ungefähr 0,2 V erweitert. Daher kann entweder das Verringern der Spannung durch Verkleinern der Schwellenspannung oder das Verringern des Stromverbrauchs durch Unterdrücken des Körperstroms ohne die Schwellenspannung wesentlich u verändern, ausgewählt werden.
  • Zweites Vergleichsbeispiel
  • In diesem Beispiel wird ein komplementärer HDTMOS unter Verwenden von SiGe als Material, aus dem der Kanal-Bereich besteht, beschrieben werden.
  • 22 ist eine Schnittzeichnung, die den Aufbau eines komplementären HDTMOS gemäß diesem Beispiel zeigt. Wie in 22 gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 10, einen vergrabenen Oxidfilm 11, der mit einem Verfahren, wie beispielsweise des Implantierens von Sauerstoff-Ionen in das Si-Substrat, gebildet wurde, eine Halbleiterschicht 30 für einen HDTMOS des p-Kanal-Typs (p-DTMOS), der auf dem vergrabenen Oxidfilm 11 gebildet ist, und eine Halbleiterschicht 80 für einen HDTMOS des n-Kanal-Typs (n-DTMOS), der auf dem vergrabenen Oxidfilm 11 gebildet ist, ein. Die Halbleiterschichten 30 und 80 schließen die Filme ein, die in der ersten Ausführungsform und dem ersten Beispiel beschrieben sind. Der HDTMOS schließt Gate-Isolatorfilme 16 und 56, die aus einem Siliziumoxidfilm bestehen und entsprechend auf den Halbleiterschichten 30 und 80 gebildet sind, Gate-Elektroden 17 und 57, die auf den entsprechenden Gate-Isolatorfilmen 16 und 56 gebildet sind, und Seitenwände 18 und 58 die entsprechend auf den Seitenflächen der Gate-Elektroden 17 und 57 vorhanden sind, ein. Ein Source-Bereich 20a und ein Drain-Bereich 20b, die eine hohe Konzentration an p-leitenden Verunreinigungen enthalten, sind in den Bereichen auf beiden Seiten der Gate-Elektrode 17 der Halbleiterschicht 30 vorhanden. Ein Source-Bereich 60a und ein Drain-Bereich 60b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in den Bereichen auf beiden Seiten der Gate-Elektrode 57 der Halbleiterschicht 80 vorhanden. Des Weiteren sind ein Si-Körper-Bereich 22, der eine hohe Konzentration an n-leitenden Verunreinigungen enthält, ein n–Si-Bereich 23, der eine geringe Konzentration an n-leitenden Verunreinigungen enthält, ein SiGe-Kanal-Bereich 24, der eine geringe Konzentration an n-leitenden Verunreinigungen enthält, und eine Si-Abdeckschicht 25, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 20a und dem Drain-Bereich 20b der Halbleiterschicht 30 gebildet. Ein Si-Körper-Bereich 62, der eine hohe Konzentration an p-leitenden Verunreinigungen enthält, ein p–Si-Bereich 63, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, ein SiGe-Kanal-Bereich 64, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, und eine Si-Abdeckschicht 65, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, sind in einem Bereich zwischen dem Source-Bereich 60a und dem Drain-Bereich 60b der Halbleiterschicht 80 gebildet.
  • Auf dem Substrat sind ferner Grenzflächen-Isolatorfilme 90, Kontakte (nicht gezeigt), die durch die Grenzflächen-Isolatorfilme 90 in Kontakt mit den Source- und Drain-Bereichen 20a, 20b, 60a und 60b stehen, und Source- und Drain-Elektroden 92, die mit den Kontakten verbunden sind und sich von den Grenzflächen-Isolatorfilmen 90 nach oben erstrecken, vorhanden.
  • Die Bestandteile, die Dicke, die Konzentration an Verunreinigungen und dergleichen des vergrabenen Oxidfilms 11 und die Abschnitte, aus denen die Halbleiterschicht besteht, entsprechen hierin denjenigen der ersten Ausführungsform und des ersten Beispiels.
  • In dem Herstellungsverfahren des komplementären HDTMOS gemäß diesem Beispiel schließt der obere Si-Film, der ein Teil des SOI-Substrats ist, eine n+-Si-Schicht (p-DTMOS-Bereich) und eine p+-Si-Schicht (n-DTMOS-Bereich) ein, die vor dem Kristallwachstum bereits mit Verunreinigungen in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3 mittels Ionenimplantation dotiert wurden. Sowohl die Si-Pufferschicht, als auch der SiGe-Kanal-Bereich als auch die Si-Abdeckschicht, die epitaxial mit einem UHV-CVD-Verfahren anwachsen gelassen wurden, sind undotierte Schichten, die nicht mit Verunreinigungen in dem Zustand wie gewachsen dotiert sind. In diesem Fall ist der Si-Puffer 10 nm dick. Die SiGe-Kanal-Schicht ist 15 nm dick. Die Si-Abdeckschicht ist 5 nm dick. Der Ge-Gehalt in dem SiGe-Kanal-Bereich beträgt 40%. Nach Beenden des Kristallwachstums des SiGe-Films und der Si-Abdeckschicht wird die nahe Umgebung des SiGe-Kanal-Bereichs des n-DTMOS-Bereichs mit p-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Die nahe Umgebung des SiGe-Kanal-Bereichs des p-DTMOS-Bereichs wird mit n-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Der SiGe-Film und die Si-Abdeckschicht können undotiert sein. Dann wird die oberste Si-Abdeckschicht einer thermischen Oxidation unterzogen und der erhaltene Siliziumoxidfilm wird als Gate-Isolatorfilm verwendet. Dann werden eine n+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert ist, besteht, und eine p+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert ist, besteht, auf dem Gate-Isolatorfilm gebildet. Anschließend werden n+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert sind, und p+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert sind, auf beiden Seiten jeder Gate-Elektrode gebildet. Dann werden die Source-Elektroden und die Drain-Elektroden auf den Source- und Drain-Bereichen gebildet. Die Gate-Elektrode und der Si-Körper-Bereich sind über den Kontakt miteinander verbunden und somit kann ein HDTMOS-Aufbau erhalten werden.
  • Unter Verwenden dieses Herstellungsverfahrens kann eine Hochleistungs-CMOS-Vorrichtung unter Verwenden eines HDTMOS mit einem einfachen Verfahren hergestellt werden.
  • Bei diesem Beispiel besteht der Kanal-Bereich aus SiGe, kann jedoch aus Si1-x-yGexCy mit einem C-(Kohlenstoff-)Gehalt von 0,01% bis 2% (z.B. ungefähr 0,1%) bestehen. Bei dem SiGe-Kristall neigt eine Ionenimplantation dazu, eine unerwünschte Änderung der Kristallstruktur zu verursachen. Die unerwünschte Änderung der Kristallstruktur infolge der Ionenimplantation kann durch Bilden des Kanal-Bereichs aus Si1-x-yGexCy unterbunden werden.
  • 23 ist eine Schnittzeichnung eines komplementären HDTMOS gemäß einer Variation dieses Beispiels, in dem de Kanal-Bereich aus Si1-x-yGexCy besteht. Anstelle des in 22 gezeigten SiGe-Films wird ein SiGeC-Film bereitgestellt und anstelle der SiGe-Kanal-Bereiche 24 und 64 werden die SiGeC-Kanal-Bereiche 29 und 69 bereitgestellt. Der Aufbau der anderen Abschnitte entspricht demjenigen des komplementären HDTMOS, der in 22 gezeigt ist.
  • Bei dem in 22 gezeigten Aufbau besteht der Kanal-Bereich aus SiGe. Eine Entspannung des SiGe-Kristallgitters kann daher erfolgen, um die durch die Ionenimplantation verursachte Spannung zu verringern oder die Diffusion von Verunreinigungen kann erhöht werden. In dem Fall, in dem der Kanal-Bereich aus SiGeC besteht, wird eine Entspannung des Kristallgitters jedoch unterdrückt und die Diffusion von Verunreinigungen wird unterbunden. Somit kann eine unerwünschte Änderung der Kristallstruktur infolge der Ionenimplantation unterbunden werden. Es wird vermutet, dass sich das daraus ergibt, dass die Kohlenstoffatome atomare Gitterlücken ausfüllen, welche eine Entspannung des Kristallgitters und die erhöhte Diffusion von Verunreinigungen verursachen.
  • Bei dieser Variation ist es nicht erforderlich, dass die Kohlenstoffatome in dem Kanal-Bereich enthalten sind und die gleichen Effekte können erhalten werden, wenn eine Schicht, die Kohlenstoffatome enthält, oberhalb oder unterhalb des Kanal-Bereichs bereitgestellt wird. In dem Fall, in dem eine mit hoher Konzentration dotierte Schicht in der Nähe des Kanal-Bereichs vorhanden ist, wird insbesondere bevorzugt, dass eine Schicht, die Kohlenstoffatome enthält, zwischen der mit hoher Konzentration dotierten Schicht und dem Kanal-Bereich vorhanden ist.
  • Drittes Vergleichsbeispiel
  • Als nächstes wird in einem dritten Beispiel ein HDTMOS eines n-Kanal-Typs, bei dem der Kanal-Bereich aus Si1-yCy besteht, beschrieben werden.
  • 24 ist ein Energiebanddiagramm eines Abschnitts des Si/SiGe-Heteroübergangs. Wie in 24 gezeigt ist, wird, wenn der Si/SiGe-Heteroübergang verwendet wird, ein großer Abschnitt eines Bandabstands (Heterobarriere) in der Valenzbandkante erzeugt, während in der Leitungsbandkante im Wesentlichen kein Abschnitt eines Bandabstands (Heterobarriere) erscheint. Aus diesem Grund ist bei Bildung eines HDTMOS des n-leitenden Kanal-Typs notwendig, durch Einstellen der Konzentration an Verunreinigungen wie in dem ersten Beispiel eine Vertiefung zu bilden, in der die Elektronen abgegrenzt werden. Das Verwenden einer anderen Halbleiterverbindung als SiGe macht es jedoch möglich, einen Aufbau zu bilden, in dem ein Abschnitt eines Bandabstands (Heterobarriere) auf der Seite der Leitungsbandkante erscheint.
  • 25 ist ein Energiebanddiagramm eines Abschnitts eines Si/SiC (Si1-yCy : y ≒ 0,02)-Heteroübergangs. Wie in 25 gezeigt ist wird, wenn der Si/SiC (Si1-yCy : y ≒ 0,02)-Heteroübergang verwendet wird, ein großer Abschnitt eines Bandabstands (Heterobarriere) in der Leitungsbandkante erzeugt. Dadurch kann ein zur Abgrenzung von Elektronen geeigneter n-Kanal gebildet werden.
  • 26 ist eine Schnittzeichnung eines HDTMOS mit einem n-Kanal gemäß diesem Beispiel. Wie in 26 gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 110, einen vergrabenen Oxidfilm 111, der mit einem Verfahren, wie beispielsweise des Implantierens von Sauerstoff-Ionen in das Si-Substrat, gebildet wurde, und eine Halbleiterschicht 180, die auf dem vergrabenen Oxidfilm 111 gebildet wird, ein. Die Halbleiterschicht 180 schließt einen oberen Si-Film 152, der den oberen Abschnitt des SOI-Substrats bildet, eine Si-Pufferschicht 153, die epitaxial mit einem UHV-CVD-Verfahren auf dem oberen Si-Film 152 anwachsen gelassen wird, einen SiC-(Si1-yCy : y ≒ 0,02) Film 154, der epitaxial mit einem UHV-CVD-Verfahren auf der Si- Pufferschicht 153 anwachsen gelassen wird, und einen Si-Film 155, der epitaxial mit einem UHV-CVD-Verfahren auf dem SiC-Film 154 anwachsen gelassen wird, ein. Des Weiteren schließt der HDTMOS einen Gate-Isolatorfilm 156, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 155 gebildet wurde, und eine Gate-Elektrode 157, die auf dem Gate-Isolatorfilm 156 gebildet wurde, ein. Ein Source-Bereich 160a, und ein Drain-Bereich 160b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 157 der Halbleiterschicht 180, d.h. dem oberen Si-Film 152, der Si-Pufferschicht 153, dem SiC-Film 154 und dem Si-Film 155 vorhanden. Ferner wird ein Si-Körper-Bereich 162, der eine hohe Konzentration an p-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 160a und dem Drain-Bereich 160b des oberen Si-Films 152 gebildet. Ein p–-Si-Bereich 163, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 162 der Si-Pufferschicht 153 gebildet. Ein SiC-Kanal-Bereich 164, der eine relativ geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 160a und dem Drain-Bereich 160b des SiC-Films 154 gebildet. Eine Si-Abdeckschicht 165, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 156 des Si-Films 155 gebildet. Des Weiteren ist ein Kontakt als Leiterelement, das die Gate-Elektrode 157 und den Si-Körper-Bereich 162 elektrisch miteinander verbindet, vorhanden. Seitenwände 167, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektroden 157 vorhanden.
  • In diesem Beispiel ist der vergrabene Oxidfilm 111 ungefähr 100 nm dick. Der obere Si-Film 152 ist ungefähr 100 nm dick. Die Si-Pufferschicht 153 ist ungefähr 10 nm dick. Der SiC-Film 154 ist ungefähr 15 nm dick. Der Si-Film 155 ist ungefähr 5 nm dick. Der Si-Körper-Bereich 162 enthält p-leitende Verunreinigungen (z.B. Bor) in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3, wobei vor dem epitaxialen Wachstum der der Si-Pufferschicht 153 Ionenimplantation durchgeführt wird. Der p–-Si-Bereich 163 enthält eine geringe Konzentration an p-leitenden Verunreinigungen (z.B. Bor). Der C-Gehalt des SiC-Kanal-Bereichs 164 beträgt ungefähr 2% und der SiC-Kanal-Bereich 164 enthält eine geringe Konzentration an p-leitenden Verunreinigungen (z.B. Bor). Die Si-Abdeckschicht 165 enthält eine geringe Konzentration an p-leitenden Verunreinigungen (z.B. Bor). Der Gate-Isolatorfilm 156 wird durch thermisches Oxidieren des Si-Films 155 gebildet. Die Gate-Elektrode 157 wird mit n-leitenden Verunreinigungen (z.B. Arsen oder Phosphor) in einer Konzentration von ungefähr 1 × 1020 Atomen·cm–3 dotiert.
  • Gemäß diesem Beispiel kann durch Bilden des Kanal-Bereichs aus Si1-yCy (y ≒ 0,02 in diesem Beispiel) mit einer kleineren Bandlücke und einer größeren Elektronenaffinität als denjenigen von Si eine Heterostruktur, die für eine Abgrenzung von Elektronen von Vorteil ist, wie in 25 gezeigt ist, erhalten werden. Auf diese Weise kann ein HDTMOS eines n-Kanal-Typs mit einem Si/SiC-Heteroübergangs erhalten werden und zusätzlich kann die Schwellenspannung gleich derjenigen eines Si-DTMOS des Homoübergangs-Typs sein, selbst wenn die Konzentration an Verunreinigungen des Körper-Bereichs erhöht wird. Des Weiteren kann gemäß der Si/SiC-HDTMOS-Erfindung, wie in der ersten Ausführungsform und dem ersten Beispiel, der Körperstrom Ib (Gate-Strom) auf kleine Werte gedrückt werden, und der Bereich der Arbeitsspannung wird erweitert.
  • Solange der C-Gehalt nicht mehr als 5% beträgt, ist die Gitterkonstante von Si1-yCy, die den Kanal-Bereich bildet, zudem kleiner als diejenige des Siliziums und, wenn die Si1-yCy-Schicht epitaxial auf der Si-Schicht anwachsen gelassen wird, befindet sich die Si1-yCY-Schicht unter Zugspannung. Die Zugspannung passt das Band an, so dass die Mobilitäten der Elektronen und Löcher verbessert werden. Somit kann ein Betrieb des Transistors bei höheren Geschwindigkeiten erreicht werden.
  • In dem ersten Beispiel wurde ein HDTMOS eines n-Kanal-Typs beschrieben, in dem eine Vertiefung, die erlaubt, dass Elektronen, die in der Leitungsbandkante in dem Abschnitt des Si/SiGe-Übergangs abgegrenzt werden, durch Einstellen der Konzentration an Verunreinigungen gebildet wird. In ähnlicher Weise kann eine Vertiefung in der Valenzbandkante in dem Abschnitt des Si/SiC-Obergangs durch Einstellen der Konzentration an Verunreinigungen gebildet werden. Unter Verwenden dieses Abschnitts des Si/SiC-Heteroübergangs ist es möglich, einen HDTMOS eines p-Kanal-Typs zu bilden, in dem die Löcher in die Vertiefung in der Valenzbandkante wandern.
  • Viertes Vergleichsbeispiel
  • Als nächste wird in einem vierten Beispiel ein komplementärer HDTMOS, in dem der Kanal-Bereich aus SiGeC (Si1-x-yGexCy) besteht, beschrieben werden.
  • 27 ist ein Energiebanddiagramm, das den Bandaufbau eines Abschnitts des Si/SiGeC-Heteroübergangs zeigt. In dem Abschnitt des Si/SiGe-Heteroübergangs, erscheint ein Abschnitt des Bandabstands (Heterobarriere) in der Valenzbandkante, wie in 24 gezeigt ist, das für die Abgrenzung von Löchern von Vorteil ist. In dem Abschnitt des Si/SiC-Heteroübergangs, erscheint, wie in 25 gezeigt ist, ein Abschnitt des Bandabstands (Heterobarriere) in der Leitungsbandkante, das für die Abgrenzung von Elektronen von Vorteil ist. Zum anderen werden in dem Abschnitt des Si/SiGeC-(Si1-x-yGexCy) Heteroübergangs Bandabstände (Heterobarrieren) auf sowohl der Leitungsbandkante als auch der Valenzbandkante gebildet, indem x und y für die Ge- und C-Gehalte eingestellt werden. Genauer gesagt können bei einer einzigen SiGeC-(Si1-x-yGexCy) Schicht ein n-Kanal, in dem Elektronen in der SiGeC-Schicht abgegrenzt sind und in der SiGeC-Schicht wandern, und ein p-Kanal, in dem Löcher in der SiGeC-Schicht abgegrenzt und in der SiGeC-Schicht wandern, gebildet werden.
  • 28 ist eine Schnittzeichnung des HDTMOS gemäß diesem Beispiel. Wie in 28 gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 210, einen vergrabenen Oxidfilm 211, der mit einem Verfahren, wie beispielsweise des Implantieren von Sauerstoff-Ionen in das Si-Substrat, gebildet wurde, eine Halbleiterschicht 230 für einen HDTMOS des p-Kanal-Typs (p-HDTMOS), der auf dem vergrabenen Oxidfilm 211 gebildet wurde, und eine Halbleiterschicht 280 für einen HDTMOS des n-Kanal-Typs (n-DTMOS), der auf dem vergrabenen Oxidfilm 211 gebildet wurde, ein. Die Halbleiterschichten 230 und 280 bestehen aus identischen Filmen, die zum gleichen Zeitpunkt gebildet wurden.
  • Die Halbleiterschichten 230 und 280 schließen obere Si-Filme 212, die den oberen Abschnitt des SOI-Substrats bilden, Si-Pufferschichten 213, die epitaxial mit einem UHV-CVD-Verfahren auf den oberen Si-Filmen 212 anwachsen gelassen wurden, SiGeC-(Si1-x-yGexCy : x ≒ 0,1, y ≒ 0,04) Filme 214, die epitaxial mit einem UHV-CVD-Verfahren auf den Si-Pufferschichten 213 wachsen gelassen wurden, und Si-Filme 215, die epitaxial mit einem UHV-CVD-Verfahren auf den SiGeC-Filmen 214 wachsen gelassen wurden, ein. Der vergrabene Oxidfilm 211 ist ungefähr 100 nm dick. Der obere Si-Film 212 ist ungefähr 100 nm dick. Die Si-Pufferschicht 213 ist ungefähr 10 nm dick. Der SiGeC-Film ist ungefähr 15 nm dick. Der Si-Film 215 ist ungefähr 5 nm dick.
  • Des Weiteren schließt der p-DTMOS einen Gate-Isolatorfilm 216, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 215 gebildet ist, und eine Gate-Elektrode 217, die auf dem Gate-Isolatorfilm 216 gebildet ist, ein. Ein Source-Bereich 220a und ein Drain-Bereich 220b, die eine hohe Konzentration an p-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 217 der Halbleiterschicht 230 vorhanden. Ferner wird ein Si-Körper-Bereich 222, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an n-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 220a und dem Drain-Bereich 220b des oberen Si-Films 212 gebildet. Ein n–-Si-Bereich 223, der eine geringe Konzentration an n-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 222 der Si-Pufferschicht 213 gebildet. Ein SiGeC-Kanal-Bereich 224, der eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an n-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 220a und dem Drain-Bereich 220b des SiGeC-Films 214 gebildet. Eine Si-Abdeckschicht 225, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 216 des Si-Films 215 gebildet. Ferner ist ein Kontakt als Leiterelement, das die Gate-Elektrode 217 und den Si-Körper-Bereich 222 elektrisch miteinander verbindet, vorhanden. Seitenwände 227, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 217 vorhanden.
  • Der n-DTMOS schließt einen Gate-Isolatorfilm 256, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 215 gebildet ist, und eine Gate-Elektrode 257, die auf dem Gate-Isolatorfilm 256 gebildet ist, ein. Ein Source-Bereich 260a und ein Drain-Bereich 260b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 257 der Halbleiterschicht 280 vorhanden. Des Weiteren wird ein Si-Körper-Bereich 262, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an p-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 260a und dem Drain-Bereich 260b des oberen Si-Films 212 gebildet. Ein p–-Si-Bereich 226, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 262 der Si-Pufferschicht 213 gebildet. Ein SiGeC-Kanal-Bereich 264, der eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an p-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 260a und dem Drain-Bereich 260b des SiGeC-Films 214 gebildet. Eine Si-Abdeckschicht 265, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 256 des Si-Films 215 gebildet. Ferner ist ein Kontakt (nicht gezeigt) als Leiterelement, das die Gate-Elektrode 257 und den Si-Körper-Bereich 262 elektrisch miteinander verbindet, vorhanden. Seitenwände 267, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 257 vorhanden.
  • Auf dem Substrat sind ferner Grenzflächen-Isolatorfilme 290, Kontakte 291, die durch die Grenzflächen-Isolatorfilme 290 in Kontakt mit den Source- und Drain-Bereichen 220a, 220b, 260a und 260b stehen, und Source- und Drain-Elektroden 292, die mit den Kontakten 291 verbunden sind und sich von den Grenzflächen-Isolatorfilmen 290 nach oben erstrecken, vorhanden.
  • In dem Herstellungsverfahren des komplementären HDTMOS gemäß diesem Beispiel schließt der obere Si-Film, der ein Teil des SOI-Substrats ist, eine n+-Si-Schicht (p-DTMOS-Bereich) und eine p+-Si-Schicht (n-DTMOS-Bereich) ein, die vor dem Kristallwachstum bereits mit Verunreinigungen in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3 mittels Ionenimplantation dotiert wurden. Sowohl die Si-Pufferschicht, als auch der SiGeC-Film als auch die Si-Abdeckschicht, die epitaxial mit einem UHV-CVD-Verfahren anwachsen gelassen wurden, sind undotierte Schichten, die nicht mit Verunreinigungen in dem Zustand wie gewachsen dotiert sind. Nach Beenden des Kristallwachstums des SiGeC-Films und der Si-Abdeckschicht wird die nahe Umgebung des SiGeC-Kanal-Bereichs des n-DTMOS-Bereichs mit p-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Die nahe Umgebung des SiGeC-Kanal-Bereichs des p-DTMOS-Bereichs wird mit n-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Dann wird der oberste Si-Film einer thermischen Oxidation unterzogen und der erhaltene Siliziumoxidfilm wird als Gate-Isolatorfilm verwendet. Dann werden eine n+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert ist, besteht, und eine p+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert ist, besteht, auf dem Gate-Isolatorfilm gebildet. Anschließend werden n+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert sind, und p+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert sind, auf beiden Seiten jeder Gate-Elektrode gebildet. Dann werden die Source-Elektroden und die Drain-Elektroden auf den Source- und Drain-Bereichen gebildet. Die Gate-Elektrode und der Si-Körper-Bereich sind über den Kontakt miteinander verbunden und somit kann ein HDTMOS-Aufbau erhalten werden.
  • Gemäß diesem Beispiel ist es durch Bilden des Kanal-Bereichs aus SiGeC (Si1-x-yGexCy) möglich, einen n-Kanal, in dem die Elektronen in der SiGeC-Schicht abgegrenzt sind und in der SiGeC-Schicht wandern, und einen p-Kanal, in dem die Löcher in der SiGeC-Schicht abgegrenzt sind in der SiGeC-Schicht wandern, mit der einzigen SiGeC-(Si1-x-yGexCy) Schicht zu bilden. Dadurch kann ein komplementärer HDTMOS mit einem Si/SiGeC-Heteroübergang realisiert werden. In diesem Fall werden, wie in der ersten Ausführungsform beschrieben ist, in dem Aufbau des HDTMOS, kaum störende Kanäle, die in einem MOSFET unter Verwenden des herkömmlichen Heteroübergangs leicht erzeugt werden, gebildet. In dem HDTMOS mit dem aus SiGeC bestehenden Kanal-Bereich werden somit selbst dann, wenn der Wert des Bandabstands (Höhe der Heterobarriere) klein ist, keine Probleme, wie beispielsweise eine Verringerung der Geschwindigkeit der Arbeitsfunktionen des Transistors infolge störender Kanäle, verursacht und daher kann ein Hochgeschwindigkeitstransistor mit einem großen Steuerstrom, der den Aufbau eines Heteroübergangs verwendet, erhalten werden.
  • Unter Verwenden dieses Herstellungsverfahrens kann ein komplementärer Hochleistungs-HDTMOS mit einem einfachen Verfahren hergestellt werden.
  • In diesem Beispiel wurde der komplementäre HDTMOS beschrieben. Dieser kann jedoch auch in einer Halbleiter-Vorrichtung, die nur einen HDTMOS mit einem n-Kanal oder einen HDTMOS mit einem p-Kanal umfasst, die einen Abschnitt des Si/SiGeC-Heteroübergangs aufweisen, verwendet werden.
  • Fünftes Vergleichsbeispiel
  • Als nächstes wird in einem fünften Beispiel ein komplementärer HDTMOS mit einem Si/SiGe/SiC-Heteroübergang beschrieben werden. In diesem Beispiel besteht der Kanal-Bereich für einen p-Kanal aus einem Abschnitt eines Si/SiGe-Heteroübergangs und der Kanal-Bereich für einen n-Kanal besteht aus einem Abschnitt eines SiGe/SiC-Heteroübergangs.
  • 29 ist ein Energiebanddiagramm, das den Bandaufbau eines Abschnitts des Si/SiGe/SiC-Heteroübergangs zeigt. Wie in 29 gezeigt ist, wird in dem Abschnitt des Si/SiGe-Heteroübergangs, ein großer Abschnitt des Bandabstands (Heterobarriere) in der Valenzbandkante gebildet und daher kann eine SiGe-Schicht als Kanal-Bereich für einen p-Kanal verwendet werden. Zum anderen wird in dem Abschnitt des SiGe/SiC-Heteroübergangs, ein großer Abschnitt des Bandabstands (Heterobarriere) in der Leitungsbandkante gebildet und daher kann eine SiC-Schicht als Kanal-Bereich für einen n-Kanal verwendet werden. Daher können, wenn der Aufbau eines Heteroübergangs, der den höchsten Wert für einen Bandabstand (Höhe der Heterobarriere) bei sowohl Elektronen als auch Löchern zulässt, verwendet wird, die Eigenschaften des Heteroübergangs sowohl für den n-Kanal als auch für den p-Kanal in vollem Umfang gezeigt werden.
  • 30 ist eine Schnittzeichnung des komplementären HDTMOS gemäß diesem Beispiel. Wie in 30 gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 310, einen vergrabenen Oxidfilm 311, der mit einem Verfahren, wie beispielsweise des Implantierens von Sauerstoff-Ionen in das Si-Substrat, gebildet wurde, eine Halbleiterschicht 330 für einen HDTMOS des p-Kanal-Typs (p-HDTMOS), der auf dem vergrabenen Oxidfilm 311 gebildet wurde, und eine Halbleiterschicht 380 für einen HDTMOS des n-Kanal-Typs (n-DTMOS), der auf dem vergrabenen Oxidfilm 311 gebildet wurde, ein. Die Halbleiterschichten 330 und 380 bestehen aus identischen Filmen, die zum gleichen Zeitpunkt gebildet wurden.
  • Die Halbleiterschichten 330 und 380 schließen obere Si-Filme 312, die den oberen Abschnitt des SOI-Substrats bilden, Si-Pufferschichten 313, die epitaxial mit einem UHV-CVD-Verfahren auf den oberen Si-Filmen 312 anwachsen gelassen wurden, SiC-(Si1-x-yCy: y ≒ 0,015) Filme 314a, die epitaxial mit einem UHV-CVD-Verfahren auf den Si-Pufferschichten 313 wachsen gelassen wurden, SiGe-Filme 314b, die epitaxial mit einem UHV-CVD-Verfahren auf den SiC-Filmen 314a wachsen gelassen wurden und Si-Filme 315, die epitaxial mit einem UHV-CVD-Verfahren auf den SiGe-Filmen 314b wachsen gelassen wurden, ein. Der vergrabene Oxidfilm 311 ist ungefähr 100 nm dick. Der obere Si-Film 312 ist ungefähr 100 nm dick. Die Si-Pufferschicht 313 ist ungefähr 10 nm dick. Der SiC-Film 314a ist ungefähr 15 nm dick und der SiGe-Film 314b ist ungefähr 15 nm dick. Der Si-Film 315 ist ungefähr 5 nm dick.
  • Des Weiteren schließt der p-DTMOS einen Gate-Isolatorfilm 316, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 315 gebildet ist, und eine Gate-Elektrode 317, die auf dem Gate-Isolatorfilm 316 gebildet ist, ein. Ein Source-Bereich 320a und ein Drain-Bereich 320b, die eine hohe Konzentration an p-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 317 der Halbleiterschicht 330 vorhanden. Ferner wird ein Si-Körper-Bereich 322, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an n-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 320a und dem Drain-Bereich 320b des oberen Si-Films 312 gebildet. Ein n–-Si-Bereich 323, der eine geringe Konzentration an n-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 322 der Si-Pufferschicht 313 gebildet. Ein SiC-Kanal-Bereich 324a und ein SiGe-Kanal-Bereich 324b, die eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an n-leitenden Verunreinigungen enthalten, werden in einem Bereich zwischen dem Source-Bereich 320a und dem Drain-Bereich 320b des SiGe-Films 314a und des SiC-Films 314b gebildet. Eine Si-Abdeckschicht 325, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 316 des Si-Films 315 gebildet. Ferner ist ein Kontakt (nicht gezeigt) als Leiterelement, das die Gate-Elektrode 317 und den Si-Körper-Bereich 322 elektrisch miteinander verbindet, vorhanden. Seitenwände 327, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 317 vorhanden.
  • Der n-DTMOS schließt einen Gate-Isolatorfilm 356, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 315 gebildet ist, und eine Gate-Elektrode 357, die auf dem Gate-Isolatorfilm 356 gebildet ist, ein. Ein Source-Bereich 360a und ein Drain-Bereich 360b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 357 der Halbleiterschicht 380 vorhanden. Des Weiteren wird ein Si-Körper-Bereich 362, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an p-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 360a und dem Drain-Bereich 360b des oberen Si-Films 312 gebildet. Ein p–-Si-Bereich 326, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 362 der Si-Pufferschicht 313 gebildet. Ein SiC-Kanal-Bereich 324a und ein SiGe-Kanal-Bereich 324b, die eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an p-leitenden Verunreinigungen enthält, werden in einem Bereich zwischen dem Source-Bereich 360a und dem Drain-Bereich 360b des SiGe-Films 314a und des SiC-Films 314b gebildet. Eine Si-Abdeckschicht 365, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 356 des Si-Films 315 gebildet. Ferner ist ein Kontakt (nicht gezeigt) als Leiterelement, das die Gate-Elektrode 357 und den Si-Körper-Bereich 362 elektrisch miteinander verbindet, vorhanden. Seitenwände 367, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 357 vorhanden.
  • Auf dem Substrat sind ferner Grenzflächen-Isolatorfilme 390, Kontakte 391, die durch die Grenzflächen-Isolatorfilme 390 in Kontakt mit den Source- und Drain-Bereichen 320a, 320b, 360a und 360b stehen, und Source- und Drain-Elektroden 392, die mit den Kontakten 391 verbunden sind und sich von den Grenzflächen-Isolatorfilmen 390 nach oben erstrecken, vorhanden.
  • In dem Herstellungsverfahren des komplementären HDTMOS gemäß diesem Beispiel schließt der obere Si-Film, der ein Teil des SOI-Substrats ist, eine n+-Si-Schicht (p-DTMOS-Bereich) und eine p+-Si-Schicht (n-DTMOS-Bereich) ein, die vor dem Kristallwachstum bereits mit Verunreinigungen in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3 mittels Ionenimplantation dotiert wurden. Sowohl die Si-Pufferschicht, als auch der SiC-Film als auch der SiGe-Film als auch die Si-Abdeckschicht, die epitaxial mit einem UHV-CVD-Verfahren anwachsen gelassen wurden, sind undotierte Schichten, die nicht mit Verunreinigungen in dem Zustand wie gewachsen dotiert sind. Nach Beenden des Kristallwachstums des SiC-Films, des SiGe-Films und der Si-Abdeckschicht wird die nahe Umgebung des Kanal-Bereichs des n-DTMOS-Bereichs mit p-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Die nahe Umgebung des Kanal-Bereichs des p-DTMOS-Bereichs wird mit n-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Dann wird die oberste Si-Abdeckschicht einer thermischen Oxidation unterzogen und der erhaltene Siliziumoxidfilm wird als Gate-Isolatorfilm verwendet. Dann werden eine n+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert ist, besteht, und eine p+-leitende Gate-Elektrode, die aus Polysilizium, das mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert ist, besteht, auf dem Gate-Isolatorfilm gebildet. Anschließend werden n+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert sind, und p+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert sind, auf beiden Seiten jeder Gate-Elektrode gebildet. Dann werden die Source-Elektroden und die Drain-Elektroden auf den Source- und Drain-Bereichen gebildet. Die Gate-Elektrode und der Si-Körper-Bereich sind über den Kontakt miteinander verbunden und somit kann ein DTMOS-Aufbau erhalten werden.
  • Gemäß diesem Beispiel kann, durch Bilden des Kanal-Bereichs aus einem Abschnitt eines Si/SiGe/SiC-Heteroübergangs, die SiGe-Schicht nahe dem Abschnitt des Si/SiGe-Heteroübergangs, in dem ein großer Bandabstand (Heterobarriere) an der Valenzbandkante gebildet ist, als Kanal-Bereich für den p-Kanal verwendet werden und die SiC-Schicht nahe dem Abschnitt des SiGe/SiC-Heteroübergangs, wo ein großer Bandabstand (Heterobarriere) in der Leitungsbandkante gebildet ist, kann als Kanal-Bereich für den n-Kanal verwendet werden. Somit können, durch Verwenden des Aufbaus eines Heteroübergangs, die die höchsten Werte für den Bandabstand (Höhe der Heterobarriere) bei sowohl Elektronen als auch Löchern zulässt, die Eigenschaften des Heteroübergangs sowohl für einen n-Kanal als auch für einen p-Kanal in vollem Umfang gezeigt werden. In diesem Fall werden, wie in der ersten Ausführungsform beschrieben ist, in dem Aufbau des HDTMOS, kaum störende Kanäle, die in einem MOSFET unter Verwenden des herkömmlichen Heteroübergangs leicht erzeugt werden, gebildet. In dem HDTMOS mit dem aus SiGe und SiC bestehenden Kanal-Bereich werden somit selbst dann, wenn der Wert des Bandabstands (Höhe der Heterobarriere) klein ist, keine Probleme, wie beispielsweise eine Verringerung der Geschwindigkeit der Arbeitsfunktionen des Transistors infolge störender Kanäle, verursacht und daher kann ein Hochgeschwindigkeitstransistor mit einem großen Steuerstrom, der den Aufbau eines Heteroübergangs verwendet, erhalten werden.
  • Unter Verwenden des Herstellungsverfahrens, wie es oben beschrieben ist, kann ein komplementärer Hochleistungs-DTMOS mit einem einfachen Verfahren hergestellt werden.
  • 31 ist ein Energiebanddiagramm, das den Bandaufbau eines komplementären HDTMOS gemäß einer Variation dieses Beispiels mit einem Abschnitt eines Si/SiGe-Übergang und einem Abschnitt eines Si/SiC-Übergangs zeigt. In diesem Fall ist ein Si-Film zwischen dem SiC-Film 314a und de SiGe-Film 314b in dem in 30 gezeigten Aufbau vorhanden. Ein solcher Aufbau erlaubt, dass die Vorteile dieses Beispiels gut gezeigt werden können.
  • Sechstes Vergleichsbeispiel
  • Als nächstes wird in einem sechsten Beispiel eine komplementäre Hetero-CMOS-Vorrichtung unter Verwenden einer Heterobarriere aus einem Abschnitt eines Si/SiGe- Übergang für einen p-Kanal und eines Bandabstands durch Einstellung der Konzentration an Verunreinigungen des Abschnitts des Si/SiGe-Übergangs für einen n-Kanal beschrieben werden. In diesem Beispiel wird angenommen, dass die Gate-Elektrode und der Körper-Bereich nicht miteinander verbunden sind und dass dieses Beispiel den Aufbau eines gewöhnlichen MISFET aufweist.
  • 32 ist eine Schnittzeichnung der CMOS-Vorrichtung aus diesem Beispiel. Wie in 32 gezeigt ist, schließt der CMOS aus diesem Beispiel ein p-leitendes Si-Substrat 410, eine Halbleiterschicht 430 für einen MOSFET eines p-Kanal-Typs (p-MOSFET) und eine Halbleiterschicht 480 für einen MOSFET eines n-Kanal-Typs (n-MOSFET), die auf dem Si-Substrat 410 gebildet sind, ein. Die Halbleiterschichten 430 und 480 bestehen aus identischen Filmen, die zum gleichen Zeitpunkt gebildet wurden.
  • Die Halbleiterschichten 430 und 480 schließen eine obere Si-Schicht 412 in einem oberen Abschnitt des Si-Substrats 410, Si-Pufferschichten 413, die epitaxial mit einem UHV-CVD-Verfahren auf der oberen Si-Schicht 412 anwachsen gelassen wurden, SiGe-Filme 414, die epitaxial mit einem UHV-CVD-Verfahren auf den Si-Pufferschichten 413 anwachsen gelassen wurden, und Si-Filme 415, die epitaxial mit einem UHV-CVD-Verfahren auf den SiGe-Filmen 414 anwachsen gelassen wurden, ein. Die obere Si-Schicht 412 ist ungefähr 50 nm dick. Die Si-Pufferschicht 413 ist ungefähr 10 nm dick. Der SiGe-Film 414 ist ungefähr 15 nm dick. Der Si-Film 415 ist ungefähr 5 nm dick.
  • Des Weiteren schließt der p-MOSFET einen Gate-Isolatorfilm 416, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 415 gebildet wurde, und eine Gate-Elektrode 417, die auf dem Gate-Isolatorfilm 416 gebildet wurde, ein. Ein Source-Bereich 420a und ein Drain-Bereich 420b, die eine hohe Konzentration an p-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 417 der Halbleiterschicht 430 vorhanden. Ferner wird ein Si-Körper-Bereich 422, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an n-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 420a und dem Drain-Bereich 420b des oberen Si-Films 412 gebildet. Ein n–-Si-Bereich 423, der eine geringe Konzentration an n-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 422 der Si-Pufferschicht 413 gebildet. Ein SiGe-Kanal-Bereich 424, der eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an n-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 420a und dem Drain-Bereich 420b des SiGe-Films 414 gebildet. Eine Si- Abdeckschicht 425, die eine geringe Konzentration an n-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 416 des Si-Films 415 gebildet. Ferner sind Seitenwände 427, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 417 vorhanden.
  • Die n-MOS-Vorrichtung schließt einen Gate-Isolatorfilm 456, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 415 gebildet ist, und eine Gate-Elektrode 457, die auf den Gate-Isolatorfilmen 456 gebildet ist, ein. Ein Source-Bereich 460a und ein Drain-Bereich 460b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 457 der Halbleiterschicht 480 vorhanden. Des Weiteren wird ein Si-Körper-Bereich 462, der eine hohe Konzentration (ungefähr 1 × 1019 Atome·cm–3) an p-leitenden Verunreinigungen enthält, in einem Bereich zwischen dem Source-Bereich 460a und dem Drain-Bereich 460b des oberen Si-Films 412 gebildet. Ein p–-Si-Bereich 426, der eine geringe Konzentration an p-leitenden Verunreinigungen enthält, ist in einem Bereich unmittelbar oberhalb des Si-Körper-Bereichs 462 der Si-Pufferschicht 413 gebildet. Ein SiGe-Kanal-Bereich 464, der eine relativ geringe Konzentration (ungefähr 1 × 1017 Atome·cm–3) an p-leitenden Verunreinigungen enthält, wird in einem Bereich zwischen dem Source-Bereich 460a und dem Drain-Bereich 460b des SiGe-Films 414 gebildet. Eine Si-Abdeckschicht 465, die eine geringe Konzentration an p-leitenden Verunreinigungen enthält, wird in einem Bereich unmittelbar unterhalb des Gate-Isolatorfilms 456 des Si-Films 415 gebildet. Seitenwände 467, die aus Siliziumoxidfilmen bestehen, sind auf den Seitenflächen der Gate-Elektrode 457 vorhanden.
  • Auf dem Substrat sind ferner Isolatorfilme 490 an den Grenzflächen, Kontakte 491, die durch die Isolatorfilme 490 an den Grenzflächen in Kontakt mit den Source- und Drain-Bereichen 420a, 420b, 460a und 460b stehen, und Source- und Drain-Elektroden 492, die mit den Kontakten 491 verbunden sind und sich von den Isolatorfilmen 490 an den Grenzflächen nach oben erstrecken, vorhanden. Ferner ist eine Abtrennung der Gräben 493 zum Auftrennen der Halbleiterschichten 430 und 480 voneinander vorhanden.
  • Die 33A und 33B sind Energiebanddiagramme, die dementsprechend den Aufbau der Bänder eines Abschnitts des Si/SiGe-Heteroübergangs für den p-Kanal und einen Abschnitt des Si/SiGe-Heteroübergangs für den n-Kanal zeigen. Wie in 33A gezeigt ist, erscheint in dem Abschnitt des Si/SiGe-Heteroübergangs für den p-Kanal allgemein ein Bandabstand (Heterobarriere) hauptsächlich in der Valenzbandkante, der für eine Abgrenzung von Löchern von Vorteil ist. Wie in 33B gezeigt ist, wird in dem Abschnitt des Si/SiGe-Heteroübergangs, in dem ein Bandabstand hauptsächlich in der Valenzbandkante als Vertiefung gebildet ist, zum anderen eine Vertiefung für Potentiale durch den Sprung des Bandes in der Leitungsbandkante erzeugt. Daher ist es möglich, Elektronen in dem SiGe-Kanal-Bereich 464 abzugrenzen. Durch Verwenden des Si/SiGe-Übergangs kann daher ein n-Kanal, in dem Elektronen in der SiGe-Schicht abgegrenzt sind und in der SiGe-Schicht wandern, und ein p-Kanal, in dem Löcher in der SiGe-Schicht abgegrenzt sind und in der SiGe-Schicht wandern, gebildet werden.
  • In dem Herstellungsverfahren des komplementären MOS gemäß diesem Beispiel schließt der obere Si-Film, der ein Teil des Si-Substrats ist, eine n+-Si-Schicht (p-MOSFET-Bereich) und eine p+-Si-Schicht (n-MOSFET-Bereich) ein, die vor dem Kristallwachstum bereits mit Verunreinigungen in einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3 mittels Ionenimplantation dotiert wurden. Die Abtrennung der Gräben 493 zum Auftrennen des p-MOSFET-Bereichs und des n-MOSFET-Bereichs ragt aus der Oberfläche des Substrats heraus. Sowohl die Si-Pufferschicht als auch der SiGe-Film als auch die Si-Abdeckschicht, die danach epitaxial mit einem UHV-CVD-Verfahren anwachsen gelassen wurden, sind undotierte Schichten, die nicht mit Verunreinigungen in dem Zustand wie gewachsen dotiert sind. Nach Beenden des Kristallwachstums des SiGe-Films und der Si-Abdeckschicht wird die nahe Umgebung des SiGe-Kanal-Bereichs des n-MOSFET-Bereichs mit p-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Die nahe Umgebung des SiGe-Kanal-Bereichs des p-MOSFET-Bereichs wird mit n-leitenden Verunreinigungen in einer Konzentration von ungefähr 1 × 1017 Atomen·cm–3 mittels Ionenimplantation dotiert. Anschließend wird die oberste Si-Abdeckschicht einer thermischen Oxidation unterworfen und der erhaltene Siliziumoxidfilm wird als Gate-Isolatorfilm verwendet und eine Gate-Elektrode, die aus Polysilizium besteht, das eine hohe Konzentration an Verunreinigungen enthält, wird auf dem Gate-Isolatorfilm gebildet. Danach werden p+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an p-leitenden Verunreinigungen dotiert sind, und n+-leitende Source- und Drain-Bereiche, die mit einer hohen Konzentration an n-leitenden Verunreinigungen dotiert sind, auf beiden Seiten jeder Gate-Elektrode gebildet. Dann werden die Source-Elektroden und die Drain-Elektroden auf den Source- und Drain-Bereichen gebildet. Des Weiteren werden ein Grenzflächenisolator, ein Kontakt und Source- und Drain-Elektroden gebildet.
  • Gemäß der CMOS-Vorrichtung mit dem Abschnitt dies Si/SiGe-Übergangs gemäß diesem Beispiel wird, wenn eine Konzentration von p-leitenden Verunreinigungen in den Abschnitt eines Si/SiGe-Übergangs eingeführt wird, eine Vertiefung, die zum Abgrenzen von Elektronen in der Leiterbandkante von Vorteil ist, gebildet. Aufgrund dieser Tatsache wird der Si/SiGe-Übergangs verwendet, so dass ein n-MOSFET, der einen Hochgeschwindigkeitsbetrieb ermöglicht und einen hohen Steuerstrom aufweist, erhalten werden kann. Daneben kann durch Bereitstellen dieses n-MOSFET auf dem Si-Substrat das bei in herkömmlicher Weise bekannten p-MOSFET mit einem Abschnitt eines Si/SiGe-Übergangs üblich ist, eine CMOS-Vorrichtung, die einen n-MOSFET und einen p-MOSFET einschließt, die einen Hochgeschwindigkeitsbetrieb zulassen und einen hohen Steuerstrom aufweisen, erhalten werden.
  • Der SiGe-Kanal-Bereich kann durch SiGe, das 0,01% bis 2% (z.B. ungefähr 0,1%) Kohlenstoff enthält, nämlich eine SiGeC-Schicht, ausgetauscht sein.
  • Versuchsdaten
  • Als nächstes werden Daten aus einer gegenwärtigen Messung der vorliegenden Erfindung beschrieben werden.
  • 34A ist ein Graph, der die Daten der Abhängigkeit des Drain-Stroms Id von der Gate-Vorspannung Vg zeigt, der mit verschiedenen Ge-Gehalten des SiGe-Kanal-Bereichs von 0%, 10%, 20% und 30% gemessen wurde. Wie in 34A gezeigt ist, wird, wenn der Ge-Gehalt erhöht wird, die Schwellenspannung, bezogen auf die gleiche Gate-Vorspannung, im Vergleich zu dem herkömmlichen Si-DTMOS des Homoübergangs-Typs gesenkt (siehe den Graphen auf der ganz linken Seite in der 34A).
  • 34B ist ein Graph, der die Abhängigkeit der Transkonduktanz des erfindungsgemäßen HDTMOS und des herkömmlichen MOS von der Gate-Übersteuerung zeigt, wobei der Ge-Gehalt als Parameter verwendet wurde. Wie in 34B gezeigt ist, verbessert der HDTMOS der vorliegenden Erfindung in erheblichem Maße die Transkonduktanz gm im Vergleich zu dem herkömmlichen MOS.
  • 35A ist ein Graph, der die Abhängigkeit des Drain-Stroms Id von der Gate-Vorspannung Vg zeigt, der mit verschiedenen Konzentrationen an n-leitenden Verunreinigungen ND für den Si-Körper-Bereich von 2 × 1017 cm–3, 5 × 1017 cm–3 und 1 × 1018 cm–3 gemessen wurde. Wie in 35A gezeigt ist, wird, wenn die Konzentration an Verunreinigungen in dem Si-Körper-Bereich erhöht wird, der Drain-Strom Id, bezogen auf die gleiche Gate-Vorspannung, vermindert. Dies ergibt sich vermutlich aufgrund einer Zunahme der Schwellenspannung.
  • 35B ist ein Graph, der die Daten der Abhängigkeit der Transkonduktanz des erfindungsgemäßen HDTMOS und des herkömmlichen MOS von der Gate-Überspannung zeigt. Der erfindungsgemäße HDTMOS verbessert die Transkonduktanz gm gegenüber dem herkömmlichen MOS in erheblichem Maß, wie in 34B gezeigt ist.
  • 36 ist ein Graph, der die Beziehung zwischen dem Wirkungsfaktor des Körpers γ und der Schwellenspannung zeigt, wobei der Ge-Gehalt und die Konzentration der Verunreinigungen des Si-Körper-Bereichs als Parameter verwendet werden. Wie in 36 gezeigt ist, kann die vorliegende Erfindung einen Ausgleich zwischen dem Senken der Schwellenspannung und der Zunahme des Wirkungsfaktors des Körpers γ schaffen, die ein übliches Problem darstellen.
  • Zum anderen wird in einem DTMOS ein größerer Wirkungsfaktor des Körpers γ bevorzugt. Der Wirkungsfaktor des Körpers γ wird durch die folgende Formel ausgedrückt: γ = |ΔVth|/|ΔVbs|worin ΔVth die Menge der Verschiebung der Schwellenspannung und ΔVbs die Menge der Verschiebung der Körper-Source-Spannung ist.
  • In einem DTMOS wird, da der Körper-Bereich und die Gate-Elektrode elektrisch miteinander verbunden sind, wenn die Gate-Spannung erhöht wird, die Spannung des Körper-Bereichs entsprechend erhöht. Wenn die Gate-Spannung die Spannung einer Stromversorgung Vdd ist, wird die Menge der Verschiebung der Schwellenspannung durch: ΔVth = y·Vdd ausgedrückt.
  • Die Höhe der Gate-Übersteuerung des herkömmlichen MOSFET wird durch (Vdd – Vth) ausgedrückt. In dem Fall des DTMOS ist die Menge der Gate-Übersteuerung jedoch (Vdd – Vth – ΔVth = Vdd – Vth – γ·Vdd) und daher wird, wenn γ größer ist, der Steuerstrom größer.
  • Unter Bezugnahme auf 36 kann, bei einem Vergleich von γ zwischen einer Vielzahl von HDTMOS mit dem gleichen Ge-Gehalt, die Beziehung für den Ausgleich bei dem herkömmlichen Si-DTMOS des Homoübergangs-Typs in den HDTMOS beobachtet werden. Genauer gesagt, weist der HDTMOS, der eine höhere Konzentration an Verunreinigungen in dem Körper-Bereich aufweist, ein größeres γ auf, und die Schwellenspannung Vth wird ebenso erhöht.
  • Bei einem Vergleich von γ zwischen einer Vielzahl von HDTMOS mit der gleichen Konzentration an Verunreinigungen in dem Körper-Bereich ist zum anderen, da der Ge-Gehalt des HDTMOS erhöht ist, die Schwellenspannung verringert und γ ist erhöht. Dies ergibt sich aus der Tatsache, dass der SiGe-Kanal den Aufbau eines vergrabenen Kanals aufweist.
  • Der HDTMOS, der den SiGe-Kanal einschließt und eine höhere Konzentration an Verunreinigungen ND in dem Körper-Bereich aufweist, stellt daher, selbst wenn die Schwellenspannung im Wesentlichen derjenigen des Si-DTMOS des Homoübergangs-Typs entspricht, ein größeres γ bereit. Dies kann beispielsweise gesehen werden, wenn in 36 der Wert für γ bei einem Ge-Gehalt von 30% und einem ND-Wert von 1 × 1018 cm–3 mit dem Wert für γ bei einem Ge-Gehalt von 0% und einem ND-Wert von 2 × 1017 cm–3 verglichen wird.
  • 37 ist ein Graph, der den Id, die Ib-Vg-Kennlinien des MOS (Daten durch O angegeben), des Si/SiGe-MOS (mit einem Ge-Gehalt von 30%) (Daten durch
    Figure 00440001
    angegeben), des Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben) und des Si/SiGe-HDTMOS (mit einem Ge-Gehalt von 30%) (Daten durch
    Figure 00440002
    angegeben) zeigt. Die Konzentration an Verunreinigungen in dem Körper-Bereich des MOS und des Si-DTMOS eines Homoübergangs-Typs beträgt 2 × 1017 cm–3 und die Konzentration an Verunreinigungen in dem Körper-Bereich des Si/SiGe-MOS und des Si/SiGe-HDTMOS beträgt 1 × 1018 cm–3. Wie in dem Abschnitt in 37, der durch den Pfeil hervorgehoben ist, gezeigt ist, weist, wenn der Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben) mit dem Si/SiGe-HDTMOS (Daten durch
    Figure 00450001
    angegeben) verglichen wird, der Si/SiGe-HDTMOS einen größeren Drain-Strom Id in dem Bereich auf, in dem die Gate-Spannung eine Betriebsspannung ist.
  • 38 ist ein Graph, der in ausführlicherer Darstellung die Id-Vd-Kennlinien des Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben) und des Si/SiGe-HDTMOS (mit einem Ge-Gehalt von 30%) (Daten durch
    Figure 00450002
    angegeben) zeigt. Wie in 38 gezeigt ist, weist, wenn der Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben) mit dem Si/SiGe-HDTMOS (Daten durch
    Figure 00450003
    angegeben) verglichen werden, der Si/SiGe-HDTMOS einen größeren Drain-Strom Id auf, wenn (Vg-Vt (Vth)) des ersteren und des letzteren den gleichen Wert haben.
  • 39 ist ein Graph, der in ausführlicherer Darstellung die Abhängigkeit der Schwellenspannung des Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben) und des Si/SiGe-HDTMOS (mit einem Ge-Gehalt von 30%) (Daten durch
    Figure 00450004
    angegeben) zeigt. Wie in 39 gezeigt ist, behält der Si/SiGe-HDTMOS (Daten durch
    Figure 00450005
    angegeben) in dem Bereich, in dem die Gate-Länge 0,5 μm oder weniger beträgt, eine höhere Schwellenspannung Vth bei als der Si-DTMOS eines Homoübergangs-Typs (Daten durch ☐ angegeben). Daher ist der Widerstand gegen den Effekt eines kurzen Kanals in dem Si/SiGe-HDTMOS verbessert.
  • Siebtes Vergleichsbeispiel
  • In der ersten Ausführungsform und dem ersten bis fünften Beispiel wird der Unterschied in der Bandlücke zwischen der Si-Schicht und der SiGe-Schicht oder der SiGeC-Schicht so eingestellt, dass die Schwellenspannung verringert wird. In diesem Beispiel wird die Potentialdifferenz an der Bandkante, in der die Ladungsträger wandern und die zwischen der Si-Schicht unter Spannung und der SiGe-Schicht mit einer entspannten Gitterspannung erzeugt ist, so eingestellt, dass die Schwellenspannung verringert wird und der Steuerstrom erhöht wird.
  • 40 ist eine Schnittzeichnung eines HDTMOS, der als ein Transistor mit einem n-Kanal gemäß diesem Beispiel wirkt. Wie in 40 gezeigt ist, schließt der HDTMOS gemäß diesem Beispiel ein p-leitendes Si-Substrat 510, einen Gradienten-SiGe-Film 513, der epitaxial mit einem UHV-CVD-Verfahren auf dem Si-Substrat 510 anwachsen gelassen wurde, einen entspannten SiGe-Film 514, in dem die Gitterspannung entspannt ist und das epitaxial mit einem UHV-CVD-Verfahren auf dem Gradienten-SiGe-Film 513 anwachsen gelassen wurde, und einen Si-Film 515 unter Zugspannung ein, der epitaxial mit einem UHV-CVD-Verfahren auf dem entspannten SiGe-Film 514 anwachsen gelassen wurde. Der HDTMOS schließt ferner einen Gate-Isolatorfilm 516, der aus einem Siliziumoxidfilm besteht und auf dem Si-Film 515 vorhanden ist, und eine Gate-Elektrode 517, die auf dem Gate-Isolatorfilm 516 vorhanden ist, ein. Ein Source-Bereich 520a und ein Drain-Bereich 520b, die eine hohe Konzentration an n-leitenden Verunreinigungen enthalten, sind in Bereichen auf beiden Seiten der Gate-Elektrode 517 des entspannten SiGe-Films 514 und des Si-Films 515 vorhanden. Ein SiGe-Körper-Bereich 524, der eine hohe Konzentration an p-leitenden Verunreinigungen enthält, ist in einem Bereich zwischen dem Source-Bereich 520a und dem Drain-Bereich 520b des entspannten SiGe-Films 514 vorhanden. Ein Si-Kanal-Bereich 525 (n-Kanal), in dem Lichtelektronen mit einer kleinen Wirkmasse mit einer hohen Mobilität aus der Gegenkopplung wandern, indem sie unter Zugspannung stehen, ist in einem Bereich zwischen dem Source-Bereich 520a und dem Drain-Bereich 520b des Si-Films 515 vorhanden. Ein Kontakt 526, der ein Leiterelement ist, ist mit der Gate-Elektrode 517 und dem entspannten SiGe-Körper-Bereich 524 elektrisch verbunden.
  • Der Gradienten-SiGe-Film 513 weist eine Gradientenzusammensetzung mit einem Ge-Gehalt von 0% an dem unteren Ende und 30% an dem oberen Ende auf. Der entspannte SiGe-Film 514 weist eine einheitliche Zusammensetzung mit einem Ge-Gehalt von 30% auf. Die Dicke des entspannten SiGe-Films 514 ist höher als die entscheidende Dicke, bei der die Gitterspannung entspannt wird, beispielsweise 2 μm, und die Dicke des Si-Films 515 beträgt ungefähr 20 nm. P-leitende Verunreinigungen (z.B. Bor) mit einer Konzentration von ungefähr 1 × 1019 Atomen·cm–3 werden mittels Ionenimplantation in den SiGe-Körper-Bereich 524 eingeführt. Ein oberer Abschnitt des Gradienten-SiGe-Films 513 enthält Verunreinigungen, die aus dem SiGe-Körper-Bereich 524 und in den Source-Bereich 520a und den Drain-Bereich 520b mit einer geringen Konzentration diffundiert sind. Ein unterer Abschnitt des Gradienten-SiGe-Films 513 ist zum anderen eine undotierte Schicht. Der Si-Kanal-Bereich 525 enthält eine geringe Konzentration an p-leitenden Verunreinigungen (z.B. Bor). Der Si-Kanal-Bereich 525 kann jedoch eine undotierte Schicht sein. Der Gate-Isolatorfilm 516 wird durch thermische Oxidation des Si-Films 515 gebildet. Die Gate-Elektrode 517 ist mit n-leitende Verunreinigungen (z.B. Arsen oder Phosphor) in einer Konzentration von ungefähr 1 × 1020 Atomen·cm–3 dotiert. Seitenwände 527, die aus Siliziumoxidfilmen bestehen, sind an den Seiten der Gate-Elektrode 517 vorhanden.
  • 41 ist ein Energiebanddiagramm, das den Aufbau der Bänder über den Körper-Bereich 524, der aus dem entspannten SiGe-Film besteht, und den Si-Kanal-Bereich 525, der aus dem Si-Film unter Spannung besteht, zeigt. Wie in 41 gezeigt ist, ist das Potential an der Leitungsbandkante des Si-Kanal-Bereichs 525 kleiner als das Potential der Leitungsbandkante des Körper-Bereichs 524. Die Schwellenspannung an dem n-Kanal, in dem die Ladungsträger Elektronen sind, ist daher vermindert.
  • In diesem Beispiel wird in dem n-Kanal das Potential an der Leitungsbandkante, die eine Bandkante ist, in der Ladungsträger wandern, kleiner gemacht als dasjenige des Körper-Bereichs. In dem p-leitenden Kanal wird die Valenzbandkante, die eine Bandkante ist, in der Ladungsträger wandern, kleiner gemacht als diejenige des Körper-Bereichs (d.h. das Energieniveau wird erhöht). Dies ermöglicht, die Schwellenspannung zu verringern, während gleichzeitig die Erzeugung störender Kanäle unterdrückt wird.
  • 42 ist eine Schnittzeichnung eines HDTMOS gemäß einer Variation dieses Beispiels. Wie in 42 gezeigt ist, schließt der HDTMOS gemäß dieser Variation ein p-leitendes Si-Substrat 510, einen Gradienten-SiGe-Film 513, der den gleichen Aufbau wie in der 40 aufweist, einen entspannten SiGe-Film 514, der auf dem Gradienten-SiGe-Film 513, der den gleichen Aufbau wie in der 40 aufweist, vorhanden ist, und einen Si-Film 515 unter Zugspannung, der epitaxial mit dem UHV-CVD-Verfahren auf dem entspannten SiGe-Film 514 anwachsen gelassen wird, ein. In diesem Beispiel wird dann ein vergrabener Oxidfilm 511 mittels Implantation von Sauerstoff-Ionen in den entspannten SiGe-Film 514 oder dergleichen gebildet. Auf dem Si-Film unter Spannung ist der gleiche Aufbau wie derjenige, der in der 40 gezeigt ist, vorhanden. Bei dieser Variation können die gleichen Effekte wie jene des in 40 gezeigten, siebten Beispiels bereitgestellt werden und daneben kann die Arbeitsgeschwindigkeit durch Verringerung der störenden Kapazität verbessert werden.
  • Die Ausführungsform, die in dieser Anwendung offenbart ist, wird in jeder Beziehung zu Veranschaulichungszwecken in Betracht gezogen und soll keinesfalls einschränkend wirken. Der Umfang der Erfindung wird eher durch die beigefügten Ansprüche als durch die vorstehende Beschreibung angegeben und alle Änderungen, die sich aus der Bedeutung und dem Äquivalenzbereich der Ansprüche ergeben, sollen hiervon umfasst werden.

Claims (6)

  1. Halbleitervorrichtung, die umfasst: ein Substrat (10, 50); eine Halbleiterschicht (30, 80), die in einem Teil des Substrats (10, 50) vorhanden ist; einen Gate-Isolierfilm (16, 56), der auf der Halbleiterschicht (30, 80) vorhanden ist; eine Gate-Elektrode (17, 57), die auf dem Gate-Isolierfilm (16, 56) vorhanden ist; Source- (20a, 60a) und Drain-Bereiche (20b, 60b) eines ersten Leitfähigkeitstyps, die in Bereichen auf beiden Seiten der Gate-Elektrode (17, 57) der Halbleiterschicht (30, 80) vorhanden sind; einen Kanal-Bereich (24, 64), der aus einem ersten Halbleiter besteht, der in einem Bereich zwischen den Source- (20a, 60a) und Drain-Bereichen (20b, 60b) der Halbleiterschicht (30, 80) vorhanden ist; einen Körper-Bereich (22, 62), der aus Silizium eines zweiten Leitfähigkeitstyps besteht, und in einem Bereich unterhalb des Kanal-Bereichs (24, 64) des Halbleiterbereiches (30, 80) vorhanden ist, und eine Abdeckschicht (25, 65), die aus Si besteht und in einem Bereich zwischen dem Kanal-Bereich (24, 64) und dem Gate-Isolierfilm (16, 56) der Halbleiterschicht (30, 80) vorhanden ist, wobei der erste Halbleiter ein Halbleiter ist, der Si (Silizium) und Ge (Germanium) als Bestandteile enthält, gekennzeichnet durch ein Leiterelement (26, 66), das die Gate-Elektrode (17, 57) und den Körper-Bereich (22, 62) elektrisch verbindet, und dadurch, dass der Kanal-Bereich (24, 26) Verunreinigungen enthält, deren Konzentration um ein Zehntel oder weniger niedriger ist als die des Körper-Bereichs (22, 62), und ein Abschnitt der Halbleiterschicht (30, 80) des Weiteren einen Bereich enthält, der Kohlenstoff in einer Konzentration von 0,01% bis 2% enthält, um zu verhindern, dass Verunreinigungen aus dem Körper-Bereich (22, 62) in die Kanal-Schicht (24, 64) difundieren.
  2. Halbleitervorrichtung nach Anspruch 1, wobei wenigstens ein oberster Abschnitt (11) des Substrats (10) durch einen Isolator gebildet wird.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die Gate-Elektrode (17, 57) durch Polysilizium oder Polysilizium-Germanium gebildet wird, das Verunreinigungen des ersten Leitfähigkeitstyps enthält.
  4. Halbleitervorrichtung nach Anspruch 1, wobei die Source- (20a) und Drain-Bereiche (20b) p-leitende Source- und Drain-Bereiche sind, der Kanal-Bereich (24) ein Kanal-Bereich für einen p-Kanal ist, und der Körper-Bereich (22) ein n-leitender Körper-Bereich ist.
  5. Halbleitervorrichtung nach Anspruch 1, wobei die Source- (60a) und Drain-Bereiche (60b) n-leitende Source- und Drain-Bereiche sind, der Kanal-Bereich (64) ein Kanal-Bereich für einen n-Kanal ist, und der Körper-Bereich (62) ein p-leitender Körper-Bereich ist.
  6. Halbleitervorrichtung nach Anspruch 4, die umfasst: eine weitere Halbleiterschicht (80), die auf dem Substrat (10) vorhanden ist; einen weiteren Gate-Isolierfilm (56), der auf der weiteren Halbleiterschicht (80) vorhanden ist; eine weitere Gate-Elektrode (57), die auf dem weiteren Gate-Isolierfilm (56) vorhanden ist; n-leitende Source- (60a) und Drain-Bereiche (60b), die in Bereichen auf beiden Seiten der weiteren Gate-Elektrode (57) der weiteren Halbleiterschicht (80) vorhanden sind; einen Kanal-Bereich (64) für einen n-leitenden Kanal, der Si und Ge als Bestandteile enthält und in einem Bereich zwischen den n-leitenden Source- (60a) und Drain-Bereichen (60b) der weiteren Halbleiterschicht (80) vorhanden ist; einen p-leitenden Körper-Bereich (62), der aus Si besteht und in einem Bereich unterhalb des Kanal-Bereichs (64) für den n-leitenden Kanal der weiteren Halbleiterschicht (80) vorhanden ist; und ein weiteres Leiterelement, das die weitere Gate-Elektrode (57) und den p-leitenden Körper-Bereich (62) elektrisch verbindet, wobei die Halbleiter-Vorrichtung als eine komplementäre Vorrichtung wirkt.
DE60036594T 1999-11-15 2000-11-14 Feldeffekt-Halbleiterbauelement Expired - Lifetime DE60036594T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32400999 1999-11-15
JP32400999 1999-11-15

Publications (2)

Publication Number Publication Date
DE60036594D1 DE60036594D1 (de) 2007-11-15
DE60036594T2 true DE60036594T2 (de) 2008-01-31

Family

ID=18161122

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60036594T Expired - Lifetime DE60036594T2 (de) 1999-11-15 2000-11-14 Feldeffekt-Halbleiterbauelement

Country Status (3)

Country Link
US (3) US6512252B1 (de)
EP (2) EP1672700A2 (de)
DE (1) DE60036594T2 (de)

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU773884B2 (en) * 1999-11-03 2004-06-10 Cisco Technology, Inc. Distributed network communication system which enables multiple network providers to use a common distributed network infrastructure
US6426265B1 (en) * 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
JP2002252233A (ja) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TWI264818B (en) 2001-04-03 2006-10-21 Matsushita Electric Ind Co Ltd Semiconductor device and its production method
EP1378943A4 (de) * 2001-04-12 2008-04-02 Matsushita Electric Ind Co Ltd Halbleiterbauelement und verfahren zu seiner herstellung
TW541699B (en) 2001-04-18 2003-07-11 Matsushita Electric Ind Co Ltd Semiconductor device
JP4137510B2 (ja) * 2001-05-17 2008-08-20 セイコーインスツル株式会社 差動増幅回路を有する半導体装置
CN1395316A (zh) * 2001-07-04 2003-02-05 松下电器产业株式会社 半导体器件及其制造方法
JPWO2003063254A1 (ja) 2002-01-21 2005-05-26 松下電器産業株式会社 半導体装置
US6635909B2 (en) * 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
AU2003234817A1 (en) * 2002-05-17 2003-12-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
JP2003347229A (ja) * 2002-05-31 2003-12-05 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4294935B2 (ja) * 2002-10-17 2009-07-15 株式会社ルネサステクノロジ 半導体装置
KR100487922B1 (ko) * 2002-12-06 2005-05-06 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7098095B1 (en) 2002-12-10 2006-08-29 National Semiconductor Corporation Method of forming a MOS transistor with a layer of silicon germanium carbon
US6818938B1 (en) * 2002-12-10 2004-11-16 National Semiconductor Corporation MOS transistor and method of forming the transistor with a channel region in a layer of composite material
WO2004107383A1 (ja) 2003-01-09 2004-12-09 Matsushita Electric Industrial Co., Ltd. Misfet
JPWO2004070847A1 (ja) * 2003-02-07 2006-06-01 松下電器産業株式会社 電界効果トランジスタ及びその製造方法、相補型電界効果トランジスタ
DE10314989A1 (de) * 2003-04-02 2004-10-14 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Strukturen sowie mikromischanische Struktur
US7087473B2 (en) * 2003-06-13 2006-08-08 Matsushita Electric Industrial Co., Ltd. Method of forming conventional complementary MOS transistors and complementary heterojunction MOS transistors on common substrate
WO2004114315A1 (ja) * 2003-06-25 2004-12-29 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリを駆動する方法
US7037770B2 (en) * 2003-10-20 2006-05-02 International Business Machines Corporation Method of manufacturing strained dislocation-free channels for CMOS
US7045873B2 (en) * 2003-12-08 2006-05-16 International Business Machines Corporation Dynamic threshold voltage MOSFET on SOI
US7078723B2 (en) * 2004-04-06 2006-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronic device with depth adjustable sill
JP4767843B2 (ja) * 2004-04-14 2011-09-07 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7195963B2 (en) * 2004-05-21 2007-03-27 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7223994B2 (en) * 2004-06-03 2007-05-29 International Business Machines Corporation Strained Si on multiple materials for bulk or SOI substrates
US7393733B2 (en) 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
WO2006060054A1 (en) * 2004-12-01 2006-06-08 Amberwave Systems Corporation Hybrid semiconductor-on-insulator and fin-field-effect transistor structures and related methods
US7479431B2 (en) * 2004-12-17 2009-01-20 Intel Corporation Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
US7279406B2 (en) * 2004-12-22 2007-10-09 Texas Instruments Incorporated Tailoring channel strain profile by recessed material composition control
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) * 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5063594B2 (ja) * 2005-05-17 2012-10-31 台湾積體電路製造股▲ふん▼有限公司 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
JP4231909B2 (ja) * 2005-07-22 2009-03-04 セイコーエプソン株式会社 半導体装置の製造方法
US7626246B2 (en) * 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US7348225B2 (en) * 2005-10-27 2008-03-25 International Business Machines Corporation Structure and method of fabricating FINFET with buried channel
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US7560326B2 (en) * 2006-05-05 2009-07-14 International Business Machines Corporation Silicon/silcion germaninum/silicon body device with embedded carbon dopant
US7772060B2 (en) * 2006-06-21 2010-08-10 Texas Instruments Deutschland Gmbh Integrated SiGe NMOS and PMOS transistors
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039495A1 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Tri-gate field-effect transistors formed by aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US7569869B2 (en) * 2007-03-29 2009-08-04 Intel Corporation Transistor having tensile strained channel and system including same
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
CN101884117B (zh) * 2007-09-07 2013-10-02 台湾积体电路制造股份有限公司 多结太阳能电池
KR100902105B1 (ko) 2007-11-09 2009-06-09 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 및 그 제조 방법
US7968910B2 (en) 2008-04-15 2011-06-28 International Business Machines Corporation Complementary field effect transistors having embedded silicon source and drain regions
JP5173582B2 (ja) * 2008-05-19 2013-04-03 株式会社東芝 半導体装置
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
DE102008035816B4 (de) * 2008-07-31 2011-08-25 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG, 01109 Leistungssteigerung in PMOS- und NMOS-Transistoren durch Verwendung eines eingebetteten verformten Halbleitermaterials
US20100072515A1 (en) * 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8034697B2 (en) 2008-09-19 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of devices by epitaxial layer overgrowth
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
DE102008049717B4 (de) * 2008-09-30 2010-10-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit einem Metallgatestapel mit großem ε und einem kompressiv verspannten Kanal
US8048791B2 (en) * 2009-02-23 2011-11-01 Globalfoundries Inc. Method of forming a semiconductor device
DE102009010883B4 (de) * 2009-02-27 2011-05-26 Amd Fab 36 Limited Liability Company & Co. Kg Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
US8816391B2 (en) * 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
CN101853882B (zh) * 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
US8455860B2 (en) * 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) * 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
US8138051B2 (en) * 2009-06-19 2012-03-20 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with high voltage transistor and method of manufacture thereof
CN101819996B (zh) * 2010-04-16 2011-10-26 清华大学 半导体结构
US8354694B2 (en) * 2010-08-13 2013-01-15 International Business Machines Corporation CMOS transistors with stressed high mobility channels
US8659054B2 (en) * 2010-10-15 2014-02-25 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8962417B2 (en) 2010-10-15 2015-02-24 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8633096B2 (en) 2010-11-11 2014-01-21 International Business Machines Corporation Creating anisotropically diffused junctions in field effect transistor devices
KR101759645B1 (ko) * 2010-12-23 2017-08-01 삼성전자주식회사 반도체 장치
US20120205716A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Epitaxially Grown Extension Regions for Scaled CMOS Devices
WO2013001579A1 (ja) 2011-06-30 2013-01-03 パナソニック株式会社 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US8759916B2 (en) 2012-01-27 2014-06-24 International Business Machines Corporation Field effect transistor and a method of forming the transistor
US8883598B2 (en) * 2012-03-05 2014-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Thin capped channel layers of semiconductor devices and methods of forming the same
KR20130118103A (ko) * 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN103390634B (zh) * 2012-05-09 2015-12-02 中芯国际集成电路制造(上海)有限公司 SiC MOSFET结构及其制造方法
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
KR101444556B1 (ko) * 2012-12-27 2014-09-24 삼성전기주식회사 전원 공급 장치
CN103500760B (zh) * 2013-09-29 2016-05-04 哈尔滨工程大学 一种体硅mosfet结构
CN104517847B (zh) * 2013-09-29 2017-07-14 中芯国际集成电路制造(上海)有限公司 无结晶体管及其形成方法
US9263522B2 (en) 2013-12-09 2016-02-16 Qualcomm Incorporated Transistor with a diffusion barrier
WO2016099150A1 (ko) * 2014-12-16 2016-06-23 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판
DE112015005620B4 (de) 2014-12-16 2023-09-28 Lg Display Co., Ltd. Dünnschichttransistorarraysubstrat
US9741622B2 (en) * 2015-01-29 2017-08-22 Globalfoundries Inc. Methods of forming NMOS and PMOS FinFET devices and the resulting product
US9847334B1 (en) 2016-11-18 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with channel layer
US10680065B2 (en) 2018-08-01 2020-06-09 Globalfoundries Inc. Field-effect transistors with a grown silicon-germanium channel

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE68926256T2 (de) * 1988-01-07 1996-09-19 Fujitsu Ltd Komplementäre Halbleiteranordnung
US5019882A (en) * 1989-05-15 1991-05-28 International Business Machines Corporation Germanium channel silicon MOSFET
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
US5792679A (en) * 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
US5559368A (en) * 1994-08-30 1996-09-24 The Regents Of The University Of California Dynamic threshold voltage mosfet having gate to body connection for ultra-low voltage operation
JP3361922B2 (ja) * 1994-09-13 2003-01-07 株式会社東芝 半導体装置
US5561302A (en) * 1994-09-26 1996-10-01 Motorola, Inc. Enhanced mobility MOSFET device and method
DE19533313A1 (de) * 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
US5936278A (en) * 1996-03-13 1999-08-10 Texas Instruments Incorporated Semiconductor on silicon (SOI) transistor with a halo implant
US5847419A (en) * 1996-09-17 1998-12-08 Kabushiki Kaisha Toshiba Si-SiGe semiconductor device and method of fabricating the same
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
JP3443343B2 (ja) * 1997-12-03 2003-09-02 松下電器産業株式会社 半導体装置
JP4360702B2 (ja) * 1998-08-07 2009-11-11 株式会社ルネサステクノロジ 半導体装置
US6204138B1 (en) * 1999-03-02 2001-03-20 Advanced Micro Devices, Inc. Method for fabricating a MOSFET device structure which facilitates mitigation of junction capacitance and floating body effects
US6429056B1 (en) * 1999-11-22 2002-08-06 International Business Machines Corporation Dynamic threshold voltage devices with low gate to substrate resistance
US6380590B1 (en) * 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same

Also Published As

Publication number Publication date
EP1672700A2 (de) 2006-06-21
DE60036594D1 (de) 2007-11-15
US6512252B1 (en) 2003-01-28
EP1102327A3 (de) 2004-12-29
EP1102327A2 (de) 2001-05-23
US7205586B2 (en) 2007-04-17
US20030052348A1 (en) 2003-03-20
EP1102327B1 (de) 2007-10-03
US20040212013A1 (en) 2004-10-28
US6753555B2 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
DE60036594T2 (de) Feldeffekt-Halbleiterbauelement
DE19822763B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren einer Leistungshalbleitervorrichtung
DE69120440T2 (de) Mehrfachgatter-Dünnfilmtransistor
DE3881304T2 (de) MOS-Transistor.
DE60128025T2 (de) Halbleiterbauelement mit SOI-Struktur
DE69938562T2 (de) Leistungshalbleiterbauelemente mit verbesserten hochfrequenzschaltung- und durchbruch-eigenschaften
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE60131811T2 (de) Heteroübergangsbipolartransistor
DE10025264A1 (de) Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
DE2455730B2 (de) Feldeffekt-Transistor
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE2526429A1 (de) Duennfilmwiderstand
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE19809554A1 (de) Siliziumkarbidhalbleitervorrichtung
DE69114984T2 (de) Dünnfilm-Transistor.
DE69724578T2 (de) SOI-MOS-Feldeffekttransistor
DE102010051478A1 (de) CMOS-kompatibler lateraler MOSFET mit niedriger Gate-Charge
DE69533134T2 (de) Leistungsbauteil hoher Dichte in MOS-Technologie
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE3440674A1 (de) Feldeffekt-transistor
DE60225790T2 (de) Halbleiterbauelement
DE69117866T2 (de) Heteroübergangsfeldeffekttransistor
DE19908809A1 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur mit erhöhter Bodyleitfähigkeit
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP