DE3335145A1

DE3335145A1 - Synchron arbeitender taktunterbrecher fuer mikroprozessoren

Info

Publication number: DE3335145A1
Application number: DE19833335145
Authority: DE
Inventors: Erfinder Wird Nachtraeglich Benannt Der
Original assignee: KITCHEN DAVID A
Current assignee: Johns Hopkins University
Priority date: 1982-09-28
Filing date: 1983-09-28
Publication date: 1984-03-29
Also published as: FR2533719A1; AU1931183A; JPH0214723B2; JPS5981720A; AU557250B2; DE3335145C2; IL69865A; GB8325417D0; GB2127999B; US4545030A; IL69865A0; NL8303313A; GB2127999A; CA1196423A

Description

25325

DAVID ALAN KITCHEN
Seabrook, Maryland (V.St.A.)

Synchron arbeitender Taktunterbrecher für Mikroprozessoren

Die Erfindung betrifft Mikroprozessorenthaltende Systeme, insbesondere eine zur Taktsteuerung dienende Schaltungsanordnung zur Steuerung des Betriebes eines Mikroprozessors in einem einen begrenzten Energievorrat enthaltenden System, beispielsweise in einem implantierten medizinischen Gerät.

Zu den zahlreichen Verwendungszwecken von miniaturisierten elektronischen Datenverarbeitungsgeräten, die allgemein als Mikroprozessoren bezeichnet werden, gehört die Steuerung von in implantierten medizinischen Geräten vorgesehenen Schaltungsanordnungen zur Überwachung und Diagnose. Pur diesen Zweck sind Mikroprozessoren besonders zweckmäßig, weil sie relativ leicht und klein sind. Jeder Mikroprozessor hat jedoch einen bestimmten Energieverbrauch, der von der Verarbeitungsfunktion des Mikroprozessors abhängt. Dabei werden als Verarbeitungsfunktion

-2-

die Übertragung von Daten in und aus verschiedenen Registern des Mikroprozessors und von diesem durchgeführte Rechen- oder logische Operationen bezeichnet. Mikroprozessoren von implantierten medizinischen Geräten werden gewöhnlich von einer Batterie mit Energie gespeist. Wenn die Batterie verbraucht ist, muß sie in einer Opera-"-'-tion ausgetauscht werden, damit der Mikroprozessor seine elektrischen Funktionen weiterhin ausführen kann.

Man kann die vorstehend angesprochenen Schwierigkeiten natürlich dadurch vermindern» dass in dem Mikroprozessor e ine Logikschaltung mit minimalem Energiebedarf verwendet wird und/oder besonders langlebige Batterien verwendet werden, Die auf diese ?/eise erzielbaren Vorteile sind jedoch durch die derzeit erhältlichen Pestkörper-Logikschaltungen und Batterien begrenzt.

Man kann die Lebensdauer der Stromquelle für den Mikroprozessor auch dadurch verlängern, dass die Stromzufuhr zu bestimmten Stromkreisen in bestimmten Zeiträumen unterbrochen wird, in denen diese Stromkreise nicht benötigt werden. Bei einer mikroprozessorgesteuerten Einrichtung, beispielsweise einer Datenerfassungseinrichtung, ist diese Maßnahme jedoch nicht immer anwendbar, weil für interne organisatorische aufgaben ^eiⁿ Dauerbetrieb für Zeitnehmer-, Datenerfassungs- und andere Überwachungs- und Steuerfunktionen erforderlich ist. ferner müssen manche für den Betrieb des Mikroprozessors wesentlichen Logikschaltungen, beispielsweise aktive Speicher, wiederholt aufgefrischt werden, damit die darin gespeicherten Daten ihre Gültigkeit behalten. Für Auffrischungsvorgänge ist eine ununterbrochene Stromzufuhr erforderlich, die nicht vorübergehend unterbrochen werden kann. Man kann jedoch eine beträchtliche Energiemenge einsparen, wenn

-5-

3335U5

man den Prozessor im Ruhezustand desaktiviert, beispielsweise zwischen Übertragungen von Speicherdaten oder zwischen der Ausführung von Befehlen. Gewöhnlich ist jedoch in einem Datenverarbeitungssystem der Mikroprozessor die einzige Einrichtung, durch die alle anderen Einrichtungen, beispielsweise Peripheriegerate und Speicher, gesteuert werden. Aus diesem Grunde wird der Mikroprozessor gewöhnlich nicht ausgeschaltet, weil sonst die Synchronisierung mit den anderen Einrichtungen verlorengehen könnte.

Die Aufgabe der Erfindung besteht daher in der Schaffung einer Taktsteuerschältung.zum Herabsetzen des Energieverbrauchs eines Mikroprozessors, der in einem System mit begrenztem Energievorrat arbeitet.

Insbesondere besteht eine Aufgabe der Erfindung inifer Schaffung einer Taktsteuerschaltung zum Auslösen und Unterbrechen des Taktes in einem Mikroprozessor in einer optimalen Phase während seines Befehlszyklus, so dass im Ruhezustand des Mikroprozessors der Energieverbrauch vermindert und beim Wiederanlauf des Mikroprozessors ein mit anderen Einrichtungen synchroner Betrieb gewährleistet wird.

Die Erfindung hat ferner die Aufgabe, eine Tsktsteuerschaltung für ein System zu schaffen, das einen Mikroprozessor und einen Speicher mit wahlfreiem Zugriff besitzt, wobei die genannte Schaltung auch im Ruhezustand des Mikroprozessors eine Verwendung des Speichers durch andere periphere Einrichtungen ermöglicht.

Weitere Aufgaben der Erfindung gehen aus der nachstehenden Beschreibung deines Ausführungsbeispiels hervor.

Gemäß der Erfindung werden die vorstehend angegebenen und weitere Aufgaben dadurch gelöst, dass mit dem Mikroprozessorsystem eine Taktsteuerschaltung gekoppelt ist, die einen Phasendetektor zum Erzeugen eines Phasenimpulses auf Grund eines von dem Mikroprozessor abgegebenen Befehlszyklus-Synchronsignals umfaßt (1), wobei jeder Synchronimpuls eine vorherbestimmte Phase in einem Befehlsausführungszyklus des Mikroprozessors bezeichnet, und (2) eine Auf- und Austast-Logikschaltung, die auf Grund des von dem Phasenfühler abge- , gebenen Phasenimpulses und eines von verschiedenen Einrichtungen des den Mikroprozessor enthaltenden Systems kommenden Auf~ bzw. Austast-Anforderungssignals die Übertragung von Taktimpulsen von einem Taktgeber zu dem Mikroprozessor freigibt bzw. unterbricht. In einem Ausführungsbeispiel werden das Auf~ und das Austast-Anforderungssignal zwischen direkten Speicherzugriffen des Mikroprozessors erzeugt. In einem anderen Ausfuhrungsbeispiel erfolgt eine Austastanforderung, nachdem der Mikroprozessor einen Befehlszyklus vollständig durchgeführt hat, und erfolgt eine üuftastanforderung, wenn der Mikroprozessor einen Befehlszyklus beginnt. Das Anlaufen und Anhalten des Mikroprozessors erfolgt nur beim Auftreten des Phasenimpluses, d.h., zu einem Zeitpunkt, in dem die Daten-Eingabe- und-Ausgäbeleitungen des Mikroprozessors von einem externen periphere*! Bus abgetrennt sind, der mit einer Einrichtung, beispielsweise ^: einem Speicher, verbunden ist.

Yorteilhafterweise ist auch bei im Ruhezustand befindlichem Mikroprozessor ein Zugriff anderer Peripherieeinrichtungen zu dem Speicher möglich. Ferner erzeugt der Phasendetektor auch Phaseninformationssignale und gibt er diese über einen Datenbus an mit diesem

-5-

3335H5

-5-

verbundene Peripherieeinrichtungen ab, um diesen die derzeitige Phase des Befehlszyklus den Mikroprozessors mitzuteilen, so daß die Peripherieeinrichtungen, die mit den Datenbus verbunden sind/ eine Mitteilung der derzeitigen Phase des Befehlszyklus des Mikroprozessors erhalten und sich für eine Datenübertragung zu dem und von dem gemeinsam benutzten Speicher bereitmachen können.

Die Erfindung ist in den beigefügten Patentan-Sprüchen genau angegeben. Zum besseren Verständnis der vorstehend angegebenen und weiterer Aufgaben und Vorteile der Erfindung wird ein Ausführungsbeispiel derselben nachstehend anhand der beigefügten Zeichnungen beschrieben. In diesen zeigt

Figur 1 ein Blockschema einer Taktsteuerschaltung gemäß der Erfindung,

Figur 2 ein Impulsdiagramm der Taktsteuerscjaltung gemäß Figur 1 und

Figur 3 ein ausführliches Schaltschema der Schaltung gemäß Figur 1.

Wie vorstehend beschrieben wurde, wird mit der Erfindung der Vorteil erzielt, daß der Energieverbrauch eines Mikroprozessors vermindert wird, der in einem System mit einem begrenzten Energievorrat arbeitet, beispielsweise in einem implantierten medizinischen Gerat. Die Erfindung beruht auf der Erkenntnis, daß der Leistungsverbrauch auch eines Mikroprozessors stark davon abhängt, ob sich der Mikroprozessor in einem statischen oder in einem dynamischen Betriebszustand befindet. Dies gilt besonders für Mikroprozessoren 1802 von RCA.

In den Figuren 1 und 2 sind ein Blockschaltschema und ein Impulsdiagramm einer Anordnung dargestellt, mit der der Erfindungsgedanke verwirklicht werden kann. Eine synchron arbeitende Austast-Logikschaltung 12 legt an die Leitung 30 ein Signal CLK EM an, wenn sich der Mikroprozessor 15 in seinem

aktiven, dynamischen Betrieb "befindet, und während die Schaltung 12 im Ruhezustand des Mikroprozessors dieses Signal OLK EN nicht abgiDt. Bei angelegtem Signal OLK EN gibt das UND-Glied 14 von einem Talctgeber 17 kommende Taktsignale direkt an den Takteingang OK des Mikroprozessors 15 ab. Unter Steuerung durch diese Taktsignale verarbeitet der Mikroprozessor 15 Daten, die zwischen dem Mikroprozessor 15» dem Speicher 11 und Peripherieeinrichtungen 21 übertragen werden. An den Speicher 11 ist ein Prozessorbus 13 angeschlossen, mit dem die Peripherieeinrichtungen durch den Peripheriebus 20 verbunden sind. Der Speicher 11 ist gewöhnlich ein Speicher für wahlfreien Zugriff mit Adressenleitungen und Datenleitungen, könnte aber auch ein Speicher anderer Art sein. Der Peripheriebus 20 dient normalerweise zum Übertragen von Signalen von Datenerfassungssonden·

Bei der beabsichtigten Verwendung des Mikroprozessors 15 in einem implantierten medizinischen Gerät -■. werden ungefähr 90 % der von dem Mikroprozessor verbrauchten Energie für den Speicherzugriff und für Datenübertragungen zwischen den mit den Bussen IJ und 20 verbundenen Einrichtungen benötigt. Es gibt jedoch Zeiten, in denen der Mikroprozessor 15 nicht für eine Verarbeitung oder Übertragung von Daten verwendet wird, so dass dann keine Energie zum Fortschalten seiner internen Register und Recheneinheiten benötigt wird. Dies kann beispielsweise der Fall sein, wenn eine der Peripherieeinrichbungen 21 Daten erfaßt und durch Abtastung erhaltene Daten in den Speicher 11 einschreibt, damit diese Daten später von dem Mikroprozessor I5 verarbeitet werden können. In der bevor-

.::.Ü ■.:' ■'■■· ■"■■'■■ 3335U5 A-

zugten Ausführungsform erfolgt eine derartige Übertragung, wenn die Datenleitungen des Prozessors von dem Bus 13 logisch getrennt sind, so dass die Adressenleitungen und Datenleitungen des Speichers 11 frei sind.

Im Betrieb überwacht ein Pha^endetektor 10 die Betriebsphasen des Mikroprozessors während dessen Befehlszyklus. In dem bevorzugt verwendeten Mikroprozessor 1802 umfaßt jeder Befehlszyklus acht Schritte oder Phasen, die acht Taktimpulsen des Taktgebers 17 entsprechen. Der Phasendetektor 10 über?/_acht die Takt impulse 16 des Taktgebers 17 und ein von dem Mikroprozessor 15 abgegebenes Synchronsignal 18, das während einer der acht Phasen des Betriebszyklus des Mikroprozessors 15 auftritt. Synchron mit den Taktimpulsen und den Synchronimpulsen gibt der Phasendetektor 10 an den Bus 20 eine Folge von Informationssignalen ab, durch die die Peripherieeinrichtungen Informationen hinsichtlich des Befehlszyklus erhalten, den der Mikroprozessor 15 gerade durchführt. Der Phasendetektor 10 gibt ferner einen Ein- und Ausschalt-Phasenimpuls SSPP über den Leiter 22 an eine synchron arbeitende Ein- und Ausschaltlogik 12 ab. Der Impuls SSPP wird während einer vorherbestimmten Phase des Befehlszyklus des Mikroprozessors 15 ebenfalls synchron mit den Taktimpulsen des Taktgebers 17 erzeugt. Beim Auftreten des Impulses SSPP haben die Datenleitungen des Mikroprozessors einen hohen Widerstand, so dass die Peripherieeinrichtungen erforderlichenfalls Zugriff zu dem Speicherbus haben können, während sich der Mikroprozessor im Ruhezustand befindet, wie vorstehend erläutert wurde.

Beim Auftreten des Impulses SSPP kann ferner die synchron arbeitende Ein- und Austast-Logikschaltung 12 auf ein Austast-Anforderungssignal STOP oder ein Auftast-Aufforderungssignal START ansprechen, das an den

'.fit·

Leiter 24- "bzw. 26 angelegi; wird. Das Signal START oder STOP kann von dem Mikroprozessor 15 abgegeben werden, beispielsweise wenn er eine Programmunterbrechung bewirkt oder eine übertragung von oder zu dem Speicher vollständig durchgeführt hat. Auf Grund eines Signals STOP bewirkt die Schaltung 12, dass die Abgabe des Signals OLK EE an die Leitung 30 beim Auftreten des nächsten Impulses SSPP unterbrochen wird. Bei im Ruhezustand befindlichem Prozessor bewirkt die Logikschaltung 12 auf Grund des über die Leitung 24 angelegten Signals START, dass bei der Abgabe des nächsten Impulses SSPP durch den Phasendetektor 22 das Signal CLK EN wieder an die Leitung 50 angelegt wird. Durch den Phasendetektor 10 wird somit gewährleistet, dass der Mikroprozessor 15 synchron mit der gewünschten Phase seines Befehlszyklus in den Ruhezustand bzw. in den aktiven Zustand übergeht, beispielsweise wenn der Mikroprozessor 15 von dem Bus 13 funktionell getrennt ist.

Vor der Punktion der Schaltung 12 bewirkt ein Rücksetzsignal RESET, dass alle Signalspeicher und Schaltglieder in der synchron arbeitenden Auf- und Austast-Logikschaltung 12 den Ausgangszustand einnehmen. Infolgedessen gelangt beim ersten Einschalten des den Mikroprozessor enthaltenden Systems die Schaltung 12 in einen betriebsfähigen Zustand,

Die Figur 3 ist ein ausführliches Schaltschema der synchron arbeitenden Taktunterbrechungsschaltung 12 und der Phasendetektorschaltung 10, die soeben anhand der Figur 1 beschrieben wurden. Der Phasendetektor 10 enthält eine Schaltung 34- mit einem Oktalzähler, beispielsweise einem Ringzähler, und einem Dekoder. Diese Schaltung 34- wird auf Grund jedes von dem Taktgeber 17 (Figur 1) konimenden Takt impulses um eine Bitposition

3335U5

fortgeschaltet. Auf Grund der Taktimpulse erzeugt die Dekoderschaltung 34 jeweils nach dem Zählen von acht Impulsen "bzw· jedem Eintref/en eines Zährbits in der Position "eins" in dem Ringzähler 34 einen Impuls SSPP. In der Phase "eins" haben die Adressen- und Daten-Ein- und Ausgabeleitungen des Mikroprozessors einen hohen Widerstand. Zu Beginn jedes Befehlszyklus des Mikroprozessors 15 gibt dieser ein Signal SYITO in Form eines Zeitpumpuses "B" (TBP) an den Eingang des UND-Gliedes 36 ab, an desnen anderen Eingang der Taktgeber I7 Taktimpulse anlegt, so dass der Dekoder 34 synchron mit einem dieser Taktimpulse in seinen Ausgangszustand zurückgesetzt wird.

Zur Abgabe eines Anforderungssignals über die Leitung 24 besitzt die synchron arbeitende Auf- und Austast-Logikschaltung 12 ein ODER-Glied 38, das auf verschiedene Steuersignale anspricht, beispielsy/eise auf ein Unterbrechungssignal INT und auf Signale DMA IN und DMA OUT, welche die Übertragung von Signalen in den und von dem Speicher 11 für wahlfreien Zugriff einleiten und beenden. Die Logikschaltung 12 enthält ferner ein UND-Glied 46, das zur Abgabe einer Austastenforderung über die Leitung 26 an den Prozessor 15 auf verschiedene von Peripherieeinheiten kommende Vollzugssignale ansprechen kann, beispielsweise auf ein Signal CPU DONE, DMA IN DONE und DMA OUT DONE, die besagen, dass der Prozessor eine Befehlsfolge durchgeführt hat oder dass e ine Übertragung zu oder von dem Speicher vollständig durchgeführt worden ist und daher der Prozessor angehalten v/erden kann.

Zum Austasten des Mikroprozessors wird auf Grund eines über die leitung 26 abgegebenen Austast-Anforderungssignals STOP ein Flipflop 54 gesetzt, sofern an der Leitung kein Auftastforderungsüvjnal START liegt,

Der xiuscang Q des Flipflops 54 und der an dem Leiter 22 liegende Impuls SSPP werden an ein UND-Glied 56 angelegt, das ein Setzen eines zweiten Flipflops 58 "bewirkt. Das Flipflop 58 wird ferner "beim Auf treuen des Impulses SSPP gesetzt. Durch das Ausgangssignal Q des Flipflops 58 wird dann ein Signal unterbrochen, das über den Leiter 30 an das UKD-Glied 14- angelegt wird, so dass die "übertragung der Taktimpulse von dem Taktgeber 17 über die Leitung 16 an den Mikroprozessor I5 unterbrochen wird. Ferner bewirkt das Ausgangssignal Q des Flipflops 58 über ein ODER-Glied 62 ein Rücksetzen des Flipflops 54-. Über ein in einer Rückkopplung^schleife des Flipflops 58 angeordnetes ODER-Glied 60 hält sich das Flipflop 58 selbst, bis an die Leitung 24 ein Auftastforderungssignal START angelegt wird.

Zum W!iederancteuern des Mikroprozessors 15, d.h., zur Freigabe der Übertragung der Taktsignale über das UND-Glied 14, wird an den Leiber 24 ein Signal START angelegt, worauf beim Anlegen eines Impulses SSPP an den Leiter 22 das Flipflop 58 gesetzt wird. Bei gesetztem Flipflop 58 leg;t dieses sein Ausgangs signal Q an das UND-Glied 14 an, so dass dieses die von dem Taktgeber 17 kommenden Impulse an den Mikroprozessor 15 abgibt.

Vorstehend wurde eine bevorzugte ausführungβίο rm der Erfindung beschrieben, doch ist die Erfindung auf diese ausfuhrungsform nicht eingeschränkt, die derart abgeändert werden kann, dass einige oder alle Vorteile und Aufgaben der Erfindung erzielt bzw. gelöst werden. Daher umfaßt die Erfindung alle im Rahmen des Erfindungsredankens liegenden.Abänderungen und weitere Ausführungsformen.

Leerseite

Claims

3335U5

_ *XA——

PATEIITAHSPRtJ CHE

( 1 ·/ Takt steuerschaltung für ein System

mit einem Mikroprozessor, der auf Grund von Taktimpulsen Befehle in aufeinanderfolgenden Phasen jedes Befehlszyklus ausführt, gekennzeichnet durch:

einen Taktgeber zum Erzeugen von Taktimpulsen;

einen Phasendetektor, der auf Grund der genannten Taktimpulse und einer vorherbestimmten Phase jedes Bofehlszyklus des Mikroprozessors ein-Phasenimpulsüignal erzeugt;

einen Empfänger zum Empfang eines Austast-Anforderungasignals und eines Auftast-Anforderungssignals wobei das Austast-Anforderungssignal erzeugt wird, wenn der mikroprozessor eine Befehlsfolge vollständig durchgeführt hat, und das Auftast-Anforderungssignal erzeugt wird, wenn der Prozessor eine Befehlsfolge einleitet; und

eine synchronarbeitende Logikschaltung, die auf das Phasenimpuls signal und das Austast-Anforderungssignal anspricht, indem sie die Übertragung der Taktimpulse an den Mikroprozessor unterbricht, und die auf das Phasenimpulssignal und das Auftast-Anforderun^ssignal anspricht, indem sie die Übertragung der Taktimpuls an den Mikroprozessor freigibt .
2. Taktsteuerschaltung nach Anspruch 1,

dadurch gekennzeichnet, da sr; df.-, a den Mikroprozessor ent-

- 12 -

,.//.J-I ·■-;■:·■:.·: 3335-Η5

■ι-

- +2—

haltende System Peripherieeinrichtungeη enthält, die durch Datenbusmittel miteinander verbunden sind, und dass die synchron arbeitende Logikschalbung eine Einrichtung enthält, die dazu dient, Phaseninformationssignale, welche die derzeitige Phase des Befehlszyklus des Mikroprozessors angeben, zu erzeugen und über die Datenbusmittel zu übertragen.
3. Taktsteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Mikroprozessor Daten-Ein- und Ausgäbeleitungen besitzt und die genannte vorherbestimmte Phase des Phasendetektors der Phase entspricht, in der die Daten-Ein- und -Ausgäbeleitungen des Mikroprozessors einen hohen Widerstand haben.
4. Taktsteuerschaltung nach Anspruch 3>j dadurch gekennzeichnet, dass das den Mikroprozessor enthaltende System einen Speicher mit Adressen- und Datenleitungen besitzt,das Austast-Anforderungssignal nach der vollständigen Durchführung einer Datenübertragung zwischen dem Mikroprozessor und dem Speicher erzeugt wird und das Auftast-Anforderungssignal auf Grund der Einleitung einer Datenübertragung zu oder von dem Speicher erzeugt wird.