DE3335145A1 - Synchron arbeitender taktunterbrecher fuer mikroprozessoren - Google Patents
Synchron arbeitender taktunterbrecher fuer mikroprozessorenInfo
- Publication number
- DE3335145A1 DE3335145A1 DE19833335145 DE3335145A DE3335145A1 DE 3335145 A1 DE3335145 A1 DE 3335145A1 DE 19833335145 DE19833335145 DE 19833335145 DE 3335145 A DE3335145 A DE 3335145A DE 3335145 A1 DE3335145 A1 DE 3335145A1
- Authority
- DE
- Germany
- Prior art keywords
- microprocessor
- phase
- clock
- request signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims description 22
- 238000012546 transfer Methods 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000000523 sample Substances 0.000 claims description 2
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000005265 energy consumption Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 2
- 241000607479 Yersinia pestis Species 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
- A61N1/36—Applying electric currents by contact electrodes alternating or intermittent currents for stimulation
- A61N1/372—Arrangements in connection with the implantation of stimulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- General Engineering & Computer Science (AREA)
- Radiology & Medical Imaging (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Animal Behavior & Ethology (AREA)
- Life Sciences & Earth Sciences (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Biomedical Technology (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Description
25325
DAVID ALAN KITCHEN
Seabrook, Maryland (V.St.A.)
Seabrook, Maryland (V.St.A.)
Synchron arbeitender Taktunterbrecher für Mikroprozessoren
Die Erfindung betrifft Mikroprozessorenthaltende Systeme, insbesondere eine zur Taktsteuerung
dienende Schaltungsanordnung zur Steuerung des Betriebes eines Mikroprozessors in einem einen begrenzten Energievorrat
enthaltenden System, beispielsweise in einem implantierten medizinischen Gerät.
Zu den zahlreichen Verwendungszwecken von miniaturisierten elektronischen Datenverarbeitungsgeräten,
die allgemein als Mikroprozessoren bezeichnet werden, gehört die Steuerung von in implantierten medizinischen
Geräten vorgesehenen Schaltungsanordnungen zur Überwachung und Diagnose. Pur diesen Zweck sind Mikroprozessoren besonders
zweckmäßig, weil sie relativ leicht und klein sind. Jeder Mikroprozessor hat jedoch einen bestimmten Energieverbrauch,
der von der Verarbeitungsfunktion des Mikroprozessors abhängt. Dabei werden als Verarbeitungsfunktion
-2-
die Übertragung von Daten in und aus verschiedenen Registern des Mikroprozessors und von diesem durchgeführte
Rechen- oder logische Operationen bezeichnet. Mikroprozessoren von implantierten medizinischen Geräten
werden gewöhnlich von einer Batterie mit Energie gespeist. Wenn die Batterie verbraucht ist, muß sie in einer Opera-"-'-tion
ausgetauscht werden, damit der Mikroprozessor seine elektrischen Funktionen weiterhin ausführen kann.
Man kann die vorstehend angesprochenen Schwierigkeiten natürlich dadurch vermindern» dass in
dem Mikroprozessor e ine Logikschaltung mit minimalem Energiebedarf verwendet wird und/oder besonders langlebige
Batterien verwendet werden, Die auf diese ?/eise erzielbaren Vorteile sind jedoch durch die derzeit erhältlichen
Pestkörper-Logikschaltungen und Batterien begrenzt.
Man kann die Lebensdauer der Stromquelle für den Mikroprozessor auch dadurch verlängern, dass die
Stromzufuhr zu bestimmten Stromkreisen in bestimmten Zeiträumen unterbrochen wird, in denen diese Stromkreise
nicht benötigt werden. Bei einer mikroprozessorgesteuerten
Einrichtung, beispielsweise einer Datenerfassungseinrichtung, ist diese Maßnahme jedoch nicht immer anwendbar,
weil für interne organisatorische aufgaben ein Dauerbetrieb
für Zeitnehmer-, Datenerfassungs- und andere Überwachungs- und Steuerfunktionen erforderlich ist. ferner
müssen manche für den Betrieb des Mikroprozessors wesentlichen Logikschaltungen, beispielsweise aktive Speicher,
wiederholt aufgefrischt werden, damit die darin gespeicherten Daten ihre Gültigkeit behalten. Für Auffrischungsvorgänge ist eine ununterbrochene Stromzufuhr erforderlich,
die nicht vorübergehend unterbrochen werden kann. Man kann jedoch eine beträchtliche Energiemenge einsparen, wenn
-5-
3335U5
man den Prozessor im Ruhezustand desaktiviert, beispielsweise zwischen Übertragungen von Speicherdaten oder
zwischen der Ausführung von Befehlen. Gewöhnlich ist jedoch in einem Datenverarbeitungssystem der Mikroprozessor
die einzige Einrichtung, durch die alle anderen Einrichtungen, beispielsweise Peripheriegerate und
Speicher, gesteuert werden. Aus diesem Grunde wird der Mikroprozessor gewöhnlich nicht ausgeschaltet, weil sonst
die Synchronisierung mit den anderen Einrichtungen verlorengehen könnte.
Die Aufgabe der Erfindung besteht daher in der Schaffung einer Taktsteuerschältung.zum Herabsetzen
des Energieverbrauchs eines Mikroprozessors, der in einem System mit begrenztem Energievorrat arbeitet.
Insbesondere besteht eine Aufgabe der Erfindung inifer Schaffung einer Taktsteuerschaltung zum Auslösen
und Unterbrechen des Taktes in einem Mikroprozessor in einer optimalen Phase während seines Befehlszyklus, so
dass im Ruhezustand des Mikroprozessors der Energieverbrauch vermindert und beim Wiederanlauf des Mikroprozessors
ein mit anderen Einrichtungen synchroner Betrieb gewährleistet wird.
Die Erfindung hat ferner die Aufgabe, eine Tsktsteuerschaltung für ein System zu schaffen, das einen
Mikroprozessor und einen Speicher mit wahlfreiem Zugriff
besitzt, wobei die genannte Schaltung auch im Ruhezustand des Mikroprozessors eine Verwendung des Speichers durch
andere periphere Einrichtungen ermöglicht.
Weitere Aufgaben der Erfindung gehen aus der nachstehenden Beschreibung deines Ausführungsbeispiels hervor.
Gemäß der Erfindung werden die vorstehend
angegebenen und weitere Aufgaben dadurch gelöst, dass mit dem Mikroprozessorsystem eine Taktsteuerschaltung
gekoppelt ist, die einen Phasendetektor zum Erzeugen eines Phasenimpulses auf Grund eines von dem Mikroprozessor
abgegebenen Befehlszyklus-Synchronsignals umfaßt (1), wobei jeder Synchronimpuls eine vorherbestimmte
Phase in einem Befehlsausführungszyklus des Mikroprozessors
bezeichnet, und (2) eine Auf- und Austast-Logikschaltung, die auf Grund des von dem Phasenfühler abge- ,
gebenen Phasenimpulses und eines von verschiedenen Einrichtungen des den Mikroprozessor enthaltenden Systems
kommenden Auf~ bzw. Austast-Anforderungssignals die Übertragung von Taktimpulsen von einem Taktgeber zu dem
Mikroprozessor freigibt bzw. unterbricht. In einem Ausführungsbeispiel werden das Auf~ und das Austast-Anforderungssignal
zwischen direkten Speicherzugriffen
des Mikroprozessors erzeugt. In einem anderen Ausfuhrungsbeispiel erfolgt eine Austastanforderung, nachdem der
Mikroprozessor einen Befehlszyklus vollständig durchgeführt hat, und erfolgt eine üuftastanforderung, wenn der
Mikroprozessor einen Befehlszyklus beginnt. Das Anlaufen und Anhalten des Mikroprozessors erfolgt nur beim Auftreten
des Phasenimpluses, d.h., zu einem Zeitpunkt, in dem die Daten-Eingabe- und-Ausgäbeleitungen des
Mikroprozessors von einem externen periphere*! Bus abgetrennt
sind, der mit einer Einrichtung, beispielsweise : einem Speicher, verbunden ist.
Yorteilhafterweise ist auch bei im Ruhezustand
befindlichem Mikroprozessor ein Zugriff anderer Peripherieeinrichtungen zu dem Speicher möglich. Ferner
erzeugt der Phasendetektor auch Phaseninformationssignale
und gibt er diese über einen Datenbus an mit diesem
-5-
3335H5
-5-
verbundene Peripherieeinrichtungen ab, um diesen die derzeitige
Phase des Befehlszyklus den Mikroprozessors mitzuteilen, so daß die Peripherieeinrichtungen, die mit den Datenbus
verbunden sind/ eine Mitteilung der derzeitigen Phase des Befehlszyklus des Mikroprozessors erhalten und sich für eine
Datenübertragung zu dem und von dem gemeinsam benutzten Speicher bereitmachen können.
Die Erfindung ist in den beigefügten Patentan-Sprüchen
genau angegeben. Zum besseren Verständnis der vorstehend angegebenen und weiterer Aufgaben und Vorteile der
Erfindung wird ein Ausführungsbeispiel derselben nachstehend anhand der beigefügten Zeichnungen beschrieben.
In diesen zeigt
Figur 1 ein Blockschema einer Taktsteuerschaltung gemäß der Erfindung,
Figur 2 ein Impulsdiagramm der Taktsteuerscjaltung
gemäß Figur 1 und
Figur 3 ein ausführliches Schaltschema der Schaltung gemäß Figur 1.
Wie vorstehend beschrieben wurde, wird mit der Erfindung der Vorteil erzielt, daß der Energieverbrauch
eines Mikroprozessors vermindert wird, der in einem System mit einem begrenzten Energievorrat arbeitet, beispielsweise
in einem implantierten medizinischen Gerat. Die Erfindung beruht auf der Erkenntnis, daß der Leistungsverbrauch
auch eines Mikroprozessors stark davon abhängt, ob sich der Mikroprozessor in einem statischen oder in einem
dynamischen Betriebszustand befindet. Dies gilt besonders für Mikroprozessoren 1802 von RCA.
In den Figuren 1 und 2 sind ein Blockschaltschema und ein Impulsdiagramm einer Anordnung dargestellt,
mit der der Erfindungsgedanke verwirklicht werden kann. Eine synchron arbeitende Austast-Logikschaltung 12 legt
an die Leitung 30 ein Signal CLK EM an, wenn sich der Mikroprozessor 15 in seinem
aktiven, dynamischen Betrieb "befindet, und während die
Schaltung 12 im Ruhezustand des Mikroprozessors dieses Signal OLK EN nicht abgiDt. Bei angelegtem Signal OLK EN
gibt das UND-Glied 14 von einem Talctgeber 17 kommende
Taktsignale direkt an den Takteingang OK des Mikroprozessors 15 ab. Unter Steuerung durch diese Taktsignale
verarbeitet der Mikroprozessor 15 Daten, die zwischen dem
Mikroprozessor 15» dem Speicher 11 und Peripherieeinrichtungen 21 übertragen werden. An den Speicher 11 ist ein
Prozessorbus 13 angeschlossen, mit dem die Peripherieeinrichtungen durch den Peripheriebus 20 verbunden sind.
Der Speicher 11 ist gewöhnlich ein Speicher für wahlfreien Zugriff mit Adressenleitungen und Datenleitungen, könnte
aber auch ein Speicher anderer Art sein. Der Peripheriebus 20 dient normalerweise zum Übertragen von Signalen von
Datenerfassungssonden·
Bei der beabsichtigten Verwendung des Mikroprozessors 15 in einem implantierten medizinischen Gerät -■.
werden ungefähr 90 % der von dem Mikroprozessor verbrauchten Energie für den Speicherzugriff und für Datenübertragungen
zwischen den mit den Bussen IJ und 20 verbundenen Einrichtungen benötigt. Es gibt jedoch Zeiten,
in denen der Mikroprozessor 15 nicht für eine Verarbeitung oder Übertragung von Daten verwendet wird, so dass dann
keine Energie zum Fortschalten seiner internen Register
und Recheneinheiten benötigt wird. Dies kann beispielsweise der Fall sein, wenn eine der Peripherieeinrichbungen 21
Daten erfaßt und durch Abtastung erhaltene Daten in den Speicher 11 einschreibt, damit diese Daten später von dem
Mikroprozessor I5 verarbeitet werden können. In der bevor-
.::.Ü ■.:' ■'■■· ■"■■'■■ 3335U5
A-
zugten Ausführungsform erfolgt eine derartige Übertragung, wenn die Datenleitungen des Prozessors von dem Bus 13
logisch getrennt sind, so dass die Adressenleitungen und Datenleitungen des Speichers 11 frei sind.
Im Betrieb überwacht ein Pha^endetektor 10
die Betriebsphasen des Mikroprozessors während dessen Befehlszyklus. In dem bevorzugt verwendeten Mikroprozessor
1802 umfaßt jeder Befehlszyklus acht Schritte oder Phasen, die acht Taktimpulsen des Taktgebers 17 entsprechen. Der
Phasendetektor 10 über?/acht die Takt impulse 16 des Taktgebers
17 und ein von dem Mikroprozessor 15 abgegebenes Synchronsignal 18, das während einer der acht Phasen des
Betriebszyklus des Mikroprozessors 15 auftritt. Synchron
mit den Taktimpulsen und den Synchronimpulsen gibt der Phasendetektor 10 an den Bus 20 eine Folge von Informationssignalen ab, durch die die Peripherieeinrichtungen Informationen
hinsichtlich des Befehlszyklus erhalten, den
der Mikroprozessor 15 gerade durchführt. Der Phasendetektor 10 gibt ferner einen Ein- und Ausschalt-Phasenimpuls SSPP
über den Leiter 22 an eine synchron arbeitende Ein- und Ausschaltlogik 12 ab. Der Impuls SSPP wird während einer
vorherbestimmten Phase des Befehlszyklus des Mikroprozessors 15 ebenfalls synchron mit den Taktimpulsen des
Taktgebers 17 erzeugt. Beim Auftreten des Impulses SSPP haben die Datenleitungen des Mikroprozessors einen hohen
Widerstand, so dass die Peripherieeinrichtungen erforderlichenfalls Zugriff zu dem Speicherbus haben können, während
sich der Mikroprozessor im Ruhezustand befindet, wie vorstehend
erläutert wurde.
Beim Auftreten des Impulses SSPP kann ferner die synchron arbeitende Ein- und Austast-Logikschaltung
12 auf ein Austast-Anforderungssignal STOP oder ein Auftast-Aufforderungssignal START ansprechen, das an den
'.fit·
Leiter 24- "bzw. 26 angelegi; wird. Das Signal START oder
STOP kann von dem Mikroprozessor 15 abgegeben werden, beispielsweise wenn er eine Programmunterbrechung bewirkt
oder eine übertragung von oder zu dem Speicher vollständig durchgeführt hat. Auf Grund eines Signals STOP bewirkt
die Schaltung 12, dass die Abgabe des Signals OLK EE an
die Leitung 30 beim Auftreten des nächsten Impulses SSPP unterbrochen wird. Bei im Ruhezustand befindlichem Prozessor
bewirkt die Logikschaltung 12 auf Grund des über die Leitung 24 angelegten Signals START, dass bei der Abgabe
des nächsten Impulses SSPP durch den Phasendetektor 22 das Signal CLK EN wieder an die Leitung 50 angelegt wird.
Durch den Phasendetektor 10 wird somit gewährleistet, dass der Mikroprozessor 15 synchron mit der gewünschten Phase
seines Befehlszyklus in den Ruhezustand bzw. in den aktiven Zustand übergeht, beispielsweise wenn der Mikroprozessor
15 von dem Bus 13 funktionell getrennt ist.
Vor der Punktion der Schaltung 12 bewirkt ein Rücksetzsignal RESET, dass alle Signalspeicher und Schaltglieder
in der synchron arbeitenden Auf- und Austast-Logikschaltung 12 den Ausgangszustand einnehmen. Infolgedessen
gelangt beim ersten Einschalten des den Mikroprozessor enthaltenden Systems die Schaltung 12 in einen betriebsfähigen
Zustand,
Die Figur 3 ist ein ausführliches Schaltschema der synchron arbeitenden Taktunterbrechungsschaltung
12 und der Phasendetektorschaltung 10, die soeben anhand
der Figur 1 beschrieben wurden. Der Phasendetektor 10 enthält eine Schaltung 34- mit einem Oktalzähler, beispielsweise
einem Ringzähler, und einem Dekoder. Diese Schaltung 34- wird auf Grund jedes von dem Taktgeber 17
(Figur 1) konimenden Takt impulses um eine Bitposition
3335U5
fortgeschaltet. Auf Grund der Taktimpulse erzeugt die Dekoderschaltung 34 jeweils nach dem Zählen von acht
Impulsen "bzw· jedem Eintref/en eines Zährbits in der
Position "eins" in dem Ringzähler 34 einen Impuls SSPP. In der Phase "eins" haben die Adressen- und Daten-Ein-
und Ausgabeleitungen des Mikroprozessors einen hohen Widerstand. Zu Beginn jedes Befehlszyklus des Mikroprozessors
15 gibt dieser ein Signal SYITO in Form eines
Zeitpumpuses "B" (TBP) an den Eingang des UND-Gliedes 36
ab, an desnen anderen Eingang der Taktgeber I7 Taktimpulse
anlegt, so dass der Dekoder 34 synchron mit einem dieser
Taktimpulse in seinen Ausgangszustand zurückgesetzt wird.
Zur Abgabe eines Anforderungssignals über die Leitung 24 besitzt die synchron arbeitende Auf- und
Austast-Logikschaltung 12 ein ODER-Glied 38, das auf
verschiedene Steuersignale anspricht, beispielsy/eise auf
ein Unterbrechungssignal INT und auf Signale DMA IN und
DMA OUT, welche die Übertragung von Signalen in den und von dem Speicher 11 für wahlfreien Zugriff einleiten
und beenden. Die Logikschaltung 12 enthält ferner ein UND-Glied 46, das zur Abgabe einer Austastenforderung
über die Leitung 26 an den Prozessor 15 auf verschiedene
von Peripherieeinheiten kommende Vollzugssignale ansprechen
kann, beispielsweise auf ein Signal CPU DONE, DMA IN DONE und DMA OUT DONE, die besagen, dass der Prozessor eine
Befehlsfolge durchgeführt hat oder dass e ine Übertragung
zu oder von dem Speicher vollständig durchgeführt worden ist und daher der Prozessor angehalten v/erden kann.
Zum Austasten des Mikroprozessors wird auf Grund eines über die leitung 26 abgegebenen Austast-Anforderungssignals
STOP ein Flipflop 54 gesetzt, sofern an der Leitung kein Auftastforderungsüvjnal START liegt,
Der xiuscang Q des Flipflops 54 und der an dem Leiter 22
liegende Impuls SSPP werden an ein UND-Glied 56 angelegt,
das ein Setzen eines zweiten Flipflops 58 "bewirkt. Das
Flipflop 58 wird ferner "beim Auf treuen des Impulses SSPP
gesetzt. Durch das Ausgangssignal Q des Flipflops 58 wird
dann ein Signal unterbrochen, das über den Leiter 30 an
das UKD-Glied 14- angelegt wird, so dass die "übertragung
der Taktimpulse von dem Taktgeber 17 über die Leitung 16 an den Mikroprozessor I5 unterbrochen wird. Ferner bewirkt
das Ausgangssignal Q des Flipflops 58 über ein
ODER-Glied 62 ein Rücksetzen des Flipflops 54-. Über ein
in einer Rückkopplung^schleife des Flipflops 58 angeordnetes
ODER-Glied 60 hält sich das Flipflop 58 selbst, bis an die Leitung 24 ein Auftastforderungssignal START
angelegt wird.
Zum W!iederancteuern des Mikroprozessors 15,
d.h., zur Freigabe der Übertragung der Taktsignale über
das UND-Glied 14, wird an den Leiber 24 ein Signal START angelegt, worauf beim Anlegen eines Impulses SSPP an den
Leiter 22 das Flipflop 58 gesetzt wird. Bei gesetztem
Flipflop 58 leg;t dieses sein Ausgangs signal Q an das
UND-Glied 14 an, so dass dieses die von dem Taktgeber 17 kommenden Impulse an den Mikroprozessor 15 abgibt.
Vorstehend wurde eine bevorzugte ausführungβίο rm der Erfindung beschrieben, doch ist die Erfindung
auf diese ausfuhrungsform nicht eingeschränkt, die derart
abgeändert werden kann, dass einige oder alle Vorteile und Aufgaben der Erfindung erzielt bzw. gelöst werden.
Daher umfaßt die Erfindung alle im Rahmen des Erfindungsredankens
liegenden.Abänderungen und weitere Ausführungsformen.
Leerseite
Claims (4)
- 3335U5_ *XA——PATEIITAHSPRtJ CHE( 1 ·/ Takt steuerschaltung für ein Systemmit einem Mikroprozessor, der auf Grund von Taktimpulsen Befehle in aufeinanderfolgenden Phasen jedes Befehlszyklus ausführt, gekennzeichnet durch:einen Taktgeber zum Erzeugen von Taktimpulsen;einen Phasendetektor, der auf Grund der genannten Taktimpulse und einer vorherbestimmten Phase jedes Bofehlszyklus des Mikroprozessors ein-Phasenimpulsüignal erzeugt;einen Empfänger zum Empfang eines Austast-Anforderungasignals und eines Auftast-Anforderungssignals wobei das Austast-Anforderungssignal erzeugt wird, wenn der mikroprozessor eine Befehlsfolge vollständig durchgeführt hat, und das Auftast-Anforderungssignal erzeugt wird, wenn der Prozessor eine Befehlsfolge einleitet; undeine synchronarbeitende Logikschaltung, die auf das Phasenimpuls signal und das Austast-Anforderungssignal anspricht, indem sie die Übertragung der Taktimpulse an den Mikroprozessor unterbricht, und die auf das Phasenimpulssignal und das Auftast-Anforderun^ssignal anspricht, indem sie die Übertragung der Taktimpuls an den Mikroprozessor freigibt .
- 2. Taktsteuerschaltung nach Anspruch 1,dadurch gekennzeichnet, da sr; df.-, a den Mikroprozessor ent-- 12 -,.//.J-I ·■-;■:·■:.·: 3335-Η5■ι-- +2—haltende System Peripherieeinrichtungeη enthält, die durch Datenbusmittel miteinander verbunden sind, und dass die synchron arbeitende Logikschalbung eine Einrichtung enthält, die dazu dient, Phaseninformationssignale, welche die derzeitige Phase des Befehlszyklus des Mikroprozessors angeben, zu erzeugen und über die Datenbusmittel zu übertragen.
- 3. Taktsteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Mikroprozessor Daten-Ein- und Ausgäbeleitungen besitzt und die genannte vorherbestimmte Phase des Phasendetektors der Phase entspricht, in der die Daten-Ein- und -Ausgäbeleitungen des Mikroprozessors einen hohen Widerstand haben.
- 4. Taktsteuerschaltung nach Anspruch 3>j dadurch gekennzeichnet, dass das den Mikroprozessor enthaltende System einen Speicher mit Adressen- und Datenleitungen besitzt,das Austast-Anforderungssignal nach der vollständigen Durchführung einer Datenübertragung zwischen dem Mikroprozessor und dem Speicher erzeugt wird und das Auftast-Anforderungssignal auf Grund der Einleitung einer Datenübertragung zu oder von dem Speicher erzeugt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/425,668 US4545030A (en) | 1982-09-28 | 1982-09-28 | Synchronous clock stopper for microprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3335145A1 true DE3335145A1 (de) | 1984-03-29 |
DE3335145C2 DE3335145C2 (de) | 1987-10-08 |
Family
ID=23687539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833335145 Granted DE3335145A1 (de) | 1982-09-28 | 1983-09-28 | Synchron arbeitender taktunterbrecher fuer mikroprozessoren |
Country Status (9)
Country | Link |
---|---|
US (1) | US4545030A (de) |
JP (1) | JPS5981720A (de) |
AU (1) | AU557250B2 (de) |
CA (1) | CA1196423A (de) |
DE (1) | DE3335145A1 (de) |
FR (1) | FR2533719A1 (de) |
GB (1) | GB2127999B (de) |
IL (1) | IL69865A (de) |
NL (1) | NL8303313A (de) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59200327A (ja) * | 1983-04-26 | 1984-11-13 | Nec Corp | 周辺装置の制御方式 |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4631702A (en) * | 1984-02-28 | 1986-12-23 | Canadian Patents and Deveopment Limited--Societe Canadienne des Brevets et d'Exploitation Limitee | Computer speed control |
US4825407A (en) * | 1984-07-26 | 1989-04-25 | Miles Inc. | Method and circuit for controlling single chip microcomputer |
US4625730A (en) * | 1985-04-09 | 1986-12-02 | The Johns Hopkins University | Patient ECG recording control for an automatic implantable defibrillator |
JPS61262827A (ja) * | 1985-05-15 | 1986-11-20 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS6227813A (ja) * | 1985-07-29 | 1987-02-05 | Hitachi Ltd | 位相同期方式 |
US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
JPS63163912A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | マイクロコンピユ−タシステム |
JPH01241636A (ja) * | 1988-03-17 | 1989-09-26 | Internatl Business Mach Corp <Ibm> | データ処理システム |
US5032982A (en) * | 1988-05-18 | 1991-07-16 | Zilog, Inc. | Device for timing interrupt acknowledge cycles |
JPH0719211B2 (ja) * | 1988-10-08 | 1995-03-06 | 日本電気株式会社 | クロック制御方式 |
US4980836A (en) * | 1988-10-14 | 1990-12-25 | Compaq Computer Corporation | Apparatus for reducing computer system power consumption |
JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
JPH02250191A (ja) * | 1989-03-23 | 1990-10-05 | Mitsubishi Electric Corp | マイクロコンピュータ |
US7537167B1 (en) * | 1993-08-31 | 2009-05-26 | Broadcom Corporation | Modular, portable data processing terminal for use in a radio frequency communication network |
JPH0328911A (ja) * | 1989-06-26 | 1991-02-07 | Mitsubishi Electric Corp | マイクロプロセッサ |
EP0675425B1 (de) * | 1989-06-30 | 1997-12-10 | Fujitsu Personal Systems, Inc. | Methode zur Reduzierung der Leistungsaufnahme eines Rechners |
JPH03111960A (ja) * | 1989-09-26 | 1991-05-13 | Mitsubishi Electric Corp | ワンチップマイクロコンピュータ |
JPH03231320A (ja) * | 1990-02-06 | 1991-10-15 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
JP2676966B2 (ja) * | 1990-03-16 | 1997-11-17 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
JPH04107623A (ja) * | 1990-08-28 | 1992-04-09 | Seiko Epson Corp | 表示装置 |
JPH04236682A (ja) * | 1991-01-18 | 1992-08-25 | Mitsubishi Electric Corp | マイクロコンピュータシステム |
US5546561A (en) * | 1991-02-11 | 1996-08-13 | Intel Corporation | Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory |
US5333300A (en) * | 1991-02-11 | 1994-07-26 | Intel Corporation | Timing circuitry and method for controlling automated programming and erasing of a non-volatile semiconductor memory |
FI88657C (fi) * | 1991-02-12 | 1993-06-10 | Nokia Mobile Phones Ltd | Foerfarande foer att minska stroemfoerbrukningen i en mobiltelefon |
US5203003A (en) * | 1991-03-28 | 1993-04-13 | Echelon Corporation | Computer architecture for conserving power by using shared resources and method for suspending processor execution in pipeline |
US5935253A (en) * | 1991-10-17 | 1999-08-10 | Intel Corporation | Method and apparatus for powering down an integrated circuit having a core that operates at a speed greater than the bus frequency |
EP0598902A4 (de) * | 1992-02-26 | 1995-06-28 | Seiko Epson Corp | Zusätzliche elektronische einrichtung und elektronisches system. |
US6343363B1 (en) | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
JP3529805B2 (ja) * | 1992-03-27 | 2004-05-24 | ナショナル・セミコンダクター・コーポレイション | ハードウェア制御パワー管理機能と選択可能な入出力制御ピンとを有するマイクロプロセッサ |
EP0608418B1 (de) | 1992-05-20 | 1998-11-04 | Seiko Epson Corporation | Kassette für eine elektronische vorrichtung |
US8213431B2 (en) * | 2008-01-18 | 2012-07-03 | The Boeing Company | System and method for enabling wireless real time applications over a wide area network in high signal intermittence environments |
AU4534993A (en) * | 1992-06-12 | 1994-01-04 | Norand Corporation | Portable data processor which selectively activates and deactivates internal modular units and application processor to conserve power |
US5404459A (en) * | 1992-07-21 | 1995-04-04 | Advanced Micro Devices | Serial interface module and method in which the clock is only activated to send a predetermined number of data bits |
US5473767A (en) * | 1992-11-03 | 1995-12-05 | Intel Corporation | Method and apparatus for asynchronously stopping the clock in a processor |
KR0138973B1 (ko) * | 1992-11-23 | 1998-06-15 | 죤 에이취.무어 | 클럭 주파수를 제어하여 전자 회로의 전력 소모를 최소화시키는 방법 및 장치 |
US5457781A (en) * | 1993-01-04 | 1995-10-10 | Amdahl Corporation | System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
US5586332A (en) * | 1993-03-24 | 1996-12-17 | Intel Corporation | Power management for low power processors through the use of auto clock-throttling |
US5450574A (en) * | 1993-03-29 | 1995-09-12 | All Computers Inc. | Apparatus and method for enhancing the performance of personal computers |
US5428765A (en) * | 1993-08-12 | 1995-06-27 | Databook Incorporated | Method and apparatus for disabling and restarting clocks |
US5600839A (en) * | 1993-10-01 | 1997-02-04 | Advanced Micro Devices, Inc. | System and method for controlling assertion of a peripheral bus clock signal through a slave device |
EP0666525B1 (de) * | 1994-02-04 | 2001-09-12 | Intel Corporation | Verfahren und Vorrichtung zur Stromverbrauchssteuerung in einem Rechnersystem |
US5721934A (en) * | 1994-06-29 | 1998-02-24 | Intel Corporation | Retrofit external power saving system and method for use |
EP0703521A1 (de) * | 1994-09-23 | 1996-03-27 | International Business Machines Corporation | Steuerlogik für höhere Taktgeschwindigkeit |
US5606704A (en) * | 1994-10-26 | 1997-02-25 | Intel Corporation | Active power down for PC card I/O applications |
US5724592A (en) * | 1995-03-31 | 1998-03-03 | Intel Corporation | Method and apparatus for managing active power consumption in a microprocessor controlled storage device |
JP2974950B2 (ja) * | 1995-10-26 | 1999-11-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理システム |
JP3676882B2 (ja) * | 1996-06-12 | 2005-07-27 | 株式会社リコー | マイクロプロセッサ及びその周辺装置 |
US5832243A (en) * | 1996-12-31 | 1998-11-03 | Compaq Computer Corporation | Computer system implementing a stop clock acknowledge special cycle |
US5987614A (en) * | 1997-06-17 | 1999-11-16 | Vadem | Distributed power management system and method for computer |
US6115823A (en) * | 1997-06-17 | 2000-09-05 | Amphus, Inc. | System and method for task performance based dynamic distributed power management in a computer system and design method therefor |
USRE40866E1 (en) | 2000-09-27 | 2009-08-04 | Huron Ip Llc | System, method, and architecture for dynamic server power management and dynamic workload management for multiserver environment |
US7032119B2 (en) | 2000-09-27 | 2006-04-18 | Amphus, Inc. | Dynamic power and workload management for multi-server system |
US7822967B2 (en) * | 2000-09-27 | 2010-10-26 | Huron Ip Llc | Apparatus, architecture, and method for integrated modular server system providing dynamically power-managed and work-load managed network devices |
US7228441B2 (en) * | 2000-09-27 | 2007-06-05 | Huron Ip Llc | Multi-server and multi-CPU power management system and method |
US7552350B2 (en) | 2000-09-27 | 2009-06-23 | Huron Ip Llc | System and method for activity or event base dynamic energy conserving server reconfiguration |
US20030196126A1 (en) * | 2002-04-11 | 2003-10-16 | Fung Henry T. | System, method, and architecture for dynamic server power management and dynamic workload management for multi-server environment |
US20060248360A1 (en) * | 2001-05-18 | 2006-11-02 | Fung Henry T | Multi-server and multi-CPU power management system and method |
US7085952B2 (en) * | 2001-09-14 | 2006-08-01 | Medtronic, Inc. | Method and apparatus for writing data between fast and slow clock domains |
FR2833448B1 (fr) * | 2001-12-06 | 2004-02-27 | Cit Alcatel | Optimisation de la consommation d'une puce auxiliaire multimedia dans un terminal de la radiocommunication mobile |
JP3919740B2 (ja) * | 2003-07-30 | 2007-05-30 | 株式会社ソニー・コンピュータエンタテインメント | 回路動作制御装置および情報処理装置 |
US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
DE102006004346A1 (de) * | 2006-01-30 | 2007-10-18 | Deutsche Thomson-Brandt Gmbh | Datenbusschnittstelle mit abschaltbarem Takt |
FR2914562B1 (fr) * | 2007-04-05 | 2009-05-29 | Univ Grenoble 1 | Systeme de prothese buccale comprenant un dispositif d'electrostimulation associe a un dispositif d'emission-reception sans fil |
US8909961B2 (en) | 2011-11-29 | 2014-12-09 | Ati Technologies Ulc | Method and apparatus for adjusting power consumption level of an integrated circuit |
CN105388963B (zh) * | 2015-11-17 | 2018-07-27 | 西安紫光国芯半导体有限公司 | 一种基于dfi接口的门控时钟控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2851628A1 (de) * | 1977-12-19 | 1979-06-28 | Bendix Corp | Digitalrechner |
DE2911998A1 (de) * | 1979-03-27 | 1980-10-16 | Bosch Gmbh Robert | Stromversorgung fuer einen wenigstens einen verbraucher steuernden mikroprozessor durch steuersignale |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3535560A (en) * | 1967-06-09 | 1970-10-20 | Nasa | Data processor having multiple sections activated at different times by selective power coupling to the sections |
US3941989A (en) * | 1974-12-13 | 1976-03-02 | Mos Technology, Inc. | Reducing power consumption in calculators |
JPS5178656A (ja) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | Kurotsukuseigyosochi |
JPS5348638A (en) * | 1976-10-15 | 1978-05-02 | Sharp Corp | Electronic apparatus |
US4080659A (en) * | 1977-02-28 | 1978-03-21 | Francini Joseph P | Multi-mode file storage calculator |
US4279020A (en) * | 1978-08-18 | 1981-07-14 | Bell Telephone Laboratories, Incorporated | Power supply circuit for a data processor |
JPS5545246A (en) * | 1978-09-25 | 1980-03-29 | Matsushita Electric Ind Co Ltd | Information receiving unit |
JPS5547549A (en) * | 1978-09-28 | 1980-04-04 | Nippon Texas Instr Kk | Low power consumption microcomputer |
JPS5654529A (en) * | 1979-10-08 | 1981-05-14 | Nec Corp | Data processor |
AU6606881A (en) * | 1980-01-16 | 1981-07-23 | Medtronic, Inc. | Pacemaker |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
-
1982
- 1982-09-28 US US06/425,668 patent/US4545030A/en not_active Expired - Fee Related
-
1983
- 1983-09-20 AU AU19311/83A patent/AU557250B2/en not_active Ceased
- 1983-09-22 GB GB08325417A patent/GB2127999B/en not_active Expired
- 1983-09-27 NL NL8303313A patent/NL8303313A/nl not_active Application Discontinuation
- 1983-09-27 FR FR8315304A patent/FR2533719A1/fr active Pending
- 1983-09-28 IL IL69865A patent/IL69865A/xx unknown
- 1983-09-28 CA CA000437871A patent/CA1196423A/en not_active Expired
- 1983-09-28 DE DE19833335145 patent/DE3335145A1/de active Granted
- 1983-09-28 JP JP58180100A patent/JPS5981720A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2851628A1 (de) * | 1977-12-19 | 1979-06-28 | Bendix Corp | Digitalrechner |
DE2911998A1 (de) * | 1979-03-27 | 1980-10-16 | Bosch Gmbh Robert | Stromversorgung fuer einen wenigstens einen verbraucher steuernden mikroprozessor durch steuersignale |
Non-Patent Citations (1)
Title |
---|
DE-Z.: "Elektronik" H. 10, 21.5.82, S. 69-72 * |
Also Published As
Publication number | Publication date |
---|---|
FR2533719A1 (fr) | 1984-03-30 |
AU1931183A (en) | 1984-04-05 |
JPH0214723B2 (de) | 1990-04-09 |
JPS5981720A (ja) | 1984-05-11 |
AU557250B2 (en) | 1986-12-11 |
DE3335145C2 (de) | 1987-10-08 |
IL69865A (en) | 1987-09-16 |
GB8325417D0 (en) | 1983-10-26 |
GB2127999B (en) | 1986-04-30 |
US4545030A (en) | 1985-10-01 |
IL69865A0 (en) | 1983-12-30 |
NL8303313A (nl) | 1984-04-16 |
GB2127999A (en) | 1984-04-18 |
CA1196423A (en) | 1985-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3335145A1 (de) | Synchron arbeitender taktunterbrecher fuer mikroprozessoren | |
DE3486192T2 (de) | Kontrollanlage zum Konservieren von Energie. | |
DE69025992T2 (de) | Implantierbare Herzeinrichtung mit Kontrolle des Mikroprozessors mittels zweier Taktfrequenzen | |
DE69727355T2 (de) | Anordnung und Verfahren zur Taktsequenzierung in einem Datenverarbeitungssystem | |
DE3204905C2 (de) | ||
DE69231904T2 (de) | Schaltungsanordnung für mobiles Telefon | |
DE69529134T2 (de) | Batteriesparanordnung eines Systemes mit einem an ein Peripheriegerät angeschlossenen Funktelefon | |
DE69327925T2 (de) | Taktgeber mit Leistungssparfähigkeit | |
DE102004012487B4 (de) | Strom sparende Steuerschaltung einer elektronischen Vorrichtung und Betriebsverfahren davon | |
DE69015154T2 (de) | Kontaktlose integrierte Schaltungskarte. | |
DE69634529T2 (de) | Serielle schnittstelle die, in zwei unterschiedlichen modi, serielle daten zu übertragen imstande ist | |
DE69529362T2 (de) | System zur Steuerung eines Peripheriebustaktsignals | |
DE19539519A1 (de) | Antriebssteuerbefehlseinheit, Synchronsteuersystem für eine Vielzahl von Antriebssteuerbefehlseinheiten, und Synchronsteuerverfahren für die Einheiten | |
DE2800855A1 (de) | Auffrischungssystem fuer direkten speicherzugriff | |
DE3320858A1 (de) | Speicher-managementanordnung fuer mikroprozessorsysteme | |
DE19939579C2 (de) | Vorrichtung zum Erfassen eines Stoppens einer Oszillation und Vorrichtung zum Ausführen einer Verarbeitung nach dem Erfassen eines Stoppens einer Oszillation | |
DE102006038369A1 (de) | Host-Client-Datenkommunikationssystem und Betriebsverfahren | |
DE2800892A1 (de) | Nichtfluechtiger speicher | |
DE102014219905A1 (de) | Konfiguration von Leistungsdomänen eines Mikrocontroller-Systems | |
DE69207496T2 (de) | Verfahren und Vorrichtung zur Nachrichtenübertragungsverwaltung über ein Stromversorgungsnetz in einem Hausnetz | |
DE102013215925A1 (de) | Elektronische Steuervorrichtung | |
DE4120265C2 (de) | IC-Karte | |
EP0107026A1 (de) | Speicherprogrammierbare Steuerung | |
DE69028498T2 (de) | Datenübertragungssystem und -verfahren | |
DE112015007160T5 (de) | Leistungsversorgungsvorrichtung, Leistungsempfangsvorrichtung, Leistungsversorgungssystem, Leistungsversorgungsverfahren, Leistungsquellenverwaltungsverfahren, Leistungsversorgungsprogramm und Leistungsquellenverwaltungsprogramm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: THE JOHNS HOPKINS UNIVERSITY, BALTIMORE, MD., US I |
|
8128 | New person/name/address of the agent |
Representative=s name: LORENZ, E. SEIDLER, B. SEIDLER, M. GOSSEL, H., DIP |
|
8181 | Inventor (new situation) |
Free format text: KITCHIN, DAVID ALAN, SEABROOK, MARYLAND, US |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: THE JOHNS HOPKINS UNIVERSITY, BALTIMORE, MD., US |
|
8328 | Change in the person/name/address of the agent |
Free format text: LORENZ, E. SEIDLER, M. GOSSEL, H., DIPL.-ING. PHILIPPS, I., DR. SCHAEUBLE, P., DR. JACKERMEIER, S.,DR., RECHTSANWAELTE, 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |