JPH01241636A - データ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明はコントロール・ワード・ストレージ装置に記憶
されたコントロール・ワードの制御の下で動作するハー
ドウェアを有するデータ処理システムに関する０本発明
の装置はオペレータによって選択されたコントロール・
ストレージ・アドレスにおいてシステムの動作を停止さ
せる手段と、プロセッサが停止されたことをオペレータ
に知らせる手段と、オペレータにより与えられた信号に
応答して動作を再開始するための手段とを備えている。

Ｂ、従来の技術 マイクロプログラムで構成されたデータ処理システムの
開発、特にマイクロインストラクションの直接の制御の
下にあるハードウェアを使用するクラスのシステムの開
発は、特定のインストラクションが終了した時点におけ
るシステムの状態を、診断目的のために分析することが
必要であり、しかも、ハードウェアの誤動作、またはプ
ログラミングのエラーかの何れかによる誤動作の場所を
指摘することが必要である。このタスクは、マイクロイ
ンストラクションとデータ処理システムのハードウェア
との間のインターフェースの複雑化によって非常に困難
になってきた。誤動作を識別し、且つそれらのエラーを
訂正して、「修理」の完全さを確かめるために、通常、
テスト及び検査のための丹念に作られたプロシージャが
採用される。

特に「マイクロコード」と言われているソフトウェアの
クラスにおいて、ハードウェアの開発、配線処理及びソ
フトウェアのテスト処理は、プログラミング・エラーの
類を決定する目的で、種々のレジスタの位置や、システ
ム・ストレージの位置などの分析を可能とするために、
プログラムの実行を停止させる能力を、プログラマ−に
与えることによって、極めて容易にすることができる。

米国特許出願第１２１４４３号で開示された内容は本発
明の説明の一部に取り入れられている。

ソフトウェアをデパックするために通常用いられている
１つの技術は、「分断点Ｊ　（ｂｒｅａｋｐｏｉｎｔ　
）を使用すること、または、単に無効なインストラクシ
ョンを使用することであり、この技術によると上述の分
断点は、インストラクションのオペレーション・コード
のバイトを、特別の分断点インストラクションに変更す
ることによって設定されるものである。プログラムにお
いて、この分断点に到達すると、トラップがソフトウェ
アのルーチンに遂行され、これにより、分断点に到達し
たことをオペレータに通知し、そして、ある特定のレジ
スタの内容を貯えておくための付加的な機能を行う、こ
の技術は、プロセッサが適正なところで停止せず、従っ
て、停止した時点においてシステムの状態の包括的な分
析ができないという欠点を持っている。

他の技術は所定の停止アドレスを現在のコントロール・
ストレージ・アドレスと比較する特別目的のハードウェ
アで実行するものである。ハードウェアが現在のコント
ロール・ストレージ・アドレスと所定の停止アドレスと
の一致を識別したとき、システムは停止される。この技
術は上述の技術の弱点をカバーするけれども、複数の停
止アドレスを指定することができない弱点を持っている
。

加えて、若し、指定されたコントロール・ストレージ・
アドレスと重複したコントロール・ワードが実行された
とすれば、沢山の偽りの停止が発生することになる。

サービス・プロセッサによってこのようなコントロール
・ストレージの停止を処理させることが望ましいが、サ
ービス・プロセッサは、通常、システムのプロセッサ（
ＣＰＵ）に直接に接続されていないので、現在のコント
ロール・ストレージ・アドレスを決定する能力を持たず
、しかも、処理システムを停止するために、プロセッサ
のクロックを禁止することも出来ない。

米国特許第３８１３５３１号はインストラクション・レ
ジスタに接続されたスイッチが、テストされるべきイン
ストラクションに対応するビット・パターンにセットさ
れるようなシステムが開示されている。このインストラ
クションのタイプがコマンド・レジスタ、即ちオペレー
ション・コード・レジスタにストアされた時、比較回路
がシステムを停止させることになる。このシステムは、
システムが停止されるコントロール・ストレージのアド
レスを指定する能力がない。

米国特許第４０９５２６８号は、コントロール・コンソ
ールからの開始及び停止信号がシステムの開始及び停止
動作に使用されるようなマイクロプログラムで編成され
たシステムが開示されている。

このシステムが停止された時、分析用して、選択された
アドレスを指定されたアドレスに書き込むことが可能で
ある。このシステムは、特定のマイクロインストラクシ
ョン・アドレスにおいてシステムを停止することを取り
入れていない。

米国特許第４４２２１４４号は、書き込み可能なコント
ロール・ストレージ・エレメントにストアされたマイク
ロインストラクションが、読取専用ストレージ・エレメ
ントに見出された欠陥マイクロインストラクションに対
して代替えすることができるマイクロプログラムで構成
されたデータ処理システムが開示されている。停止アレ
ー中のデータ・ビットの存在に基づいて、無効なマイク
ロインストラクションに替えて有効なマイクロインスト
ラクションを代替する手段が設けられている。このアレ
ーは、マイクロインストラクションと同じアドレスによ
りアクセスされ、そして、サービス要員によって予めス
トアされているバイナリ１が書き込み可能なコントロー
ル・ストレージからの代替マイクロインストラクション
を実行させる。このシステムは、システムを停止に導く
ことがなく、そして、停止する所定の位置のコントロー
ル・ストレージ・アドレスにおけるマイクロインストラ
クションを本来的にストアする手段を含んでいない。

米国特許第４２７５４４１号はプロセッサが一時に１ス
テツプだけ動作させることができるようにマイクロプロ
グラムで構成されたシステムが開示されている。このシ
ステムは、人出力で発生される割込みのような種々の制
御信号に応答して「オン」状態に置かれ、そして対応す
る終了信号に応答して「オフ」状態に置かれる。このシ
ステムには、コントロール・ストレージ中の特定のアド
レスのアクセスに応答してシステムを停止させる手段が
設けられていない。

米国特許第４５３００５０号は可変長インストラクショ
ンを実行する能力のあるプロセッサを有するデータ処理
システムが開示されている。この特許に記載されたエラ
ー検出システムは、コントロール・ストレージ中の特定
のアドレスのアクセスに応答してシステムを停止に導く
手段が設けられていない。

米国特許第４５７１６７７号は、予め決められたメモリ
・アドレスと等しい、ＣＰＵのメモリ・アドレス・レジ
スタ中の現在のアドレスを検出するための追跡システム
が開示されている。このシステムは予め決められたアド
レスにおけるマイクロインストラクションのクロック停
止インストラクションを置き替える手段を開示していな
い。

米国特許第４５７０２１８号は、周辺装置、及び直接メ
モリ・アクセスを使用したマイクロ・プロセッサ・メモ
リとの闇のデータと、データ・メモリ中に書き込まれた
プログラム可能な停止コードとを転送するためのシステ
ムが記載されている。

このシステムは、マイクロインストラクションがコント
ロール・ストレージから取り除かれ、そしてクロック停
止インストラクションで置き替えられるシステムを開示
していない。

米国特許第４５８９０６５号は、状態のチエツクを行い
、平行して、インストラクションのストリームの連続し
た実行を行うための単一サイクル動作の方法を与えるト
ラップ・インストラクションを有する「原始的なインス
トラクションのセット・マシン」が記載されている。こ
の特許は、所望のアドレスにおけるマイクロインストラ
クションがクロック停止インストラクションで置換され
るシステムを記載していない。

米国特許第４５９８３６４号は、追跡インストラクショ
ンがプログラムに永久的に組み込まれており、置換ビッ
トによって選択的に付勢される追跡システムが記載され
ている。このシステムは、所望のコントロール・ストレ
ージ・アドレスにおけるマイクロインストラクションを
、停止クロック・インストラクションと置換させ、次い
でコントロール・ストレージに復帰する装置が記載され
ていない。

米国特許第４６３８４５２号は、デパツギングが周辺装
置から受は取られた信号の性質に従って選択的に動作す
る分断点の助けによって達成されるデータ処理システム
が記載されている。このシステムには、コントロール・
ストレージ中のマイクロインストラクションが停止クロ
ック・インストラクションと置き替えられるシステムが
記載されていない。

米国特許第４６３８４５２号は実時間割込みシステムの
マイクロプロセッサに関している０割込みのインターバ
ルは実時間の経過に依存しており、コントロール・スト
レージ・アドレスには依存していない。

１９７７年１１月の１８Ｍテクニカル・ディスクロージ
ャ・ブレティンの第２０巻第６号、２１９３頁の「デー
タ・プロセッサの誤動作の分析の助けＪ　（Ｄａｔａ　
Ｐｒｏｃｅｓｓｏｒ　Ｆａｕｌｔ　Ａｎａｌｙｓｉｓ　
Ａｓ５ｉｓｔ　）と題する刊行物には、アドレスをマツ
チさせる手段によって、予め決められているマイクロイ
ンストラクションの終端において停止することの出来る
マイクロプログラムで構成されたシステムが開示、され
ている、このシステムは複数個のクロック・パルスのイ
ンターバルの任意の１つにおいて停止させる能力を与え
る。この開示には、所定の停止位置でインストラクショ
ンを置き替える停止インストラクションについての記載
がない。

１９８７年５月の１８Ｍテクニカル・ディスクロージャ
・ブレティンの第２９巻第１２号、５３３４頁乃至５３
３７頁の「マイクロコードの透明仮想コントロール・ス
トレージのアドレッシング」（Ｍｉｃｒｏｃｏｄｅ　Ｔ
ｒａｎｓｐａｒｅｎｔ　Ｖｉｒｔｕａｌ　Ｃｏｎｔｒｏ
ｌ　ＳｔｏｒｅＡｄｄｒｅｓｓｉｎｇ　）と題する刊行
物には、常態の非しジゲント・モジュール（常駐してい
ないストレージ・モジュール）がマイクロコードに対し
て透明であるコントロール・ストレージにおいて、レジ
デント・モジュールであるか否かを決定するシステムを
開示している。開示されたシステムは本明細書で開示さ
れた実施例に使用されている。この刊行物の記載は、マ
イクロコードの仮想アドレッシングを持つシステムに、
本発明を適用するのを理解するのに有用である。

Ｃ０発明が解決しようとする問題点 本発明の主目的は、従来のデータ処理システムが持つ問
題を解決するための、マイクロプログラムで構成された
データ処理システムの停止機構を提供することにある。

本発明の他の目的は、データ処理システムの動作が停止
される位置における、１つ、またはそれ以上のマイクロ
インストラクションを、オペレータが指定することを可
能としたマイクロプログラム構成のデータ処理システム
の停止機構を提供することにある。

本発明の他の目的は、クロック停止インストラクション
が、システムを停止させたい位置にあるコントロール・
ストレージ・アドレスのマイクロインストラクションと
置き替えられるデータ処理システムを提供することにあ
る。

本発明の他の目的は、指定されたマイクロインストラク
ションが存在する所でシステムが停止され、その停止点
に到達したことを、オペレータが通知され、そしてシス
テムが容易に再始動されるデータ処理システムを提供す
ることにある。

本発明の他の目的は、異なったクループのマイクロイン
ストラクションを含むことができる重複領域を含むマイ
クロプログラムで構成されたデータ処理システムのため
のクロック停止機構を提供することにある。

本発明の他の目的は、異なったクループのマイクロイン
ストラクションを含むことができる重複領域を含む読取
り／書込みコントロール・ストレージ装置を有するマイ
クロプログラムで構成されたデータ処理システムのため
のクロック停止機構を提供することにある。

本発明の他の目的は、マイクロプログラムで構成された
データ処理システムのためのクロック停止インストラク
ションを提供することにある。クロック停止インストラ
クションは、システムを停止させたい位置にあるマイク
ロインストラクションと置き替えられる。インストラク
ション・デコード・ロジックがクロック停止インストラ
クションを感知すると、システム・クロックは停止され
、そして、元のマイクロインストラクションはシステム
のストレージ・ユニットからコントロール・ストレージ
へ再ロードされる。サービス・プロセッサは、ＬＳＳＤ
によって実際化されたシステム・ラッチが直接に間合さ
れる態様のデータ処理システムと相互接続される。

Ｄ０問題点を解決するための手段 本発明の上述の目的は、読取り／書込みコントロール・
ストレージ・ユニット中にストア（記憶）されているマ
イクロインストラクションで構成されたプログラムを実
行するＬＳＳＤロジックな含むマイクロプロセッサを有
するデータ処理システムによって達成される。オペレー
タがプログラムをランさせ、そして所望の点で停止させ
る、即ち特定のマイクロインストラクションで停止させ
たいと望んだ時、クロック停止インストラクションは、
特定されたマイクロインストラクションによって占めら
れているコントロール・ストレージ中のアドレスにスト
アされる。その特定のマイクロインストラクションは、
クロック停止インストラクションに含まれているアドレ
スにおけるサービス・プロセッサのストレージ・ユニッ
ト中に臨時にストアされる。システムがプログラムを実
行し、そしてクロック停止インストラクションに遭遇し
た時、インストラクション・コード・ロジックが動作し
て、クロック停止インストラクションに遭遇したことと
、システムが停止されたこととをオペレータに通知する
。また、デコード・ロジックは、元のマイクロインスト
ラクションを検索し、そして、そのマイクロインストラ
クションを、コントロール・ストレージ中の現在のアド
レスと置き替えるように、クロック停止インストラクシ
ョンによって特定されたアドレスの位置にシステム・ス
トレージのアクセスを行う、オペレータは、デバッグを
行うプロシージャの一部としてシステム中の種々のレジ
スタに問合せを行うことができる。

これが完了した時、クロック停止インストラクションが
置き替えられたマイクロインストラクションを、処理シ
ステムが実行し、また、クロック停止インストラクショ
ンを持つ元のマイクロインストラクションを置き替えて
、この置き替えに関連する管理的なタスクを遂行し、そ
して、プログラムが完了するか、或は、次のクロック停
止インストラクションに遭遇するまで、インストラクシ
ョンの実行を続行することを処理システムに行わせる再
始動信号を、オペレータによって発生させることが出来
る。各クロック停止インストラクションは、置き替えら
れるマイクロインストラクションの特定のアドレスに関
連されているので、コントロール・ストレージ・アドレ
スが重複モジュールに含まれるということは、重複モジ
ュール（ｏｖｅｒｌａｙ　ｍｏｄｕｌｅ　）が現在のレ
ジデント（常駐）モジュールであることを表示するスト
レージ中のテーブルを含ませることによって、容易に対
応することができる。若し重複モジュールが現在レジデ
ント・モジュールであるとすれば、対応するコントロー
ル・ワードもまた修正される０重複モジュールを操作す
る詳細は、本発明の要部ではない。

従って、重複モジュールを操作する詳細な説明は、これ
以上行わない０重複モジュールを操作する詳細は、１９
８５年５月に刊行された上述の１８Ｍテクニカル・ディ
スクロージャ・ブレティンに記載されている。

経済的な面からの理由と、性能面からの理由のために、
コントロール・ストレージ・ユニットは、すべてのマシ
ンの特性に必要なすべてのマイクロインストラクション
を含むほど十分な容量を持っていないから、コントロー
ル・ストレージの成る領域は重複のために保留しである
０重複は、状況により必要があるときに、コントロール
・ストレージに移動し、且つコントロール・ストレージ
から移動することの↑きる一部のマイクロインストラク
ションである。それは通常、浮動少数点のインストラク
ションのような余り使用されないマシン・ファンクショ
ンに関係するクループである。コントロール・ストレー
ジの重複領域中のコントロール・ワードは、任意の時間
において、可能性ある幾つかの重複マイクロインストラ
クションの１つである。すべての重複マイクロインスト
ラクションは、重複ストレージである、主ストレージの
重複部分にストアされる。システムが重複マイクロイン
ストラクションの実行を要求し、そして要求されたマイ
クロインストラクションが、コントロール・ストレージ
中の現在のレジデントではない時、ハードウェアは、要
求されたマイクロインストラクションをコントロール・
ストレージにロードし、次に、それに分岐するマイクロ
コード・ルーチンにトラップする。実際上は、重複モジ
ュールと名付けられたマイクロインストラクションのグ
ループが転送される。サービス・プロセッサでアクセス
することのできる主ストレージの位置は、重複モジュー
ルがコントロール・ストレージ中のレジデントであるこ
との表示を含んでいる。

コントロール・ストレージの重複領域中のマイクロイン
ストラクションは、マイクロ・コー゛ドによってロード
されるので、サービス・プロセッサによってこれらの領
域に置かれたクロック停止インストラクションは、実行
される前に、重複される。従って、重複ストレージ中の
対応するマイクロインストラクションは、サービス・プ
ロセッサによって、クロック停止インストラクションに
変更されなければならない。

Ｅ、実施例 第１図はＬＳＳＤロジックにおいて実際化されるマイク
ロプログラムで構成されたデータ処理システムで使用さ
れる本発明のコンポーネントを示している。この単純化
したブロック図は、本発明のハードウェア及びソフトウ
ェアの両方と直接に対話するデータ処理システムのコン
ポーネントだけしか示されていないことは注意を喚起す
る必要がある０図示されたコンポーネントは、すべてマ
イクロプログラムで構成されたプロセッサに含ませ、ま
たは付加することは容易なので、本発明は、データ処理
システムに幅広く適用することが可能である。

本発明を適用し、第１図に示されたマイクロプログラム
で構成されたデータ処理システムは、主ストレージ装置
３と関連したデータ・レジスタ及びアドレス・レジスタ
に接続されている主データ・パス１を有している０例え
ば、主データ・パス１上のデータは、接続データ・パス
３２及びサービス・プロセッサ４０から延びた制御ライ
ン４３ｂによって、主ストレージ・ユニット３の入力及
び出力データ・レジスタとして用いられるデータ・レジ
スタ３１にゲートされる。

サービス・プロセッサ４０は、主データ・パス１に関連
したマイクロプロセッシング・システムのための種々の
内部機能を遂行するのに設゛けられたマイクロプロセッ
サである。サービス・プロセッサ４０は、キーボード及
びデイスプレーを有するシステム・コンソール４１と通
信することができる。サービス・プロセッサは、データ
処理システム内の、選択されたレジスタの内容の読み取
りとか、システム全般にわたって存在するＬＳＳＤラッ
チの状態を決定するとかのシステムの管理的なタスクを
遂行するために、殆ど制限が課されていない、サービス
・プロセッサ４０は別個のクロックを持っているので、
データ処理システムのクロック動作が禁止されたとして
も、その機能を維持することができる０本発明の実施例
において、サービス・プロセッサは多くのクロック停止
機能を遂行するように使用されるけれども、このプロセ
ッサが行う論理機能は本発明の技術的範囲内で種々の用
途を持たせることが出来ることは注意を要する。

マイクロインストラクションのアドレスは、サービス・
プロセッサ４０からのライン４６上の信号の制御の下で
、データ・パス２５を介して、サービス・プロセッサ４
０からコントロール・ストレージ・アドレス・レジスタ
２４に供給される。マイクロプロセッサ・システムは、
処理システムの通常の動作の間で、コントロール・スト
レージ・アドレス・レジスタ２４に用いるため、パス２
５ヘアドレスを供給する他の手段を持つことには注意を
払う必要がある。この場合には、パス２５及びコントロ
ール・ストレージ・アドレス・レジスタ２４に関連した
アドレス情報の付加的なラインと供給源がある０例えば
、成るインストラクションを実行している時に、インス
トラクション・デコード・ロジック２９からデータ・パ
ス２３を経てデータを、データ・パス２５を介してコン
トロール・ストレージ・アドレス・レジスタ２４にゲー
トすることが必要である。このゲート動作は、インスト
ラクション・デコード・ロジック２９によって発生され
たライン２７ａ上の信号によって達成される。

インストラクション・デコード・ロジック２９は、コン
トロール・ストレージ・データ・レジスタ２１に接続さ
れ、そして、このレジスタの内容に応答して制御信号を
発生するが、殆どの場合には、マイクロインストラクシ
ョンのオベレーション・コードの部分に応答してインス
トラクション信号ライン２９ａ、２９ｂ及び２９ｃ上に
所定の制御信号を発生する０種々のインストラクション
のフォーマットが本発明の技術思想を逸脱しない範囲内
で使用できることは注意を要する。インストラクション
の部分であるオペレーション・コードとしての特性は、
本発明の詳な説明目的のためであって、これは個々のイ
ンストラクションに対して独特のロジック信号を発生す
るように、インストラクション・デコード・ロジック２
９と協働するインストラクションのその部分を識別する
よう意図されている０本明細書の説明を単純化する目的
のために、ライン２９ａ及び２９ｂ上の信号は無視され
る。ライン２９ｃ上の信号が本発明のクロック停止イン
ストラクションであり、そして、コントロール・ストレ
ージ・アドレス・レジスタ２４中のアドレスによってア
クセスされたコントロール・ストレージ２中のストレー
ジ位置が、クロック停止インストラクションとして識別
されるクラスのマイクロインストラクションを含んでい
る時に発生される。

種々のクラスのインストラクションを実行する際に、デ
ータを、システム・プロセッサ内のデータの供給源から
、コントロール・ストレージ・アドレス・レジスタ２４
に転送することが必要だから、インストラクション・デ
コード・ロジック２９はこの目的のために、ライン２７
ａ上に信号を発生する。ライン２７ａ上のインストラク
ション・デコード・ロジック２９からの信号は、パス２
５を介して、システム内の供給源から、コントロール・
ストレージ・アドレス・レジスタ２４への転送を制御す
る。同様に、制御ライン２８ｂ及び２７ｂは、データ・
パス３２を介して主ストレージのデータ・レジスタ３１
及び主データ・パス１との闇のデータ転送と、データ・
パス３５を介して主ストレージのデータ・レジスタ３１
及び主データ・パス１の間のデータ転送とを制御する。

インストラクション・デコード・ロジック２９から主デ
ータ・パス１へ延びるデータ・パス５０は、データ・レ
ジスタ２１中のマイクロインストラクションの部分を主
データ・パス１へ転送する役目をする。マイクロインス
トラクションの部分が主ストレージ３のためのアドレス
として使用される場合に、この転送が必要とされる。ま
た、この転送は、データ・パス２２を介してデータ・レ
ジスタ２１からデータ・パス１へ選択的にゲートするこ
とによっても行うことができることは注意を要する。

インストラクション・デコード・ロジック２９からライ
ン２９ｃを通るクロック停止信号は、データ処理システ
ム全体にわたる種々のタイミング回路及び制御回路へ、
ライン６１を介してシステム・クロック信号を発生する
システム・クロック・ロジック６０へ印加される。唯１
つのラインしか示されていないが、通常、コンピュータ
・システムは、各マシン・サイクルに対して、間隔を開
けた複数個のクロック信号を必要とし、図示の回路はそ
のようなコンピュータ・システムを含むものとして示さ
れている。ライン６１上の信号は、処理システムを強制
的に５ｕ？するのに使用される。

また、ライン２９ｃ上のクロック停止信号は、サービス
・プロセッサ４０にも印加される。この信号をサービス
・プロセッサが受は取ったた時、サービス・プロセッサ
４０はコントロール・ストレージ・アドレス・レジスタ
２４中の現在のアドレスを読取り、そしてクロック停止
インストラクションによって置き替えられたインストラ
クションをストアするためにサービス・プロセッサのス
トレージ（図示せず）中のテーブルを走査する。

サービス・プロセッサによってライン４３ａ上に発生さ
れた制御信号に応答して、このインストラクションは、
サービス・プロセッサ４０からデータ・パス？２へ導く
データ・パス２２ａを介して、サービス・プロセッサの
ストレージ・ユニットからコントロール・ストレージ・
データ・レジスタ２１へ転送され、そして、そのインス
トラクションを読み取ったアドレス、即ちコントロール
・ストレージ・アドレス・レジスタ２４中に現在存在す
るアドレスにストアされる。若し、このコントロール・
ストレージ・アドレスが重複したアドレスであれば、重
複したストレージ中の対応する位置もまた置き替えられ
る。

次に、サービス・プロセッサ４０はコンソール４１ヘク
ロツク停止信号の表示を送るよう動作し、コンソール４
１において、オペレータがクロック停止信号の表示を知
ることになる。サービス・プロセッサ４０によって、オ
ペレータはデータ処理システム内の種々の内部レジスタ
に問合せをすることが出来、そしてデータ処理システム
中のＬＳＳＤラッチの状態を決定する。この情報の分析
は、誤動作の分析、または問題の分析に用いられ、問題
解決に導く。

誤動作の分析が終了した時点において、データ処理シス
テムは、システムが停止された地点のアドレス、即ち現
在のアドレスにある本来のインストラクションで始まる
動作で再始動する用意が整っている。

クロック停止動作の準儂、およびクロック停止動作の実
行の闇のデータ処理システムの動作の詳細は、第２図に
示された漬れ図によって理解できる。システム制御プロ
ゲラミンクの領域で、マイクロインストラクションの列
で構成されるシステム・コントロール・プログラムをデ
バッグする分野において、通常、熟練したシステム・デ
ザイナ−１またはプログラマ−のエキスパートであるシ
ステム・オペレータは、問題を分析するために、特定の
マイクロインストラクションの列を選択することが出来
る。それらのマイクロインストラクションは、第１図の
コントロール・ストレージ・ユニット２にロードされて
いる。コントロール・ストレージ・アドレスＡＡＡにお
けるマイクロインストラクションの列が終了した後、分
析されるべき特定のマイクロインストラクションの列の
終端において、オペレータは第２図のブロック２０１に
示したように、クロック停止インストラクションをロー
ドする。コントロール・ストレージ・アドレス番号ＡＡ
Ａにクロック停止マイクロインストラクションをロード
すると、その位置に元から存在するマイクロインストラ
クションは、サービス・プロセッサのストレージのアド
レス番号ＸＸｘに転送される。クロック停止マイクロイ
ンストラクションのフォーマットは、ブロック２０２に
示されている。そのインストラクションはオペレーショ
ン・コード部分２０２ａと、サービス・プロセッサのス
トレージ・アドレス部分２０２ｂとを含んでいる。シス
テム・ストレージのアドレスは、元のマイクロインスト
ラクションが置かれていたアドレスであることは注意を
要する。クロック停止マイクロインストラクションは、
インストラクションが実行される特定のシステムによっ
て必要とされる付加的な情報を含ませることが出来るけ
れども、すべての場合、オペレーション・コードとして
用いられる部分と、システム・ストレージをアドレスす
るのに用いられる部分とを含んでいる。コントロール・
ストレージのアドレスＡＡＡ中に存在する元のマイクロ
インストラクションはブロック２０３に示されている。

クロック停止インストラクションと同様に、そのマイク
ロインストラクションはオペレーション・コード部分と
、ＮＮＮ−ＮＮとして示されている付加的な部分とを含
んでいる。付加的な部分は、ストレージ・アドレス、ま
たはデータ処理システム内のレジスタを表わす。

若し、コントロール・ストレージ・アドレスＡＡＡが重
複モジュールのために用いられたとすれば、重複ストレ
ージ中の対応するマイクロインストラクションは、若し
その重複インストラクションが現在のレジデント・イン
ストラクションでなければ、レジデント・インストラク
ションの代りに修正されねばならず、若しそれがコント
ロール・ストレージにあれば、レジデント・インストラ
クションに加えて修正されねばならない。

既に説明したように、オペレータはコントロール・スト
レージ・ユニット中の幾つかのクロック停止インストラ
クションを同時に設定したいと望むことがある。第２の
クロック停止インストラクションのローディングは、ブ
ロック２１０において示されている。この第２のインス
トラクションは、コントロール・ストレージ・アドレス
ＢＢＨにロードされ、そして、そのアドレスに存在した
元のインストラクションは、サービス・プロセッサ４０
のストレージ・ユニットのアドレスＹＹＹにストアされ
る。第２のクロック停止インストラクションのフォーマ
ットはブロック２１２に示されている。このインストラ
クションはオペレーション・コードの部分２１２ａと、
ストレージ・アドレス部分２１２ｂを持っている０元の
マイクロインストラクション２１３はオペレーション・
コード部分２１３ａ及び付加的な部分ＮＮＮ−ＮＮを持
ち、インストラクション２０２の場合と同様に、それら
はストレージ・アドレス・レジスタ、またはその特定の
オペレーション・コードの実行に必要な他の情報を表示
することが出来る。

元のマイクロインストラクションのストレージのために
選択されたアドレスは、サービス・プロセッサ４０のス
トレージの領域内に専用のバッファとして設定れた別の
バッファ・ストレージ中に存在する。このバッファ中の
ストレージ位置は元のマイクロインストラクションと、
そのマイクロインストラクションがストアされていたア
ドレスとを含んでいる。以下により詳細に説明されるよ
うに、クロック停止インストラクションがコントロール
・ストレージ・データ・レジスタ２１中に存在している
という表示を、サービス・プロセッサ４０がライン２９
ｃを介して受は取った時、コントロール・ストレージ・
アドレス・レジスタ２４のアドレスは、゛マツチ（整合
）したアドレスが見出されるまで、バッファ領域内のア
ドレスと比較される０次に、マツチしたアドレスに対応
するインストラクションは、元のアドレスのコントロー
ル・ストレージ中に再書込みされるように、コントロー
ル・ストレージ・データ・レジスタ２１へ再転送される
。

コントロール・ストレージ・ユニット２中の所望の位置
にクロック停止インストラクションをロードし、そして
元のマイクロインストラクションをサービス・プロセッ
サ４０のストレージ中のバッファ領域内にロードすると
、オペレータはブロック２２０に示したようにシステム
の動作を開始する。

データ処理システムがプログラムの実行を開始すると、
コントロール・ストレージ２からマイクロインストラク
ションを読取り、そのマイクロインストラクションをコ
ントロール・ストレージ・データ・レジスタ２１にロー
ドし、そしてインストラクション・デコード・ロジック
２９によってそのマイクロインストラクションをデコー
ドする。

ブロック２３０に示されたように、コントロール・スト
レージ・アドレスＡＡＡに到達するまで、マイクロイン
ストラクションの読み取り、解釈及び実行が続けられる
。到達したアドレスは、第１のクロック停止インストラ
クションのアドレスである。

ブロック２３０ａに示されたように、クロック停止イン
ストラクションは、コントロール・ストレージから読み
取られ、そして、インストラクションによってデコード
される。サービス・プロセッサ４０に開運して、インス
トラクション・デコード・ロジック２９は、サービス・
プロセッサのストレージ・アドレスＸｘｘに現在ストア
されている元のマイクロインストラクションを検索する
よう動作する。既に説明したように、サービス・プロセ
ッサ４０及びインストラクション・デコード・ロジック
２９は、サービス・プロセッサのバッファ・ストレージ
のアドレスを表示するクロック停止インストラクション
の部分を、データ・パス２３を介して、コントロール・
ストレージ・データ・バッファからサービス・プロセッ
サ４０ヘゲートするように動作する。

次に、元のマイクロインストラクションは、アドレスＸ
ｘＸのシステム・ストレージから読み取られ、そしてブ
ロック２３０ｂに示されているように、パス２２及びコ
ントロール・ストレージ・データ・レジスタ２１に導く
パス２２ａ上に供給される０次に、元のマイクロインス
トラクションは、そのマイクロインストラクションが最
初に取り出されたアドレスと同じアドレスのコントロー
ル・ストレージ２の中にロードされる。コントロール・
ストレージ・アドレス・レジスタ２４中のアドレス値に
変化が加えられなかったから、元のマイクロインストラ
クションは、現在のアドレス、即ち、クロック停止イン
ストラクションが維持されていたアドレスであり、且つ
そのインストラクションが本来取り除かれたアドレスと
同じアドレスにロードされる。若し、このアドレスが重
複インストラクションに使用されたならば、重複ストレ
ージ中の対応するインストラクションもまた置換されね
ばならない。

この時点で、システム・クロック・ロジック６０に接続
されているライン２９ｃ上のクロック停止信号は、ライ
ン６１上のクロック・パルスの発生を禁止させ、ブロッ
ク２３０ｄに示されたように、システムを命令的に停止
状態にする。

同じ信号がサービス・プロセッサに供給され、そして、
ブロック２３０ｅに示されているように、システムがク
ロック停止インストラクションに到達して停止したこと
を、オペレータに通知するために、サービス・プロセッ
サ４０がシステム・コンソール４１に対して信号を発生
する。

デパックしている問題を識別する場合の通常の収態にお
いて、システムの収態の分析を遂行するために、オペレ
ータが介入する。ブロック２４０に示されているように
、この分析は、サービス・プロセッサによって、種々の
レジスタの内容を検査することを含み、そして種々のシ
ステム・ストレージ中のデータの記録経過を行うこと、
及び選択されたＬＳＳＤレジスタの内容の記録経過を行
うことを含む、サービス・プロセッサは独立したクロッ
クを持っているから、システム・クロックが禁止された
としても、データ処理システムの収態の分析は、サービ
ス・プロセッサ４０によって遂行される。

また、サービス・プロセッサ４０は、データ処理システ
ムの種々のロジック・エレメントに直接にアクセスする
ことが出来、この目的のためのシステム・データ・パス
の使用を必要としない。

再始動の準備が整ったならば、ブロック２５０に示され
たように、オペレータはシステム・コンソール４１から
始動システム信号を発生し、そして、システムは、コン
ソール・ストレージ位置ＡＡＡにあるマイクロインスト
ラクションを単一ステップで読み取り、そして実行する
動作を開始する０次に、ブロック２５１に示したように
、サービス・プロセッサは、システム・クロックを再始
動し、そしてコントロール・ストレージ・アドレスＡＡ
Ａにクロック停止インストラクションを再ストアする。

これは、オペレータが手操作で再度、クロック停止イン
ストラクションを挿入することなく、元のプログラムの
ランを重複させることが出来る。

次に、ブロック２５２に示したように、次のクロック停
止インストラクションに遭遇するまでか、または、他の
システム動作が行われるまで、システムはプログラムの
ランを続ける。

Ｆ０発明の詳細 な説明したように、本発明はマイクロインストラクショ
ンのソフトウェアのクラスにおけるハードウェア、また
はソフトウェアをテストする際に、データ処理システム
の動作が停止される位置における、１つ、またはそれ以
上のマイクロインストラクションを、オペレータが指定
することを可能としたマイクロプログラムで構成された
データ処理システムの停止機構を提供する。

【図面の簡単な説明】

第１図は本発明を適用するために関連した、マイクロプ
ログラムで構成されたデータ処理システムの部分を示す
ブロック図、第２図はインストラクションを実行する間
、システムによって実行されるステップを示した、注釈
付きのデータの流れ図である。 １・・・・主データ・パス、２・・・・コントロール・
ストレージ、３・・・・主ストレージ・ユニット、２１
・・・・コントロール・ストレージ・データ・レジスタ
、２４・・・・コントロール・ストレージ・アドレス・
レジスタ、２９・・・・インストラクション・デコード
・ロジック、３１・・・・主ストレージのデータ・レジ
スタ、３４・・・・主ストレージのアドレス・レジスタ
、４０・・・・サービス・プロセッサ、４１・・・・シ
ステム・コンソール、６０・・・・システム・クロック
・ロジック。

Claims (1)

1. 【特許請求の範囲】 コントロール・ワード記憶装置に記憶されているコント
   ロール・ワードを実行するプロセッサと、選択されたコ
   ントロール・ワード記憶アドレスで上記プロセッサを停
   止させ、かつ上記選択されたコントロール・ワード記憶
   アドレスで上記プロセッサを再始動させる手段とを有す
   るデータ処理システムにおいて、 上記プロセッサを停止させたいアドレスで、上記コント
   ロール・ワード記憶装置に、所定のコントロール・ワー
   ドに代えてクロック停止命令を記憶し、 上記クロック停止命令に、上記所定のコントロール・ワ
   ードが記憶されているシステム記憶アドレスを含ませ、 マイクロ命令デコード手段により上記クロック停止命令
   に応じて上記プロセッサの動作を禁止させ、かつ、 上記所定のコントロール・ワードを上記コントロール・
   ワード記憶装置に復帰させうるようにしたことを特徴と
   するデータ処理システム。