JP3676882B2 - マイクロプロセッサ及びその周辺装置 - Google Patents
マイクロプロセッサ及びその周辺装置 Download PDFInfo
- Publication number
- JP3676882B2 JP3676882B2 JP17296196A JP17296196A JP3676882B2 JP 3676882 B2 JP3676882 B2 JP 3676882B2 JP 17296196 A JP17296196 A JP 17296196A JP 17296196 A JP17296196 A JP 17296196A JP 3676882 B2 JP3676882 B2 JP 3676882B2
- Authority
- JP
- Japan
- Prior art keywords
- stack
- bus
- microprocessor
- interrupt
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Description
【発明の属する技術分野】
本発明は、割り込み処理が可能なマイクロプロセッサ及びその周辺装置に関するものである。
【0002】
【従来の技術】
マイクロプロセッサに複数の外部装置を接続してなるシステムでは、マイクロプロセッサに対し複数の割り込み要求が発生する。これらの割り込みはマイクロプロセッサが現在実行中の処理によって受け付け可能なものと不可能なものに分けられる。
割り込み受け付けの可否は、マイクロプロセッサが内部にレジスタとして持つ割り込みマスクフラグにより制御されるが、このマスクフラグはマイクロプロセッサのアーキテクチャにより数が決まっており、この数を超える割り込み要求では個別に可否を設定できなくなる。
このような不都合を解消するためには、マイクロプロセッサ内部のマスクレジスタを増加すればよいが、割り込み要求の少ないシステムにとっては無駄なレジスタを持つこととなる。また、多数のマスクレジスタを割り込み受け付け時にスタックへ退避し、割り込み処理からのリターン時に復帰させる必要が生じるため、多数のマスクを必要としないシステムに対しては、処理時間が遅くなり、スタックのメモリも多く消費することとなる。
そこで、割り込みマスクフラグ、マスクレベル等がマイクロプロセッサの内部レジスタで用意されているものでは足らなくなった場合に、マイクロプロセッサの周辺装置のレジスタにマスクフラグを拡張する技術が提案されている。この種の技術として、周辺装置であるコプロセッサに内蔵されたレジスタの内容(コンテキスト)を割り込みの前後で比較し、コプロセッサを使用するタスクにCPUが割り当てられているときのみコプロセッサのコンテキストをスタックへ退避させる方法が知られている(特開平4−51329号公報参照)。この場合CPUがコプロセッサからコンテキストを読み取りスタックへの書き込み(スタックライト)を行っている。
【0003】
【発明が解決しようとする課題】
しかし、マイクロプロセッサの周辺装置にマスクレジスタを持たせた場合、割り込み受け付け時のマスクレジスタの退避及びリタ−ン時の復帰はソフトウェアによっておこなわれるため、処理時間が増大するという問題がある。特に、多重割り込みが可能なシステムでは、最初の割り込み受け付け後マスクレジスタの退避までは次の割り込みが受け付けられないため、ソフトウェアによる退避では、割り込み受け付け後退避までの時間がかかり、その間が割り込み受け付け不可の期間となり処理速度の低下を招くことになる。
また、ハ−ドウェアによる外部割り込みマスクレジスタの退避がおこなわれる場合は、退避するためのアドレスの発生回路等の多数のハ−ドウェアの追加が必要となりコストアップにつながる。
本発明の目的は、上記従来技術の課題を解消し、割り込み処理時に周辺装置のデ−タを効率良くスタックへ退避し、復帰させることができるマイクロプロセッサ及びその周辺装置を提供することにある。
【0004】
【課題を解決するための手段】
上記課題を解消するために、請求項1記載の発明に係るマイクロプロセッサは、割り込み処理時にプログラムカウンタの値及びプロセッサステータスレジスタの値をマイクロプロセッサの周辺メモリ上のスタックへ退避した後、バスステータスを通常スタックに書き込みを行うときと異なった状態とし、マイクロプロセッサに接続された周辺装置のデータを前記周辺メモリ上のスタックへ退避させるライトバスサイクルを発生するとともに前記バスステータスによりデータバスをハイインピーダンス状態とすることで、割り込み処理時にマイクロプロセッサに接続された周辺装置のデータを効率良く周辺メモリ上のスタックへ退避させることができるようにした。請求項2記載の発明に係るマイクロプロセッサは、請求項1記載のマイクロプロセッサにおいて、バスステータスを通常スタックから読み出しを行うときと異なった状態とし、周辺メモリ上のスタックからのリードバスサイクルを発生し、その後プログラムカウンタの値及びプロセッサステータスレジスタの値を復帰し割り込み処理からリターンすることで、割り込み処理からの復帰時にマイクロプロセッサに接続された周辺装置のデータを効率良くスタックから復帰させることができるようにした。請求項3記載の発明に係る周辺装置は、請求項1又は2記載のマイクロプロセッサに接続し、前記リードバスサイクルではデータバスの値を内部レジスタに取り込み、前記ライトバスサイクルでは内部レジスタの値をデータバスに出力することで、割り込み処理時に周辺装置の内部レジスタに保持されたデータをスタックへ退避し、割り込み処理復帰時にはスタックに保持されたデータを周辺装置の内部レジスタに復帰できるようにした。請求項4記載の発明に係る周辺装置は、請求項3記載のマイクロプロセッサに対して、前記内部レジスタにより割り込み処理を必要とする周辺装置からの割り込み要求がマスクされるようになしたことで、ソフトウェアによる割り込みマスクの退避、復帰処理を省略し、処理時間を短縮化できるようにした。請求項5記載の発明に係るマイクロプロセッサは、請求項1記載のマイクロプロセッサにおいて、特定の割り込み要求が入力された場合には、バスステータスを通常スタックに書き込みを行うときの状態としてスタックへのライトバスサイクルを発生させることで、周辺装置からのデータを退避する必要のない場合に無駄な退避動作を省くことができ、処理時間を短縮し且つスタックを節約できるようにした。
【0005】
請求項6記載の発明に係るマイクロプロセッサは、請求項2記載のマイクロプロセッサにおいて、割り込み処理からのリターン時には、バスステータスを通常スタックから読み出しを行うときと異なった状態とした割り込み処理からのリターン命令(拡張割り込み処理からのリターン命令)の他に、バスステータスを通常のスタックリードと同じ状態とした割り込み処理からのリターン命令(通常の割り込み処理からのリターン命令)も実行可能とすることで、周辺装置のデータを復帰する必要のない場合に無駄な復帰動作を省くことができ、処理時間を短縮し且つスタックを節約できるようにした。
請求項7記載の発明に係るマイクロプロセッサは、所定の要求信号が入力されている間、バスステータスを通常スタックに書込を行うときと異なった状態としてスタックへのライトバスサイクルを連続して発生するようになしたことで、スタックに退避するデータが多数ある場合に対応できるようにした。
請求項8記載の発明に係るマイクロプロセッサは、所定の要求信号が入力されている間、バスステータスを通常スタックから読み出しを行うときと異なった状態としてスタックからのリードバスサイクルを連続して発生するようになしたことで、スタックから復帰するデータが多数ある場合に対応できるようにした。
【0006】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
図1は本発明の実施の形態のマイクロプロセッサを備えたシステムの要部ブロック図、図2は従来のマイクロプロセッサを備えたシステムの要部ブロック図である。
マイクロプロセッサが受け付けることのできる割り込み要求数よりも多数の割り込み要求を必要とするシステムでは、多重割り込みを可能にするために、図2に示すようにマイクロプロセッサ5の周辺装置として割り込みコントロ−ラ6が設けられている。このシステムでは、割り込み要求信号IRQが割り込みコントロ−ラ6を介してマイクロプロセッサ5に入力される。マイクロプロセッサ5は、ROM3に格納されたプログラムに従ってRAM4を作業領域に使用しつつ動作している。そして、割り込み要求信号IRQを検出し、割り込み許可の場合、そのとき実行中の命令サイクルが終了し次第、割り込み処理を実行する。この場合、割り込み要求ごとに割り込みの禁止を設定する割り込みマスクは割り込みコントロ−ラ6の内部レジスタに設け、多重割り込みに対応するためには割り込み発生時に割り込みマスクをマイクロプロセッサ5のスタックへ退避させる必要がある。
【0007】
これに対し、本発明の実施の形態のマイクロプロセッサ1では、図1に示すように、上記割り込み要求信号IRQの入力端子の他に、拡張割り込みを要求する信号EXIRQの入力端子、割り込みベクタ−アドレスを選択する信号ISE0〜3の入力端子、バスステ−タスを示す信号ST0〜2の出力端子、及びRWBの出力端子が追加されている。EXIRQは図示しない外部装置よりより入力される。ISE0〜3は割り込みコントロ−ラ2より入力される。また、ST0〜2及びRWBはマイクロプロセッサより割り込みコントロ−ラ2に入力される。バスステータス信号ST0〜2とそのときのマイクロプロセッサ1の状態(プロセッサ・ステート)との対応関係は図3に示すとおりである。
【0008】
図4は、本発明の実施の形態のマイクロプロセッサ1における割り込みマスク退避動作を示すフローチャートである。マイクロプロセッサ1は、割り込み要求入力信号IRQが入力されると、割り込みベクターアドレス選択信号ISE0〜3をサンプリングし(ステップS1)、そのとき実行中の命令サイクルが終了し次第(ステップS2)、その割り込み要求がマスクされているかどうかをチェックする(ステップS3)。その結果、マスクされていれば(ステップS3でYES)、そのまま何もせずに割り込みを終了するが、マスクされていなければ(ステップS3でNO)、プログラムカウンタPC及びプロセッサステータスレジスタPSR(図3参照)をスタックへ退避させ、割り込みフラグを“1”にセットしたの後(ステップS4)、拡張割り込み要求信号EXIRQがハイレベルかローレベルかをチェックする(ステップS5)。その結果、EXIRQがハイレベルであれば(ステップS5でYES)、バスステータスを通常のスタックライトの状態(ST2:1:0=0:0:1)と異なった状態(ST2:1:0=0:1:1)として2バイトのマスクデータをスタックへ退避する(ステップS6)。このスタックライト時、すなわちバスステータス信号がST2:1:0=0:1:1の状態になっている間、マイクロプロセッサ1は図5の等価回路で示されるロジックに従って、データバスをハイインピーダンス状態とする。また、割り込みコントローラ2は、バスステータス信号がST2:1:0=0:1:1の状態になっている間は図6の等価回路で示されるロジックによりマスクデータをデータバスへ出力する。
【0009】
その後、マイクロプロセッサ1はISE0〜3に応じたベクタアドレスより3バイトデータのフェッチを行い、プログラムカウンタ(PC)への格納を行った後(ステップS7)、処理を終了する。また、EXIRQがローレベルのときは(ステップS5でNO)、上記ステップS6の処理を行わずにステップS7に進む。
上記動作におけるEXIRQがハイレベルであることにより発生する拡張割り込み動作をタイミングチャートに示すと図7のようになる。一方、EXIRQがロ−レベルであることにより発生する通常の割り込みでは動作をタイミングチャートに示すと図8のようになる。
【0010】
図9は、本発明の実施の形態のマイクロプロセッサ1における割り込みマスク復帰動作を示すフロ−チャ−トである。上記マイクロプロセッサ1は、割り込み処理からのリタ−ン時は通常のリターン命令と拡張割り込み処理からのリターン命令とを持つ。拡張割り込み処理からのリターン命令では、スタックから2バイトのマスクデ−タをリ−ドする際に、バスステータス信号をST2:1:0=0:1:1としてリ−ドし、マイクロプロセッサ1ではこのマスクデ−タを取り込まない。そして、割り込みコントロ−ラ2では、図5の等価回路によりデ−タバスから割り込みフラグのデ−タを保持するレジスタへマスクデ−タがロ−ド(復帰)される(ステップS10)。その後、プログラムカウンタPCとプロセッサステータスレジスタPSRとをスタックから復帰してマイクロプロセッサ1は割り込み前の状態へ戻る(ステップS11)。
【0011】
以上の実施の形態では2バイトのマスクデ−タの退避及び復帰する場合について説明したが、割り込みコントロ−ラ2に2バイト以上のマスクデ−タが保持されている場合はそれらも全て退避する必要がある。そこで、図10に示すように、マイクロプロセッサ1に継続要求信号MOREの入力端子を追加し、割り込みコントロ−ラ2と接続する。そして、EXIRQがハイレベルであることにより発生する上記拡張割り込み動作時において、継続要求信号MOREがハイレベルの間はバスステータス信号をST2:1:0=0:1:1としてバスサイクルを発生し続けるようにする。その結果、継続要求信号MOREがハイレベルの間はスタックへの2バイトのマスクデ−タの退避が繰り返されるようになり、2バイト以上のマスクデ−タの退避が可能となる。また、リタ−ン時も継続要求信号MOREがハイレベル時はスタックからのマスクデータのリ−ドを繰り返すことで2バイト以上のマスクデ−タの復帰が可能となる。
なお、割り込み処理の際に現在の状態を退避しなければならないデ−タは割り込みマスクデータ以外にもあり、これらのデ−タの退避、復帰を行う場合においても本発明を適用することができる。
【0012】
【発明の効果】
以上説明したように、本発明は以下のような優れた効果を発揮する。
請求項1記載の発明に係るマイクロプロセッサによれば、割り込み処理時にマイクロプロセッサの周辺装置のデータを効率良くメモリ上のスタックヘ退避させることができる。
請求項2記載の発明に係るマイクロプロセッサによれば、割り込み処理時にマイクロプロセッサの周辺装置のデータを効率良くスタックから復帰させることができる。
請求項3記載の発明に係る周辺装置によれば、割り込み処理時に周辺装置の内部レジスタに保持されたデータをスタックへ退避し、スタックに保持されたデータを周辺装置の内部レジスタに復帰できる。
請求項4記載の発明に係る周辺装置によれば、周辺装置の内部レジスタに保持されたマスクデータのスタックへの退避、及び、スタックに保持されたマスクデータの周辺装置の内部レジスタへの復帰をソフトウェアによらず自動的に行い処理時間を短縮できる。
【0013】
請求項5記載の発明に係るマイクロプロセッサによれば、周辺装置からのデ−タを退避する必要のない場合に無駄な退避動作を省くことができ、処理時間を短縮し且つスタックを節約することができる。
請求項6記載の発明に係るマイクロプロセッサによれば、周辺装置のデ−タを復帰する必要のない場合に無駄な復帰動作を省くことができ、処理時間を短縮し且つスタックを節約することができる。
請求項7記載の発明に係るマイクロプロセッサによれば、スタックに退避すべきデ−タが多数ある場合でも全て退避させることができる。
請求項8記載の発明に係るマイクロプロセッサによれば、スタックから復帰すべきデ−タが多数ある場合でも全て復帰させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態のマイクロプロセッサを備えたシステムの要部ブロック図である。
【図2】従来のマイクロプロセッサを備えたシステムの要部ブロック図である。
【図3】本発明の実施の形態におけるバスステータス信号とマイクロプロセッサの状態との対応関係を示す図である。
【図4】本発明の実施の形態のマイクロプロセッサにおける割り込みマスク退避動作を示すフロ−チャ−トである。
【図5】本発明の実施の形態のマイクロプロセッサの等価回路を示す図である。
【図6】本発明の実施の形態における周辺装置としての割り込みコントローラの等価回路を示す図である。
【図7】拡張割り込み動作におけるタイミングチャートである。
【図8】通常の割り込み動作におけるタイミングチャートである。
【図9】本発明の実施の形態のマイクロプロセッサにおける割り込みマスク復帰動作を示すフロ−チャ−トである。
【図10】本発明の別の実施の形態のマイクロプロセッサを備えたシステムの要部ブロック図である。
【符号の説明】
1 マイクロプロセッサ、2 割り込みコントローラ、3 ROM、4 RAM、RQ 割り込み要求信号、EXIRQ 拡張割り込み要求信号、ST0〜2バスステ−タス信号。
Claims (8)
- 割り込み処理時にプログラムカウンタの値及びプロセッサステータスレジスタの値をマイクロプロセッサの周辺メモリ上のスタックへ退避した後、バスステータスを通常スタックに書き込みを行うときと異なった状態とし、マイクロプロセッサに接続された周辺装置のデータを前記周辺メモリ上のスタックへ退避させるライトバスサイクルを発生するとともに前記バスステータスによりデータバスをハイインピーダンス状態とすることを特徴とするマイクロプロセッサ。
- バスステータスを通常スタックから読み出しを行うときと異なった状態とし、周辺メモリ上のスタックからのリードバスサイクルを発生し、その後プログラムカウンタの値及びプロセッサステータスレジスタの値を復帰し割り込み処理からリターンする機能を備えたことを特徴とする請求項1記載のマイクロプロセッサ。
- 割り込み処理時にプログラムカウンタの値及びプロセッサステータスレジスタの値をスタックへ退避した後、バスステータスを通常スタックに書き込みを行うときと異なった状態としてスタックへのライトバスサイクルを発生するとともに前記バスステータスによりデータバスをハイインピーダンス状態とする機能と、バスステータスを通常スタックから読み出しを行うときと異なった状態としてスタックからのリードバスサイクルを発生し、その後プログラムカウンタの値及びプロセッサステータスレジスタの値を復帰し割り込み処理からリターンする機能とを備えたマイクロプロセッサに接続される周辺装置であって、
前記リードバスサイクルではデータバスの値を内部レジスタに取り込み、前記ライトバスサイクルでは内部レジスタの値をデータバスに出力することを特徴とする周辺装置。 - 前記内部レジスタにより割り込み処理を必要とする周辺装置からの割り込み要求がマスクされるようになしたことを特徴とする請求項3記載の周辺装置。
- 特定の割り込み要求が入力された場合には、バスステータスを通常スタックに書き込みを行うときの状態としてスタックへのライトバスサイクルを発生させるようになしたことを特徴とする請求項1記載のマイクロプロセッサ。
- 割り込み処理からのリターン時には、バスステータスを通常スタックからの読み出しを行うときと異なった状態とした割り込み処理からのリターン命令、又は、バスステータスを通常スタックからの読み出しを行うときの状態とした割り込み処理からのリターン命令を実行するようになしたことを特徴とする請求項2記載のマイクロプロセッサ。
- 所定の要求信号が入力されている間、バスステータスを通常スタックに書き込みを行うときと異なった状態としてスタックへのライトバスサイクルを連続して発生するようになしたことを特徴とする請求項1記載のマイクロプロセッサ。
- 所定の要求信号が入力されている間、バスステータスを通常スタックから読み出しを行うときと異なった状態としてスタックからのリードバスサイクルを連続して発生するようになしたことを特徴とする請求項2記載のマイクロプロセッサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17296196A JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
US08/873,307 US6175890B1 (en) | 1996-06-12 | 1997-06-11 | Device for efficiently handling interrupt request processes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17296196A JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09330236A JPH09330236A (ja) | 1997-12-22 |
JP3676882B2 true JP3676882B2 (ja) | 2005-07-27 |
Family
ID=15951576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17296196A Expired - Lifetime JP3676882B2 (ja) | 1996-06-12 | 1996-06-12 | マイクロプロセッサ及びその周辺装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6175890B1 (ja) |
JP (1) | JP3676882B2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4151198B2 (ja) * | 1999-06-23 | 2008-09-17 | 株式会社デンソー | 割込コントローラ及びマイクロコンピュータ |
US6526463B1 (en) * | 2000-04-14 | 2003-02-25 | Koninklijke Philips Electronics N.V. | Dynamically selectable stack frame size for processor interrupts |
US7861104B2 (en) * | 2001-08-24 | 2010-12-28 | Broadcom Corporation | Methods and apparatus for collapsing interrupts |
JP2003190367A (ja) * | 2001-12-21 | 2003-07-08 | Konami Co Ltd | 虚像、実映像重畳表示装置及び映像表示制御方法、ならびに映像表示制御用プログラム |
JP4146654B2 (ja) * | 2002-02-28 | 2008-09-10 | 株式会社リコー | 画像処理回路、複合画像処理回路、および、画像形成装置 |
US7925815B1 (en) * | 2006-06-29 | 2011-04-12 | David Dunn | Modifications to increase computer system security |
US8661265B1 (en) | 2006-06-29 | 2014-02-25 | David Dunn | Processor modifications to increase computer system security |
GB2461851A (en) * | 2008-07-10 | 2010-01-20 | Cambridge Consultants | Processor, which stores interrupt enable flags in a location used for other functions |
US8959270B2 (en) | 2010-12-07 | 2015-02-17 | Apple Inc. | Interrupt distribution scheme |
US8458386B2 (en) | 2010-12-07 | 2013-06-04 | Apple Inc. | Atomic interrupt masking in an interrupt controller to prevent delivery of same interrupt vector for consecutive interrupt acknowledgements |
US9348642B2 (en) * | 2012-06-15 | 2016-05-24 | International Business Machines Corporation | Transaction begin/end instructions |
US9888785B2 (en) | 2014-04-21 | 2018-02-13 | Casper Sleep Inc. | Mattress |
US9962009B2 (en) | 2014-04-21 | 2018-05-08 | Casper Sleep Inc. | Mattress |
USD822409S1 (en) | 2015-11-16 | 2018-07-10 | Casper Sleep Inc. | Pillow set |
US10736300B2 (en) | 2016-08-16 | 2020-08-11 | Casper Sleep Inc. | Dog mattress |
JP2020532348A (ja) | 2017-08-14 | 2020-11-12 | キャスパー スリープ インコーポレーテッドCasper Sleep Inc. | 人間工学的で硬さを調節可能な内骨格を含むマットレス |
CN111869331A (zh) | 2018-01-08 | 2020-10-30 | 佳思铂眠公司 | 交互式便携照明*** |
USD862104S1 (en) | 2018-03-21 | 2019-10-08 | Casper Sleep Inc. | Platform bed frame |
WO2019209733A1 (en) | 2018-04-23 | 2019-10-31 | Casper Sleep Inc. | Temperature-regulating mattress |
USD885640S1 (en) | 2018-10-23 | 2020-05-26 | Casper Sleep Inc. | Lamp assembly |
USD908398S1 (en) | 2019-08-27 | 2021-01-26 | Casper Sleep Inc. | Mattress |
USD921531S1 (en) | 2019-09-10 | 2021-06-08 | Casper Sleep Inc. | Zipper |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3665415A (en) | 1970-04-29 | 1972-05-23 | Honeywell Inf Systems | Data processing system with program interrupt priority apparatus utilizing working store for multiplexing interrupt requests |
US3676861A (en) | 1970-12-30 | 1972-07-11 | Honeywell Inf Systems | Multiple mask registers for servicing interrupts in a multiprocessor system |
US4028663A (en) | 1974-06-05 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Digital computer arrangement for high speed memory access |
US4037204A (en) | 1974-10-30 | 1977-07-19 | Motorola, Inc. | Microprocessor interrupt logic |
US4004283A (en) | 1974-10-30 | 1977-01-18 | Motorola, Inc. | Multiple interrupt microprocessor system |
US4003028A (en) | 1974-10-30 | 1977-01-11 | Motorola, Inc. | Interrupt circuitry for microprocessor chip |
US4020472A (en) | 1974-10-30 | 1977-04-26 | Motorola, Inc. | Master slave registers for interface adaptor |
US4106091A (en) | 1975-02-18 | 1978-08-08 | Motorola, Inc. | Interrupt status indication logic for polled interrupt digital system |
US4001783A (en) | 1975-03-26 | 1977-01-04 | Honeywell Information Systems, Inc. | Priority interrupt mechanism |
GB1540996A (en) | 1975-05-12 | 1979-02-21 | Plessey Co Ltd | Associative processors |
IT1123613B (it) | 1976-10-07 | 1986-04-30 | Sits Soc It Telecom Siemens | Unita' di controllo a microprogrammi per elaboratori di dati |
US4218739A (en) | 1976-10-28 | 1980-08-19 | Honeywell Information Systems Inc. | Data processing interrupt apparatus having selective suppression control |
GB2030741B (en) | 1978-10-02 | 1982-11-17 | Ibm | Data processing terminal with addressable characterising store |
US4205374A (en) | 1978-10-19 | 1980-05-27 | International Business Machines Corporation | Method and means for CPU recovery of non-logged data from a storage subsystem subject to selective resets |
US4422141A (en) | 1979-07-30 | 1983-12-20 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture for improved chip testability |
US4358829A (en) | 1980-04-14 | 1982-11-09 | Sperry Corporation | Dynamic rank ordered scheduling mechanism |
US4420806A (en) | 1981-01-15 | 1983-12-13 | Harris Corporation | Interrupt coupling and monitoring system |
US4396984A (en) | 1981-03-06 | 1983-08-02 | International Business Machines Corporation | Peripheral systems employing multipathing, path and access grouping |
JPS57196357A (en) | 1981-05-29 | 1982-12-02 | Toshiba Corp | Data processor |
JPS58195902A (ja) | 1982-05-12 | 1983-11-15 | Hitachi Ltd | シ−ケンスコントロ−ラ |
US4545030A (en) * | 1982-09-28 | 1985-10-01 | The John Hopkins University | Synchronous clock stopper for microprocessor |
US4734882A (en) | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
JP2528813B2 (ja) | 1985-05-10 | 1996-08-28 | 株式会社日立製作所 | 制御装置 |
US4779195A (en) | 1985-06-28 | 1988-10-18 | Hewlett-Packard Company | Interrupt system using masking register in processor for selectively establishing device eligibility to interrupt a particular processor |
JP2510591B2 (ja) | 1987-06-12 | 1996-06-26 | 株式会社日立製作所 | 命令処理装置 |
EP0306644B1 (en) | 1987-07-06 | 1997-11-12 | Hitachi, Ltd. | Data processor having a break function |
US5161228A (en) | 1988-03-02 | 1992-11-03 | Ricoh Company, Ltd. | System with selectively exclusionary enablement for plural indirect address type interrupt control circuit |
US4912628A (en) | 1988-03-15 | 1990-03-27 | International Business Machines Corp. | Suspending and resuming processing of tasks running in a virtual machine data processing system |
JPH0312742A (ja) | 1989-06-09 | 1991-01-21 | Ricoh Co Ltd | 中央演算処理装置 |
JPH0451329A (ja) | 1990-06-19 | 1992-02-19 | Nec Corp | コンテキスト切替装置 |
JP2752247B2 (ja) * | 1990-11-29 | 1998-05-18 | 富士通株式会社 | 情報記憶装置 |
JPH04259997A (ja) * | 1991-02-15 | 1992-09-16 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
US5455517A (en) * | 1992-06-09 | 1995-10-03 | International Business Machines Corporation | Data output impedance control |
US5798972A (en) * | 1996-12-19 | 1998-08-25 | Mitsubishi Semiconductor America, Inc. | High-speed main amplifier with reduced access and output disable time periods |
-
1996
- 1996-06-12 JP JP17296196A patent/JP3676882B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-11 US US08/873,307 patent/US6175890B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6175890B1 (en) | 2001-01-16 |
JPH09330236A (ja) | 1997-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3676882B2 (ja) | マイクロプロセッサ及びその周辺装置 | |
US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
JP3055917B2 (ja) | データ転送制御装置 | |
JP3970609B2 (ja) | プロセッサシステム | |
JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
JPH0916409A (ja) | マイクロコンピュータ | |
EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
EP0560393B1 (en) | Microprocessor and data processing system with register file | |
JPH056281A (ja) | 情報処理装置 | |
US20030177229A1 (en) | Microcomputer, bus control circuit, and data access method for a microcomputer | |
JP2789648B2 (ja) | データバッファリング装置 | |
JPH06309169A (ja) | 情報処理装置 | |
JPH0333934A (ja) | レジスタ退避復帰方式 | |
JP2817267B2 (ja) | ブレークアドレス検出装置 | |
JP3168845B2 (ja) | ディジタル信号処理装置 | |
JP2965045B2 (ja) | 半導体集積回路装置 | |
JP3127737B2 (ja) | ディジタル信号処理装置 | |
JPH05120205A (ja) | Dma転送用アドレス変換装置付きプロセツサシステムおよびdma転送方法 | |
JP3900660B2 (ja) | シーケンスコントローラ | |
JP2501393B2 (ja) | 直接メモリアクセス装置 | |
JPH05250161A (ja) | マイクロコンピュータ装置 | |
EP0503390A1 (en) | Microcomputer having direct memory access mode | |
JPS62296236A (ja) | マイクロプロセツサの割り込み処理装置 | |
JPH0152775B2 (ja) | ||
JPH03188547A (ja) | データ転送制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050502 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080513 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090513 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100513 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110513 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120513 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130513 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |