DE3312796C2 - - Google Patents
Info
- Publication number
- DE3312796C2 DE3312796C2 DE19833312796 DE3312796A DE3312796C2 DE 3312796 C2 DE3312796 C2 DE 3312796C2 DE 19833312796 DE19833312796 DE 19833312796 DE 3312796 A DE3312796 A DE 3312796A DE 3312796 C2 DE3312796 C2 DE 3312796C2
- Authority
- DE
- Germany
- Prior art keywords
- sin
- cos
- value
- stage
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/035—Reduction of table size
- G06F1/0353—Reduction of table size by using symmetrical properties of the function, e.g. using most significant bits for quadrant control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5446—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation using crossaddition algorithms, e.g. CORDIC
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Complex Calculations (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
Die Erfindung betrifft einen digitalen Oszillator nach dem
Oberbegriff des Anspruchs 1, wie er z. B. aus der DE-OS
30 07 907 bekannt ist.
Insbesondere für digitale Empfänger, welche als Quadraturempfänger
arbeiten, werden Oszillatoren benötigt, die ein
komplexes digitales Sinus-/Cosinussignal abgeben. Naheliegend
und bekannt ist es, die entsprechenden Sinus- und
Cosinuswerte in ROM-Tafeln abzuspeichern. Bei Empfängern
mit großer Bandbreite und hoher Auflösung erfordert dies
jedoch einen enormen Speicheraufwand.
Aufgabe der Erfindung ist es daher, einen digitalen
Oszillator der eingangs genannten Art anzugeben, der bei
großer Bandbreite und hoher Frequenzauflösung einen minimalen
Gesamtaufwand an Speicherplatz und Rechenschaltungen
erfordert.
Die Erfindung ist im Patentanspruch 1 gekennzeichnet. Die
weiteren Ansprüche beinhalten vorteilhafte Weiterbildungen
und Ausführungen der Erfindung.
Die Erfindung wird im folgenden anhand der Figuren beispielhaft näher
erläutert. Als Ausführungsbeispiel wird ein Oszillator
beschrieben, der mit einer Datenrate von TA=100 MHz
Wertepaare cos(2π kfM/fA), sin(2π kfM/fA) an einen
Mischer liefern soll. Die Mischfrequenz fM soll
0 fM 30 MHz, die Frequenzauflösung 10 Hz betragen.
Fig. 1 zeigt ein Blockschaltbild des erfindungsgemäßen
Oszillators. Das Rechenwerk ist in drei Stufen RWI bis
RWIII aufgebaut. Bei allen Verbindungen ist jeweils die
Anzahl der Bitleitungen angegeben. Die unterstrichenen
Werte beziehen sich auf die weiter unten beschriebene
zweite Ausführung mit RWII₂. Von einem Bedienteil aus
erhält der Oszillator den Wert fM/fA als Dualzahl in der
Form
übermittelt. Beim Ausführungsbeispiel muß
N=24 sein, um den sich ergebenden Wertebereich abzudecken.
Eine digitale Rechenschaltung, realisiert durch
einen überlaufenden Integrator, bildet aus dem Wert fM/fA
die Wertefolge x(k)=((kfM/fA) modulo 1). x(k) stellt den
nicht ganzzahligen Teil von kfM/fA dar und es gilt
0 x(k) < 1. Aus x(k), dargestellt durch
im
Ausführungsbeispiel ist M=21, wird mit Hilfe der Stufen
RWI, RWII und RWIII die Wertefolge sin(2π x(k)), cos(2π x(k))
berechnet, die wegen der Periodizität von Sinus und
Cosinus bezüglich 2π bereits dem gewünschten Oszillatorsignal
entspricht. Es werden die Symmetrieeigenschaften
von Sinus und Cosinus ausgenutzt, und die Berechnung von
sin(2π x(k)), cos(2π x(k)) auf den Wert von sin(2π (k))
und cos(2π (k)) mit 0 (k) <1/8 zurückgeführt. Welche
Funktion den einzelnen Stufen des Rechenwerks dabei
zukommt, ergibt sich aus der nachfolgend gegebenen
mathematischen Formulierung der Zusammenhänge. Der Algorithmus
zur Berechnung des Wertepaares sin(2π x(k)),
cos(2π x(k)) kann durch
beschrieben werden, mit den Funktionen
folgt der
in Fig. 2 angegebenen Funktionstabelle. α₁, α₂ und α₃
entsprechen den ersten 3 Bit der Dualdarstellung von
und x(k)mod 2-3 ist identisch mit
Entsprechend sind in Fig. 1 die Bitleitungen
aufgeteilt und α₁ bis α₃ gemäß den angegebenen Funktionen
als Steuereingänge den Stufen RWI bzw. RWIII zugeführt.
Eine einfache Ausführung der ersten Stufe RWI ist in
Fig. 3 dargestellt, bestehend aus einem Multiplexer MUX1
und einem Komplementbildner (2er Kompl.). Der Multiplexer
gibt in Abhängigkeit von α₃ den Wert =x mod 2-3 bzw.
dessen 2er-Komplement aus.
Eine einfache Ausführung der dritten Stufe RWIII zeigt
Fig. 4. Sie besteht im wesentlichen aus zwei Multiplexern
MUX2 und MUX3 sowie zwei Komplementbildnern in je einem
Dateneingang der Multiplexer. Nach der Funktionstabelle aus
Fig. 2 können die Ausgangswerte sin(2π x) bzw. cos(2π x)
in Abhängigkeit von α₁, α₂, α₃ die vier Werte ±sin(2π ),
±cos(2π ) annehmen. Diese Werte liegen dementsprechend
jeweils an den Dateneingängen beider Multiplexer an,
abgeleitet aus den Werten sin(2π ) und cos(2π ), die von
der zweiten Stufe RWII geliefert werden.
Im Ausführungsbeispiel scheidet für die zweite Stufe RWII
eine auf den ersten Blick naheliegende Tabellenlösung zur
Bestimmung von sin(2π ) und cos(2π ) aus, weil dafür
noch ein Speicheraufwand von 2¹⁰k-Bit benötigt würde. Es
werden daher zwei vorteilhafte Weiterbildungen der Erfindung
angegeben, die eine Realisierung der zweiten Stufe
mit minimalem Gesamtaufwand erlauben.
Fig. 5 zeigt eine Ausführungsform der ersten vorteilhaften
Weiterbildung der Erfindung. Sie basiert auf einer Reihenentwicklung
für Sinus und Cosinus:
sin(2π ) = sin(2π (-h+h)) ≈ sin(2π (-h)) + cos(2π (-h)) · 2πh
cos(2π ) = cos(2π (-h+h)) ≈ cos(2π (-h)) - sin(2π (-h)) · 2πh.
Der Fehler ist dabei kleiner oder gleich und kann
durch geeignete Aufteilung von in (-h) und h genügend
klein gehalten werden. Die Werte sin(2π (-h)) und
cos(2π (-h)) werden mit Hilfe zweier Tabellen, Sinus-ROM
und Cosinus-ROM, bestimmt. Da -h eine wesentlich kürzere
Dualdarstellung als hat, ergeben sich nun vernünftige
ROM-Größen. Außer diesen Tabellen sind zur Berechnung noch
drei Multiplikationen, 1 Komplementbildung und zwei
Additionen erforderlich: Im Multiplizierer M1 wird h mit 2π
multipliziert, in M2 bzw. M3 das Produkt aus 2πh und den
Ausgangswerten der ROMs gebildet. In den Addierern ADD1
und ADD2 werden schließlich die Werte entsprechend der
vorgenannten Reihenentwicklung zusammengefaßt. Das "R" in
den Multiplizierern bedeutet, daß die Ausgangswerte gerundet
werden. Die in Fig. 5 angegebene Aufspaltung von
ist optimal im Sinne eines minimalen Gesamtaufwandes.
Fig. 6 zeigt eine Ausführungsform der zweiten vorteilhaften
Weiterbildung der Erfindung. Ihr liegt die Berechnung
von sin(2π ) und cos(2π ) nach einem iterativen
Verfahren zur Umrechnung von Polarkoordinaten (r, ϕ) in
kartesische Koordinaten (x, y) zugrunde. Bei dem Verfahren
wird z=x+jy=r cos ϕ+jr sin ϕ schrittweise durch den
Vektor zn=xn+jyn angenähert. Beginnend mit x₀=r und
y₀=0 wird beim n-ten Iterationsschritt der Vektor
zn-1=xn-1+jyn-1 um den Winkel γn=±arctan 2-n auf z
zugedreht. In welche Richtung gedreht wird, hängt jeweils
davon ab, ob der erreichte Differenzwinkel
zwischen zn und z einen positiven oder
negativen Wert angenommen hat. Das Verfahren konvergiert,
weil |Δϕn| arctan 2-n gegen Null strebt. Mit den Ausgangswerten
r=1 und ϕ=2π ergibt sich eine Approximation
für cos(2π ) und sin(2π ). Mathematisch läßt sich
der n-te Iterationsschritt wie folgt darstellen:
xn + jyn = (xn-1 + jyn-1) · ej γ n
= cosγn · [(xn-1-sign(γn) · tan |γn| · yn-1) + j(yn-1 + sign(γn) · tan |γn| · xn-1)]
= cosγn · [(xn-1-sign(γn) · tan |γn| · yn-1) + j(yn-1 + sign(γn) · tan |γn| · xn-1)]
mit
Wegen tan |γn|=2-n sind zur Berechnung von xn und yn
keine echten Multiplikationen, sondern nur Schiebeoperationen
erforderlich. Da die Stellenzahl von vornherein
festliegt, können sie durch entsprechende Verdrahtung
ausgeführt werden. Die Multiplikationen mit cos γn werden
bereits im ersten Iterationsschritt berücksichtigt. Auch
hierzu reicht mit zulässigem Fehler eine Schiebeoperation
aus. Gemäß der angegebenen Beziehung ist zur Berechnung
von xn, yn und sign(γn) jeweils eine Addition bzw. Subtraktion
notwendig.
Um den Iterationsfehler genügend klein zu halten, sind
beim Auführungsbeispiel insgesamt 17 Iterationsschritte
vorgesehen.
In der Ausführung nach Fig. 6 sind die ersten fünf Iterationsschritte
durch Tafeln SIN-ROM und COS-ROM ersetzt.
Dazu wird in
aufgespalten.
-h dient als Adresse für die Sinus-/Cosinustafel.
Die Iteration geht also aus von x₅=k · cos(2π (-h))
und y₅=k · sin(2π (-h))
mit
mit
Diese Werte werden entsprechend der oben angegebenen
Iterationsformel in den Addierern (+) der folgenden Stufen
miteinander verknüpft. Die der Multiplikation mit tan |γn|
entsprechenden Schiebeoperationen sind in Fig. 6 durch
Kreise angedeutet. Vor den Schiebeoperationen wird
sign(γn) berücksichtigt, in der Figur mit VZ bezeichnet.
Im rechten Teil der Fig. 6 wird zu h jeweils der Wert γm/2π
addiert, und zwar wird je nach dem in der vorherigen Stufe
erreichten Vorzeichen VZ der Summe der Wert
oder
addiert.
Claims (8)
1. Digitaler Oszillator zur Erzeugung komplexer Signale
der Form cos(2π kfM/fA) + (j) sin(2π kfM/fA) mit der
Taktfrequenz fA und der Oszillatorfrequenz fM, wobei aus
der als Dualzahl anstehenden Frequenzinformation fM/fA
mittels eines überlaufenden Integrators die Signalfolge
x(k) = (kfM/fA) mod 1,dual dargestellt durch
gebildet und diese mit Hilfe von abgespeicherten Sinus-
und Cosinustafeln in einem Rechenwerk in die Signalfolgencos(2π kfM/fA) = cos[(2π kfM/fA) mod 2π] = cos[2π ((kfM/fA) mod 1)]undsin(2π kfM/fA) = sin[(2π kfM/fA) mod 2π] = sin[2π ((kfM/fA) mod 1)]umgerechnet werden, dadurch gekennzeichnet, daß das
Rechenwerk aus drei Stufen (RWI, RWII1/2, RWIII) besteht,
- - deren erste Stufe (RWI) in Abhängigkeit vom Wert des Bits α₃, welcher an einen Steuereingang dieser Stufe gelegt ist, den Ausgangswert (k) bildet nach folgender Vorschrift
- - deren zweite Stufe (RWII1/2) aus dem Wert (k) ein komplexes Sinus-/Cosinus-Wertepaar bildet gemäß der Funktion
- - und deren dritte Stufe (RWIII) in Abhängigkeit von den Werten der Bits α₁, α₂, α₃, welche an Steuereingänge dieser Stufe gelegt sind, aus dem Wertepaar [sin(2π (k)), cos(2π (k))] ein Wertepaar [sin(2π x(k)), cos(2π x(k))] bildet gemäß der folgenden Funktionstabelle
2. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet,
daß die erste Stufe (RWI) des Rechenwerks aus
einem Multiplexer (MUX1) mit zwei Dateneingängen, einem
Datenausgang und einem Steuereingang besteht, und daß an
den einen Dateneingang die Bits α₄ bis αM der Dualdarstellung
direkt, an den anderen Dateneingang
über einen Komplementbildner (2er Kompl.) gelegt
sind (Fig. 3).
3. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet,
daß die dritte Stufe (RWIII) des Rechenwerks aus
zwei Multiplexern (MUX2, MUX3) mit jeweils vier Dateneingängen,
jeweils einem Datenausgang und jeweils drei
Steuereingängen besteht, und daß die von der zweiten
Stufe (RWII) gelieferten Werte sin(2π ) und cos(2π )
jeweils zum einen direkt und zum anderen über Komplementbildner
(2er Kompl.) an die Dateneingänge der beiden
Multiplexer (MUX2, MUX3) gelegt sind (Fig. 4).
4. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet,
daß vor der zweiten Stufe (RWII₁) des Rechenwerks
der Wert (k) aufgespalten wird in einen Wert (-h)
und einen Wert h, daß nur die Sinus- und Cosinuswerte für
(-h) in Tafeln abgespeichert sind, und daß die zweite
Stufe (RWII₁) das Wertepaar [sin(2π (k)), cos(2π (k))]
nach folgender Vorschrift berechnet:
sin(2π ) ≃ sin(2π (-h)) + cos(2π (-h)) · 2π hcos(2π ) ≃ cos(2π (-h)) - sin(2π (-h)) · 2π h.
5. Digitaler Oszillator nach Anspruch 4, gekennzeichnet
durch folgenden Aufbau:
- - der Wert (-h) ist zum einen einer Sinus-Tafel (Sinus-ROM), zum anderen einer Cosinus-Tafel (Cosinus-ROM) als Adresse zugeführt, die Tafeln geben die Werte sin(2π (-h)) bzw. cos(2π (-h)) ab;
- - der Wert h ist einem ersten Multiplizierer (M1) zur Multiplikation mit 2π zugeführt; das Ergebnis ist je einem zweiten und dritten Multiplizierer (M2, M3) zur Multiplikation mit dem Wert sin(2π (-h)) bzw. cos(2π (-h)) zugeführt;
- - der Ausgangswert des dritten Multiplizierers (M3) und der Wert sin(2π (-h)) sind weiter einem ersten Addierer (ADD1) zur Addition zugeführt;
- - der Ausgangswert des zweiten Multiplizierers (M2) ist nach Komplementbildung (2er Kompl.) und der Wert cos(2π (-h)) weiter einem zweiten Addierer (ADD2) zur Addition zugeführt (Fig. 5).
6. Digitaler Oszillator nach Anspruch 1, dadurch gekennzeichnet,
daß in der zweiten Stufe (RWII₂) des Rechenwerks
die Berechnung des Wertepaares [sin(2π ), cos(2π )] nach
einem iterativen Verfahren zur Umrechnung von Polarkoordinaten
(r, ϕ) in kartesische Koordinaten
(x=r cos ϕ, y=r sin ϕ) erfolgt, mit r=1 und ϕ=2π
(Fig. 6).
7. Digitaler Oszillator nach Anspruch 6, dadurch gekennzeichnet,
daß ausgehend von x₀=1 und y₀=0 beim n-ten
Iterationsschritt der Vektor zn-1=xn-1+jyn-1 um den
Winkel γn=±arctan 2-n auf den Vektor
z=cos(2π )+j sin(2π ) zugedreht wird, wobei die Drehrichtung
in Abhängigkeit vom Vorzeichen des Differenzwinkels
gewählt wird.
8. Digitaler Oszillator nach Anspruch 7, dadurch gekennzeichnet,
daß eingangs der zweiten Stufe (RWII₂) der Wert
(k) in zwei Werte (-h) und h aufgespalten wird und daß
die Iteration ausgehend von x₅=cos(2π (-h)) und
y₅=sin(2π (-h)) erfolgt, wobei die Sinus- und Cosinuswerte
für (-h) in Tafeln (SIN-ROM, COS-ROM) abgespeichert
sind (Fig. 6).
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833312796 DE3312796A1 (de) | 1983-04-09 | 1983-04-09 | Digitaler oszillator zur erzeugung komplexer signale |
GB08408763A GB2138606B (en) | 1983-04-09 | 1984-04-05 | Digital oscillator for generation of complex signals |
FR8405565A FR2544106A1 (fr) | 1983-04-09 | 1984-04-09 | Oscillateur numerique delivrant des signaux complexes |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833312796 DE3312796A1 (de) | 1983-04-09 | 1983-04-09 | Digitaler oszillator zur erzeugung komplexer signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3312796A1 DE3312796A1 (de) | 1984-10-11 |
DE3312796C2 true DE3312796C2 (de) | 1991-06-20 |
Family
ID=6195848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833312796 Granted DE3312796A1 (de) | 1983-04-09 | 1983-04-09 | Digitaler oszillator zur erzeugung komplexer signale |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE3312796A1 (de) |
FR (1) | FR2544106A1 (de) |
GB (1) | GB2138606B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT399236B (de) * | 1986-02-03 | 1995-04-25 | Siemens Ag Oesterreich | Digitaler sinusgenerator |
EP0259514A1 (de) * | 1986-09-11 | 1988-03-16 | Deutsche ITT Industries GmbH | Digitalschaltung zur gleichzeitigen Erzeugung von digitalen Sinus- und Cosinusfunktionswerten |
JPS63186329A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | 三角関数前処理装置 |
US4896287A (en) * | 1988-05-31 | 1990-01-23 | General Electric Company | Cordic complex multiplier |
US5001660A (en) * | 1989-04-27 | 1991-03-19 | Hewlett-Packard Company | Waveform generation method using stored complex data |
DE4001266C2 (de) * | 1990-01-18 | 1994-10-20 | Abb Patent Gmbh | Verfahren und Sendeeinrichtung zur Übertragung digitaler Informationen über Stromversorgungsnetze |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1409849A (fr) * | 1964-07-21 | 1965-09-03 | Nouvelles Tech Radioelectrique | Dispositif pour déterminer les valeurs analogiques des lignes trigonométriques d'un angle à partir de sa valeur digitale |
DE3007907A1 (de) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler empfaenger |
DE3119448C2 (de) * | 1981-05-15 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Erzeugung eines cosinusförmigen Signals und eines sinusförmigen Signals |
-
1983
- 1983-04-09 DE DE19833312796 patent/DE3312796A1/de active Granted
-
1984
- 1984-04-05 GB GB08408763A patent/GB2138606B/en not_active Expired
- 1984-04-09 FR FR8405565A patent/FR2544106A1/fr active Pending
Also Published As
Publication number | Publication date |
---|---|
DE3312796A1 (de) | 1984-10-11 |
FR2544106A1 (fr) | 1984-10-12 |
GB2138606B (en) | 1986-08-13 |
GB8408763D0 (en) | 1984-05-16 |
GB2138606A (en) | 1984-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3856045T2 (de) | Hochauflösungsumwandlung von phase zur sinusamplitude | |
DE2246968C2 (de) | Einrichtung zur Multiplikation zweier Gleitkommazahlen | |
DE69130510T2 (de) | Arithmetisches Gerät zur Berechnung von transzendenten Elementarfunktionen | |
DE3650335T2 (de) | Rechenverfahren und -gerät für endlichfeldmultiplikation. | |
DE2927713C2 (de) | ||
DE1956209C3 (de) | Multipliziervorrichtung | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE69130623T2 (de) | Dividierer mit hoher Grundzahl | |
DE2729912C2 (de) | Anordnung zum Erzeugen digitaler Ausgangssignalwerte | |
DE2628471B2 (de) | Koordinaten-Transformationsschaltung | |
DE69425565T2 (de) | Verfahren und vorrichtung in einem transponierten digitalen fir-filter zur multiplikation eines binären eingangssignals mit filterkoeffizienten und verfahren zum entwurf eines digitalen transponierten filters | |
DE2736072A1 (de) | Winkelfunktionsgenerator | |
DE3312796C2 (de) | ||
DE69808362T2 (de) | Multiplizierverfahren und Multiplizierschaltung | |
DE1499281B1 (de) | Rechenmaschine fuer logarithmische Rechnungen | |
DE2612750A1 (de) | Multipliziereinrichtung | |
DE69228400T2 (de) | Vorprozessor für Dividierer unter Verwendung eines Divisionssystems mit hoher Grundzahl | |
DE3880217T2 (de) | Verfahren und geraet zur digitalen synthese eines taktsignals. | |
DE3340362C2 (de) | ||
DE3201088C2 (de) | ||
DE3740130C1 (de) | Sinusgenerator | |
DE2536974C2 (de) | Unteranordnung für einen Digital-Differentialanalysator | |
DE2435873C2 (de) | Einrichtung eines TACAN-Navigationssystems | |
EP0629943B1 (de) | Multiplizierer für reelle und komplexe Zahlen | |
DE2214053A1 (de) | Verfahren und Vorrichtung zum Steuern einer numerisch gesteuerten Werkzeugmaschine entlang einer Kreisbahn |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN SYSTEMTECHNIK GMBH, 7900 ULM, DE |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |