DE3300869A1 - Logischer cmos-schaltkreis - Google Patents
Logischer cmos-schaltkreisInfo
- Publication number
- DE3300869A1 DE3300869A1 DE19833300869 DE3300869A DE3300869A1 DE 3300869 A1 DE3300869 A1 DE 3300869A1 DE 19833300869 DE19833300869 DE 19833300869 DE 3300869 A DE3300869 A DE 3300869A DE 3300869 A1 DE3300869 A1 DE 3300869A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- source
- channel
- voltage supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
T. E. Magee - 3 Fl 1165
n Go/Be
11. Januar 1983
Die Priorität der Anmeldung Nr. 8202151 vom 26. Januar 1982 in
Großbritannien wird beansprucht.
Die Erfindung beschäftigt sich mit integrierten Festkörperschaltungen,
insbesondere mit Eingangsstufen für logische
komplementäre Metall-Oxid-Silizium (CMOS) Schaltkreise.
Logische integrierte CMOS-Schaltungen werden in einer
großen Vielfalt der Anwendungen dort verwendet, wo ihr
geringer Leistungsverbrauch sich als besonderer Vorteil gegenüber anderen logischen Familien erweist. Ein bei
allen Auslegungen von CMOS-Eingangsschaltc-tufen auftretendes Problem besteht darin, die erforderlichen Toleranzen
ihrer Eingangs-Einschaltschwellw^rte zu erreichen, d. h.
den Schaltkreis TTL-Kompatibel zu machen, ungeachtet
den damit in keiner Beziehung stehenden Produ/ctionsstreuungen
der Kennwerte von P- und N-Kanal-Transistoren. Wo ein CMOS-Schaltkreis von einem einzelnen Hersteller
in großen Mengen produziert wird, bedeutet dies kein unlösbares Problem, da die Maskenentwürfe auf die typischen
Bauelementparameter angepaßt werden können und strikte Prozeßüberwachungen durchgeführt werden können. Soll
jedoch ein Schaltkreis in geringer Menge von einer Vielzahl von Herstellern gefertig" werden, die sämtlich leicht
unterschiedliche Herstellungstechniken anwenden, so ist e^ gegenwärtig erforderlich, einen Maskensatz für jeden
Hersteller zu entwerfen, um bei den fertigen Schaltkreisen eine Gleichförmigkeit der elektrischen Eigenschaften
zu gewährleisten. Dies ist eine sehr teure Porzedur und hat unvermeidbar für den fertigen Schaltkreis einen hohen
Grundpreis zur Folge.
T. E. Magee - 3 - tj _ Fl 1165
Durch die Erfindung soll diener Nachteil auf ein Mindesmaß
geführt bzw. vermieden werden.
Die Erfindung betrifft einen logischen CMOS-Schaltkreis
mit einer Schalteranordnung, wie sie im Oberbegriff des Anspruchs angegeben ist.
Aufgabe der Erfindung ist, den Eingangs-Einschaltschwellwert
der Schalteranordnung von den Toleranzen der Kennwerte
der CMOS-Feldeffekttransistoren im wesentlichen unabhängig
zu machen.
Dieser Aufgabe wird erfindungsgemäß durch die im kennzeichnenden
Teil des Anspruchs angegebene Ausbildung gelöst.
Natürlich fallen unter die Bezeichnung CMOS, wie sie
hier verwendet wird, sowohl Silicon-Gate- als auch Metall-Gateausbildungen, obwohl für die meisten Anwendungen
die Silicon-Gate-Technik vorgezogen wird.
Eine Ausführungsform der Erfindung wird im folgenden anhand der Zeichnung beschrieben, deren einzige Figur
einen logischen CMOS-Eingangsschaltkreis zeigt.
Der Schaltkreis enthält entsprechend der Figur zwei in Source-Drain-Reiheschaltuns liegende komplementäre Transistor-Daare
mit den Transistoren TRl bis TR4, die zwischen dem positiven und dem negative:: Spannungsversorgungspol der
Schaltung geschaltet sind. Die Gateelektrode des P-Kanal-Transistors
TRl ist mit dem negativen Spannungsversorgungspol verbunden, während die des N-Kanal-Transistors TR4 am positiven
Spannungsversorgungspol liegt. Diese beiden Transistoren werden somit leitend gehalten, wobei der an ihnen auftretende
Spannungsabfall gleich ist der typischen Schwellspannung plus der wirksamen Gate-Antriebsspannung, welche
T. E. Magee - 3 ~ ty- Fl 1165
zur Aufrechterhaltung des Drainstromflusses erforderlich
ist.
Das Schalten erfolgt mittels der Transistoren TR2 und TR3,
an deren Gateelektroden das Eingangssignal angelegt wird. Für den beispielsweise bei der Hälfte der Versorgungsspannung
liegenden Schaltschwellwert muß VT (TRl) + Veff (TRl) +
VT (TR2) + Veff (TR2) gleich sein YT (TR3) + Veff (TR3) +
Vm (TR4) + Veff (TR4), wobei V™ die Schwellspannung des
gekennzeichneten Transistors und Veff seine effektive Gatebetriebsspannung bedeuten. Da die Schwellwerte sämtliche
N-PLanal- und sämtliche P-Kanal-Transistoren aufeinander
abgestimmt sind, reduziere sich diese Bedingung auf Veff (TRl) + Veff (TR2) = Veff (TR3) + Veff (TR4).
Da außerdem der gleiche Strom durch alle Transistoren beim Schaltschwellwert fließt und da dieser Strom proportional
(Veff) χ W χ L ist, wobei W und L die effektive Kanalbreite und Kanallänge des betreffenden Transistors
sind, kann diese Bedingung dadurch erfüllt werden, daß die Abmessung von TRl gleich der von TR3 und die Abmessung
von TR2 gleich der von TR4 gewählt wird.
Beim Schwellwert kann ferner TRl.in Reihe mit TR2 als
unteres Glied eines Potentialteilers über die Spannungsquelle (vermindert um die gleiche Offset-Spannung an
jedem Ende) aufgefaßt werden, wobei TR3 in Reihe i,iit TR4
als oberes Glied anzusehen ist. Die Einschaltschwellwertspannung
kann somit vermindert (vergrößert) werden durch minderung (Vergrößerung) von Veff (TRl) + Veff (TR2)
und Vergrößerung (Verminderung) von Veff (TR3) + Veff
(TR4) werden, indem das W/L-Verhältnis von TR1/TR2 zu
dem von TR3/TR4 geändert wird. Die günstigste Kompensation
T. E. Magee - 3 * S- Fl 1165
hinsichtlich der Produktionsstreuungen der Kennlinien bei Schwellwerten unterschiedlich von der Hälfte der
Versorgungsspannung erfolgt nur dann, wenn TRl die gleiche Spannung wie TR2 und TR3 die gleiche Spannung wie TR4
am Schaltschwellwert abfallen lassen. Daher müssen die W/L-Verhältnisse der P-Kanalzonen zu denen der N-Kanalzonen
in inverc-em Verhältnis zu ihren Beweglichkeiten gehalten werden, wobei die W/L-Verhältnisse des oberen Transistorpaares
zu dem des unteren Transietorpaares zur Änderung des Schwellwertes variiert werden.
Vorzugsweise wird der beschriebene Schaltkreis in Form einer integrierten Festkörperschaltung "erwirklicht.
Leeseite
Claims (1)
- T. E. Magee - 3 Fl 1165Go/Be 11. Januar 1983PatentanspruchLogischer CMOS-Schaltkreis init einer Schalteranordnung aus einem Paar von komplementären in Source-Drain-Reihenschaltung angeordneten Isolierschicht-Feldeffekttransistoren, an deren miteinander verbundenen Gateelektroden das Eingangssignal angelegt wird, an deren miteinander verbundenen Drain-Elektroden das Ausgangssignal abgegriffen wird und die zwischen dem positiven Spannungsversorgungspol und dem negativen Spannungsversorgungspol einer Spannungsquelle liegen, dadurch gekennzeichnet,- daß die Source-Elektrode (s) des P-Kanal-Feldeffekttransistors (TR3) über die Source-Drain-Strecke eines N-Kanal-Feldeffekttransistors (TR4) mit dem positiven Spannungsversorgungspol verbunden ist, an dem die Gateelektrode des N-Ranal-Lastfeldeffekttransistors (TR/1) liegt und- daß die Source-Elektrode (s) des N-Kanal-Feldeffekttransistors (TR2) über die Source-Drain-Strecke eines P-Kanal-Lastfeldeffekttransistors (TRl) mit dem negativen Spannungsversorgungspol verbunden ist, an dem die Gateelektrode des P-Kanal-Lastfeldeffekttransistors liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8202151 | 1982-01-26 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3300869A1 true DE3300869A1 (de) | 1983-08-04 |
Family
ID=10527882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833300869 Withdrawn DE3300869A1 (de) | 1982-01-26 | 1983-01-13 | Logischer cmos-schaltkreis |
Country Status (3)
Country | Link |
---|---|
US (1) | US4578600A (de) |
DE (1) | DE3300869A1 (de) |
GB (1) | GB2133242B (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3703201A1 (de) * | 1986-02-04 | 1987-08-06 | Burr Brown Corp | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur |
EP0251383A2 (de) * | 1986-06-25 | 1988-01-07 | Koninklijke Philips Electronics N.V. | CMOS-Eingangspuffer für TTL-Signale |
FR2612350A1 (fr) * | 1987-03-13 | 1988-09-16 | Thomson Semiconducteurs | Etage d'entree en technologie c-mos |
EP0339679A2 (de) * | 1988-04-29 | 1989-11-02 | Tektronix, Inc. | Bipolar/CMOS digitale Schnittstellenschaltung |
DE4012914A1 (de) * | 1990-04-23 | 1991-10-24 | Siemens Ag | Cmos-schaltstufe |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4704547A (en) * | 1984-12-10 | 1987-11-03 | American Telephone And Telegraph Company, At&T Bell Laboratories | IGFET gating circuit having reduced electric field degradation |
US4656372A (en) * | 1985-11-25 | 1987-04-07 | Ncr Corporation | CMOS to ECL interface circuit |
US4717845A (en) * | 1987-01-02 | 1988-01-05 | Sgs Semiconductor Corporation | TTL compatible CMOS input circuit |
US4752703A (en) * | 1987-04-23 | 1988-06-21 | Industrial Technology Research Institute | Current source polarity switching circuit |
US5059835A (en) * | 1987-06-04 | 1991-10-22 | Ncr Corporation | Cmos circuit with programmable input threshold |
US5006739A (en) * | 1987-06-15 | 1991-04-09 | Hitachi, Ltd. | Capacitive load drive circuit |
US5070256A (en) * | 1987-06-29 | 1991-12-03 | Digital Equipment Corporation | Bus transmitter having controlled trapezoidal slew rate |
US4859870A (en) * | 1987-10-14 | 1989-08-22 | Lsi Logic Incorporated | Two-mode driver circuit |
US4937477A (en) * | 1988-01-19 | 1990-06-26 | Supertex, Inc. | Integrated mos high-voltage level-translation circuit, structure and method |
KR910005794B1 (ko) * | 1988-06-09 | 1991-08-03 | 삼성전자 주식회사 | 반도체 시간 지연소자 |
US5015889A (en) * | 1989-02-23 | 1991-05-14 | Reay Robert L | Schottky enhanced CMOS output circuit |
US5341046A (en) * | 1992-12-07 | 1994-08-23 | Ncr Corporation | Threshold controlled input circuit for an integrated circuit |
US5332934A (en) * | 1993-01-04 | 1994-07-26 | Masashi Hashimoto | Small to full swing conversion circuit |
US5428626A (en) * | 1993-10-18 | 1995-06-27 | Tektronix, Inc. | Timing analyzer for embedded testing |
US5572147A (en) * | 1995-09-08 | 1996-11-05 | United Microelectronics Corporation | Power supply voltage detector |
US5909134A (en) * | 1995-12-18 | 1999-06-01 | Lg Semicon Co., Ltd. | Clock generator for generating complementary clock signals with minimal time differences |
TW372101U (en) * | 1996-10-11 | 1999-10-11 | United Microelectronics Corp | Input buffer |
US6069512A (en) * | 1997-12-24 | 2000-05-30 | Intel Corporation | Dynamic circuits and static latches with low power dissipation |
GB2335556B (en) | 1998-03-18 | 2002-10-30 | Ericsson Telefon Ab L M | Switch circuit |
US6184704B1 (en) * | 1999-02-08 | 2001-02-06 | Tritech Microelectronics | Design method for compensation of process variation in CMOS digital input circuits |
US6621320B2 (en) * | 2001-03-28 | 2003-09-16 | Intel Corporation | Vcc independent time delay circuit |
TWI229507B (en) * | 2004-03-19 | 2005-03-11 | Via Tech Inc | Apparatus for transferring various voltage levels to digital ouput voltage levels |
US7498846B1 (en) | 2004-06-08 | 2009-03-03 | Transmeta Corporation | Power efficient multiplexer |
JP2006157780A (ja) * | 2004-12-01 | 2006-06-15 | Sony Corp | 増幅回路装置 |
CN101076942B (zh) * | 2004-12-13 | 2012-06-13 | 株式会社半导体能源研究所 | 半导体装置和使用其的电子用品 |
US8278731B2 (en) | 2007-11-20 | 2012-10-02 | Denso Corporation | Semiconductor device having SOI substrate and method for manufacturing the same |
US7956653B1 (en) * | 2009-05-04 | 2011-06-07 | Supertex, Inc. | Complementary high voltage switched current source integrated circuit |
TWI580189B (zh) | 2011-12-23 | 2017-04-21 | 半導體能源研究所股份有限公司 | 位準位移電路及半導體積體電路 |
US8618857B2 (en) * | 2012-03-27 | 2013-12-31 | Monolithic Power Systems, Inc. | Delay circuit and associated method |
JP2016143428A (ja) * | 2015-01-29 | 2016-08-08 | 株式会社ジャパンディスプレイ | シフトレジスタ回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3675144A (en) * | 1969-09-04 | 1972-07-04 | Rca Corp | Transmission gate and biasing circuits |
DE2252130C2 (de) * | 1972-10-24 | 1978-06-08 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte Schmitt-Trigger-Schaltung aus Isolierschicht-Feldeffekttransistoren |
US3855549A (en) * | 1973-08-24 | 1974-12-17 | Rca Corp | Circuit, such as cmos crystal oscillator, with reduced power consumption |
US4023122A (en) * | 1975-01-28 | 1977-05-10 | Nippon Electric Company, Ltd. | Signal generating circuit |
JPS5318377A (en) * | 1976-08-03 | 1978-02-20 | Toshiba Corp | Logical operation circuit |
US4103190A (en) * | 1977-03-25 | 1978-07-25 | Motorola, Inc. | Complementary power saving comparator/inverter circuits |
US4297596A (en) * | 1979-05-01 | 1981-10-27 | Motorola, Inc. | Schmitt trigger |
US4464587A (en) * | 1980-10-14 | 1984-08-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section |
JPS57197911A (en) * | 1981-05-29 | 1982-12-04 | Sanyo Electric Co Ltd | Schmitt circuit |
US4475050A (en) * | 1981-12-21 | 1984-10-02 | Motorola, Inc. | TTL To CMOS input buffer |
-
1983
- 1983-01-13 DE DE19833300869 patent/DE3300869A1/de not_active Withdrawn
- 1983-01-14 GB GB08300933A patent/GB2133242B/en not_active Expired
- 1983-01-25 US US06/460,953 patent/US4578600A/en not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3703201A1 (de) * | 1986-02-04 | 1987-08-06 | Burr Brown Corp | Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur |
EP0251383A2 (de) * | 1986-06-25 | 1988-01-07 | Koninklijke Philips Electronics N.V. | CMOS-Eingangspuffer für TTL-Signale |
EP0251383A3 (de) * | 1986-06-25 | 1988-07-13 | Koninklijke Philips Electronics N.V. | CMOS-Eingangspuffer für TTL-Signale |
FR2612350A1 (fr) * | 1987-03-13 | 1988-09-16 | Thomson Semiconducteurs | Etage d'entree en technologie c-mos |
EP0339679A2 (de) * | 1988-04-29 | 1989-11-02 | Tektronix, Inc. | Bipolar/CMOS digitale Schnittstellenschaltung |
EP0339679A3 (de) * | 1988-04-29 | 1990-08-29 | Tektronix, Inc. | Bipolar/CMOS digitale Schnittstellenschaltung |
EP0481530A2 (de) * | 1988-04-29 | 1992-04-22 | Tektronix, Inc. | Digitale Eingangsschaltung |
EP0481530A3 (de) * | 1988-04-29 | 1992-04-29 | Tektronix, Inc. | Digitale Eingangsschaltung |
DE4012914A1 (de) * | 1990-04-23 | 1991-10-24 | Siemens Ag | Cmos-schaltstufe |
EP0453651A1 (de) * | 1990-04-23 | 1991-10-30 | Siemens Aktiengesellschaft | Schaltstufe |
Also Published As
Publication number | Publication date |
---|---|
US4578600A (en) | 1986-03-25 |
GB8300933D0 (en) | 1983-02-16 |
GB2133242A (en) | 1984-07-18 |
GB2133242B (en) | 1985-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300869A1 (de) | Logischer cmos-schaltkreis | |
DE3342336C2 (de) | Schnittstellenschaltung | |
DE4344307C2 (de) | Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung | |
DE10258766B4 (de) | Schaltungsanordnung zur Steuerung und Erfassung des Laststroms durch eine Last | |
DE3327260A1 (de) | Schmitt-trigger | |
DE3416268C2 (de) | Stromverstärkungseinrichtung | |
DE4133902C2 (de) | CMOS-Leistungsverstärker | |
DE1538608A1 (de) | Strombegrenzerschaltung | |
DE102005005290A1 (de) | Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren | |
EP0044066A2 (de) | Treiberstufe in integrierter MOS-Schaltkreistechnik mit grossem Ausgangssignalverhältnis | |
DE4444623A1 (de) | Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET | |
DE60209621T2 (de) | Stromschaltkreis | |
EP0825716B1 (de) | Ansteuerschaltung für ein Feldeffekt gesteuertes Halbleiterbauelement | |
DE4403201C2 (de) | Ansteuerschaltung für ein MOS-Halbleiterbauelement mit sourceseitiger Last | |
DE4308518A1 (de) | BiMOS-Verstärker | |
EP0753754A2 (de) | Integrierte Komparatorschaltung | |
DE2552849C3 (de) | Logische Schaltung | |
DE3727948C2 (de) | ||
EP0961403B1 (de) | Integrierte, temperaturkompensierte Verstärkerschaltung | |
DE4011937C2 (de) | ||
EP0044021B1 (de) | Aus MIS-Feldeffekttransistoren bestehender elektrischer Widerstand für integrierte Halbleiterschaltungen | |
DE19612269C1 (de) | Stromspiegelschaltung | |
EP0766394B1 (de) | Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET | |
EP0065022A1 (de) | Integrierter Spannungsteiler mit Auswahlschaltung in Isolierschicht-Feldeffekttransistor-Technik, dessen Abwandlung und seine Verwendung in einem Digital-Analog-Wandler | |
EP0518847B1 (de) | Integrierte Schaltungsanordnung mit Junction-, MOS- und Bipolar-Transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |