DE3416268C2 - Stromverstärkungseinrichtung - Google Patents
StromverstärkungseinrichtungInfo
- Publication number
- DE3416268C2 DE3416268C2 DE3416268A DE3416268A DE3416268C2 DE 3416268 C2 DE3416268 C2 DE 3416268C2 DE 3416268 A DE3416268 A DE 3416268A DE 3416268 A DE3416268 A DE 3416268A DE 3416268 C2 DE3416268 C2 DE 3416268C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- input
- current
- current path
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 title claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 4
- 238000002955 isolation Methods 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 230000014616 translation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3023—CMOS common source output SEPP amplifiers with asymmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30018—A series coupled active resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Description
Die Erfindung betrifft eine Stromverstärkungseinrichtung gemäß
Anspruch 1 und eine Feldeffekttransistor-
Signalumwandlungsschaltung unter Verrwendung einer solchen
Stromverstärkungseinrichtung gemäß Anspruch 8.
Bei einem Stromspiegel handelt es sich um einen
Stromverstärker, der bei hoher Impedanz einen Ausgangs
strom proportional zu einem Eingangsstrom liefert. Der
Ausgangsstrom wird in typischer Weise zum Betreiben einer
Last bei hoher Verstärkung benutzt. Ein einfacher Strom
spiegel besteht im allgemeinen aus einem Transistorpaar
mit einem einzelnen Eingangs- und einem einzelnen Ausgangs
transistor, deren Gateelektroden zusammengeschaltet und
mit einem Eingangsspannungsanschluß an der Drainelektrode
des Eingangstransistors verbunden sind. Die Sourceelektro
den der Transistoren liegen an einem Bezugsspannungsan
schluß, der für beide gemeinsam ist. Die Drain- und die
Gateelektrode des Eingangstransistors sind mit einer
Stromquelle verbunden, die einen Ruhebezugsstrom liefert.
Da die Gateelektroden des Eingangs- und des Ausgangs
transistors zusammengeschaltet sind, entsteht ein ent
sprechender Ausgangsstrom im Stromweg des Ausgangstransi
stors. Im allgemeinen sind der Eingangs- und der Ausgangs
transistor identisch, und es ergibt sich eine Stromver
stärkung von im wesentlichen Eins. Solche Stromspiegel
werden üblicherweise als aktive Lasten in Verstärker
stufen mit hoher Verstärkung verwendet.
Es gibt im Augenblick zwei sich widersprechende
Entwicklungsrichtungen bei MOS-Schaltungen. Eine Entwick
lungsrichtung geht zu MOS-(Metall-Oxid-Silicium)-Bautei
len mit kürzerer Stromweg-Kanallänge zur Anpassung an
höhere Signalfrequenzen. Die andere Entwicklungsrichtung
geht zu niedrigeren Versorgungsspannungen zur Verringerung
des Stromverbrauchs, so daß eine größere Zahl von Bautei
len in einer einzigen Schaltung auf einem Halbleiter
plättchen zusammengefaßt werden kann. Der Konflikt ergibt
sich daraus, daß dann, wenn die Kanallänge für die Bau
teile eines Stromspiegels verringert wird, deren Trans
konduktanz ansteigt, daß aber ihr Ausgangsleitwert noch
schneller ansteigt. Die sich ergebende, niedrigere Strom
spiegel-Ausgangsimpedanz hat zu kombinierten Anordnungen
von zwei oder mehreren Stromspiegeln geführt, bei denen
die Ausgangstransistoren in Reihe geschaltet sind. Diese
benötigen jedoch eine höhere Versorgungsspannung zur
Erzielung einer erhöhten Ausgangsimpedanz, da jeder der
Ausgangstransistoren eine Drain-Source-Spannung erfordert,
die für einen Betrieb in der Sättigung ausreicht.
Der Erfindung liegt demgemäß die Aufgabe zugrunde, eine kurze
Stromweg-Kanallänge in Verbindung mit einer niedrigen
Versorgungsspannung der Ausgangstransistoren zu realisieren.
Die Lösung hierfür ist in Anspruch 1 gekennzeichnet.
Weiterbildungen der Erfindung sind Gegenstand der
Unteransprüche. Die Verwendung der Erfindung in einer
Feldeffekttransistor-Signalumwandlungsschaltung ist Gegenstand
der Ansprüche 8 bis 13.
Bei einem Ausführungsbeispiel der Erfindung
enthält ein zusammengesetzter Stromspiegel wenigstens
zwei Eingangs- und Ausgangstransistorpaare. Die Eingangs
transistoren führen auf ihren Stromwegen getrennte und
gleiche Ströme, besitzen aber unterschiedliche Stromweg
geometrien. Die Geometrien der Eingangstransistoren ste
hen so zueinander in Beziehung, daß sich Gatevorspannun
gen ergeben, die die Drain-Sourcespannungen VDS der Aus
gangstransistoren optimieren. Bei einer Dualpaarkombina
tion mit MOS-Bauteilen hat einer der Eingangstransistoren
ein Verhältnis W/L für die Stromweg-Kanalbreite-zu-Länge,
das wenigstens etwa viermal größer als das des anderen
Eingangstransistors ist.
Wenn beide Transistoren mit ihrer minimal er
forderlichen Spannung VDS arbeiten, ist es möglich, für
eine gegebene Versorgungsspannung einen größeren Spannungs
ausschlag an einem Ausgangsanschluß zu erhalten.
Nachfolgend werden Ausführungsbeispiele der
Erfindung anhand der Zeichnungen beschrieben. Es zeigt
Fig. 1 das Schaltbild eines zusammmengesetzten
Stromspiegels nach der Erfindung;
Fig. 2 das Schaltbild eines weiteren Strom
spiegels nach der Erfindung;
Fig. 3 das Schaltbild eines Komplementär-MOS-
Operationsverstärkers mit einer diffe
rentiellen Eingangsstufe, die einen
zusammengesetzten Stromspiegel nach
der Erfindung beinhaltet.
Der Stromspiegel 10 in Fig. 1 enthält ein obe
res Eingangs- und Ausgangspaar von Transistoren 12, 14
und ein unteres Eingangs- und Ausgangspaar von Transisto
ren 16, 18. Alle Transistoren 12, 14, 16, 18 sind N-Kanal-
MOS-Bauteile vom Anreicherungstyp. Die Gateelektroden
der oberen Transistoren 12, 14 sind zusammengeschaltet
und zur Bildung einer Kaskode-Anordnung mit der Drain
elektrode des oberen Eingangstransistors 12 verbunden.
Die Gateelektroden der unteren Transistoren 16, 18 sind
miteinander und mit der Drainelektrode des unteren Ein
gangstransistors 16 verbunden. Der Stromweg des oberen
Eingangstransistors 12 liegt zwischen einer oberen Ein
gangstromquelle 20 und einem Bezugspunkt 22, während
der Stromweg des unteren Eingangstransistors 16 in Reihe
zwischen einer unteren Eingangsstromquelle 24 und dem
Bezugspunkt 22 geschaltet ist. Die Stromwege der Ausgangs
transistoren 14, 18 sind in Reihe zwischen den Bezugs
punkt 22 und einen Ausgangspunkt geschaltet, der positiv
mit Bezug auf die Spannung des Bezugspunktes 22 ist.
Der Eingangstransistor 16 und beide Ausgangstransistoren
14, 18 sind hinsichtlich ihrer Geometrieund demgemäß
ihrer Betriebseigenschaften im wesentlichen gleich. Ins
besondere besitzen sie das gleiche Verhältnis W/L für
die Stromweg-Kanalbreite-zu-Länge. Der obere Eingangs
transistor 12 hat jedoch ein Kanalbreiten-zu-Längen-
Verhältnis von 1/4 W/L. Die Breite W des Stromkanals
eines MOS-Transistors ist die wirksame physikalische
Breite der Source- und der Drainelektrode. Die Länge L
des Kanals eines MOS-Transistors ist der kürzeste physi
kalische Abstand zwischen der Source- und der Drainelek
trode entlang des Stromkanals. Wie die nachfolgende Er
läuterung zeigt, ermöglicht die 1/4 W/L-Geometrie des
oberen Eingangstransistors 12 eine Einstellung der Ruhe
vorspannungen an den Gate-Punkten auf Werte, die sowohl
den oberen als auch den unteren Ausgangstransistor 14,
18 in den gesättigten Betrieb bringen.
Die Stromquellen 20, 24 sind so ausgebildet,
daß im Ruhezustand gleiche Bezugsströme Iref. über die
Stromwege der Eingangstransistoren 12, 16 fließen. Da
MOS-Transistoren Bauteile mit quadratischer Kennlinie
sind, steht ihr Drainstrom zu ihrer Gate-Sourcespannung
in Form eines Polynomausdrucks in Beziehung, der sich
durch Ausschaltung von Ausdrücken praktisch unbedeutender
Größe wie folgt vereinfachen läßt:
Dabei sind
ID der Drain-Sourcestrom oder der Strom auf dem Stromweg,
W/L das Verhältnis der Kanalbreite-zu-Länge,
VGS die Gate-Sourcespannung und
VT die Schwellwertspannung des Bauteils.
ID der Drain-Sourcestrom oder der Strom auf dem Stromweg,
W/L das Verhältnis der Kanalbreite-zu-Länge,
VGS die Gate-Sourcespannung und
VT die Schwellwertspannung des Bauteils.
Die quadratische Beziehung gilt für MOS-Bautei
le nur, wenn sie in der Sättigung arbeiten, d. h. für
Bauteile, für die gilt:
VDS VGS-VT. (2)
Der Betrag, um den die Gate-Sourcespannung
VGS die Schwellwertspannung VT übersteigt, wird als die
Ein-Spannung VON des Baauteils bezeichnet. Für einen Be
trieb in der Sättigung gilt dann VDS<VON.
Der Bezugsstrom aus der Stromquelle 24 und
das Verhältnis W/L des Transistors 16 ergeben:
so daß die Ruhespannung an der Drain- und der Gateeletro
de des unteren Eingangstransistors 16 gleich VT+VON ist.
Es ergibt sich dann, daß unter diesen Bedingungen die
Drain-Sourcespannung für den unteren Ausgangstransistor
18 VON übersteigen muß. Schreitet man auf die gleiche
Weise für den oberen Eingangstransistor 12 weiter, so
findet man für diesen Transistor eine Gatespannung von
VT+2VON. Daraus ergibt sich, daß der obere Ausgangs
transistor 14 unter der Voraussetzung, daß seine Drain
spannung nur die Spannung 2VON übersteigt, in der Sätti
gung ist. Man erkennt, daß aufgrund der 1/4 W/L-Geometrie
des oberen Eingangstransistors 12 mit Bezug auff die W/L-
Geometrie des unteren Eingangstransistors 16 die Gate
spannungen der Stromspiegel so bestimmt sind, daß im
Ruhezustand beide Ausgangstransistoren 14, 18 mit ihrer
VON-Spannung arbeiten können, die gerade für die Sättigung
ausreicht. Dies ist in hohem Maße wünschenswert, da damit
die Ausgangsspannung für die Anwendung bei einem Gegen
takt-Eintaktwandler einen Spannungsausschlag innerhalb
der Schwellenspannung VT der Spannung am Bezugspunkt
22 haben kann.
Der Stromspiegel 30 in Fig. 2 stellt eine
Abwandlung des Stromspiegels 10 in Fig. 1 dar und hat
entsprechende Bauteile, die mit den gleichen Bezugszeichen
bezeichnet sind. Der Stromspiegel 30 enthält zusätzlich
zu den vier Transistoren 12, 14, 16, 18 einen fünften
ausgleichenden Transistor 32, der zwischen die Drain
elektrode des unteren Eingangstransistors 16 und die
Stromquelle 24 geschaltet ist. Die Gateelektrode des
unteren Eingangstransistors 16 ist mit der Drainelektrode
des Ausgleichstransistors 32 verbunden. Dessen Gateelek
trode ist mit den Gateelektroden des oberen Eingangs-
und Ausgangstransistors 12, 14 verbunden. Das Vorhanden
sein des Ausgleichstransistors 32 stellt sicher, daß
die Spannung VDS des unteren Eingangstransistors 16 gleich
der Spannung VDS des Transistors 18 ist, so daß Stromver
setzungen im Stromspiegel 30 im wesentlichen ausgeschal
tet sind.
In Fig. 3 ist ein CMOS-(Komplementär-MOS)-Opera
tionsverstärker 34 mit einem Stromspiegel nach der Erfin
dung gezeigt. Der Verstärker 34 besitzt einen negativen
Versorgungsspannungspunkt 36 und einen positiven Versor
gungsspannungspunkt 38. Alle Transistoren sind MOS-Bau
teile vom Anreicherungstyp. Ein negativer N-Kanal-Diffe
rentialeingangstransistor 40 und ein positiver N-Kanal-
Differentialeingangstransistor 42 sind mit ihren Source
elektroden an die Drainelektrode eines Stromquellentran
sistors 44 angeschlossen, dessen Sourceelektrode an dem
negativen Versorgungsspannungsknoten 36 liegt. Die Gate
elektrode des Stromquellentransistors 44 ist mit einer
Vorspannung Vbias verbunden. Die Gateelektrode des nega
tiven Eingangstransistors 40 bildet einen invertierenden
Eingangsanschluß (-). Die Gateelektrode des positiven
Eingangstransistors 42 bildet einen nichtinvertierenden
Eingangsanschluß (+). Die Drainelektrode des positiven
Eingangstransistors 42 liegt an der Sourceelektrode eines
Trenntransistors 48. Ein zusammengesetzter P-Kanal-Strom
spiegel bildet eine aktive Last für die Eingangsstufe
des Verstärkers 34. Man beachte, daß der P-Kanal-Strom
spiegel einen Aufbau besitzt, der im Vergleich zu den
N-Kanal-Stromspiegeln 10, 30 gemäß Fig. 1 und 2 aufgrund
der entgegengesetzten Kanalpolarität der Bauteile inver
tiert erscheint. Die Stromwege von zwei P-Kanal-Transi
storen 50, 52 sind in Reihe zwischen den positiven Ver
sorgungsspannungspunkt 38, der hier einem Bezugsspannungs
punkt entspricht, und die Drainelektrode des Trenntransi
stors 48 geschaltet. die Gateelektrode des Transistors
50 ist mit der Gateelektrode eines P-Kanal-Eingangstran
sistors 54 verbunden. Der Eingangstransistor 54, ein
P-Kanal-Ausgleichstransistor 56 und ein N-Kanal-Trenn
transistor 58 sind mit ihren Stromwegen zur Bildung eines
ersten Eingangsstromzweiges in Reihe zwischen den positi
ven Versorgungsspannungspunkt 38 und die Drainelektrode
des negativen Eingangstransistors 40 geschaltet. Die
Stromwege eines Eingangstransistors 60 und eines als
Diode geschalteten N-Kanal-Trenntransistors 62 liegen
in Reihe zwischen dem positiven Versorgungsspannungspunkt
38 und der Drainelektrode des negativen Eingangstransi
stors 40, um den zweiten Eingangsstromzweig zu bilden.
Die Drainelektrode des Ausgleichstransistors 56 ist mit
den Gateelektroden der Transistoren 54, 50 verbunden.
Die Gateelektroden des Ausgleichstransistors 56 und der
Trenntransistoren 48, 58, 62 sind alle mit den Gateelek
troden der Transistoren 60, 52 verbunden.
Die Drainelektrode des Stromspiegel-Ausgangs
transistors 52 bildet einen Ausgangspunkt der Eingangs
stufe des Verstärkers 34 und ist mit der Gateelektrode
eines P-Kanal-Ausgangstransistors 64 verbunden, dessen
Stromweg in Reihe mit einem N-Kanal-Stromquellentransi
stor 66 zwischen den positiven Versorgungsspannungsknoten
38 und den negativen Versorgungsspannungsknoten 36 ge
schaltet ist. Ein Kondensator 70 liegt zwischen der Gate
elektrode des Ausgangstransistors 64 und einer Seite
von parallelen, als Widerstand geschalteten, komplemen
tären MOS-Bauteilen 72, 74, deren andere Seite mit den
Drainelektroden der Ausgangstransistoren 64, 66 verbunden
ist. Der Kondensator 70 und die Widerstandsbauteile 72,
74 bilden zusammen ein Frequenzkompensationsnetzwerk.
die Drainelektroden der Ausgangstransistoren 64, 66 sind
Teil des Ausgangspunktes des Verstärkers 34.
Das Verhältnis W/L des Eingangstransistors
54 und des Ausgleichstransistors 56 ist gleich. Das Brei
ten-zu-Längen-Verhältnis W¹/L¹ der Trenntransistoren
48, 58, 62 steht zueinander in Beziehung, aber nicht
notwendigerweise zum Verhältnis W/L der Transistoren
50, 52, 54, 56, 60 des Stromspiegels. Die Transistoren
58, 62 teilen den Ruhestrom gleichmäßig auf die beiden
Eingangszweige des Stromspiegels auf. Der Transistor
60, der 1/4 des Wertes W/L für den Transistor 54 hat,
stellt den Vorspannungswert der Transistoren 52, 56 auf
einen Wert von VT+2 VON unterhalb der Versorgungsspannung
VDD ein. Die Transistoren 50 und 52 haben den doppelten
Wert W/L wie der Transistor 54, um zu bewirken, daß die
Drainströme der Transistoren 40 und 42 nominell gleich
sind. Die Transistoren 50, 54 sind auf die Grenze der
Sättigung vorgespannt, so daß sich der Bereich hoher
Verstärkung für die Eingangsstufe oberhalb von VDD-VT
erstrecken kann. Eine stark erhöhte Spannungsverstärkung
der Eingangsstufe ist kombiniert mit einem einfachen
Aufbau der zweiten Stufe.
Die Stromspiegelschaltungen 10 und 30 in Fig. 1
und 2 sind so ausgelegt, daß sie zur Vereinfachung der
Beschreibung und Vermeidung einer unnötigen Kompliziert
heit eine Stromverstärkung von Eins besitzen. Sie lassen
sich leicht in bekannter Weise entsprechend den Verfahren
für einfache Stromspiegel so abändern, daß sie eine von
Eins abweichende Stromverstärkung besitzen. Dies wird im
Prinzip durch Veränderung des relativen Breiten-zu-Längen-
Verhältnisses des Eingangs- und des Ausgangstransistors
eines gegebenen Paares entsprechend der gewünschten Ver
stärkung erreicht. Der Stromspiegel im Verstärker 34
gemäß Fig. 3 hat beispielsweise die doppelte Verstärkung
wie die Stromspiegel 10 und 30.
Für den Fachmann ist klar, daß jede der oben
beschriebenen Schaltungen mit Transistoren realisiert
werden kann, die einen Stromkanal entgegengesetzten
Leitfähigkeitstyps wie die dargestellten Transistoren
besitzen, indem die Polaritäten der Stromversorgungen
und Bezugsspannungen umgeschaltet werden. Darüberhinaus
können in beiden Fällen die Transistoren vom Anreiche
rungstyp oder vom Verarmungstyp sein oder Kombinationen
beider Typen darstellen.
Die Erfindung läßt sich mit allen Bauteilen
mit quadratischer Kennlinie verwirklichen, d. h. Bautei
len, für den der über den Stromweg fließende Strom pro
portional zum Quadrat der minimalen Spannung VON über
dem Stromweg zur Erzielung einer Sättigung von Majoritäts
ladungsträgern auf dem Stromweg ist. Zu solchen Bauteilen
zählen die verschiedenen FET-Bauteile, insbesondere
Feldeffekttransistoren mit isoliertem Gate, beispiels
weise MOS-Transistoren. Die verschiedenen N-Kanal- und
P-Kanal-MOS-Bauteile vom Anreicherungstyp oder vom Ver
armungstyp können allein oder gemischt zur Bildung einer
Anordnung nach der Erfindung verwendet werden. Im allge
meinen wird daher das Breiten-zu-Längen-Verhältnis des
Strom-kanals im Eingangstransistor mit dem größeren Ver
hältnis proportional zum Breiten-zu-Längen-Verhältnis
für die Stromkanäle der Ausgangstransistoren gemacht,
da der Eingangsbezugsstrom proportional zum entsprechen
den Ausgangsstrom ist.
Bei den dargestellten drei Ausführungsbeispielen
sind zwar nur zwei Stromspiegel-Ausgangstransistoren
vorhanden, aber es können je nach Wunsch weitere hinzuge
fügt und entsprechend zusätzlichen Eingangszweigen zuge
ordnet werden, wobei die Eingangstransistoren das jeweils
richtige Verhältnis W/L besitzen, um ihren Ausgangstran
sistor auf VDS=VON vorzuspannen. Beispielsweise würde
der Stromweg eines dritten, zum Stromspiegel gemäß Fig. 1
hinzugefügten Ausgangstransistors zwischen die Source
elektrode des unteren Ausgangstransistors 18 und den
Bezugspunkt 22 geschaltet. Ein zugeordneter Eingangstran
sistor in einem dritten Eingangsstromzweig würde ein
Verhältnis 1/9 W/L haben. Ein einem vierten Ausgangs
transistor zugeordneter Eingangstransistor würde einen
Wert 1/16 W/L besitzen usw. Aus praktischen Gründen
nähert sich jedoch die Verwendung von drei oder mehr
Ausgangstransistoren schnell einem Punkt, an dem keine
Vorteile mehr erreicht werden. Die Ausgangsspannung kann
sich nur so dicht der Versorgungsspannung nähern, wie
es der Summe der Spannungen VON der Ausgangstransistoren
entspricht. Die Vorteile eines Betriebs bei niedriger
Versorgungsspannung werden schnell durch eine Kombination
ausgeglichen, die zu viele Ausgangstransistoren enthält.
Claims (13)
1. Stromverstärkungseinrichtung mit einem
Eingangsstromtransistor, dessen Steuerelektrode mit der
Steuerelektrode eines Ausgangsstromtransistors und einem
Eingangsstromweg verbunden ist, mit einer Einrichtung
zur Lieferung eines Eingangsstroms an den Stromweg des
Eingangstransistors und mit einer Einrichtung zur Liefe
rung eines Ausgangsstroms an den Stromweg des Ausgangstran
sistors,
dadurch gekennzeichnet, daß
wenigstens ein weiterer Ausgangstransistor (18) vorgesehen
ist, dessen Stromweg in Reihe mit dem Stromweg des Ausgangs
transistors (14) geschaltet ist, ferner ein weiterer Ein
gangstransistor (16), dessen Steuerelektrode mit einem
von den Stromliefereinrichtungen (20, 24) gespeisten Ein
gangsstromweg und der Steuerelektrode des weiteren Ausgangs
transistors verbunden ist, und ein von den Stromlieferein
richtungen gespeister Stromweg,
daß die Eingangstransistoren (12, 16) Bauteile sind, für die der über ihren Stromweg fließende Strom proportional dem Quadrat der für einen Betrieb im Sättigungsbereich minimal erforderlichen Spannung über dem Stromweg multi pliziert mit einem Faktor ist, der von der Geometrie der Eingangstransistoren abhängt, und
daß wenigstens einer der Eingangstransistoren (12) eine von der Geometrie eines anderen Eingangstransistors (16) verschiedene Geometrie besitzt, wodurch der eine und der andere Eingangstransistor für einen gegebenen Eingangs strom auf ihren Stromwegen unterschiedliche Vorspannungen an den Steuerelektroden der ihnen jeweils zugeordneten Ausgangstransistoren erzeugen.
daß die Eingangstransistoren (12, 16) Bauteile sind, für die der über ihren Stromweg fließende Strom proportional dem Quadrat der für einen Betrieb im Sättigungsbereich minimal erforderlichen Spannung über dem Stromweg multi pliziert mit einem Faktor ist, der von der Geometrie der Eingangstransistoren abhängt, und
daß wenigstens einer der Eingangstransistoren (12) eine von der Geometrie eines anderen Eingangstransistors (16) verschiedene Geometrie besitzt, wodurch der eine und der andere Eingangstransistor für einen gegebenen Eingangs strom auf ihren Stromwegen unterschiedliche Vorspannungen an den Steuerelektroden der ihnen jeweils zugeordneten Ausgangstransistoren erzeugen.
2. Einrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß die Eingangstransistoren
Feldeffekttransistoren mit einer Source-, einer Gate-
und einer Drainelektrode sind und daß der konstante Faktor
proportional dem Verhältnis der Stromweg-Kanalbreite
zu dessen Länge ist.
3. Einrichtung nach Anspruch 2,
dadurch gekennzeichnet, daß der eine Eingangstransistor
(12) ein Verhältnis der Stromweg-Kanalbreite-zu-Länge
von nicht mehr als im wesentlichen ein Viertel dieses
Verhältnisses für den anderen Eingangstransistor (16)
besitzt.
4. Einrichtung nach Anspruch 2 oder 3,
dadurch gekennzeichnet, daß die Stromlieferungseinrichtung
(20, 24) so ausgelegt ist, daß sie einen Eingangsstrom
gleicher Höhe auf dem Stromweg jedes Eingangstransistors
erzeugen kann.
5. Einrichtung nach Anspruch 4,
dadurch gekennzeichnet, daß die Ausgangstransistoren
Feldeffekttransistoren mit einer Source-, einer Gate-
und einer Drainelektrode sind.
6. Einrichtung nach Anspruch 5,
gekennzeichnet durch einen zusätzlichen Feldeffekttransi
stor (32), dessen Stromweg zwischen eine Seite des Strom
weges des anderen Eingangstransistors (16) und den Punkt
geschaltet ist, an dem die Gateelektrode des anderen
Eingangstransistors mit dem Eingangsstromweg des anderen
Eingangstransistors verbunden ist.
7. Einrichtung nach Anspruch 6,
dadurch gekennzeichnet, daß der zusätzliche Feldeffekt
transistor (32) ein Verhältnis der Stromwegbreite-zu-
Länge besitzt, das im wesentlichen gleich dem des anderen
Eingangstransistors (16) ist.
8. Einrichtung nach Anspruch 3,
dadurch gekennzeichnet,
daß sie in einer Feldeffekttransistor-Signalumwandlungsschaltung
gemäß nachfolgender Verschaltung verwendet wird:
die Gateelektroden eines ersten und zweiten differentiellen Eingangstransistors (40, 42) werden als Eingangsanschlüsse verwendet, die Sourceelektroden des ersten und zweiten Eingangstransistors (40, 42) werden mit einer Stromquelle verbunden,
der Stromweg eines Ausgleichstransistors (56) ist zwischen die eine Seite des Stromwegs des anderen Eingangstransistors (54) und dem Punkt, an dem die Gateelektrode des anderen Eingangstransistors (54) mit dem Eingangsstromweg des anderen Eingangstransistors verbunden ist, geschaltet,
ein erster Trenntransistor (58) ist mit seinem Stromweg in Reihe zwischen den Stromweg des Ausgleichstransistors (56) und die Drainelektrode des ersten differentiellen Eingangstransistors (40) geschaltet,
ein zweiter Trenntransistor (62) ist mit seinem Stromweg in Reihe zwischen den Stromweg des einen Eingangstransistors (60) und die Drainelektrode des ersten differentiellen Eingangstransistors (40) geschaltet,
ein dritter Trenntransistor (48) ist mit seinem Stromweg in Reihe zwischen die Stromwege der Ausgangstransistoren (50, 52) und die Drainelektrode des zweiten differentiellen Eingangstransistors (42) geschaltet,
die Gateelektroden des Ausgleichstransistors (56), der Trenntransistoren (58, 62, 48), des einen Eingangstransistors (60) und des dem einen Eingangstransistor zugeordneten Ausgangstransistors (52) sind alle miteinander und mit der Drainelektrode des zweiten Trenntransistors (62) verbunden, und
das Halbleitermaterial der Trenntransistoren (58, 62, 48) ist mit den Sourceelektroden der differentiellen Eingangstransistoren (40, 42) verbunden.
die Gateelektroden eines ersten und zweiten differentiellen Eingangstransistors (40, 42) werden als Eingangsanschlüsse verwendet, die Sourceelektroden des ersten und zweiten Eingangstransistors (40, 42) werden mit einer Stromquelle verbunden,
der Stromweg eines Ausgleichstransistors (56) ist zwischen die eine Seite des Stromwegs des anderen Eingangstransistors (54) und dem Punkt, an dem die Gateelektrode des anderen Eingangstransistors (54) mit dem Eingangsstromweg des anderen Eingangstransistors verbunden ist, geschaltet,
ein erster Trenntransistor (58) ist mit seinem Stromweg in Reihe zwischen den Stromweg des Ausgleichstransistors (56) und die Drainelektrode des ersten differentiellen Eingangstransistors (40) geschaltet,
ein zweiter Trenntransistor (62) ist mit seinem Stromweg in Reihe zwischen den Stromweg des einen Eingangstransistors (60) und die Drainelektrode des ersten differentiellen Eingangstransistors (40) geschaltet,
ein dritter Trenntransistor (48) ist mit seinem Stromweg in Reihe zwischen die Stromwege der Ausgangstransistoren (50, 52) und die Drainelektrode des zweiten differentiellen Eingangstransistors (42) geschaltet,
die Gateelektroden des Ausgleichstransistors (56), der Trenntransistoren (58, 62, 48), des einen Eingangstransistors (60) und des dem einen Eingangstransistor zugeordneten Ausgangstransistors (52) sind alle miteinander und mit der Drainelektrode des zweiten Trenntransistors (62) verbunden, und
das Halbleitermaterial der Trenntransistoren (58, 62, 48) ist mit den Sourceelektroden der differentiellen Eingangstransistoren (40, 42) verbunden.
9. Einrichtung nach Anspruch 8,
dadurch gekennzeichnet,
daß der erste und zweite Trenntransistor (58, 62) im
wesentlichen das gleiche Verhältnis der Stromweg-
Kanalbreite-zu-Länge besitzen.
10. Einrichtung nach Anspruch 8 oder 9,
dadurch gekennzeichnet,
daß das Verhältnis der Stromweg-Kanalbreite-zu-Länge für
die Ausgangstransistoren (50, 52) im wesentlichen gleich
ist.
11. Einrichtung nach Anspruch 10,
dadurch gekennzeichnet,
daß das Verhältnis der Stromweg-Kanalbreite-zu-Länge für
die Ausgangstransistoren (50, 52) im wesentlichen doppelt
so groß wie das des anderen Eingangstransistors (54) ist.
12. Einrichtung nach Anspruch 8, 9, 10 oder 11,
dadurch gekennzeichnet,
daß der Ausgleichstransistor (56), die
Eingangstransistoren (54, 60) und die Ausgangstransistoren
(50, 52) Stromwege eines Leitfähigkeitstyps und die
Trenntransistoren (58, 62, 48) sowie die differentiellen
Eingangstransistoren (40, 42) Stromwege eines anderen
Leitfähigkeitstyps besitzen.
13. Einrichtung nach einem der Ansprüche 8 bis 12,
gekennzeichnet durch
einen Eingangstransistor (60) zugeordneten
Ausgangstransistors (52) angeschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/495,063 US4477782A (en) | 1983-05-13 | 1983-05-13 | Compound current mirror |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3416268A1 DE3416268A1 (de) | 1984-11-15 |
DE3416268C2 true DE3416268C2 (de) | 1993-10-14 |
Family
ID=23967109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3416268A Expired - Lifetime DE3416268C2 (de) | 1983-05-13 | 1984-05-03 | Stromverstärkungseinrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US4477782A (de) |
JP (1) | JPH0616571B2 (de) |
CA (1) | CA1205878A (de) |
DE (1) | DE3416268C2 (de) |
GB (1) | GB2139839B (de) |
NL (1) | NL8401520A (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8302731A (nl) * | 1983-08-02 | 1985-03-01 | Philips Nv | Halfgeleiderinrichting. |
US4550284A (en) * | 1984-05-16 | 1985-10-29 | At&T Bell Laboratories | MOS Cascode current mirror |
US4618815A (en) * | 1985-02-11 | 1986-10-21 | At&T Bell Laboratories | Mixed threshold current mirror |
US4677323A (en) * | 1985-07-22 | 1987-06-30 | American Telephone & Telegraph Co., At&T Bell Laboratories | Field-effect transistor current switching circuit |
NL8503394A (nl) * | 1985-12-10 | 1987-07-01 | Philips Nv | Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen. |
EP0308000B1 (de) * | 1987-09-14 | 1991-05-29 | Koninklijke Philips Electronics N.V. | Verstärkerschaltung |
GB2214018A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Current mirror circuit arrangement |
US4818929A (en) * | 1988-07-01 | 1989-04-04 | American Telephone And Telegraph Company, At&T Bell Laboratories | Fully differential analog comparator |
GB2225885A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Integrator circuit |
US4983929A (en) * | 1989-09-27 | 1991-01-08 | Analog Devices, Inc. | Cascode current mirror |
EP0613072B1 (de) * | 1993-02-12 | 1997-06-18 | Koninklijke Philips Electronics N.V. | Integrierte Schaltung mit einem Kaskadestromspiegel |
KR100299597B1 (ko) * | 1993-02-12 | 2001-10-22 | 요트.게.아. 롤페즈 | 캐스코드전류미러가포함된집적회로 |
DE4329867C1 (de) * | 1993-09-03 | 1994-09-15 | Siemens Ag | Stromspiegel |
JP3593396B2 (ja) * | 1995-11-17 | 2004-11-24 | 富士通株式会社 | 電流出力回路 |
US5867067A (en) * | 1997-01-29 | 1999-02-02 | Lucent Technologies Inc. | Critically-biased MOS current mirror |
JP3510100B2 (ja) * | 1998-02-18 | 2004-03-22 | 富士通株式会社 | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 |
US6414552B1 (en) * | 2001-11-16 | 2002-07-02 | Dialog Semiconductor Gmbh | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
US20050062539A1 (en) * | 2003-09-23 | 2005-03-24 | Chunyan Wang | Method and apparatus for current amplification |
CN100359808C (zh) * | 2004-04-21 | 2008-01-02 | 厦门优迅高速芯片有限公司 | 高速电流模式逻辑电路 |
US7639081B2 (en) * | 2007-02-06 | 2009-12-29 | Texas Instuments Incorporated | Biasing scheme for low-voltage MOS cascode current mirrors |
US20100327844A1 (en) * | 2009-06-23 | 2010-12-30 | Qualcomm Incorporated | Current mirror, devices including same, and methods of operation thereof |
JP2012004627A (ja) * | 2010-06-14 | 2012-01-05 | Toshiba Corp | カレントミラー回路 |
JP6229369B2 (ja) * | 2013-08-21 | 2017-11-15 | 三菱電機株式会社 | 電力増幅器 |
US10845839B1 (en) * | 2019-09-13 | 2020-11-24 | Analog Devices, Inc. | Current mirror arrangements with double-base current circulators |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3887881A (en) * | 1974-01-24 | 1975-06-03 | American Micro Syst | Low voltage CMOS amplifier |
US3936725A (en) * | 1974-08-15 | 1976-02-03 | Bell Telephone Laboratories, Incorporated | Current mirrors |
IT1099381B (it) * | 1978-01-09 | 1985-09-18 | Rca Corp | Specchi di corrente a transistori mos, con scarichi allungati |
US4264874A (en) * | 1978-01-25 | 1981-04-28 | Harris Corporation | Low voltage CMOS amplifier |
-
1983
- 1983-05-13 US US06/495,063 patent/US4477782A/en not_active Expired - Lifetime
-
1984
- 1984-04-30 CA CA000453141A patent/CA1205878A/en not_active Expired
- 1984-05-01 GB GB08411126A patent/GB2139839B/en not_active Expired
- 1984-05-03 DE DE3416268A patent/DE3416268C2/de not_active Expired - Lifetime
- 1984-05-11 NL NL8401520A patent/NL8401520A/nl active Search and Examination
- 1984-05-12 JP JP59093902A patent/JPH0616571B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS59212009A (ja) | 1984-11-30 |
JPH0616571B2 (ja) | 1994-03-02 |
NL8401520A (nl) | 1984-12-03 |
GB8411126D0 (en) | 1984-06-06 |
CA1205878A (en) | 1986-06-10 |
DE3416268A1 (de) | 1984-11-15 |
GB2139839B (en) | 1986-05-14 |
US4477782A (en) | 1984-10-16 |
GB2139839A (en) | 1984-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3416268C2 (de) | Stromverstärkungseinrichtung | |
EP0529119B1 (de) | Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung | |
DE19959180C2 (de) | Differentialverstärker | |
DE2641860C2 (de) | Integrierte Stromversorgungsschaltung | |
DE2811074C2 (de) | Komplementäre, leistungslose Komparator/Inverter-Schaltung | |
DE2855303C2 (de) | ||
DE4133902C2 (de) | CMOS-Leistungsverstärker | |
DE3108515A1 (de) | "stromquellenschaltung" | |
DE2853019B2 (de) | Stabilisierter Operationsverstärker | |
DE3624207A1 (de) | Einstufiger differenz-operationsverstaerker mit hoher leerlaufverstaerkung | |
DE2639790C3 (de) | Schaltungsanordnung zur Lieferung konstanten Stroms | |
DE3051096C2 (de) | ||
DE2425937A1 (de) | Differenzverstaerkerschaltung | |
DE2554054A1 (de) | Differentialverstaerkerschaltung in cmos-bauweise | |
EP0460263B1 (de) | Lineare CMOS-Ausgangsstufe | |
DE3640368C2 (de) | Spannungsverstärkerschaltung mit niedrigem Offset | |
DE2607420A1 (de) | Verstaerkerschaltung | |
DE2643677C3 (de) | Stromspiegelverstärker mit Feldeffekttransistoren | |
DE3008892A1 (de) | Spannungsvergleicher | |
DE10005044A1 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
DE3345045C2 (de) | Verstärker | |
DE2842113A1 (de) | Leckstromarme schutzschaltung fuer die gate-struktur von feldeffektbauelementen | |
DE3331626A1 (de) | Differentialverstaerker | |
DE2462423A1 (de) | Operationsverstaerker | |
DE3721221C2 (de) | Spannungsverstärkerschaltung geringer Klirrverzerrung für widerstandsbehaftete Lasten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: BLUMBACH, KRAMER & PARTNER, 65193 WIESBADEN |