DE3223658C2

DE3223658C2 - System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal

Info

Publication number: DE3223658C2
Application number: DE3223658A
Authority: DE
Inventors: Douglas James Portland Oreg. Doornink; James Richard Peterson
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 1981-06-26
Filing date: 1982-06-24
Publication date: 1985-06-27
Also published as: FR2508748B1; US4386367A; FR2508748A1; JPS587183A; CA1182207A; GB2100953A; GB2100953B; DE3223658A1

Abstract

System und Verfahren zum Empfang eines Eingangsbitstroms, der ein zwischenzeilenloses Videobild definiert und zur fast gleichzeitigen Erzeugung eines Ausgangsbitstroms, der eine Zwischenzeilendarstellung des gleichen Bildes wiedergibt. Die Zwischenspeicherung jeder zweiten Eingangsrasterlinie in einem zuerst ein/zuerst aus orientierten Speicher erlaubt, daß das Zwischenzeilenausgangssignal verschachtelt ist mit dem Empfang des zwischenzeilenlosen Eingangssignals und daß die Verschachtelung der Eingangsoperationen und Ausgangsoperationen die Verwendung eines Speichers erlaubt, dessen Kapazität geringer ist als jene, die zur Speicherung einer vollständigen Rasterlinie von Eingangsinformationen erforderlich wäre. Es ist auch Vorsorge getroffen, daß die Ausgangssignale gemäß der Norm in USA oder gemäß europäischer Normen abgegeben wird.

Description

Die vorliegende Erfindung bezieht sich auf ein System und auf ein Verfahren zur Umwandlung eines zwischerizeüenlosen Videosignals in ein Zwischenzeilenvideosignal. Das zwischenzeüenlose Videosignal kann beispielsweise mit einem Informationsdarstellungssystem hoher Auflösung erzeugt werden und kann umgewandelt werden in ein Zwischenzeilenvideosignal, wie es ein konventioneller Fernsehempfänger benötigt

Wenn mit Hilfe graphischer Vorrichtungen Bilder hoher Auflösung dargestellt werden sollen, ist es bekanntlich vorteilhaft, ein zwischenzeilenloses Videosignal zu verwenden, wenn ein rasterartig abgetastetes Bild dargestellt werden soll.

Ein Problem ergibt sich dann, wenn es erwünscht ist, ein zwischenzeilenloses Bild einerseits mit Hilfe einer graphischen Vorrichtung hoher Bandbreite darzustellen und andererseits gleichzeitig auf einem Monitor — beispielsweise auf einem Fernsehempfänger — mit niedriger Bandbreite. In diesem Fall muß das zwischenzeilenlose Videosignal umgesetzt werden in sein Zwischenzeilenäquivalent, bevor es übertragen wird zum Monitor mit der niedrigen Bandbreite.

Zu den bekannten Systemen zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilensignal gehört jenes von Niet gemäß dem USA-Patent Nr. 38 32 487. Gemäß Niet wid ein zwischenzeilenloses Analog-Videosignal eines Bildes in 3 Gruppen von Analog-Signalen zerhackt, die den Zeilen L 1, L 4,, L 7,... bzw. L 2, L 5, L 8,... bzw. L 3, L 6, L 9,... entsprechen; diese 3 Gruppen von Signalen werden zeitlich auf die doppelte Länge gedehnt so daß sie insgesamt die doppelte Dauer des entsprechenden ursprünglichen Analog-Videosignals beanspruchen. Diese gedehnten Signale werden in einem Speicher gespeichert aus dem sie mit doppelter Ausleserate ausgelesen werden; außerdem werden die Signale entsprechend ungeraden Zeilen LI. L 3, L 5,... bzw. entsprechend geraden Zeilen L 2, L 4, L 6,... getrennt. Auf diese Weise werden Zwischenzeilen-Analog-Signale gewonnen, welche die gleiche Bandbreite besitzen wie das zwischenzeilenlose Analog-Videosignal, weil jeder Zeile des Zwischenzeilen-Analog-Signals je eine Zeile des zwischenzeilenlosen Analog-Videosignals zugeordnet ist.

Ein Nachteil dieses bekannten Systems nach de Niet ist darin zu sehen, daß es eine umfangreiche Speichervorrichtung erfordert, die die Informationen eines ganzen Bildes speichern kann. Gemäß dem System nach de Niet haben die Eingangsvorrichtungen und die Ausgangsvorrichtungen im wesentlichen die gleichen Bandbreiten.

Die Erfindung beruht auf der Erkenntnis, daß es in manchen Fällen vorteilhaft ist die Bandbreite des umgewandelten Zwischenzeilenvideosignals zu reduzieren im Vergleich zur Bandbreie des ursprünglichen zwischenzeilenlosen Videosignals.

Der Erfindung liegt die Aufgabe zugrunde, ein verbessertes System und ein verbessertes Verfahren anzugeben, zur Umwandlung eines zwischenzeilenlosen Videosignals großer Bandbreite in ein Zwischenzeilenvideosignal geringerer Bandbreite, das auf einem handelsüblichen Fernsehempfänger darstellbar ist.

Die der Erfindung zugrunde liegende Aufgabe wird durch die Merkmale im Kennzeichen des Patentanspruchs 1 gelöst. Die Erfindung zeichnet sich dadurch aus, daß die Umwandlung des zwischenzeilenlosen Eingangssignals in sein Zwischenzeilenäquivalent durchgeführt wird, ohne daß eine Zwischenspeicherung der Informationen eines ganzen Bildes oder auch nur einer ganzen Linie erforderlich wären. Dies wird im wesentlichen durch die Verwendung eines Linienspeichers ermöglicht der nach dem Prinzip zuerst-ein/zuerst-aus arbeitet und auf diese Weise einanderfolgende Linien des Eingangssignals linienweise verarbeitet.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 —4 beschrieben. Es zeigt
F i g. 1 ein vereinfachtes Blockdiagramm eines Systems zur Informationsdarstellung in Verbindung mit einem Umsetzersystem der vorliegenden Erfindung,

F i g. 2 ein Folgedigramm zur Erläuterung des zeitlichen Zusammenhangs zwischen den Eingangs- und Ausgangsoperationen beim System der vorliegenden Erfindung,

F i g. 3 ein Blockdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung,

F i g. 4 eine Darstellung von Signalen, welche ausgewählte Signale zeigt, wie sie beim Betrieb der in F i g. 3 dargestellten Anordnung erzeugt werden.

F i g. 1 zeigt in vereinfachter Form ein Blockdiagramm einer Kombination eines bekannten Darstellungssystems mit einem System gemäß der vorliegenden Erfindung. Das bekannte System enthält die Datenquelle 10, den Umsetzer 14, die Kathodenstrahlröhre 16 und die Steuerstufe 18. Die Datenquelle 10 gibt ein digitales Signal ab, das aufeinanderfolgende Bilder eines zwischenzeilenlosen aufgefrischten rasterartig abgetasteten Videobildes definiert. Der Umsetzer 14 setzt das

so digitale Signal der Quelle 10 in ein entsprechendes Analogsignal um. Mit Hilfe der Kathodenstrahlröhre 16 wird das Analogsignal in ein sichtbares Bild verwandelt. Mit Hilfe der Steuerstufe 18 wird der zeitliche Betrieb der Quelle 10, des Umsetzers 14 und der Kathodenstrahlröhre 16 gesteuert. Deratige Systeme gehören zum Stand der Technik und ein Verständnis ihrer Konstruktion und ihres Betriebes darf im Sinne einer vollständigen Offenbarung angenommen werden. F i g. 1 zeigt ferner den Umsezer 20 gemäß der vorliegenden Erfindung zur Umsetzung eines zwischenzeilenlosen Signals der Quelle 10 in ein Zwischenzeilenäquivalent, wobei die Quelle 10 und die Steuerstufe 18 mit dem Umsetzer 20 über gestrichelt dargestellte Leitungen verbunden sind. Der zweite Umsetzer 22 vewandelt das

b¹) Zwischcnzcilcnsignal in seine analoge Form und der Monitor 24 — der nach Art eines Fernsehempfängers gebaut ist — verwandelt das Analogsignal in ein sichtbares Bild.

Im Rahmen dieser Ausführungen werden wiederholt die Ausdrücke »Bild« und »Halbbild« verwendet, welche generell Bedeutungen haben sollen, wie sie auf dem Gebiet der Videotechnik üblich sind. Ein Bild umfaßt also eine Vielzahl von Rasterlinien und definiert ein vollständiges Videobild, wogegen ein Halbbild nur eine Untermenge der Rasterlinien eines gegebenen Bildes umfaßt. Die Untermenge der Rasterlinie kann beispielsweise alle ungeraden Linien oder alle geraden Linien enthalten. Als Linien können insbesondere die Zeilen eines Fernsehbildes verstanden werden. Ein zwischenzeilenloses Videobild umfaßt aufeinanderfolgende Bilder von Bildinformationen, die alle aufeinander dargestellt werden, wogegen ein Zwischenzeilenbild aus aufeinanderfolgenden Halbbildern besteht, deren Rasterlinien abwechselnd zwischen denen des unmittelbar vorhergehenden Halbbildes liegen.

Das zwischenzeilenlose Signal der Quelle 10 und das davon abgeleitete Zwischenzeilensignal sind in F i g. 2 dargestellt als paarweise Folgen von Liniensegmenten Li, L2 ... Ln, wobei jedes Liniensegment eine einzige Rasterlinie der Bildinformation darstellt und wobei alle η Liniensegmente ein vollkommenes Bild darstellt. Für jedes Bild des Eingangssignals definiert das Aussgangssignal ein einziges Halbbild mit n/2 Rasterlinien; das erste Halbbild besteht beispielsweise aus den ungeraden Rasterlinien Ll, L3 ... L(n— 1), und das zweite Halbbild besteht aus den geraden Rasterlinien L 2, L 4, ... Ln. Die Dauer jeder Ausgangslinie ist durch ihre relative Länge dargestellt und ist ungefähr zweimal langer als die der entsprechenden Eingangslinie. Auf diese Weise definiert das Ausgangssignal nicht nur das Zwischenzeilenäquivalent des zwischenzeilenlosen Eingangssignals, sondern ihre Bildratc (2 Halbbilder pro Bild) ist auch die Hälfte der des Eingangssignals. Unter der Annahme eines konventionellen zwischenzeilenlosen Eingangssignals von 60 Bildern pro Sekunde (50 in Europa) enthält das Ausgangssignal 30 Bilder pro Sekunde (25 in Europa) mit je zwei Halbbildern und kann unmittelbar verarbeitet werden mit Hilfe eines Standardfernsehmonitors.

Das Blockdiagramm der F i g. 3 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung und des in F i g. 1 dargestellten Umsetzers 20. Zum leichteren Verständnis kann das System logisch in zwei Sektionen geteilt werden. Eine Datensektion und eine Steuersektion. Die Datensektion, die am oberen Rand der Figur dargestellt ist, umfaßt die Eingangsschaltung 30, das Eingangsschieberegister 32, den Eingangspuffer 34, die Speichervorrichtung 36, den Ausgangspuffer 38, das Ausgangsschieberegister 40 und die Ausgangsschaltung

gg

gister 32 bis zum Ausgangsschieberegister 40 arbeitet als ein zuerst-ein/zuerst-aus orientiertes Speichersystem. Auf diesbezügliche Details wird noch eingegangen. Bei diesem einfachen Ausführungsbeispiel der Figur ist die Eingangsschaltung 30 und die Ausgangsschaltung 42 je ein Bit breit, die Schieberegister 32 und 40 sind ein Bit breit und 8 Bits tief, die Puffer 34 und 38 sind 8 Bit breit und die Speichervorrichtung 36 hat eine Kapazität von 64 Worten mit je 8 Bits (insgesamt 512 Bits). Vergleichbare Komponenten anderer Dimensionierungen und Kapazitäten können natürlicherweise verwendet werden, um speziellen Bedingungen zu genügen, ohne von der durch die Erfindung gegebenen Lehre abzuweichen. Außedem — wenn es der Stand der Technik erlaubt — kann das Speichersystem mit den Teilen 32,34,36,38 und 40 ersetzt werden durch einen einzigen integrierten Bauteil.

Die Steuersektion des in F i g. 3 dargestellten Systems erstreckt sich über die unteren zwei Drittel der Figur und enthält den Schreibzähler 50 und die Schreibsteuerschaltung 52 zur Steuerung der Informationsspeicherung in Synchronismus mit einem ersten Taktsignal TDCLK, ferner ein Lesezähler 54 und eine Lcsesteuerschaltung 56 zur Steuerung der Informationswiedergewinnung in Synchronismus mit einem zweiten Taksignal XDCLK, ferner einen Adressenmultiplexer 58 zur wechselweisen Übernahme gewisser Schreib- und Leseadressensignale der zwei Zähler 50 und 54 zum Betrieb der Steuervorrichtung 36, ferner eine Taktschaltung 60 zur Erzeugung des Taktsignals XDCLK und schließlich ein Linienzähler 70 und eine Liniensteuerschaltung 72 zur Erzeugung gewisser Steuersignale, um atn Betrieb des Systems mit der Eingangssignalbildrate zu synchronisieren.

Eingangssignale zum Betrieb des Systems umfassen das Bildsignal DATA/IN bestehend aus einen digitalen Bitstrom und definieren einander folgende Rasterlinien eines zwischenzeilenlosen aufgefrischten und rasterartig abgetasteten Bildes, ferner das Taktsignal TDCLK, dessen Periode den Bildelementen des Eingangsbildes entspricht, und schließlich Synchronisiersignale V/ SVWCbzw. H/SYNCz\it Ankündigung des Beginns der Bilder bzw. Linien des Eingangsbildes. Im Rahmen eines digitalen Bildes gleicht ein Bildpunkt einem kleinen Fleck oder Punkt als Bildinformation und wird in einem monochromatischen Binärzustandsystem mit einer einzigen Binärstelle dargestellt.

Alle in Fig.3 dargestellten Teile — ausgenommen die drei Steuerschaltungen 52, 56 und 72 — sind ihrer Natur nach konventionell und den auf diesem Gebiet arbeitenden Fachleuten bekannt und es ist ihre besondere Verbindung und ihr zeitlich festgelegter Betrieb, im Gegensatz zu ihren spezifischen Schaltungsanordnungen, welche die Basis der vorliegenden Erfindung bilden. Außerdem werden die drei Steuerschaltungen nur unterschieden durch ihre geoffenbarten betrieblichen Charakteristiken; ihre tatsächliche Schaltungsanordnung kann entsprechend den Vorstellungen der individuellen Entwickler variieren.

Es wurde bereits bemerkt, daß das in F i g. 3 dargestellte System in erster Linie die Umwandlung aufeinanderfolgender Bilder eines zwischenzeilenlosen digitalen Videosignals in aufeinanderfolgende Halbbilder seines Zwischenzeilenäquivalents bezweckt. Ein spezieller Vorteil dieses Systems besteht darin, daß die erwünschte Umsetzung vollzogen wird, ohne daß eine Zwischenspeicherung des gesamten Bildes erforderlich wäre. Tatsächlich Siild die SpeiChcrcriörucrriiSSc geringer 3iS jene, die erforderlich sind, um die Bildinformation einer einzigen Linie zu speichern.

Im folgenden wird der Betrieb des in Fig.3 dargestellten Systems beschrieben. Einanderfolgende Linien des Eingangsbildsignals werden mit der Eingangsschaltung 30 empfangen, werden umgewandelt in 8 Bit Segmente von der Serienform zur Parallelform mit Hilfe des Eingangsschieberegisters 32 und werden gespeichert über den Eingangspuffer 34 in einanderfolgende Speicherzellen der Speichervorrichtung 36, alles in Synchronismus mit dem Taktsignal TDCLK. Gleichzeitig mit der Speicherung werden die Bildinformationen aus der Speichervorrichtung 36 ausgelesen, übertragen über den Puffer 38 zum Ausgangsschieberegister 40, zur Umwandlung von der Parallelform in die serielle Form und sind an der Ausgangsschaltung 42 verfügbar für die

folgende Übertragung zu einem Empfänger. Unter Bezugnahme auf die Liniensegmente der F i g. 2 ergibt sieh wieder: Während des F.mpfiinges eines ersten Hildes werden die ungeraden Linien verarbeitet und die geraden Linien werden nieht berücksichtigt. Während des Empfanges des nächsten folgenden Bildes werden die geraden Linien verarbeitet und die ungeraden Linien werden nicht berücksichtigt. Die zur Verarbeitung der aufeinanderfolgenden Halbbilder erforderlichen Funktionen der Eingangs- und Ausgangssignale sollte aus der Figur ersichtlich sein.

Die detaillierte Wirkungsweise des in F i g. 3 dargestellten Systems wird am besten unter Bezugnahme auf die in F i g. 4 dargestellten Signale erläutert. In F i g. 4 ist oben das erste Taktsignal TDCLK und in der Mitte ist das zweite Taktsignal XDCLK dargesteiit. wie bereits erwähnt, wird das erste Taktsignal TDCLK zum System gemäß F i g. 3 extern erzeugt und die Periode entspricht der der Eingangsbildelemente. Die logische Quelle für ein derartiges Signal ist die gleiche Quelle, wie die, welche das Bildsignal erzeugt. Bei einem speziellen realisierten Sysstem ist als Quelle ein Komputerendgerätbildschirm vorgesehen. Das zweite Taktsignal XDCLK wird intern mit Hilfe des Taktgebers 60 erzeugt und wird verwendet, um den Ausgangsbetrieb mit den Zeiterfordernissen des externen Bildschirms oder der Vorrichtung zu synchronisieren. Alle Signale, die in F i g. 4 zwischen den Taktsignalen TDCLK und XDCLK dargestellt sind, sind synchron mit TDCLK und die unterhalb von XDCLK dargestellten Signale sind synchron mit diesem letzteren Taksignal. Mit Ausnahme gewisser Startbetrachtungen ist es nicht erforderlich, daß die zwei Taktsignale synchron zueinander sind. Zum Zwekke der Diskussion wird eine TDCLK Taktrate von 25 MHz und eine XDCLK Taktrate von 12,5 MHz angenommen. Außerdem wird die RS 170 Videokonvention vorausgesetzt

Zuerst werden die Signale betrachtet, die mit dem Taktsignal TDCLK verknüpft sind. Vorausgesetzt, aber nicht gezeigt, sind die Signale V/SYNC und H/SYNC, welche den Beginn der Bilder und Linien der Eingangsinformationen ankündigen. Das H/SYNC Signal startet indirekt den Schreibzähler 50 und den Lesezähler 54 und das V/SYNC Signal startet indirekt den Linienzähler 70. Das Signal IB/LOAD ist ein Ladesignal, das die Schreibsteuerschaltung 52 einmal pro 8 Perioden des TDCLK Signals erzeugt. Damit wird bewirkt, daß 8 Bits (Bildelemente) des Bildsignals, die im Eingangsschieberegister 32 gespeichert sind, parallel in den Eingangspuffer 34 übertragen werden. Das Signal WCNTt) repräsentiert das geringwertigste Eit des laufenden Schreibadressensignals, das vom Schreibzähler 50 erzeugt wird. Es sollte ersichtlich sein, daß der Schreibzähler 50 als durch acht teilender Zähler arbeitet, um eine neue Schreibadresse zu erzeugen für jede Gruppe, bestehend aus acht Elementen des ankommenden Bildes.

Das Signal R/W ist ein Lese/Schreibsignal und wird erzeugt von der Schreibsteuerschaltung 52, um den Adressenmultiplexer 58 abwechselnd zwischen der Schreibadresse des Schreibzählers 50 und der Leseadresse des Lesezählers 54 zu schalten. Ein Hochzustand des R/W Signals zeigt an, daß die Schreibadresse ausgewählt wurde und ein Tiefzustand zeigt an, daß die Leseadresse ausgewählt ist Das Signal WE ist ein Schreibfreigabesignal, welches die Schreibsteuerschaltung 52 erzeugt um während ihres Tiefzustandes 8 Bits der Bildinformation vom Eingangspuffer 34 zur Speichervorrichtung 36 auf jenen Speicherplatz zu übertragen, der mil dem laufenden Schreibadressensignal aufgerufen ist. Schließlich ist das Signal OB/LOAD ein /.weites l.iidcsignul, das die Schrcibstcuurschallung 52 erzeugt, um in ihrem Moch/ustand 8 Bits von Uildinlorinationcn von der Speichervorrichtung 36 aus jenem Speicherplatz auszulesen und den Puffer 38 zuzuführen, der durch die laufende Leseadresse aufgerufen ist. Im Beispiel der F i g. 3 sind alle identifizierten Signale 1 Bit breit, ausgenommen die Schreib- und Lesedatensignale, welche 8 Bit breit sind.

Es sollte bemerkt werden, daß ein Speicherschreibbetrieb immer dann möglich ist, wenn das R/W Signal hoch ist und die Signale WE und OB/LOAD tief sind und daß ein Speicherlesebetrieb immer dann möglich ist, wenn das Signal R/W tief ist und die Signale W£und OB/LOAD hoch sind. Die Hoch/Tiefkonvention der verschiedenen Signale der F i g. 4 ist natürlich eine Frage des Entwurfes und es sind die Zeitbeziehungen zwischen den Signalwechseln, welche ihre Bedeutung bestimmen. (Um die Beschreibung zu erleichtern, wurden die positiven Halbperioden der Taktsignale TDCLK und XDCLK aufeinanderfolgend in Gruppen zu acht numeriert entsprechend den 8 Bit Bildsegmenten, welche mit Hilfe der in Fig.3 dargestellten Speichereinrichtung 32,34,36,38,40 verarbeitet werden).

Wir wenden uns nun den Signalen der F i g. 4 zu, die dem Taktsignal XDCLK zugeordnet sind. Das Signal RCNTiI stellt das geringwertigste Bit des laufenden Leseadressensignals dar, das der Lesezähler 54 erzeugt.

Ähnlich wie der Schreibzähler 50 wird der Lesezähler 54 als durch acht teilender Zähler betrieben, um eine neue Leseadresse alle acht Perioden des Taktsignals XDCLK zu erzeugen. Das Signal SR/LOAD ist ein Ladesignal, das die Lesesteuerschaltung 56 erzeugt, um 8 Bit der Bildinformation, die zuvor in das Ausgangspufferregister 38 geladen wurde, zum Ausgangsschieberegister 40 zu übertragen, von wo aus eine serielle Übertragung zur Ausgangsschaltung 42 unter Steuerung des Taktsignals XDCLK vorgenommen wird.

Unter Bezugnahme auf die F i g. 3 und 4 wird nun der detaillierte Betrieb des Systems der vorliegenden Erfindung wie folgt erläuert. Unter Steuerung des Taktsignals TDCLK wird die am Eingang der Eingangsschaltung 30 vorhandene Information kontinuierlich durch die Schaltung geschleust, wird von der seriellen Form in die parallele Form mit Hilfe des Schieberegisters 32 umgewandelt und an den Eingang des Puffers 34 gegeben. Die Linicnsteuerschaltung 72 erkennt den Empfang des Signals H/SYNC, das den Beginn einer neuen Linie der Bildinformation anzeigt. Nach einer gewissen Zeit, nach der die Information mit Sicherheit am Eingang des Puffers 34 angekommen ist, überträgt die Liniensteuerschaltung 72 das Startsignal LI'N'E/START'zur Schreibsteuerschaltung 52 und zur Lesesteuerschaltung 56, wodurch beide Steuerschaltungen und ihre entsprechenden Zähler 50 und 54 gestartet werden. Um günstige Startbedingungen zu schaffen, können die Zählerstände der beiden Zähler 50 und 54 auf Null gesetzt werden, so daß die folgenden Schreib- und Leseoperationen bei der Speicheradresse Null beginnen. Andere Werte könnten ebenfalls verwendet werden.

Unmittelbar nach Empfang des Signals von der Liniensteuerschaltung 72 erzeugt die Schreibsteuerschaltung 52 das erste IB/LOAD Signal, weiches bewirkt, daß die am Ausgang des Schieberegisters 32 anliegende Information in den Puffer 34 übernommen wird. Die Schreibsteuerschaltung 52 gibt dann das R/W Signal ab, womit das 8 Bit Ausgangssignal des Schreibzählers 50

als erste Schreibadresse asgewählt wird und gibt dann das Schreibfreigabesignal »VEab, wodurch die Information, die vorher in den Puffer 34 geladen wurde, zur Speichervorrichtung 36 übertragen und an jenem Speicherplatz gespeichert wird, der durch die Schreibadresse aufgerufen wurde. Die Schreiboperation wird wiederholt für alle acht Perioden des Taktsignals TDCLK. Zwischen jeder Schreiboperation wird der Schreibzähler 50 automatisch inkrementiert, um eine neue Schreibadresse zu erzeugen. Auf diese Art werden nacheinander 8 Bit Segmente des ankommenden Bildsignals zeitlich nacheinander in entsprechenden Speicherplätzen innerhalb der Speichervorrichtung 36 gespeichert. Die Schreiboperationen werden wiederholt, bis der Empfang eines neuen H/SYNC Signals den beginn einer ■"> neuen Linie von Eingangsinformation anzeigt. Da nur

ψ jede zweite Linie von jedem Eingangsbild gespeichert

wird, muß die Linicnstcuerschaltung 72 derart ausgcbil-

det sein, um die Abgabe eines neuen Startsignals nur für

u jene Linien abzugeben, die gespeichert werden sollen;

das heißt, die ungeraden Linien eines ersten Bildes und ,5 die geraden Linien des nächsten folgenden Bildes.

Λ Es sollte beachtet werden, daß während der Zeit wäh-

I' rend der die Eingangsinformation nicht in der Speicher-

Sl vorrichtung 36 gespeichert wird, das Ä/WSignal, ferner

^r das Schreibfreigabesignal WE und das OB/LOAD Si-

_r gnal in ihre anderen Zustände geschaltet werden. Unter

dieser Bedingung übernimmt der Adressenmultiplexer 58 das Leseadressensignal, das vom Lesezähler 54 erzeugt wird, ferner wird die Speichervorrichtung 36 für eine Leseoperation vorbereitet und schließlich wird die im Speicher unter der Leseadresse gespeicherte Information in den Ausgangspuffer 38 übertragen. Es sollte auch bemerkt werden, daß im Hinblick auf das SR/- LOAD Signal die Leseoperation periodisch vorgenommen wird, ohne Rücksicht darauf, ob die zum Puffer 38 übertragene Information verwendet wird, um ein Ausgangssignal des Systems zu erzeugen. Dieser Vorteil wird später erläutert Es sollte außerdem bemerkt werden, daß einanderfolgendc abwechselnde Linien von Eingangsinformation kontinuierlich in die Speichervorrichtung 36 geschrieben werden, eine über die andere und völlig unabhängig von der Ausgangsoperation.

Es wurde bereits früher angedeutet, daß das Signal LINE/STARTder Liniensteuerschaltung 72 von der Lesesteuerschaltung 56 empfangen wird und die Steuerschaltung 56 und dem zugeordneten Zähler 54 startet. Nach dem Start aktiviert die Steuerschaltung 56 die Taktschaltung 60 und beginnt die periodische Erzeugung des Signals SR/LOAD das in F i g. 4 dargestellt ist In Abhängigkeit von diesem SR/LOAD Signal wird die Information, die vorher im Ausgangspuffer 38 gespeichert wurde, an ds.s Ausgangsschieberegister 40 übertragen. Sowohl die Erzeugung des Signals SR/LOA D als auch die Zählung des Lesezählers 54 werden synchron mit dem Taktsignal XDCLK vorgenommen, das die Taktschaltung 60 erzeugt. Das Taktsignal XDCLK wird auch dem Ausgangsschieberegister 40 und der Ausgangsschaltung 42 zugeführt um das Ausgangssignal des Systems zu bilden. Alle acht Perioden des Taktsignals XDCLK bewirkt die Lesesteuerschaltung 56 die Umstellung des Lesezählers 54 auf die nächste folgende Leseadresse; nach einer Zeit die ausreicht, um den Ausgangspuffer 38 mit jener Information zu laden, die vorher in einem durch die Lcscadrcssc aufgerufenen Speicherplatz gespeichert war, gibt die Steuerschaltung 56 ein neues Signal SR/LOAD ab und bewirkt damit, daß die Information des Puffers 38 zum Schieberegister 40

und von dort zur Ausgangsschaltung 42 übertragen wird. Auf diese Weise wird die in der Speichervorrichtung 36 mit der Taktrate TDCLK gespeicherte Information gleichzeitig aus der Speichervorrichtung· mit einer langsameren Taktrate XE)CLK ausgelesen. Am Ende jeder Ausgangslinie wird der Taktgeber 60 gestoppt und das System erwartet eine neuerliche AktWi»-ung am Beginn der nächsten Eingangslinie. Dabei gibt die Liniensteuerschaltung 72 das LINE/START Signal nur

ίο für jene ungeraden oder geraden Linien jedes Eingangsbildes ab, welche während der zugeordneten Bildzeit verarbeitet werden sollen. Die Liniensteuerschaltung 72 schaltet die Steuersignale V/SYNCund H/SYNCdurcU und eventuell auch das iwnu, BLANK/UNBLANK.das erforderlich ist, um den externen Munitor mit dem Ausgangssignal zu synchronisieren.

Unter der Annahme einer XDCLK Taktrate von ungefähr einhalb der TDCLK Taktraic ergeben sich Überlappungen zwischen den Eingangs- und Ausgangssignalen, wie sie in F i g. 2 dargestellt sind. Da nur jede zweite Linie am Eingang in der Speichervorrichtung 36 gespeichert wird und da der Schreibbetrieb und der Lesebetrieb beinahe gleichzeitig beginnen, steht genügend Zeit zur Verfügung, um die vollständige gespeicherte Linie auszulesen, bevor die nächste zu speichernde Linie empfangen wird. Noch wichtiger ist, daß ein wesentü-h-r Tel jeder Linie aus dem System ausgelesen wird, bevor die ganze Linie gespeichert wird, so daß die Kapazität der Speichervorrichtung 36 geringer sein kann, als zur Speicherung einer ganzen Linie erforderlich wäre und der Schreibbetrieb kann derart durchgeführt werden, daß zur Speicherung der Linieninformation Speicherzellen herangezogen werden, deren Information bereits ausgelesen wurde,

Der geringste Betrag der erforderlichen Speicherkapazität zur Bewältigung eines ankommenden Bit Stromes wird definiert durch die folgenden mathematischen Ausdrücke:

_N>

m>

dabei definieren N bzw. M die Dimensionen des Speicherfeldes in Bits bzw. in Worten, M_a kennzeichnet die Speicherzykluszeit (einschließlich Verzögerungen aufgrund der zugeordneten Anschlußschaltungen), Pj, bezeichnet die Bildelementeingabezeit, P₀, bezeichnet die Büdelementausgabezeit, U bezeichnet die Anzahl der Bildelemente pro Bildlinie und 2 χ P_it> P_ol> P_it. Die zweite Gleichung setzt voraus, daß der Leseprozeß bei der ersten Glegenheit nach dem Start des Schreibprozesses beginnt, eine Voraussetzung, die nicht in allen Fällen gültig ist Im Beispiel der vorliegenden Offenbarung gleicht N der 8 Bit Eingangswortlänge, Pi₁IP_n, gleicht 1/2, und U gleicht 640 (angenommen). Daher wird, gemäß der zweiten Gleichung, für die Speichervorrichtung 36 nur eine Kapazität benötigt die nicht größer ist als 40 mal 8. Der tatsächlich verwendete Speicher würde wahrscheinlich M Worte mal 8 Bit messen, immer noch weniger als 600 Bits pro Eingangslinic.

h5 Wenn wir wieder auf die F i g. 4 zurückkommen, wird bemerkt werden, daß zwei Perioden des OB/LOAD Signals auftreten, während einer Periode des SR/LOAD Signals. Nur die im Puffer 38 zur Zeit des zweiten SR/

LOAD Signals gespeicherte Information wird zum Schieberegister 40 gesendet. Da beim dargestellten Beispiel die XDCLK Taktrate genau die Hälfte der DTCLK Taktrate ist, wid die gleiche Information — definiert durch das ungeänderte Leseadressensignal — in den Ausgangspuffer 30 geladen, während beider Perioden des OB/LOAD Signals und der doppelte Ladebetrieb ist nicht besonders bedeutungsvoll.

Jedoch im allgemeineren Fall, wo das XDCLK Signal etwas langsamer oder schneller als die Hälfte des TDCLK Signals ein kann — beispielsweise in Europa, wo ein Bit Rate ist eine Funktion von 50 Hz anstelle von 60 Hz — ist es möglich, daß die zeitliche Festlegung zwischen dem OB/LOAD Signal und dem SR/LOAD Signal derart ist, daß die von der Speichervorrichtung 36 zum Ausgangspuffer 38 übertragene Information zur gleichen Zeit erfolgt, zu der die Information auch vom Ausgangspuffer zum Ausgangsschieberegister 40 übertragen wird. Wäre es keine Tatsache, daß der Ausgangspuffer kurz vorher geladen wurde mit Informationen für das Schieberegister, so könnte die gleichzeitige und wiederholte Ladung des Puffers die Übertragung ungültiger Informationen verursachen. Ein derartiges Ereignis wire aber wirksam ausgeschlossen durch die häufige doppelte Ladung des Ausgangspfuffers während jeder Periode des Lesebetriebes. Wenn eine korrekte Information während der ersten Periode des OB/LOAD Signals in den Ausgangspuffer geladen wird, dann wird sie korrekt übertragen, unbeschadet vom gleichzeitigen Auftreten des SR/LOAD Signals mit der zweiten Periode des OB/LOAD Signals und wenn eine Fehlinformation während der ersten Periode des OB/LOAD Signals übertragen wird, dann wird sie durch die zweite Periode korrigiert.

Zsammenfassend besteht das System der vorliegenden Erfindung aus einer Einrichtung zum Empfang eines Eingangssignals, womit aufeinanderfolgende Bilder eines Zwischenzeilenlosen Videobildes definiert werden und aus Mitteln zur zeitabhängigen Erzeugung eines Ausgangssignals, welches eine Zwischenzeilenversion des gleichen Bildes definiert; dabei ist die Halbbildrate des Ausgangssignals geich der Bildrate des Eingangssignals. Es wird Vorsorge getroffen, daß das System synchron entweder mit einem internen oder mit einem externen Takt betrieben wird und daß das Ausgangssignal entweder der Fernsehnorm in USA oder der europäischen Fernsehnorm entspricht

Im Betrieb wird jede zweite Linie — beispielsweise jede gerade Linie — eines ersten Bildes der Eingangsinformation in einen Linienpuffer mit einer ersten zwischenzeilenlosen Rate geschrieben und gleichzeitig wird es aus dem Puffer ausgelesen mit einer zweiten langsameren Zwischenzeilenrate. Der Vorgang wird dann wiederholt für die verbleibenden Linien — beispielsweise die ungeraden Linien — des nächsten folgenden Bildes der Eingangsinformation.

Auf diese Weise werden zwei Halbbilder (ein Bild) eines Zwischenzeilenausgangssignals erzeugt entsprechend je zwei Bildern des Eingangssignals. Der Schreibbetrieb und der Lesebetrieb sind verschachtelt, um jede Linie der Hochgeschwindigkeitseingangsinformation in den Puffer zu schreiben und gleichzeitig mit einer langsameren Rate auszulesen. Da der Puffer nach dem Prinzip zuerst-ein/zuerst-aus arbeitet und weil jeder verschachtelte Lesebetrieb beinahe unmittelbar nach dem Start des entsprechenden Schreibbetriebes beginnt, kann die Eingangsinformation »rund« um die vorhandenen Speicherplätze vorgenommen werden, ohne sich der Gefahr auszusetzen, daß vorher gespeicherte Informationen zerstört werden, welche noch nicht ausgelesen wurden. Auf diese Weise kann eine Puffervorrichtung verwendet werden, deren Speicherkapazität geringer ist als jene, die zur Speicherung einer ganzen Linie von Eingangsinformation erforderlich wäre.

Es sollte erkannt werden, drß das System der vorliegenden Erfindung speziell brauchbar ist, um ein zwischenzeilenloses Signal von 60 Bildern pro Sekunde — wie es auf dem Gebiet der Informationsdarstellung mit großer Auflösung üblich ist — umzuwandeln in ein 60 Halbbilder pro Sekunde Zwischenzeilensignal, welches sofort in einem konventionellen Fernsehempfänger verarbeitbar ist. Ein Hauptvorteil eines derartigen

is Systems liegt darin, daß es die Verwendung konventioneller mit geringer Bandbreite betriebener Fernsehempfänger ermöglicht, um Bilder darzustellen, die mit Hilfe eines breitbandigen Informationsdarstellungssystem erzeugt wurden. Ein weiterer Vorteil ist darin zu sehen, daß diese Umwandlung erzielt wird, ohne eine Verwendung großer und relativ komplexer Puffer oder anderer Zwischenspeicher zur Speicherung eines ganzen Bildes oder eines Halbbildes von Eingangsinformationen.

Im Rahmen dieser Beschreibung wurden hauptsächlich jene Details der vorliegenden Erfindung beschrieben, welche sich auf eine neue Betriebsweise teilweise bekannter Bauteile beziehen. Die auf diesem Gebiet arbeitenden Fachleute werden aber erkennen, daß das beschriebene System auch erweiterbar ist, um Bilder mit mehreren Grautönen oder Farbbilder zu behandeln, in dem die Anzahl und Dimensionen gewisser Bauteile des beschriebenen Systems erhöht werden. Um beispielsweise ein 16-Pegelgrautonbild zu verarbeiten, wäre es notwendig, einen 4 Bit breiten Eingangs- und Ausgangsbitstrom vorzusehen. Die erforderlichen Änderungen, um das System auf einen derartigen Bitstrom umzustellen, werden die auf diesem Gebiet tätigen Fachleute im Rahmen der durch die Erfindung gegebenen Lehre erkennen.

Die hier verwendeten Ausdrücke und Definitionen sind beschreibender Art, aber nicht begrenzender Art, und es ist nicht beabsichtigt, durch die Verwendung derartiger Ausdrücke und Definitionen äquivalente Besonderheiten oder äquivalente Teile derartiger Besonderheiten auszuschließen, da der Umfang der vorliegenden Erfindung definiert und nur begrenzt wird durch die Patentansprüche.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. System zur Umwandlung eines zwisehenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal, gekennzeichnet durch eine Einrichtung zur Erzeugung eines ersten Ausgangssignals, das eine erste Untermenge (L 1, L 3,...) der Rasterlinien (L 1, L 2, L 3,... Ln) eines Bildes des zwischenzeilenlosen Videosignals definiert und zur Erzeugung eines ι ο zweiten Ausgangssignals, das eine zweite Untermenge fZ. 2, L 4,...)der Rasterlinien (L\,L2,L3,... Ln) des nächsten Bildes definiert, wobei das Zwischenzeilenvideosignal durch die Kombination des ersten Ausgangssignals und des zweiten Ausgangssignals gebildet wird (F i g. 2).

2. System nach Anspruch 1, dadurch gekeinzeichnet, daß die erste Untermenge (Li, L 3,...) der Rasterlinien ein erstes Halbbild des Zwischenzeilenvideosignals und die zweite Untermenge (L 2, L 4,...) ein zweites Halbbild des Zwischenzeilenvideosignals definieren (F i g. 2).

3. System nach Anspruch 2, dadurch gekennzeichnet, daß das erste Halbbild den ungeraden Rasterlinien (L 1, L 3,...) des Eingangsbildes entspricht und daß das zweite Halbbild den geraden Rasterlinien (L 2, L 4,...) des nächsten Eingangsbildes entspricht (F ig. 2).

4. System nach Anspruch 2, dadurch gekennzeichnet, daß die Halbbildrate des ersten und des zweiten Ausgangssignals der Bildrate des zwischenzeilenlosen Videosignals gleicht.

5. System nach Anspruch 4, dadurch gekennzeichnet, daß das zwischenzeileniose Videosignal mit einer Rate von 60 Bildern pro Sekunde empfangen wird und daß die Ausgangssignale mit einer Rate von 60 Halbbildern pro Sekunde abgegeben werden.

6. System nach Anspruch 2, dadurch gekennzeichnet, daß das zwischenzeilenlose Videosignal mit einer Rate von N Rasterlinien pro Sekunde empfan- gen wird und daß die Ausgangssignale mit einer geringeren Rate — vorzugsweise mit einer Rate von /V/2 Rasterlinien pro Sekunde — abgegeben wird.

7. System nach Anspruch 1, gekennzeichnet durch eine adressierbare Speichereinrichtung (36), die in Abhängigkeit von Schreibadressen digitale Daten — mindestens entsprechend der ersten und der zweiten Untermenge des zwischenzeilenlosen Videosignals — speichert und welche die digitale Daten in Abhängigkeit von Leseadressen abgibt

8. System nach Anspruch 7, mit einer Eingangsschaltung (30,32,34) zum Empfang und zur Bereitstellung der Daten, mit einer Ausgangsschaltung (38, 40,42) zur seriellen Weiterleitung der Daten im Takt eines externen Taktsignals (XDLCK), mit einem digital/analog Umsetzer (22) zur Umsetzung der Daten in ein entsprechendes analoges Videosignal zur Steuerung eines Monitors (24), mit einer Liniensteuerschaltung (70,72), welche nach Empfang von Horizontalsynchronimpulsen (H/SYNC) und Vertikal- Synchronimpulsen (V/SYNC) ein Linienstartsignal (LINE/START) abgibt und welche die Anzahl der Rasterlinien des zwischenzeilenlosen Videosignals zählt, mit einer Schreibsteuerung (50, 52), welche in Abhängigkeit vom Linienstartsignal die Schreibadressen abgibt, mit einem Taktgeber (60) zur Erzeugung des externen Taktsignals (XDCLK), mit einer Lesesteuerung (54,56) zur Erzeugung der Lese adressen und mit einem Adressenmultiplexer (58), der abwechselnd die Schreibadresse bzw. die Leseadresse an die Speichereinrichtung (36) durchschaltet(Fig.l,3).

9. System nach Anspruch 7, dadurch gekennzeichnet, daß die Speichereinrichtung (36) betrieben wird in einer zuerst-ein/zuerst-aus Betriebsweise, derart, daß früher gespeicherte Daten im Vergleich zu später gespeicherten Daten früher über die Ausgangsschaltung (38,40,42) abgegeben werden als die später gespeicherten Daten.

10. System nach Anspruch 7, dadurch gekennzeichnet, daß die Speichereinrichtung (36) eine Speicherkapazität besitzt, die geringer ist als jene, die zur Speicherung der Daten entsprechend einer ganzen Rasterlinie erforderlich ist.

11. System nach Anspruch 8, dadurch gekennzeichnet, daß die Eingangsschaltung (30, 32, 34) ein Eingangsschieberegister (32) besitzt, das im Takt eines Taktsignals (TDCLK) betrieben wird (F i g. 3,4).

12. System nach Anspruch 11, dadurch gekennzeichnet, daß das Eingangsschieberegister (32) die Daten in Abhängigkeit von der Schreibsteuerung (52) an einen Eingangspuffer (34) abgibt und damit eine seriell/parallel Wandlung bewirkt

13. System nach Anspruch 8, dadurch gekennzeichnet daß die Ausgangsschaltung (38,40,42) ein Ausg&iigsschieberegister (40) besitzt, das eine parallel'seriell Wandlung bewirkt und mit einem Signal (SR/LOA D) der Lesesteuerung (56) gesteuert wird (F ig. 3).

14. System nach Anspruch 8 und 13, dadurch gekennzeichnet, daß die Ausgangsschaltungsanordnung (38, 40,42) einen Ausgangspuffer (38) besitzt über den die Daten der Speichereinrichtung (36) an das Ausgangsschieberegister (40) abgegeben werden (F ig. 3).

15. Verfahren zur Umsetzung aufeinanderfolgender Bilder eines zwischenzeilenlosen Videosignals in aufeinanderfolgende Halbbilder eines Zwischenzeilenvideosignals, gekennzeichnet durch die folgenden Verfahrensschritte:

a) Empfang eines Eingangssignals, das aufeinanderfolgende Bilder eines zwischenzeilenlosen aufgefrischten rasterartig abgetasteten Videobildes definiert; und

b) Erzeugung — gleichzeitig mit dem Empfang eines ersten Bildes des Eingangssignals — eines Ausgangssignals, das ein erstes Halbbild einer Zwischenzeilendarstellung des Videobildes definiert und Erzeugung — gleichzeitig mit dem Empfang eines nächsten folgenden Bildes des Eingangssignal — eines Ausgangssignals, das ein nächstes folgendes Halbbild der Zwischenzeilendarstellung des Videobildes definiert.

16. Signalumsetzungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Halbbildrate des Ausgangssignals der Bildrate des Eingangssignals entspricht.

17. Signalumsetzungsverfahren nach Anspruch 9, dadurch gekennzeichnet, daß jedes Bild des Eingangssignals eine Vielzahl von Rasterlinien von BiIdinformationen umfaßt und daß das erste Halbbild des Ausgangssignals alle anderen Rasterlinien des ersten Bildes umfaßt und daß das nächste folgende Halbbild aus den verbleibenden Rasterlinien des

nächsten folgenden Bildes besteht

18. Signalumsetzverfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Eingangssignal mit einer Rate von N Linien pro Sekunde empfangen wird und daß das Ausgangssignal erzeugt wird mit einer Rate von N/2 Linien pro Sekunde.

19. Signalumsetzverfahren nach Anspruch 15, dadurch gekennzeichnet, daß der Verfahrensschritt (a) den Empfang einer Rasterlinie des Eingangsvideobildes mit einer ersten Rate umfaßt und daß der Verfahrensschritt (b) die Erzeugung einer Rasterlinie mit einer zweiten langsameren Rate umfaßt

20. Signalumsetzverfahren nach Anspruch 19, dadurch gekennzeichnet, daß der Verfahrensschritt (b) außerdem umfaßt die Erzeugung eines ersten Teils der Rasteriinie während der Zeit während der ein zweiter Teil dieser Linie empfangen wird.