DE3804460C2 - - Google Patents
Info
- Publication number
- DE3804460C2 DE3804460C2 DE3804460A DE3804460A DE3804460C2 DE 3804460 C2 DE3804460 C2 DE 3804460C2 DE 3804460 A DE3804460 A DE 3804460A DE 3804460 A DE3804460 A DE 3804460A DE 3804460 C2 DE3804460 C2 DE 3804460C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- video
- clock
- subsystem
- main system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Multimedia (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Description
Die Erfindung betrifft eine Anzeigesteuerung zur gleichzei
tigen Darstellung eines ersten Videosignals und eines zwei
ten Videosignals nach dem Oberbegriff des Anspruches 1.
Eine derartige Anzeigesteuerung zur gleichzeitigen Darstel
lung eines ersten Videosignals und eines zweiten Videosi
gnals ist in der älteren deutschen Patentanmeldung entsprechend
der DE 37 02 220 A1 beschrieben. Diese
Anzeigesteuerung umfaßt ebenfalls ein Hauptsystem und ein
Subsystem und eine gemeinsame bzw. einzige Anzeigeinrich
tung. Das Hauptsystem arbeitet gemäß einem ersten Bildformat
mit einer ersten Auflösung, wobei das Hauptsystem durch
einen ersten Bildelementtakt gesteuert wird und auch noch
durch ein erstes Synchronisiersignal gesteuert wird. Die An
zeigeeinrichtung wird durch den ersten Bildelementtakt und
das erste Synchronisiersignal gesteuert, da sie im Prinzip
dem Hauptsystem zugeordnet ist.
Das Subsystem kann bei dieser Anzeigesteuerung ein
zweites bestimmtes Bildformat haben, ferner eine zweite Auf
lösung, die sich von der ersten Auflösung gemäß dem Haupt
system unterscheidet, wobei das Subsystem durch einen zwei
ten Bildelementtakt und ein zweites Synchronisiersignal ge
steuert wird. Diese Anzeigesteuerung zielt darauf
ab, eine verbesserte Gesamtdarstellung mindestens zweier von
verschiedentlichen Quellen generierter Teilbilder auf einem
Bildschirm zu ermöglichen. Dies wird dadurch erreicht, daß
die Teilbilder erst zum Zeitpunkt der zeilenweisen Wiedergabe
bzw. Darstellung auf dem Bildschirm stückweise zusammen
gesetzt werden, indem aus verschiedenen, den einzelnen Quellen
zugeordneten Speichern videoschnell eine jedem Teilbild
entsprechende Anzahl von Bildpunkten herausgelesen wird und
dieser Vorgang von Zeile zu Zeile wiederholt wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Anzeigesteue
rung zur gleichzeitigen Darstellung eines ersten Videosi
gnals und eines zweiten Videosignals der angegebenen Gattung
zu schaffen, welche die Möglichkeit bietet, Videodaten von
Subsystemen, die verschiedene Synchronisiersignale und Bild
elementtakte haben, jederzeit mit Videodaten des Hauptsy
stems ohne die Hardware der Subsysteme modifizieren zu müs
sen, so darstellen zu können, daß das Bildformat der Subsy
steme erhalten bleibt.
Diese Aufgabe wird erfindungsgemäß durch die im Kennzeich
nungsteil des Anspruches 1 aufgeführten Merkmale gelöst.
In vorteilhafter Weise wird bei der Anzeigesteuerung die Bildpunkt
dichte in Richtung der horizontalen Abtastzeile mit Hilfe
eines dritten Bildelementtaktes verändert. Es wird dadurch
die Möglichkeit geschaffen, unabhängig von dem jeweiligen
Bildformat auf der CRT-Anzeigeeinrichtung sowohl die Bilder
des Hauptsystems als auch die Bilder von Subsystemen im
richtigen Bildformat darstellen zu können.
Besonders vorteilhafte Ausgestaltungen und Weiterbildungen
der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden wird die Erfindung an Hand von Ausführungsbei
spielen unter Hinweis auf die Zeichnung näher erläutert. Es
zeigt
Fig. 1 ein Blockdiagramm einer Ausführungsform eines
Anzeigesystems mit der Anzeigesteuerung mit Merkmalen nach
der Erfindung;
Fig. 2(I) bis (IV) ein funktionelles Blockdiagramm eines
Hauptteils der Anzeigesteuerung mit Merkmalen nach der Er
findung;
Fig. 3 ein Schaltungsdiagramm eines in Fig. 2 darge
stellten Synchronisiertaktgenerators;
Fig. 4 ein Blockdiagramm eines Videopuffers, welcher in
der Anzeigesteuerung verwendet
ist;
Fig. 5 ein Zeitdiagramm, in welchem eine Beziehung zwi
schen drei Zyklen in dem in Fig. 4 dargestellten
Videopuffer wiedergegeben ist;
Fig. 6 eine tabellarische Aufstellung einer Funktion eines
in Fig. 2 dargestellten Mischers;
Fig. 7 eine Darstellung einer Korrespondenz zwischen dem
in Fig. 2 dargestellten Videopuffer und der
CRT-Anzeigeeinrichtung;
Fig. 8a und 8b Zeitdiagramme, in welchen eine Beziehung
zwischen einer horizontalen Abtastzeile und
Bildelementtakten in der Anzeigesteuerung mit Merkmalen
nach der Erfindung wiedergegeben sind;
Fig. 9 ein Blockdiagramm der Anzeigesteuerung mit Merkmalen nach der
Erfindung, in welchem zwei oder mehr Subsysteme
verbunden sind;
Fig. 10 Analog/Digital-Umsetzer und einen Synchronisier-
Separator der Anzeigesteuerung mit Merkmalen nach der Erfin
dung, welchem zusammengesetzte analoge Videosignale
zusammen mit einem Synchronisiersignal eingegeben
werden;
Fig. 11 Analog/Digital-Umsetzer und ein Synchronisier-
Separator der Anzeigesteuerung mit Merkmalen nach der Erfin
dung, in welche zusammengesetzte analoge Video
signale, welche von dem Synchronisiersignal ge
trennt worden sind, eingegeben werden;
Fig. 12a und 12b Zeitdiagramme eines Austastgenerators;
Fig. 13a und 13b ein schematisches Schaltdiagramm bzw.
ein Zeitdiagramm eines Synchronisiertakt-Genera
tors;
Fig. 14 Zeitdiagramme eines Schieberegisters;
Fig. 15 Zeitdiagramme eines Transferzyklus;
Fig. 16 Zeitdiagramme eines aktualisierten Zyklus;
Fig. 17 Zeitdiagramme eines Auffrischzyklus, und
Fig. 18 Zeitdiagramme eines Adressen-Multiplexers.
In Fig. 1 ist ein Blockdiagramm einer Ausführungsform der
Anzeigesteuerung mit Merkmalen nach der Erfindung dargestellt. Wie aus
Fig. 1 zu ersehen, ist ein CRT-(Kathodenstrahlröhren-)
Videomischer 6M dem Hauptsystem hinzugefügt. In den CRT-
Videomischer 6M werden Videosignale eingegeben, die von einer
CRT-Steuereinheit 3M des Hauptsystems und von einer
ersten CRT-Steuereinheit 3S₁ bis zu einer n-ten CRT-Steu
ereinheit 3Sn eines Subsystems übertragen worden sind. Folg
lich werden in dem Bildanzeigesystem, welches die Anzeige
steuerung hat, die Videodaten der Subsysteme
in Videosignale in ihren jeweiligen Systemen umgesetzt und
dann dem Hauptsystem zugeführt.
Nunmehr wird der einfachste Fall erläutert, bei welchem
Videosignale von einer Videoinformationsquelle eines Sub
systems abgegeben werden. Die Anzeigesteuerung mit Merkmalen nach der
Erfindung weist die folgenden Blöcke auf. In Fig. 2(I) bis
(IV) ist ein funktionelles Blockdiagramm eines Hauptteils
der in Fig. 1 dargestellten Anzeigesteuerung mit Merkmalen nach der Er
findung dargestellt.
In Fig. 2(I) bis (IV) sind dargestellt ein Subsystem-Punkt-
(Bildelement)-Taktgenerator 11 (zweiter Bildelementtakt), ein Hauptsystem-Punkt (Bild
element-)Taktgenerator 12 (erster Bildelementtakt), ein Austastsignalgenerator 13,
ein Synchronisiertaktgenerator (Taktsignalquelle für dritten Bildelementtakt) 14, ein Pufferspeicher 15,
ein Speicherdatenfeld 15A, ein Schieberegister 15B, eine
Speichersteuer- und Auffrischlogik 16, ein aktualisierter
Adressengenerator 17, ein Auffrisch-Adressengenerator 18,
ein Adressenmultiplexer 19, ein SP-(Serien/Parallel-)
Schieberegister 20, ein P-S-(Parallel/Serien-)Schiebere
gister 21, ein Mischer (Videosignal-Auswähleinrichtung) 22, ein Abtastzeilen-Zähler 23, ein
Bildschirmadressen-Signalspeicher 24, ein erster Verglei
cher 25, eine Transferadressenzähler-Steuerlogik 26, ein
Transfer-Adressenzähler 27, ein zweiter Vergleicher 28, ein
oberes linkes Y-Register 29, ein unteres rechtes Y-Register
30, ein oberes linkes X-Register 31, ein unteres rechtes
X-Register 32, ein Bildelementzähler 33, eine Vergleichs-
und Steuerlogik 34, eine Anzeigesteuerlogik 35, Hauptsystem-
Videodaten MS-VD ein Subsystem-Videosignal SS-VS, ein hori
zontales Synchronisiersignal SS-Hsy des Subsystems, ein ver
tikales Synchronisiersignal SS-Vsy des Subsystems, ein hori
zontales Synchronisiersignal MS-Hsy des Hauptsystems, ein
vertikales Synchronisiersignal MS-VSy des Hauptsystems, ein
Hauptsystem-Datenbus MS-DB, ein Subsystem-Bildelementtakt
SCK, ein Hauptsystem-Bildelement-(Punkt-)Takt PCK, ein durch
den Synchronisiertaktgenerator 14 erzeugter Synchronisiertakt
PC, ein aktualisierter Adressentakt UDCK, ein Takt RACK für
den Auffrischadressengenerator 18, ein Schiebetakt SSCK für
das S-P-Schieberegister, einen Schiebetakt PSCK für das
P-S-Schieberegister, ein Adressen-Auswählsignal ASEL, ein
Subsystem-Austastsignal SS-BS, ein Hauptsystem-Austastsignal
MS-BS, ein Freigabesignal TLx-en zum Steuern des oberen lin
ken X-Registers 31, ein Freigabesignal BRx-en zum Steuern
des oberen rechten X-Registers 32, ein horizontales Anzeige
freigabesignal HD-en des Subsystems, ein vertikales Anzei
gefreigabesignal VD-en, ein Anzeigefreigabesignal Dis-en für
die CRT-Anzeige, Mode-Auswählsignale Ms0 bis Ms2 und ein ge
mischtes Videosignal Mix-Vs.
Bevor die Arbeitsweise der in Fig. 2 dargestellten Anzeige
steuerung beschrieben wird, werden Aufbau und Funktion von
Hauptblöcken erläutert. Zuerst wird der Synchronisiertakt-
Generator (Taktsignalquelle) 14 beschrieben.
Da das Subsystem-Videosignal mit dem Hauptsystem-Videosignal
gemischt wird und auf der Hauptsystem-Kathodenstrahlröhre
(CRT) angezeigt wird, muß es mit dem Hauptsystem-Synchroni
siersignal gemischt werden. Der Synchronisiertakt-Generator
14 ist die Schaltung, welche diese Forderung erfüllen kann.
Während der horizontalen Synchronisierperiode des Haupt
systems gibt es keinen in dieser Schaltung erzeugten Takt.
Außerhalb der horizontalen Synchronisierperiode beginnt diese
Schaltung den Takt zu erzeugen, welcher dazu verwendet
wird, das Subsystem-Videosignal herauszuschieben, welches
in dem Schieberegister des Videopuffers gespeichert ist.
Folglich können für jede horizontale Abtastzeile die ersten
Bildelemente dieser Systeme ausgerichtet werden.
Für den Synchronisiertakt-Generator, welcher eine derartige
Operation durchführt, können verschiedene Arten von Schal
tungen verwendet werden. In Fig. 3 ist ein Beispiel für den
in Fig. 2 dargestellten Synchronisiertakt-Generator 14
wiedergegeben. In Fig. 3 sind eine Verzögerungsleitung 14a,
ein NAND-Glied 14B und ein Inverter 14C dargestellt. Die
Verzögerungszeit der Verzögerungsleitung 14A plus das lo
gische Verknüpfungsglied werden folgendermaßen festgelegt.
Hierbei soll das Auslösungsvermögen der Hauptsystem-Katho
denstrahlröhre (CRT) Mh×Mv-Bildelemente sein, während
das Auflösungsvermögen der Subsystem-Kathodenstrahlröhre
Sh×Sv-Bildelemente sein soll.
Um alle Videosignale des Subsystems auf dem Bildschirm des
Hauptsystem-CRT-Datensichtgeräts anzuzeigen und um das ur
sprüngliche Seitenverhältnis des Subsystem-Videosignals
zu erhalten, muß den folgenden Gleichungen genügt sein:
(a) Pv = Rv × (Sv/Mv) × 100 ≦ 100 (%)
(b) Ph = PV × (SxSy) × (My/Mx) ≦ 100 (%)
(b) Ph = PV × (SxSy) × (My/Mx) ≦ 100 (%)
wobei Rv eine ganze Zahl ist, welche den vertikalen Wieder
holfaktor der Subsystem-Videodaten darstellt. Die Subsystem-
Videodaten in vertikaler Richtung werden Rv-mal wiederholt.
Pv stellt einen Prozentsatz des Subsystem-Bildschirms dar,
welcher den Hauptsystem-Bildschirm in der vertikalen Rich
tung belegt. Ph stellt einen Prozentsatz des Subsystem-Bild
schirms dar, welcher den Hauptsystem-Bildschirm in hori
zontaler Richtung belegt. Sy/Sy stellt das Verhältnis der
horizontalen Bildschirmlänge gegenüber der vertikalen Bild
schirmlänge der Subsystem-CRT-Anzeigeeinrichtung dar. My/Mx
stellt das Verhältnis der vertikalen Bildschirmlänge gegen
über der horizontalen Bildschirmlänge der Hauptsystem-CRT-
Anzeigeeinrichtung dar.
Ferner kann ein horizontaler Wiederholungsfaktor Rh des
Subsystem-Videosignals mit Hilfe der folgenden Gleichung
festgelegt werden:
Rh = Ph × (Mh/Sh).
Das Subsystem-Videosignal in horizontaler Länge wird Rh-
mal verlängert.
Es gibt mehrere mögliche Werte des Faktors Rv, welcher den
Gleichungen (a) und (b) genügt; jedoch muß der maximale Wert,
welcher als Rv(max) bezeichnet wird, so gewählt werden, daß
die Subsytem-Videoanzeige den Hauptsystem-CRT-Bildschirm
beinahe ganz einnimmt.
Der Schiebetakt PSCK für das P-S-Schieberegister 21, welche
die seriellen Subsystem-Videodaten VDD in den Mischer 22
schiebt, hat dieselbe Periode wie die Periode des Synchronisier
taktes PC. Eine Anzeige-Freigabezeit DNT einer hori
zontalen Abtastzeile des Subsystems und eine Periode des
Synchronisiertaktes PC sind durch die folgenden Gleichungen
bestimmt:
DNT = DT × Ph/100
PC = DNT/Sh
PC = DNT/Sh
wobei DT die Anzeige-Freigabezeit in der horizontalen Ab
tastzeile des Hauptsystems ist.
Die Gesamtverzögerungszeit T der Verzögerungsleitung 14a
plus der des logischen Verknüpfungsglieds auf die Hälfte
der Periode des Synchronisiertaktes PC eingestellt. Das
heißt, die Periode des Synchronisiertaktes PC ist:
PC = 2T
= 2 (T1 + T2)
= 2 (T1 + T2)
wobei T1 eine Verzögerungszeit der Verzögerungsleitung
14a und T2 eine Verzögerungszeit des logischen Verknüpfungs
glieds ist.
Als nächstes wird der Videopuffer 15 beschrieben. Der Video
puffer 15 hat Speicher zum Speichern der Videosignale, wel
che von dem Subsystem abgegeben worden sind, und seine
Speicherkapazität ist gleich derjenigen des Videopuffers
des Subsystems. In Fig. 4 ist der Videopuffer, welcher in
der Anzeigesteuerung mit Merkmalen nach der Erfindung verwendet ist, im
einzelnen dargestellt. In Fig. 4 sind Bauteile, welche den
jenigen in Fig. 2 entsprechen, mit denselben Bezugszeichen
bezeichnet.
Da Mehranschluß-Video-Randomspeicher (RAMs) für den
Videopuffer 15 verwendet werden, kann das Subsystem die
in dem Videopuffer 15 gespeicherten Videodaten mit Hilfe
der aktualisierten zeitlichen Steuerung aktualisieren, welche
mit Hilfe des Bildelementtaktes und des horizontalen
Synchronisiersignals synchronisiert sind, und gleichzeitig
können die Videosignale, welche in den Mehranschluß-Video-
Randomspeicher gespeichert sind, mit dem Synchronisiertakt
signal SC von dem Generator 14 ausgelesen werden und mit
den Videosignalen von dem Hauptsystem gemischt werden. Ob
wohl in Fig. 4 nur ein Videopuffer 15 dargestellt ist, werden
in der Anzeigesteuerung der Fig. 2 eine Anzahl Video
puffer 15 verwendet.
Als nächstes wird die Speichersteuer- und Auffrischlogik 16
beschrieben. In dieser Ausführungsform gibt es drei
Hauptspeicherzyklen, d. h. einen Aktualisierungszyklus, einen
Auffrischzyklus und einen Transferzyklus. Alle notwendigen
Steuersignale für den Videopuffer 15, um diese drei Spei
cherzyklen zu betreiben, werden von der Speichersteuer- und
Auffrischlogik 16 erzeugt.
Ein Zeitdiagramm in Fig. 5 stellt ein Beispiel der Beziehung
zwischen den drei Zyklen in dem in Fig. 3 wiedergegebenen
Videopuffer 15 dar. Der Aktualisierungszyklus wird während
der Anzeige-Freigabeperiode des Subsystems durchgeführt.
In dem Zyklus wird das Subsystem-Videosignal abgetastet und
in dem Videopuffer gespeichert. Während der Synchronisier
signal-Periode des Subsystems wird der Auffrischzyklus
durchgeführt, um die dynamischen Randomspeicher des Video
puffers 15 aufzufrischen. Der Transferzyklus wird während
eines bestimmten schmalen Zeitschlitzes in dem horizontalen
Synchronisiersignal des Hauptsystems durchgeführt.
Die Videodaten, welche in dem Speicherdatenfeld 15A des
Videopuffers 15 gespeichert sind, werden an das Schiebe
register 15B übertragen, wie in Fig. 4 dargestellt ist
und aufbereitet, um auf der CRT-Anzeigeeinrichtung des Haupt
systems die ankommende Abtastzeile anzuzeigen. Da die Vi
deosignale des Haupt- und Subsystems ansynchron sind, kön
nen sich der Transferzyklus mit dem Aktualisierungszyklus
oder dem Auffrischzyklus überlappen. In diesem Fall hat
der Transferzyklus die höchste Priorität, und der Aktuali
sierungs- oder der Auffrischzyklus werden für einige Zyklen
(beispielsweise 2 bis 4 Zyklen) aufgehoben, damit der Trans
ferzyklus zuverlässig durchgeführt wird.
Da es für den Auffrischzyklus eine ausreichende Anzahl
von Auffrischtakten gibt, können die dynamischen Random
speicher des Videopuffers 15 aufgefrischt werden, selbst
wenn mehrere Auffrischzyklen annulliert werden. Ferner wird
für den Aktualisierungszyklus, obwohl es einige nicht ak
tualisierte Bildelemente gibt, diese Bildelemente in dem
nächsten Voll- oder Teilbild aktualisiert. Folglich wird
die Funktion des Videomischers überhaupt nicht beeinflußt.
Die Speichersteuer- und Auffrischlogik 16 koordiniert diese
drei Speicherzyklen, erzeugt die Speichersteuersignale RAS,
CAS, WE und erzeugt ferner den Aktualisierungs-Adressentakt
UDCK und den Auffrisch-Adressentakt RACK. Ferner erzeugt sie
das Adressenauswählsignal ASEL für den Adressenmultiplexer
19 und den Schiebetakt SSCK für das S-P-Schieberegister 20
bzw. den Schiebetakt PSCK für das P-S-Schieberegister 21.
Um die Videosignale des Subsystems in der vertikalen Richtung
zu wiederholen, wird der Takt des Transferadressenzählers
27 ebenfalls durch die Speichersteuer- und Auffrischlogik
16 gesteuert. Die Transferadresse wird für eine vorherbe
stimmte Anzahl horizontaler Abtastzeilen entsprechend dem
Wert des maximalen vertikalen Wiederholungsfaktors Rv(max)
unverändert gehalten.
Nunmehr wird der Mischer (Videosignal-Auswähleinrichtung) 22 beschrieben. Der Mischer 22 ist
mit einer logischen Schaltung versehen, um das Hauptsystem-
Austastsignal, das Subsystem-Anzeigefreigabesignal D-en und
Mode-Auswählsignale ms0 bis ms2 aufzunehmen und die dement
sprechenden Verarbeitungen durchzuführen. In einer tabella
rischen Aufstellung in Fig. 6 ist ein Beispiel der Funktion
des in Fig. 2 dargestellten Mischers 22 wiedergegeben. Durch
Anlegen von "0" oder "1" an die Mode-Auswählanschlüsse
auf verschiedene Weisen, wie in Fig. 6 dargestellt ist,
können verschiedene Anzeigezustände erhalten werden, welche
in der tabellarischen Aufstellung in der am weitesten rechts
liegenden Spalte dargestellt sind.
Die Subsystem-Videoanzeige und die Hauptsystem-Videoanzeige
können dieselbe Position auf der CRT-Anzeigeeinrichtung bele
gen. Um zu verhindern, daß die gewünschte Hauptsystem-Video
anzeige durch die Subsystem-Videoanzeige überdeckt wird, ist
eine als Subsystemfenster bezeichnete Funktion vorgesehen.
Das Subsystemfenster ist durch die Blöcke 25 bis 35 in Fig. 2
ausgeführt. Das Subsystemfenster hat hohe Flexibiltäten.
Benutzer können als erstes die Breite und die Länge des Fensters
festlegen, welches irgendeinen Bereich des Videopuf
fers 15 abdecken kann. Als nächstes kann das Fenster auf dem
CRT-Bildschirm mit einer Geschwindigkeit bewegt werden, wel
che gleich der CRT-Bildrate in der vertikalen Richtung ist.
Dies reicht aus, um zu verhindern, daß die gewünschte Haupt
system-Videoanzeige durch die Subsystem-Videoanzeige abge
deckt wird.
In Fig. 7 ist ein Beispiel der Korrespondenz zwischen dem in
Fig. 2 dargestellten Videopuffer 15 und dem CRT-Bildschirm
dargestellt. In Fig. 7 stellt TLx die obere linke X-Adresse
des Bereichs A in dem Videopuffer 15, TLy die obere linke Y-
Adresse des Bereichs A, BRx die untere rechte X-Adresse des
Bereichs A und BRy die untere rechte Y-Adresse des Bereichs
A dar. DAdd stellt die Anzeigeadresse des Bereichs B auf dem
CRT-Bildschirm dar. Der Bereich A stellt den Bereich auf dem
Videopuffer 15 dar, welcher dem vom Benutzer festgelegten
Fenster entspricht. Der Bereich B stellt den Bereich auf dem
CRT-Bildschirm dar, welcher dem Bereich A entspricht.
Die Videodaten in dem Bereich A sind die Daten, welche der
Benutzer in dem Bereich B auf dem CRT-Bildschirm als das
Subsystemfenster anzuzeigen wünscht. Zum Bestimmen des Be
reichs A in dem Videopuffer 15 sind notwendig eine obere
linke X-Adresse TLx, eine obere linke Y-Adresse TLy, eine
untere rechte X-Adresse BRx und eine untere rechte Y-Adresse
BRy- Ferner ist es zum Positionieren des Bereichs B auf dem
CRT-Bildschirm, welcher dem Bereich A in dem Videopuffer 15
entspricht, auch notwendig, die Anzeigeadresse DAdd auf dem
CRT-Bildschirm vorzusehen. Die Anzeigesteuerung mit Merkmalen nach der
Erfindung ist hauptsächlich durch die vorstehend beschriebenen
Blöcke gekennzeichnet.
Nunmehr wird die Arbeitsweise der Anzeigesteuerung der Fig. 2
beschrieben. Der Subsystem-Taktgenerator 11 erzeugt Punkt-
(Bildelement-)Takte für das Subsystem, und die Subsystem-Vi
deosignale werden mit dieser Taktfrequenz abgegeben. Der
Hauptsystem-Taktgenerator 12 erzeugt Punkt-(Bildelement-)Takte,
die in dem Hauptsystem verwendet werden, und die Hauptsystem-
Videodaten werden mit dieser Taktfrequenz abgegeben.
Der Generator 13 erzeugt die Austastsignale des Haupt- und
Subsystems. In dem Generator 13 gibt es Zähler und DIP-Schal
ter. Das Bedienungspersonal kann die DIP-Schalter bezüglich
der Austastinformation einstellen.
Der Grund, weshalb der Austastsignalgenerator 13 notwendig
ist, liegt darin, daß der Videoausgang der CRT-Anzeigeeinrichtung
im allgemeinen ein Videosignal, ein horizontales und
vertikales Synchronisiersignal sowie Erdungspotential, aber
kein Austastsignal enthält. Folglich wird das Austastsignal,
das mit dem horizontalen oder vertikalen Synchronisiersignal
synchronisiert ist, durch den Generator 13 erzeugt.
Der Synchronisiersignal-Generator (Taktsignalquelle) 14 hat die Aufgabe, den
Synchronisiertakt zu erzeugen, der zum Anzeigen des Subsystem-
Videosignals auf dem Hauptsystem-Bildschirm erforder
lich ist. Er ändert die Frequenz des Subsystem-Videosignal-
Punkt-(Bildelement-)Taktes. Die Einzelheiten sind bereits
im einzelnen anhand von Fig. 3 erläutert worden.
Wie bereits anhand von Fig. 4 ausgeführt ist, hat der Video
puffer 15 das Speicherdatenfeld 15A, das die Mehranschluß-
Video-Randomspeicher aufweist, und das Schieberegister 15B.
Die Speicher-Steuer- und Auffrischlogik 16 ist ebenfalls be
reits im einzelnen beschrieben worden. Sie gibt verschiedene
Arten von Steuersignalen für die Blöcke 17 bis 21 ab, was
später noch beschrieben wird. Sie koordiniert die drei Spei
cherzyklen und erzeugt auch die Speichersteuersignale RAS,
CAS und WE, den Aktualisierungs-Adressentakt UDCK und Auf
frisch-Adressentakte RACK. Sie erzeugt auch das Adressenaus
wählsignal ASEL für den Adressenmultiplexer 19 und auch die
Schiebetakte SSCK und PSCK für das S-P-Schieberegister 20
bzw. das P-S-Schieberegister 21. Ferner steuert sie auch die
Takte des Transferadressenzählers 27.
Der Generator 17 erzeugt die Adresse zum Aktualisieren des
Videopuffers, und der Generator 18 erzeugt eine Auffrisch
adresse zum Auffrischen des Videopuffers 15, welcher die dy
namischen Randomspeicher aufweist. Der Adressenmultiplexer
19 wählt entsprechend den Speicherzyklen eine der Aktuali
sierungs-Auffrisch- und Transferadressen aus. Das Schiebere
gister 20 ist ein Serien-Parallel-Umsetzer.
Die Bildelement-Taktfrequenz der Subsystem-Videodaten ist
schneller als die Zugriffszeit des Speicherdatenfelds 15A
des Videopuffers 15. Um die hochschnellen Videodaten des
Subsystems zu puffern, setzt das Schieberegister 20 die Daten
in langsame parallele Videodaten um. Die parallelen Videodaten
werden auf mehrere separate Speicherfelder in dem
Videopuffer 15 verteilt. Im Ergebnis wird die Bildelement-
Taktfrequenz erniedrigt und es wird dadurch der Zugriffs
zeit-Anforderung des Speicherdatenfelds 15A in dem Videopuf
fer 15 genügt.
Das Schieberegister 21 ist ein Parallel/Serien-Umsetzer. Da
die seriellen Videodaten durch das Schieberegister 20 in
parallele Videodaten umgesetzt und in dem Speicherdatenfeld
15A gespeichert werden, ist das Schieberegister 21 vorgese
hen, um die Bildelementdaten aus dem Schieberegister 15B des
Videopuffers auszuwählen und sie in serielle Videosignale um
zusetzen, bevor sie an die CRT-Anzeigeeinrichtung des Hauptsystems
abgegeben werden.
Der Mischer 22 ist ebenfalls bereits beschrieben worden. Das
heißt er kombiniert das Hauptsystem-Videosignal mit dem Sub
system-Videosignal auf dem CRT-Bildschirm entsprechend dem
festgelegten Mode. Der Zähler 23 zählt die Anzahl Abtastzei
len auf dem CRT-Bildschirm während einer Hauptsystemanzeige-
Freigabeperiode. Der Bildschirmadressen-Signalspeicher 24
speichert die Bildschirm-Anzeigeadresse DAdd, d. h. die Start
adresse des Fensters, auf welchem die anzuzeigenden Subsystem-
Videodaten enthalten sind. Das Fenster kann in vertikaler
Richtung bewegt werden. Der erste Vergleicher 25 ver
gleicht die Ausgangsadresse des Abtastzeilen-Zählers 23 mit
der Bildschirm-Anzeigeadresse DAdd, welche in dem Signalspei
cher 24 gehalten ist.
Wenn diese Adressen gleich sind, gibt der erste Vergleicher
25 ein Signal an die Steuerlogik 26 ab, um dem Transferadressen
zähler 27 zu befehlen, mit dem Zählen zu beginnen. In
diesem Fall wird an den Zähler 27 vorher der Inhalt des lin
ken oberen Y-Registers 29 abgegeben. Das Zählen beginnt dann
von diesem Wert aus.
Die Steuerlogik 26 erzeugt das vertikale Anzeige-Freigabe
signal VD-en, welches die Subsystem-Videoanzeige in der ver
tikalen Richtung auf der Basis der Ausgangssignale des er
sten Vergleichers 25 und des zweiten Vergleichers 28 und
gibt es an die Anzeige-Steuerlogik 35 ab. Solange das verti
kale Freigabesignal VD-en erzeugt wird, gibt die Steuerlogik
26 unter Steuerung des Hauptsystem-Austastsignals Taktimpulse
an den Transferadressen-Zähler 27 ab.
Der Zähler 27 zählt die Zeilenadresse der dynamischen Random
speicher des Videopuffers 15. Die durch die Zeilenadresse
festgelegten Videodaten werden an das Schieberegister 15B
des Mehranschluß-Videorandomspeichers abgegeben. Der Ausgang
des Zählers 27 und der Inhalt des unteren linken Y-Registers
30 werden in dem zweiten Vergleicher 28 verglichen. Wenn diese
gleich sind, gibt der zweite Vergleicher 28 ein Signal an
die Steuerlogik 26 ab, um das Zählen des Transfer-Adressen
zählers 27 zu stoppen.
Das Y-Register 29 speichert die Y-Adresse, d. h. die Adresse
der oberen linken Ecke des vom Benutzer festgelegten Fensters
im dem Videopuffer 15. In Fig. 7 speichert das Register
29 die obere linke Y-Adresse TLy des Videopuffers 15. Das Y-
Register 30 speichert die Y-Adresse, d. h. die Adresse der
rechten unteren Ecke des vom Benutzer festgelegten Fensters
in dem Videopuffer 15. In Fig. 7 wird die untere rechte Y-
Adresse BRy in dem unteren rechten Y-Register 30 gespeichert.
Das X-Register 31 speichert die X-Adresse TLx der oberen
linken Ecke des Fensters ebenfalls in dem Videopuffer 15 in
Fig. 7. Das X-Register 32 speichert die X-Adresse BRx der un
teren rechten Ecke des Fensters in dem Videopuffer 15.
Der Bildelementzähler 33 zählt die Anzahl Bildelemente wäh
rend Hauptsystem-Anzeige-Freigabeperiode und gibt sein
Ausgangssignal an die Vergleichs-und Steuerlogik 34 ab. Die
Logik 34 speichert zuerst den Ausgangswert des Bildelement
speichers 33 zusammen mit der X-Adresse TLx, welche in dem
oberen linken X-Register 31 gespeichert ist, und vergleicht
dann den Ausgangswert des Zählers 33 mit der X-Adresse BRx,
die in dem unteren rechten X-Register 32 gespeichert ist.
Die Logik 34 erzeugt das horizontale Anzeige-Freigabesignal
HD-en in Abhängigkeit von dem Vergleichsergebnis. Innerhalb
der Periode des horizontalen Anzeige-Freigabesignals HD-en
wird die Subsystem-Videoanzeige in der horizontalen Richtung
freigegeben.
Um das Freigabesignal TLx-en zum Steuern des oberen linken
X-Registers 31, und um das Freigabesignal BRx-en zum Steuern
des unteren rechten X-Registers 32 zu erzeugen, wird zu
sätzlich der Ausgang des Hauptsystem-Austastsignal-Genera
tors 13 an den Vergleicher und die Steuerlogik 34 angelegt.
Die Anzeige-Steuerlogik 35 erzeugt das Anzeige-Freigabesig
nal Dis-en auf der Basis des horizontalen Anzeige-Freigabe
signals HD-en und des vertikalen Anzeige-Freigabesignals VD-
en.
Aus diesem Grund werden das horizontale Anzeige-Freigabesig
nal HD-en von dem Vergleicher und der Steuerlogik 34 und das
vertikale Anzeige-Freigabesignal VD-en von der Transferadres
sen-Zählersteuerlogik 26 in die Anzeige-Steuerlogik 35 einge
geben. Innerhalb der Periode des Anzeige-Freigabesignals Dis-
en wird die Subsystem-Videosignalanzeige freigegeben, und
außerhalb der Periode wird keine Anzeige vorgenommen.
Nunmehr wird die Arbeitsweise der in Fig. 2 dargestellten An
zeigesteuerung mit Hilfe von Zeitdiagrammen erläutert. In
dem Austastsignal-Generator 13 schaltet das Subsystem-Aus
tastsignal SS-BS auf den hohen Pegel, sobald das horizontale
Subsystem-Synchronisiersignal SS-Hsy auf den hohen Pegel
schaltet, und es kehrt auf den niedrigen Pegel bei Erzeugung
von n Impulsen des Subsystem-Bildelementtaktes
SCK, nachdem das horizontale Synchronisiersignal SS-Hsy auf
den niedrigen Pegel zurückgekehrt ist, wie in Fig. 12(a) dar
gestellt ist. Die Anzahl n ist dem Subsystem inhärent und
die Periode, während welcher das Austastsignal SS-BS auf dem
niedrigen Pegel verbleibt, ist die Anzeigeperiode des Subsy
stems.
Auf dieselbe Weise, wie in Fig. 12(b) dargestellt, schaltet
das Hauptsystem-Austastsignal MS-BS auf den hohen Pegel, so
bald das horizontale Hauptsystem-Synchronisiersignal Ms-Hsy
auf den hohen Pegel schaltet, und es kehrt auf den niedrigen
Pegel bei Erzeugung von m Impulsen des Haupt
system-Bildelementtaktes PCK zurück, nachdem das horizontale
Synchronisiersignal MS-Hsy auf den niedrigen Pegel zurückge
kehrt ist. Die Anzahl m ist dem Hauptsystem inhärent, und
die Periode, während welcher das Austastsignal MS-BS auf dem
niedrigen Pegel verbleibt, ist die Anzeigeperiode des Haupt
systems. Die Zahlen m und n sind Zahlen, welche den Datenan
zeigebereichen auf den jeweiligen CRT-Bildschirmen des Haupt
systems bzw. des Subsystems entsprechen.
Nunmehr wird die Beziehung zwischen den Eingängen A, B und
dem Ausgang C des NAND-Glieds 14B des in Fig. 13(a) darge
stellten Synchronisiertakt-Generators anhand von Fig. 13(b)
erläutert.
Solange das horizontale Hauptsystem-Synchronisiersignal MS-
Hsy, das in den Inverter 14C eingegeben worden ist, auf dem
hohen Pegel liegt, befindet sich das Eingangssignal A auf
dem niedrigen Pegel, und folglich werden das Eingangssignal
B und das Ausgangssignal C auf dem hohen Pegel gehalten.
Nachdem das horizontale Synchronisiersignal MS-Hsy auf den
niedrigen Pegel geschaltet hat, schaltet das Eingangssignal
A auf den hohen Pegel. Folglich schaltet auch das Ausgangs
signal C zum Zeitpunkt t0 nach Verstreichen der Verzöge
rungszeit T2 infolge des Durchlaufens des NAND-Glieds 14B
auf den niedrigen Pegel liegt, schaltet es zum Zeitpunkt t1
nach Verstreichen der Verzögerungszeit T1 infolge der Verzö
gerungsleitung 14A auf den niedrigen Pegel, und folglich
kehrt das Ausgangssignal C zum Zeitpunkt t2 nach Verstrei
chen der Verzögerungszeit T2 infolge des NAND-Glieds 14B
wieder auf den hohen Pegel zurück. Da das Ausgangssignal C
in Zeitintervallen T (T=T1+T2) danach schaltet, kann der
Synchronisiertakt PC mit der Periode 2T erhalten werden.
Nunmehr wird die Arbeitsweise des P-S-Schieberegisters 21
für den Fall beschrieben, daß Subsystem-Videodaten von den
3 parallelen Bits (D₁ bis D₃), die von dem Videopuffer 15
übertragen worden sind, in die seriellen Videodaten VDD um
gesetzt werden. Wie in Fig. 14 dargestellt, wird beim Anstieg
des ersten Synchronisiertaktes PC, nachdem das Hauptsystem-
Austastsignal MS-BS auf den niedrigen Pegel geschaltet hat,
das Synchronisiersignal SC erzeugt, und danach wird ein Syn
chronisiersignal SC bei einem Auftreten von jeweils drei PC-
Takten gebildet, wie in Fig. 14 dargestellt ist. Das P-S-
Schieberegister 21 setzt die parallelen Videodaten D₁ (1, 4,
7, 10 . . . ), D₂ (2, 5, 8, 11 . . . ), D₃ (3, 6, 9, 12 . . . ) mit der
Frequenz des Schiebetaktes PSCK bei jedem Empfang des Syn
chronisiersignals SC in die seriellen Daten um. Auf diese
Weise können serielle Videodaten VDD (1, 2, 3, 4 . . . 12, . . . )
erhalten werden.
Als nächstes wird der Transferzyklus in dem Videopuffer 15
anhand von Fig. 15 erläutert. Wie in Fig. 15 dargestellt,
schaltet beim Anstieg des 5-ten Hauptsystem-Bildelementtaktes
PCK, nachdem das horizontale Hauptsystem-Synchronisier
signal MS-Hsy auf den hohen Pegel geschaltet hat, das Spei
chersteuersignal RAS auf den hohen Pegel, und dieser Moment
ist der Start des Transferzyklus. Dann kehrt das Steuersignal
RAS beim Anstieg des 7-ten Taktes auf den niedrigen Pe
gel zurück.
Ferner schaltet das Steuersignal RAS an der Rückflanke des
11-ten Taktes auf den hohen Pegel und kehrt dann wieder an
der Rückflanke des 13-ten Taktes auf den niedrigen Pegel zu
rück. Dieser Moment ist das Ende des Transferzyklus.
Das Speichersteuersignal WE schaltet beim Anstieg des 6-ten
Taktes auf den niedrigen Pegel und kehrt bei dem Anstieg
des 11-ten Taktes auf den hohen Pegel zurück.
Während der Periode, während welcher das Speichersteuersig
nal WE auf dem niedrigen Pegel bleibt, werden die Transfer
adressen ROW, COLUMN von dem Transfer-Adressenzähler 27 an
den Adressenmultiplexer 19 abgegeben. Dann werden die Video
daten VALID einer horizontalen Abtastzeile an das Schiebere
gister 15B übertragen.
Nunmehr wird der Aktualisierungszyklus in dem Videopuffer 15
anhand von Fig. 16 beschrieben. Wie in Fig. 16 dargestellt,
schaltet beim Anstieg A des ersten Subsystem-Bildelementtaktes
SCK, nachdem das Subsystem-Austastsignal SS-BS auf den
niedrigen Pegel geschaltet hat, das Speichersteuersignal RAS
auf den niedrigen Pegel, und dieser Moment ist der Beginn
des Aktualisierungszyklus. Das Speicher-Steuersignal WE
schaltet beim Anstieg B des zweiten Taktes auf den niedrigen
Pegel. Beim Anstieg D des 5-ten Taktes wird der Aktualisie
rungs-Adressentakt UDCK mit einer Periode, welche dreimal so
lang wie diejenige des Bildelementtaktes SCK, ist, gebildet.
Bei jedem Takt UDCK gibt der Aktualisierungsadressen-Genera
tor 17 die Adresse (COLUMN , COLUMN 1 . . . ) von zu aktuali
sierenden Daten an den Videopuffer 15 ab. Bei jedem Aktuali
sierungs-Adressensignal (COLUMN , COLUMN 1 . . . ) aktuali
siert der Videopuffer 15 die entsprechenden Daten mit Video
daten DD1, SD2, SD3.
Als nächstes wird der Auffrischzyklus in dem Videopuffer 15
anhand von Fig. 17 beschrieben. Wie in Fig. 17 dargestellt,
wird der Auffrischzyklus während der Periode durchgeführt,
während welcher das horizontale Subsystem-Synchronisiersig
nal SS-Hsy auf dem hohen Pegel liegt. Für den Fall, daß die
Subsystem-Videodaten von dem S-P-Schieberegister 20 in die
parallelen 3-Bit-Daten umgesetzt werden, schaltet das Spei
chersteuersignal RAS in Intervallen, welche dreimal so lang
wie die Periode des Subsystem-Bildelementtaktes sind.
Schließlich wird noch anhand von Fig. 18 der Adressenmulti
plexer 19 erläutert. Wie in Fig. 18 dargestellt, gibt der
Adressenmultiplexer 19 die Transferadresse mit Priorität,
während das horizontale Hauptsystem-Synchronisiersignal ab
zugeben ist, die Auffrischadresse, während das horizontale
Subsystem-Synchronisiersignal abzugeben ist, und die Aktuali
sierungsadresse während anderer Zyklen als den vorbeschrie
benen Zyklen ab, wenn das Subsystem-Austastsignal nicht ab
gegeben wird.
Es wird ein spezielles Beispiel erläutert, bei welchem ein
Bildanzeigesystem, das von der vorstehend beschriebenen An
zeigesteuerung gesteuert worden ist, von einem Subsystem ab
gegebene Videosignale mit denjenigen eines Hauptsystems kom
biniert und sie auf einem Bildschirm des Hauptsystems an
zeigt.
Hierbei soll das Subsystem mehrere Arten von Textmode und
graphischen Moden haben, bei welchen das maximale Auflösungs
vermögen des Textmodes 720×350 Bildelemente ist, während
das Auflösungsvermögen des graphischen Modes 640×350 Bild
elemente ist. Es gibt sechs Ansteuer-Videosignale (primär
rot, grün und blau und sekundär rot, grün und blau) in dem
Subsystem-Videoausgangssignal. Der Speicher des Videopuffers
ist in Form von 6-Bit-Ebenen und 768×512 Bits für jede
Bitebene ausgelegt.
Ferner sind die Synchronisiersignale des Hauptsystems fest
gelegt als:
horizontale Abtastfrequenz = 52,45 kHz
vertikale Abtastfrequenz = 77,86 Hz
Videobandbreite = 100 MHz
Auflösungsvermögen = 1280 × 1280 (Zwischenzeile)
horizontale Abtastfrequenz = 52,45 kHz
vertikale Abtastfrequenz = 77,86 Hz
Videobandbreite = 100 MHz
Auflösungsvermögen = 1280 × 1280 (Zwischenzeile)
Ein Synchronisiertaktgenerator ist vorgesehen, um die in dem
Videopuffer gespeicherten Subsystem-Videodaten mit derartigen
Synchronisiersignalen anzuzeigen.
In Fig. 8(a) ist ein Zeitdiagramm einer horizontalen Abtastung
des Hauptsystems dieses Beispiels dargestellt. Wenn
das Subsystem mit dem horizontalen Taktsignal des Hauptsystems
synchronisiert ist, kann die Taktfrequenz
des Videopuffers 15 beliebig gewählt sein. Um jedoch das
Subsystem-Textbild und eine graphische Abbildung so groß wie
möglich auf dem Anzeigebildschirm des Hauptsystems darzu
stellen, und um die Subsystem-Wiedergabetreue so gut wie
möglich zu halten, wird die Bildelement-Taktfrequenz
folgendermaßen gewählt:
Wenn das Seitenverhältnis des Subsystems 4 : 3 ist, und
dasjenige des Hauptsystems 1 : 1 ist, dann gilt:
(Sx/Sy) × (My/Mx) = (4/3) × (1/1) = 4/3
Folglich werden die vorher dargestellten Gleichungen (a) und
(b) folgendermaßen vereinfacht:
(a)′ Pv=Rv×(Sv/Mv)×100
(b)′ Ph=Pv×(4/3)
(b)′ Ph=Pv×(4/3)
Für den Fall, daß das maximale Auflösungsvermögen des graphi
schen Modes 640×350 Bildelemente ist, bzw. das maximale
Auflösungsvermögen des Textmodes 720×350 Bildelemente in
dem Subsystem ist, dann gilt, Rv(max)=;
Pv = 2×(350/1280)×100=54,6875 (%)
Ph = 54,6875 (%)×(4/3)=72,917 (%)
Ph = 54,6875 (%)×(4/3)=72,917 (%)
Das Anzeigefreigabesignal Dis-en des Subsystems in der hori
zontalen Abtastzeile ist
=14,665 (µs)×72,917 (%)=10,693 (µs)
Der Synchronisiertakt PC für den 640×350 Mode ist
=10,693 (µs)/640
=16,71 (ns)
59,851 MHz.
=16,71 (ns)
59,851 MHz.
Der Synchronisiertakt PC für einen 720×350 Mode ist
=10,693 (µs)/720
=14,85 (ns)
67,332 MHz.
=14,85 (ns)
67,332 MHz.
Das Zeitsteuerdiagramm des Subsystems für diesen Fall ist in
Fig. 8(b) dargestellt.
Auf dieselbe Weise wird für den Fall, daß das maximale Auf
lösungsvermögen der graphischen Darstellung 640×200 Bild
elemente bzw. das maximale Auflösungsvermögen des Textmodes
32×200 Bildelemente ist, Rv(max)=4
Pv =4×(200/1280)×100=62,5 (%)
Ph =62,5 (%)×(4/3)
=83,333 (%)
Ph =62,5 (%)×(4/3)
=83,333 (%)
Das Anzeigefreigabesignal Dis-en des Subsystems in der hori
zontalen Abtastzeile ist
=14,665 (µs)×83,333 (%)
=12,221 (µs)
=12,221 (µs)
Der Synchronisiertakt PC für den 640×200 Mode ist
=12,221 (µs)/640
=19,1 (ns)
52,37 MHz
=19,1 (ns)
52,37 MHz
Der Synchronisiertakt PC für den 320×200 Mode ist
=PC für 640×200 Mode×1/2 (MHz)
Der Synchronisiertaktgenerator (Taktsignalquelle) 14 erzeugt vier Arten von Syn
chronisierimpulsen (16,71 ns, 14,85 ns, 19,1 ns und 38,2 ns)
gleichzeitig. Zum automatischen Auswählen eines Taktimpulses
aus den vier Arten von Taktimpulsen ist eine Schaltung vor
gesehen, um festzustellen, welcher Mode in dem Subsystem ge
rade ausgeführt wird.
Die Anzeigesteuerung mit Merkmalen nach der Erfindung kann auch in dem
Fall praktiziert werden, daß zumindest zwei unabhängige Sub
system-Videosignale empfangen werden. In dem bereits in
Fig. 2 dargestellten Blockdiagramm ist der Fall beschrieben,
daß von einem Subsystem abgegebene Videosignale mit denjeni
gen eines Hauptsystems kombiniert werden. Für den Fall, daß
es zwei oder mehr Subsysteme gibt, werden alle in Fig. 2 dar
gestellten Blöcke um die gleiche Anzahl wie die Anzahl Sub
systeme verdoppelt.
Fig. 9 ist ein Blockdiagramm der Anzeigesteuerung mit Merkmalen nach der Er
findung, in welchem zwei oder mehr Subsysteme verbunden
sind. Hierbei sind Videopuffer 40a und 40n und zugeordnete
Schaltungen des Subsystems 1 bzw. des Subsystems n vorgese
hen. Wie in Fig. 9 dargestellt, müssen für den Fall, daß es
zwei oder mehr zu verbindende Subsysteme gibt, nur der Video
puffer und die zugeordnete Schaltung, welche in Fig. 2 darge
stellt sind, um die Anzahl Subsysteme verdoppelt werden.
Die Anzeigesteuerung mit Merkmalen nach der Erfindung kann nicht nur die
digitalen Videosignale, wie oben anhand von Fig. 2 erläutert
worden ist, sondern auch die folgenden Videosignale verarbei
ten. Beispielsweise kann es ein zusammengesetztes analoges
Videosignal sein, in welchem ein Synchronisiersignal ver
mischt ist. In diesem Fall werden andere Blöcke zu den in
Fig. 2 dargestellten Blöcken hinzugefügt.
In Fig. 10 sind Analog/Digital-Umsetzer und eine Synchronisier
trenneinrichtung der Anzeigesteuerung
dargestellt, in welche zusammengesetzte analoge Video
signale mit einem Synchronisiersignal eingegeben werden. In
Fig. 10 sind N Bit Analog-Digital-Umsetzer 41a bis 41c und
eine Synchronisiersignal-Trenneinheit dargestellt. Für eine
Farb-Kathodenstrahlröhre werden drei Signalzeilen (ein ana
loges rotes Videosignal, ein analoges grünes Videosignal mit
einem Synchronisiersignal und ein analoges blaues Videosig
nal) in die Umsetzer eingegeben. Die Umsetzer 41a bis 41c
setzen analoge Videosignale in N Bit digitale Videosignale
um. Jedes der umgesetzten Videosignale wird mittels der in
Fig. 2 dargestellten Einheit verarbeitet.
Ferner trennt die Synchronisiertrenneinheit 42 ein horizon
tales und ein vertikales Synchronisiersignal von dem analo
gen grünen Videosignal ab.
Durch Hinzufügen der in Fig. 10 dargestellten Blöcke zu den
in Fig. 2 dargestellten Blöcken und durch Vorsehen derselben
Anzahl Schieberegister und Videopuffer wie die Anzahl der
Signalleitungen, kann der Videomischer das zusammengesetzte
analoge Videosignal empfangen.
Bei einer Schwarz-Weiß-Kathodenstrahlröhre ist der Fall der
selbe wie bei der Farb-Kathodenstrahlröhre, außer daß nur
der Block für das analoge grüne Videosignal mit dem Synchronisier
signal benötigt wird. Ferner kann das Videosignal ein
analoges Videosignal sein, das von dem Synchronisiersignal
für eine Farb- oder Schwarz-Weiß-Kathodenstrahlröhre ge
trennt worden ist.
In Fig. 11 sind Analog/Digital-Umsetzer und eine Synchronisier-
Trenneinheit der Anzeigesteuerung
dargestellt, in welche zusammengesetzte analoge Videosignale
welche von einem Synchronisiersignal getrennt sind, eingege
ben werden. Das Blockdiagramm der Fig. 11 gilt für die Farb-
Kathodenstrahlröhre, welche dieselbe ist, wie diejenige in
Fig. 10, außer daß die Synchronisiersignal-Eingangsleitung
von dem analogen grünen Videosignal getrennt ist.
Die Anzeigesteuerung mit den Merkmalen nach der Erfindung hat die folgenden
Vorteile. Da zumindest zwei CRT-Videoquellen gemischt werden,
um auf einer CRT-Anzeigeeinrichtung angezeigt zu werden,
wird die Anzahl CRT-Anzeigeeinrichtungen nur um eine verrin
gert. Üblicherweise sind die Kosten für die CRT-Anzeigeein
richtung höher als diejenige für die Anzeigesteuerung, so
daß die Gesamtkosten verringert werden.
Wenn ein Anzeigesystem zwei CRT-Videoinformationsquellen
hat, hat das Bedienungspersonal mit zwei CRT-Anzeigeeinrich
tungen ohne die Anzeigesteuerung mit den Merkmalen nach der Erfindung umzuge
hen. Wenn das Bedienungspersonal mit den zwei CRT-Anzeige
einrichtungen umgeht, wird die Belastung für das Bedienungs
personal größer, wodurch der betriebliche Wirkungsgrad er
niedrigt wird. Jedoch kann mit der Anzeigesteuerung mit den Merkmalen
nach der Erfindung eine derartige Schwierigkeit beseitigt werden,
da die Videodaten von unabhängigen Videoquellen auf einer
CRT-Anzeigeeinrichtung angezeigt werden.
Im allgemeinen kommt es vor, daß das Hauptsystem mit anderen
Untersystemen verbunden wird, um die Information gemeinsam
zu benutzen. Beispielsweise kann ein bestimmter Hersteller
viele Informationsquellen als Pakete für Personal-Computer-
Systeme liefern. Mit der erläuterten Anzeigesteuerung
ist es möglich, Videosignale, welche in solchen Paketen
enthalten sind, in dem Subsystem zu erzeugen, und diese an
die Bildanzeigeeinrichtung des Hauptsystems abzugeben, wo
durch sie dann als die sichtbare Information auf dem Bild
schirm der Anzeigeeinrichtung benutzt werden. Folglich kön
nen die Anwender diese separat verarbeiteten und unabhängig
voneinander vorgesehenen Pakete als miteinander vernetzte
Informationsquellen benutzen.
Claims (8)
1. Anzeigesteuerung zur gleichzeitigen Darstellung eines
ersten Videosignals und eines zweiten Videosignals, die von
einem Hauptsystem und einem Subsystem zu einer diesen Sy
stemen gemeinsamen CRT-Anzeigeeinrichtung übertragen werden,
wobei das Hauptsystem ein erstes Bildformat und eine erste
Auflösung aufweist und durch einen ersten Bildelementtakt
und ein erstes Synchronisiersignal gesteuert ist, die CRT-
Anzeigeeinrichtung durch den ersten Bildelementtakt und das
erste Synchronisiersignal gesteuert ist und wobei das Sub
system ein zweites Bildformat und eine zweite Auflösung auf
weist, die sich von der ersten Auflösung unterscheidet und
durch einen zweiten Bildelementtakt und ein zweites Synchro
nisiersignal gesteuert ist, dadurch gekennzeichnet, daß die
Anzeige-Steuerung folgendes aufweist:
einen Videopuffer (15), der zusätzlich in dem Hauptsystem vorgesehen ist und mit dem Subsystem zur Speicherung des zweiten Videosignals verbindbar ist,
eine Taktsignalquelle (14; 14A, 14B, 14C) für einen dritten Bildelementtakt, die mit dem Hauptsystem und dem Subsystem verbunden ist, um auf der Grundlage des ersten und des zwei ten Bildformats die erste und die zweite Auflösung und eine Horizontal-Anzeigezeit einer Abtastzeile der CRT-Anzeigeein richtung zu erzeugen, wobei der dritte Bildelementtakt zur Darstellung des zweiten Videosignals auf der CRT-Anzeigeein richtung mit dem zweiten Bildformat dient,
und eine Videosignal-Auswähleinrichtung (22), die mit dem Hauptsystem, dem Videopuffer (15) und der Taktsignalquelle (14; 14A, 14B, 14C) für den dritten Bildelementtakt verbunden ist, um selektiv das erste von dem Hauptsystem ausgesendete Videosignal als Bildelementfolge gemäß dem er sten Bildelementtakt auszugeben und um das zweite von dem Videopuffer übertragene Videosignal als Bildelementfolge ge mäß dem dritten Bildelementtakt auszugeben.
einen Videopuffer (15), der zusätzlich in dem Hauptsystem vorgesehen ist und mit dem Subsystem zur Speicherung des zweiten Videosignals verbindbar ist,
eine Taktsignalquelle (14; 14A, 14B, 14C) für einen dritten Bildelementtakt, die mit dem Hauptsystem und dem Subsystem verbunden ist, um auf der Grundlage des ersten und des zwei ten Bildformats die erste und die zweite Auflösung und eine Horizontal-Anzeigezeit einer Abtastzeile der CRT-Anzeigeein richtung zu erzeugen, wobei der dritte Bildelementtakt zur Darstellung des zweiten Videosignals auf der CRT-Anzeigeein richtung mit dem zweiten Bildformat dient,
und eine Videosignal-Auswähleinrichtung (22), die mit dem Hauptsystem, dem Videopuffer (15) und der Taktsignalquelle (14; 14A, 14B, 14C) für den dritten Bildelementtakt verbunden ist, um selektiv das erste von dem Hauptsystem ausgesendete Videosignal als Bildelementfolge gemäß dem er sten Bildelementtakt auszugeben und um das zweite von dem Videopuffer übertragene Videosignal als Bildelementfolge ge mäß dem dritten Bildelementtakt auszugeben.
2. Anzeigesteuerung nach Anspruch 1,
dadurch gekennzeichnet, daß die Taktsignal
quelle (14; 14A, 14B, 14C) für den dritten Bildelementtakt
eine Verzögerungsleitung (14A) aufweist.
3. Anzeigesteuerung nach Anspruch 2,
dadurch gekennzeichnet, daß die Taktsignal
quelle (14; 14A, 14B, 14C) für den dritten Bildelementtakt
ein NAND-Glied aufweist, dessen Ausgang mit dem einen
Eingang der Verzögerungsleitung (14A) verbunden ist, dessen
Eingang mit dem Ausgang der Verzögerungsleitung (14A) ver
bunden ist, und dessen anderer Eingang mit dem Hauptsystem
über einen Inverter (14C) verbunden ist, um ein horizonta
les Synchronisiersignal zu empfangen, das in dem ersten
Synchronisiersignal enthalten ist.
4. Anzeigesteuerung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß der Videopuffer
(15) Doppelanschluß-Speicher aufweist.
5. Anzeigesteuerung nach Anspruch 4,
dadurch gekennzeichnet, daß der Videopuffer
(15) ein Schieberegister (15B) hat, um das zweite
Videosignal in ein paralleles Signal umzusetzen, und um
dasselbe an die Doppelanschluß-Speicher abzugeben.
6. Anzeigesteuerung nach Anspruch 5,
dadurch gekennzeichnet, daß dem Videopuffer
(15) ein Schieberegister (21) nachgeschaltet ist, um das parallele Signal
aufzunehmen, das von den Speichern (15A) ausgelesen wird,
und um dasselbe in ein serielles Signal umzusetzen, und um
es an die Videosignal-Auswähleinrichtung abzugeben.
7. Anzeigesteuerung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß die Videosignal-
Auswähleinrichtung (22) eine Zuordnungseinrichtung (40a,
40n) hat, um eine Position auf der CRT-Anzeigeeinrichtung
zuzuordnen, an welcher das zweite Videosignal anzuzeigen
ist.
8. Anzeigesteuerung nach Anspruch 7,
dadurch gekennzeichnet, daß die Zuordnungs
einrichtung (40a, 40n) Register zum Speichern von Adressen
aufweist, welche dieser Position entsprechen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62032226A JPS63282790A (ja) | 1987-02-14 | 1987-02-14 | 表示制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3804460A1 DE3804460A1 (de) | 1988-09-01 |
DE3804460C2 true DE3804460C2 (de) | 1992-04-23 |
Family
ID=12353051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3804460A Granted DE3804460A1 (de) | 1987-02-14 | 1988-02-12 | Anzeigesteuerung fuer ein datensichtgeraet |
Country Status (4)
Country | Link |
---|---|
US (1) | US4878117A (de) |
JP (1) | JPS63282790A (de) |
DE (1) | DE3804460A1 (de) |
GB (1) | GB2202397B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4332573A1 (de) * | 1992-10-15 | 1994-04-21 | Hewlett Packard Co | Videovorrichtung mit Mehrfachauflösung und Verfahren zum Anzeigen biologischer Daten |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3838827A1 (de) * | 1988-11-17 | 1990-05-23 | Thomson Brandt Gmbh | Bildwiedergabesystem |
DE3915562C1 (de) * | 1989-05-12 | 1990-10-31 | Spea Software Ag, 8130 Starnberg, De | |
JPH03266887A (ja) * | 1990-03-16 | 1991-11-27 | Mitsubishi Electric Corp | 画面入出力制御装置 |
JPH0416996A (ja) * | 1990-05-11 | 1992-01-21 | Mitsubishi Electric Corp | ディスプレイ装置 |
US5369444A (en) * | 1990-06-01 | 1994-11-29 | Thomson Consumer Electronics | Field type matching system |
GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
US5442406A (en) * | 1990-06-01 | 1995-08-15 | Thomson Consumer Electronics, Inc. | Wide screen television |
US5434625A (en) * | 1990-06-01 | 1995-07-18 | Thomson Consumer Electronics, Inc. | Formatting television pictures for side by side display |
US5365278A (en) * | 1990-06-01 | 1994-11-15 | Thomson Consumer Electronics | Side by side television pictures |
US5329369A (en) * | 1990-06-01 | 1994-07-12 | Thomson Consumer Electronics, Inc. | Asymmetric picture compression |
US5245322A (en) * | 1990-12-11 | 1993-09-14 | International Business Machines Corporation | Bus architecture for a multimedia system |
FR2678458B1 (fr) * | 1991-06-25 | 1997-04-30 | Alcatel Business Systems | Dispositif d'intercommunication multimedia. |
KR0167116B1 (ko) * | 1991-07-26 | 1999-03-20 | 마이클 에이치. 모리스 | 변형가능한 디스플레이 메모리 제공방법 및 장치 |
US5264837A (en) * | 1991-10-31 | 1993-11-23 | International Business Machines Corporation | Video insertion processing system |
TW220024B (de) * | 1992-01-08 | 1994-02-01 | Thomson Consumer Electronics | |
JP3161017B2 (ja) * | 1992-04-16 | 2001-04-25 | ソニー株式会社 | 動画像復号化装置 |
US5262864A (en) * | 1992-07-10 | 1993-11-16 | Thomson Consumer Electronics, Inc. | Frame based vertical panning system |
US5294987A (en) * | 1992-07-10 | 1994-03-15 | Thomson Consumer Electronics, Inc. | Field to field vertical panning system |
US5287189A (en) * | 1992-08-21 | 1994-02-15 | Thomson Consumer Electronics, Inc. | Displaying an interlaced video signal with a noninterlaced video signal |
US5453796A (en) * | 1994-06-28 | 1995-09-26 | Thomson Consumer Electronics, Inc. | Signal swap apparatus for a television receiver having an HDTV main picture signal processor and an NTSC Pix-in-Pix signal processor |
KR0144941B1 (ko) * | 1994-09-30 | 1998-07-15 | 김광호 | 와이드 비젼 디스플레이 장치 |
US5598525A (en) | 1995-01-23 | 1997-01-28 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling graphics and video data in multimedia data processing and display systems |
IL144079A0 (en) * | 1998-12-30 | 2002-05-23 | Honeywell Inc | Automatic sync selector with programmable priority |
US7119811B2 (en) * | 2001-08-10 | 2006-10-10 | Pixia Corp. | Image display system |
WO2003023757A1 (en) * | 2001-09-13 | 2003-03-20 | Pixia Corp. | Image display system |
US6912695B2 (en) * | 2001-09-13 | 2005-06-28 | Pixia Corp. | Data storage and retrieval system and method |
US8290346B2 (en) * | 2008-09-25 | 2012-10-16 | Pixia Corp. | Large format video archival, storage, and retrieval system and method |
TWI404012B (zh) * | 2009-07-01 | 2013-08-01 | Mstar Semiconductor Inc | 顯示控制器及其影像信號傳送方法與系統 |
US8411970B2 (en) | 2010-03-16 | 2013-04-02 | Pixia Corp. | Method and system for determining statistical data for image pixels having a higher bit depth per band |
US9407876B1 (en) | 2010-09-14 | 2016-08-02 | Pixia Corp. | Method and system for encoding and decoding multiple wide-area surveillance area-of-interest video codestreams |
US8949913B1 (en) | 2010-09-16 | 2015-02-03 | Pixia Corp. | Method of making a video stream from a plurality of viewports within large format imagery |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4266242A (en) * | 1978-03-21 | 1981-05-05 | Vital Industries, Inc. | Television special effects arrangement |
JPS58101341A (ja) * | 1981-12-10 | 1983-06-16 | Sharp Corp | Crt表示装置をもつ計算機 |
US4599611A (en) * | 1982-06-02 | 1986-07-08 | Digital Equipment Corporation | Interactive computer-based information display system |
JPS596675A (ja) * | 1982-07-02 | 1984-01-13 | Takashi Nishikawa | 汎用ビデオ画像編集装置 |
US4622545A (en) * | 1982-09-30 | 1986-11-11 | Apple Computer, Inc. | Method and apparatus for image compression and manipulation |
JPS59214085A (ja) * | 1983-05-20 | 1984-12-03 | 株式会社東芝 | 信号変換装置 |
JPS6186835A (ja) * | 1984-10-03 | 1986-05-02 | Pioneer Electronic Corp | 情報合成装置 |
DE3702220A1 (de) * | 1987-01-26 | 1988-08-04 | Pietzsch Ibp Gmbh | Verfahren und einrichtung zur darstellung eines gesamtbildes auf einem bildschirm eines bildschirmgeraetes |
JPH06125186A (ja) * | 1992-10-14 | 1994-05-06 | Ohtsu Tire & Rubber Co Ltd :The | 電子部品用放熱板 |
-
1987
- 1987-02-14 JP JP62032226A patent/JPS63282790A/ja active Pending
-
1988
- 1988-02-10 GB GB8802990A patent/GB2202397B/en not_active Expired - Fee Related
- 1988-02-12 DE DE3804460A patent/DE3804460A1/de active Granted
- 1988-02-12 US US07/155,511 patent/US4878117A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4332573A1 (de) * | 1992-10-15 | 1994-04-21 | Hewlett Packard Co | Videovorrichtung mit Mehrfachauflösung und Verfahren zum Anzeigen biologischer Daten |
DE4332573C2 (de) * | 1992-10-15 | 2001-02-01 | Agilent Technologies Inc | Videographiksystem zum Anzeigen von Signalverläufen auf einem Videomonitor |
Also Published As
Publication number | Publication date |
---|---|
GB8802990D0 (en) | 1988-03-09 |
DE3804460A1 (de) | 1988-09-01 |
US4878117A (en) | 1989-10-31 |
JPS63282790A (ja) | 1988-11-18 |
GB2202397B (en) | 1991-05-29 |
GB2202397A (en) | 1988-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3804460C2 (de) | ||
DE3425022C2 (de) | ||
DE3223658C2 (de) | System und Verfahren zur Umwandlung eines zwischenzeilenlosen Videosignals in ein Zwischenzeilenvideosignal | |
DE2701891C2 (de) | ||
DE2651543C2 (de) | ||
DE3531210C2 (de) | ||
DE3786125T2 (de) | Raster-Bildschirm-Steuerung mit veränderlicher räumlicher Auflösung und variabler Datentiefe der Bildelemente. | |
DE3433868A1 (de) | Schaltungsanordnung zur darstellung von bildern in unterschiedlichen bildbereichen eines bildfeldes | |
DE69531441T2 (de) | Bildanzeigegerät | |
DE2735213B2 (de) | Gerät zum Steuern der Bilddarstellung bei einem Farbfernsehgerät | |
DE2950712A1 (de) | Einrichtung zur erzeugung eines elektronischen hintergrundrasterfeldes | |
DE3508336C2 (de) | ||
DE3736195A1 (de) | Raster-scan-videoanzeigegeraet | |
DE19809221A1 (de) | Treiber für eine Flüssigkristallanzeige und Verfahren zum Treiben desselben | |
DE2223332A1 (de) | Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegeraet | |
DE2063243A1 (de) | Einrichtung zur farbigen Bilddar stellung | |
DE2839860A1 (de) | Fernsehempfaenger mit einer elektrolumineszenz-duennschicht-anzeigeeinrichtung als bildschirm | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE68913947T2 (de) | Vorrichtung zur erzeugung von videosignalen. | |
DE2438203C3 (de) | Anzeigeeinrichtung | |
DE3723590C2 (de) | Schaltungsanordnung zur Darstellung von Informationen auf einem Bildschirm durch Überlagerung mehrerer Einzelbilder | |
DE3623263C2 (de) | ||
DE2625840A1 (de) | Radaranzeigesystem | |
DE3516416C2 (de) | ||
DE69412972T2 (de) | Einzelbildspeicher für räumlichen Lichtmodulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |