DE3220472C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein digitales Schiebe­ register nach dem Gattungsbegriff des Anspruchs 1.

Ein derartiges digitales Schieberegister ist aus der US-PS 36 76 701 bekannt. Darin wird ein in einem Halbleiter­ körper integrierbares digitales Schieberegister beschrieben, bei dem die Bezugseingänge der bistabilen Schaltungen mit einer Bezugsquelle verbunden sind, die mit Hilfe eines zwischen den Speisungsanschlußpunkten der Schaltung angebrachten Spannungswiderstandsteilers er­ halten ist.

Diese Schaltung weist den Nachteil auf, daß die Bezugs­ spannung nicht konstant ist, wodurch Änderungen in den Schiebezeiten und Herabsetzung der Störungsmarge auftreten können. Derartige Schieberegister arbeiten am schnellsten, wenn der logische Hub (der Potentialunterschied zwischen dem logischen hohen und dem logischen niedrigen Pegel eines Ausgangs) etwa 250 mV ist. Es wird also klar sein, daß die Bezugsspannungsquelle vorzugsweise niederohmig sein muß, um bei einem derart kleinen logischen Hub eine befriedigende Störungsmarge aufrechtzuerhalten. Im Ideal­ fall müßte die Bezugsspannung V_R gleich (V_H+V_L)/2 sein. Für erweiterte Schieberegister dieser Art mit einer Vielzahl bistabiler Schaltungen lohnt es sich, für eine stabilere Bezugsspannung eine besondere Spannungsquellenschaltung mitzuintegrieren, aber für kleinere Schieberegister ist dies ungünstig. Die Bezugsspannungsquelle würde dann eine verhältnismäßig große Oberfläche auf dem Halbleiterkörper einnehmen und außerdem einen verhältnismäßig großen Anteil des Gesamtspeisestroms des Schieberegisters verbrauchen. Ein weiterer Nachteil, der, ungeachtet der Anzahl bistabiler Schaltungen, eine Rolle spielt, ist, daß zur Unterdrückung einer Welligkeitsspannung an den Bezugs­ eingängen der Bezugspunkt mit einem externen Kondensator gekoppelt werden muß, weil Kondensatoren mit einem dazu benötigten Wert nicht integrierbar sind. Dies erfordert naturgemäß zusätzliche Anschlußpunkte am Gehäuse des integrierten Schieberegisters. Wenn diese Welligkeits­ spannungsunterdrückung nicht stattfinden würde, würde eine Verschlechterung der Störungsmarge auftreten.

Aus der US-PS 36 70 179 ist ein Schieberegister aus einer Anzahl bistabiler Schaltungen bekannt, von denen jede im wesentlichen aus zwei Transistoren mit zueinander komplementärer Leitfähigkeit aufgebaut ist. Dem einen dieser beiden Transistoren ist ein dritter Transistor mit gleicher Leitfähigkeit parallelgeschaltet, der über einen Widerstand von der vorhergehenden Schaltung angesteuert wird. Diese vorhergehende Schaltung liefert dabei abhängig vom Signalzustand entweder Massepotential oder praktisch das volle Taktsignalpotential am Ausgang, so daß die maximale Arbeitsfrequenz dieses bekannten Schieberegisters bereits durch diesen hohen Signalhub begrenzt ist. Außer­ dem sind die Transistoren in den bistabilen Schaltungen dieses bekannten Schieberegisters entweder vollständig gesättigt oder vollständig gesperrt, so daß keine Not­ wendigkeit für eine Bezugsspannung zwischen den beiden Signalspannungen besteht.

Aufgabe der Erfindung ist es, ein digitales Schiebe­ register der eingangs genannten Art anzugeben, bei dem der Aufwand für die Erzeugung der Bezugsspannung verringert ist.

Diese Aufgabe wird erfindungsgemäß durch die im kenn­ zeichnenden Teil des Patentanspruchs 1 angegebenen Merk­ male gelöst.

Dadurch, daß der Bezugspunkt über Widerstände mit den Ausgängen gekoppelt wird, wird erreicht, daß die Spannung am Bezugspunkt der Durchschnittswert der Ausgangs­ spannungen der bistabilen Schaltungen ist. Dadurch ist es nicht nötig, eine zusätzliche Bezugsspannungsquelle hinzuzufügen, wodurch die von dem Schieberegister auf dem Halbleiterkörper eingenommene Oberfläche kleiner ist, die Anzahl erforderlicher Einzelteile kleiner ist und die Schaltung weniger Speisestrom benötigt.

Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Dabei wird durch die Eingangsschwellen­ schaltung gemäß Anspruch 2 ein hochohmiger Systemeingang erhalten und über den zweiten und den dritten Widerstand ein zusätzlicher Abgleich der Spannung am Bezugspunkt bewirkt, was die Störungsmarge erhöht.

Wenn das Schieberegister eine gerade Anzahl bistabiler Schaltungen enthält, wird durch die Maßnahmen des Anspruchs 3 die Stabilität der Bezugsspannung erhöht. Eine Erhöhung der Schaltgeschwindigkeit des erfindungsgemäßen Schieberegisters kann durch eine Aufteilung der mit dem Bezugspunkt verbundenen Widerstände in eine Reihenschaltung aus jeweils zwei Widerständen erreicht werden, wie in Anspruch 4 angegeben ist, wobei diese Maß­ nahmen in entsprechender Weise auch bei der Eingangs­ schwellenschaltung angewendet werden können, wie in Anspruch 5 angegeben ist.

Das erfindungsgemäße Schieberegister ist vorteilhaft als Frequenzteiler verwendbar, wenn die Eingangsschwellen­ spannung durch eine Eingangsgatterschaltung ersetzt wird, wie in den Ansprüchen 9 und 10 angegeben ist.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigt

Fig. 1 das Schaltbild eines bekannten digitalen Schieberegisters,

Fig. 2 das Schaltbild einer ersten Ausführungs­ form des digitalen Schieberegisters nach der Erfindung,

Fig. 3 das Schaltbild einer Abwandlung des in Fig. 2 dargestellten digitalen Schieberegisters,

Fig. 4 das Schaltbild einer anderen Ausführungs­ form des digitalen Schieberegisters nach der Erfindung, und

Fig. 5 das Schaltbild einer Frequenzteilerschal­ tung, die mit einem digitalen Schieberegister nach der Er­ findung versehen ist.

Fig. 1 zeigt das Schaltbild eines digitalen Schieberegisters, wie es aus der US-PS 36 76 701 bekannt ist. Dieses bekannte Schieberegister ist aus den bistabi­ len Schaltungen D₁ . . . D₅ aufgebaut, die je ein Transistor­ paar T₁, T₂ enthalten. Die Basis des Transistors T₂ und der Kollektor des Transistors T₁ jeder bistabilen Schal­ tung sind mit dem Eingangsknotenpunkt 1 derselben verbun­ den. Dieser Eingangsknotenpunkt 1 ist weiter über einen Widerstand R₁ . . . R₅ mit einem allen bistabilen Schaltungen gemeinsamen Speisungspunkt V verbunden. Der Eingangsknoten­ punkt 1 jeder bistabilen Schaltung ist mit dem als Ausgang 3 wirkenden Kollektor des Transistors T₂ der vorhergehenden bistabilen Schaltung verbunden, ausgenommen der Eingangs­ knotenpunkt 1 der bistabilen Schaltung D₁, der mit dem als Ausgang 13 wirkenden Kollektor eines Transistors T₃ einer Eingangsschwellenschaltung D₀ verbunden ist. Ein System­ eingang 11 der Schaltung ist mit der Basis des Transistors T₃ verbunden. Die Basis des Transistors T₃ ist nicht mit dem Kollektor eines Transistors T₄ verbunden, im übrigen ist jedoch die Eingangsschwellenschaltung D₀ mit den bista­ bilen Schaltungen D₁ . . . D₅ identisch. Als Bezugseingänge (2 bzw. 12) werden die Basen der Transistoren T₁ bzw. die Basis des Transistors T₄ verwendet, die dazu mit einem Be­ zugspunkt P verbunden sind, der mit einer Bezugsspannungs­ quelle S_r verbunden ist. Die Emitter jedes der Transistor­ paare T₁, T₂ sind mit einem Takteingang 5 und die Emitter des Transistorpaares T₃, T₄ sind mit einem Takteingang 15 verbunden. Diese Takteingänge 5 bzw. der Takteingang 15 sind mit Schaltern SW₁ . . . SW₃ verbunden, mit deren Hilfe Stromimpulse, die von den Strömen I₁ . . . I₃ abgeleitet sind, abwechselnd je zwei benachbarten bistabilen Schal­ tungen zugeführt werden. Als benachbarte Schaltung für die bistabile Schaltung D₁ gilt dann die Eingangsschwellen­ schaltung D₀. Die Schalter SW₁ . . . SW₃ schalten gleich­ zeitig im Takt des Taktsignals Φ um. Naturgemäß können diese Schalter SW₁ . . . SW₃ auf bekannte Weise durch Transistor­ paare gebildet werden, wobei das Taktsignal einer Basis des Transistorpaares oder gegenphasig beiden Basen zuge­ führt werden kann. Ein Ausgang 14 der Schaltung wird durch den Eingangsknotenpunkt der letzten bistabilen Schaltung D₅ gebildet. Das Weiterschieben von Information in dem di­ gitalen Schieberegister erfolgt auf die nachstehend zu beschreibende Weise. Es sei angenommen, daß am Eingang 11 eine logische "1" (hohes Potential) angeboten wird und daß die Schalter SW₁ . . . SW₃ sich in der Lage a befinden. Der Transistor T₃ der Eingangsschwellenschaltung D₀ wird dann leitend sein, während die Basis des Transistors T₂ der bistabilen Schaltung D₁ auf einem niedrigen Potential ge­ halten wird. Wenn die Schalter SW₁ . . . SW₃ schnell in die Lage b versetzt werden, wird unter dem Einfluß der Streu­ kapazität am Eingangsknotenpunkt der bistabilen Schaltung D₁ die Basis des Transistors T₂ dieser Schaltung D₁ genü­ gend lange niedrig bleiben, um den letzteren Transistor außerhalb des leitenden Zustandes zu halten, wodurch der Strom I₁ durch den Transistor T₂ der bistabilen Schaltung D₁ fließen wird, der betreffende Eingangsknotenpunkt 1 niedrig bleibt und der Eingangsknotenpunkt der nächstfol­ genden bistabilen Schaltung D₂ hoch bleibt oder wird. Beim nächstfolgenden Schaltvorgang der Schalter SW₁ . . . SW₃ wird die Information von dem Eingangsknotenpunkt 1 der bistabilen Schaltung D₁ endgültig auf den Eingangsknoten­ punkt der bistabilen Schaltung D₂ übertragen, wobei aber eine Inversion stattfindet (logische "1" wird logische "0" und umgekehrt). Nach einem noch weiteren Schaltvorgang ist die ursprüngliche Information auf den Eingangsknotenpunkt der bistabilen Schaltung D₃ übertragen. Es wird klar sein, daß dieses Verfahren so fortgesetzt werden kann und daß die Anzahl bistabiler Schaltungen in der Reihe beliebig gewählt werden kann.

Der wichtigste Nachteil bei kurzen integrierten Schieberegistern dieses bekannten Typs ist, daß die Be­ zugsquelle S_r eine verhältnismäßig große Oberfläche auf dem Halbleiterkörper einnimmt und auch verhältnismäßig viel Speisestrom erfordert.

Die Lösung für dieses Problem läßt sich aus Fig. 2 erkennen.

Die Bezugsquelle S_r fehlt hier, und statt dessen ist der Bezugspunkt P über Widerstände R₁₁, R₁₂ . . . R₁₅ mit den Ausgängen der bistabilen Schaltungen D₁ . . . D₅ verbunden. Über Widerstände R₁₀ und R₉ ist der Bezugspunkt mit dem Ausgang 13 und einem weiteren Ausgang 17 der Eingangsschwellenschaltung D₀ verbunden. Insgesamt ist nun der Bezugspunkt P mit sieben Ausgängen gekoppelt, wobei die Widerstände R₉ . . . R₁₅ vorzugsweise die gleichen Werte aufweisen. Die Bezugsspannung V_R am Bezugspunkt P wird dadurch erhalten, daß die sieben Ausgangsspannungen gemittelt werden. In Abhängigkeit von der Länge des Schiebe­ registers (also der Anzahl bistabiler Schaltungen) und dem Verhältnis zwischen dem Wert R_c der Kollektorwiderstände R₀ . . . R₆ und dem Wert R_k der Widerstände R₉ . . . R₁₅ tritt jedoch eine Abweichung der Bezugsspannung V_R in bezug auf den Idealwert (V_H-V_L)/2 auf. Bei dem Schieberegister nach Fig. 2, das, wie dargestellt, aus fünf bistabilen Schaltun­ gen D₁ . . . D₅ und einer Eingangsschwellenschaltung D₀ be­ steht, ist die Abweichung 6% bei R_k=R_c. Wenn R_k=10 R_c ist, ist die genannte Abweichung 10%. Bei größeren An­ zahlen bistabiler Schaltungen ist diese Abweichung kleiner. So gilt für ein Schieberegister mit sieben bistabilen Schal­ tungen und einer Eingangsschwellenschaltung, daß die ge­ nannte Abweichung bei R_k=R_c 4% und bei R_k=10 R_c 8% ist. Diese Abweichung beeinflußt u. a. die maximal erzielbare Taktfrequenz. Computersimulationen haben nachgewiesen, daß eine Abweichung in V_R von 10% in bezug auf (V_H+V_L)/2 eine Herabsetzung der maximalen Taktfrequenz von 10% herbei­ führt. Dies alles bedeutet, daß schon bei verhältnismäßig kurzen Schieberegistern, wie z. B. dem Register nach Fig. 2, und bei nicht allzu großen Verhältnissen R_k/R_c praktisch die gleiche maximale Taktfrequenz wie bei einem Schiebe­ register mit einer besonderen Bezugsspannungsquelle er­ zielt wird.

Wenn das Schieberegister eine gerade Anzahl bistabiler Schaltungen und eine Eingangs­ schwellenschaltung der auch im Schieberegister nach Fig. 2 vorhandenen Art enthält, ist es möglich, nach der Erfin­ dung derartige Maßnahmen zu treffen, daß genau der ange­ strebte Wert V_R=(V_H+V_L)/2 erzielt wird. In Fig. 3 ist das Schaltbild eines Schieberegisters gezeigt, das dieser Bedingung entspricht. Es ergibt sich das Problem, daß die letzte bistabile Schaltung, ungeachtet des Inhalts des Schieberegisters, eine "1" an ihrem Ausgang 31 erzeugt, wenn die Schalter SW₁ . . . SW₃ sich in der Lage b befinden, weil mit dem Ausgang der letzten bistabilen Schaltung keine weitere bistabile Schaltung verbunden ist und die Information am Ausgang der letzten bistabilen Schaltung verlorengeht, sobald die Schalter SW₁ . . . SW₃ in die Lage a versetzt werden. Die auf diese Weise am Ausgang der letz­ ten bistabilen Schaltung erzeugte "1" wird nun nach der Erfindung dadurch ausgeglichen, daß zugleich mit dieser "1" anderswo eine "0" an einem anderen Ausgang erzeugt wird. Dazu kann der weitere Ausgang 17 der Eingangsschwel­ lenschaltung sehr gut benutzt werden. Während der Zeit, in der sich die Schalter SW₁ . . . SW₃ in der Lage a befinden, wird der Strom I dem genannten weiteren Ausgang 17 zuge­ führt, wodurch dort eine "0" erzeugt wird, die die zu dem­ selben Zeitpunkt am Ausgang der letzten bistabilen Schal­ tung D₄ erzeugte "1" ausgleicht.

Fig. 4 zeigt das Schaltbild einer anderen Aus­ führungsform des digitalen Schieberegisters.

Darin lassen sich wieder die bistabilen Schaltungen D₁ . . . D₅ sowie die Eingangsschwellenschaltung D₀ unter­ scheiden. In bezug auf die Schaltbilder nach den Fig. 2 und 3 unterscheidet sich diese Schaltung darin, daß die Ausgänge 3 der bistabilen Schaltungen D₁ . . . D₅ und der Ausgang 13 über je die Reihenschaltung zweier Widerstände mit dem Bezugspunkt P verbunden sind, und zwar der Ausgang 3 der bistabilen Schaltung D₁ über die Widerstände R₁₁ und R₂₁, der der bistabilen Schaltung D₂ über die Widerstände R₁₂ und R₂₂ usw. und der Ausgang 13 der Eingangsschwellen­ schaltung D₀ über die Widerstände R₁₀ und R₂₀.

Der Bezugseingang 2 der bistabilen Schaltung D₁ ist mit dem Bezugspunkt P verbunden; der Bezugseingang der bistabilen Schaltung D₂ ist mit dem Knotenpunkt der Widerstände R₁₀ und R₂₀ verbunden; der Bezugseingang der bistabilen Schaltung D₃ ist mit dem Knotenpunkt der Wider­ stände R₁₁ und R₂₁ verbunden usw. Wird das Schieberegister in einer Teilerschaltung verwendet, mit anderen Worten, wird der Ausgang wieder mit dem Eingang verbunden, so können die Bezugseingänge von D₀ und D₁ ebenfalls mit einem Knotenpunkt von Widerständen auf die oben bereits für die übrigen Stufen angegebene Weise verbunden werden, d. h., daß der Eingang 2 von D₁ mit R₁₅, R₂₅ und die Basis des Transistors T₄ mit R₁₄, R₂₄ verbunden wird. Der Ausgang 17 von D₀ soll dann mit einer geschalteten Stromquelle ver­ bunden werden, wie in den Figuren dargestellt ist. Durch die vorgenannten Maßnahmen wird die Wirkung des Schiebe­ registers nach der Erfindung verbessert. Die Spannung am Bezugseingang jeder der bistabilen Schaltungen D₁ . . . D₅ ist nun nämlich von dem Zustand der ihr vorangehenden bistabilen Schaltung abhängig. Da bei einem Schieberegister dieses Typs die Information pro bistabile Schaltung verzögert und invertiert wird, kann dies als ein verfrühtes Anbieten inver­ tierter Information an dem Bezugseingang der betreffenden bistabilen Schaltung betrachtet werden. Für das endgültige Umklappen einer bistabilen Schaltung werden also schon Vor­ bereitungen getroffen, damit dieses Umklappen schneller vor sich gehen kann. Es sei z. B. angenommen, daß die Schalter SW₁ . . . SW₃ sich in der Lage b befinden und daß am Eingang 1 der bistabilen Schaltung D₁ eine logische "1", d. h. ein hohes Potential, vorhanden ist. Der Ausgang 3 dieser bistabilen Schaltung wird dann ein niedriges Poten­ tial aufweisen. Der Knotenpunkt der Widerstände R₁₀ und R₂₀, also auch der Bezugseingang der bistabilen Schaltung D₂, wird dann schon ein etwas erhöhtes Potential aufweisen, so daß beim Umschalten der Schalter SW₁ . . . SW₃ in die Lage a der linke Transistor der bistabilen Schaltung D₂ schneller leitend werden wird, als wenn der Bezugseingang mit dem Bezugspunkt P verbunden gewesen wäre. Wenn am Anfang des nun beschriebenen Schaltvorgangs eine "0" am Eingang 13 der bistabilen Schaltung D₁ vorhanden und somit eine "1" am Ausgang 3 vorhanden gewesen wäre, würde der Bezugseingang der bistabilen Schaltung D₂ bereits ein herabgesetztes Potential aufweisen, wodurch beim Umschalten der Schalter SW₁ . . . SW₃ gerade der rechte Transistor der bistabilen Schaltung schneller leitend werden würde.

Allgemein gesagt wird die Schaltgeschwindigkeit des Schieberegisters durch die beschriebenen Maßnahmen vergrößert. Wenn letztere aber nicht notwendig ist, kann durch das Treffen dieser Maßnahmen der Speisestrom herab­ gesetzt werden, während die maximale Schaltgeschwindigkeit gleich der des Schieberegisters bleibt, bei dem die zuletzt beschriebenen Maßnahmen nicht getroffen sind. Computer­ simulationen haben nachgewiesen, daß dann, wenn die Span­ nungsteilung infolge des Widerstandes gleich 0,3 ist, eine Stromeinsparung von 20% erreicht werden kann. Es ist übri­ gens vorteilhaft, für die Widerstände R₁₀, R₁₁ . . . R₁₅, gleich wie für die Widerstände R₂₀, R₂₁ . . . R₂₅ und für die Widerstände R₀, R₁, R₂ . . . R₆, gleiche Werte zu wählen.

Mit dem digitalen Schieberegister der eben be­ schriebenen Art kann vorteilhafterweise eine Frequenz­ teilerschaltung dadurch verwirklicht werden, daß ein be­ stimmter logischer Zustand der Ausgänge der bistabilen Schaltungen mit einer als Gatterschaltung ausgebildeten Eingangsschwellenschaltung detektiert wird. Das in der Fre­ quenz zu teilende Signal ist dann das Taktsignal Φ, mit dem die Schalter SW₁ . . . SW₃ geschaltet werden.

Fig. 5 zeigt das Schaltbild einer solchen Fre­ quenzteilerschaltung, die mit einem digitalen Schieberegister der beschriebenen Art versehen ist. Darin lassen sich die bistabilen Schaltungen D₁ . . . D₆ unterscheiden, die das eigentliche Schieberegister bilden, für dessen Wirkung auf die obenstehende Beschreibung verwiesen wird. Weiter ist eine Eingangsgatterschaltung G hinzugefügt. In Abhängigkeit von der Lage des Schalters S_p ist entweder der linke Teil mit den Transistoren T₅ und T₈ oder der rechte Teil mit den Transistoren T₆, T₇, T₉ dieser Eingangsgatterschaltung G wirksam. Dadurch, daß die Basis 21 des Transistors T₅ mit dem Ausgang B der bistabilen Schaltung D₃ verbunden wird, wird ein Ringzähler mit einer Zykluszeit gleich vier Perioden des Taktsignals Φ erhalten, der wirksam ist, wenn sich der Schalter S_p in der Lage 4 befindet. Das Ganze wirkt dann als ein Teiler durch vier. Dadurch, daß die Basis 31 des Transistors T₆ mit dem Ausgang B und die Basis 41 des Transistors T₇ mit dem Ausgang C der bistabilen Schaltung D₅ verbunden werden, wird ein Zähler mit einer Zykluszeit gleich 5 Perioden des Taktsignals Φ erhalten. Dieser Zähler ist als ein Teiler durch fünf wirksam, wenn sich der Schalter S_p in der Lage 5 befindet. Die Bezugseingänge 22, 32 und 2 sind auf die oben bereits beschriebene Weise mit verschie­ denen Knotenpunkten verbunden, wobei die Schaltmuster, die in der Schaltung auftreten können, berücksichtigt sind.

Die hier beschriebene programmierbare 4-5-Fre­ quenzteilerschaltung ist nur beispielsweise gegeben, und es ist einleuchtend, daß durch die Erweiterung oder Abän­ derung der Eingangsgatterschaltung und/oder durch die Ände­ rung der Anzahl bistabiler Schaltungen programmierbare Fre­ quenzteilerschaltungen dieses Typs für eine Vielzahl be­ liebiger Divisoren hergestellt werden können.

Claims (10)

1. Digitales Schieberegister mit einer Anzahl im wesentlichen gleich aufgebauter bistabiler Schaltungen, die je einen Signaleingang, einen Bezugseingang, einen Signalausgang und einen Taktsignaleingang aufweisen und bei Ansteuerung durch einen Stromimpuls am Taktsignal­ eingang ein zur Polarität der Spannungsdifferenz zwischen dem Signaleingang und dem Bezugseingang entgegengesetztes Signal am Signaleingang erzeugen, wobei der Signaleingang jeder bistabilen Schaltung mit dem Signalausgang der vorhergehenden bistabilen Schaltung verbunden ist, die Taktsignaleingänge benachbarter bistabiler Schaltungen abwechselnd durch von einem Taktsignal abgeleitete Stromimpulse ansteuerbar sind und die Bezugseingänge aller bistabiler Schaltungen mit einem Bezugspunkt verbunden sind, dadurch gekennzeichnet, daß die Ausgänge aller bistabiler Schaltungen (D₀, D₁, . . .) über je mindestens einen ersten Widerstand (R₁₁ . . . R₁₅) mit dem Bezugspunkt (P) verbunden sind und die Bezugsspannung (V_R) an diesem Bezugspunkt (P) im wesentlichen über diese Widerstände bestimmt ist.

2. Digitales Schieberegister nach Anspruch 1, da­ durch gekennzeichnet, daß es eine Eingangsschwellenschal­ tung (D₀) enthält, die mit mindestens einem Signaleingang (11), einem Taktsignaleingang (15) und einem Ausgang (13) versehen ist, der mit dem Signaleingang (1) einer ersten der bistabilen Schaltungen (D₁) verbunden ist, wobei der Taktsignaleingang (15) der Eingangsschwellenschaltung (D₀) und der Taktsignaleingang (5) der eingangs bistabilen Schal­ tung (D₁) abwechselnd unter der Einwirkung des Taktsignals (Φ) mit Stromimpulsen ansteuerbar sind und die Eingangs­ schwellenschaltung (D₀) weiter mit einem Bezugseingang (12), der mit dem Bezugspunkt (P) verbunden ist, und mit einem weiteren Ausgang (17) versehen ist, dem ein logisches Signal entnehmbar ist, das wenigstens dann, wenn dem Takt­ signaleingang (15) der Eingangsschwellenschaltung Strom zu­ geführt wird, das Inverse eines Signals am Ausgang (13) der Eingangsschwellenschaltung ist, wobei die Ausgänge (13 und 17) der Eingangsschwellenschaltung über je mindestens einen zweiten bzw. dritten Widerstand (R₁₀ bzw. R₉) mit dem Bezugspunkt (P) verbunden sind.

3. Digitales Schieberegister nach Anspruch 2, dadurch gekennzeichnet, daß der weitere Ausgang (17) mit Stromimpulsen ansteuerbar ist, die zu den dem Taktsignaleingang (5) der ersten bistabilen Schaltung (D₁) zugeführten Stromimpulsen gleichphasig sind.

4. Digitales Schieberegister nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Ausgang jeder der bistabilen Schaltungen über eine Reihenschaltung des ersten Widerstandes (R₁₁ . . . R₁₅) und eines vierten Widerstandes (R₂₁ . . . R₂₅) mit dem Bezugspunkt (P) verbunden ist, wobei der Bezugseingang jeder der bistabilen Schaltungen im wesentlichen über den vierten Widerstand der bistabilen Schaltung, die in der Reihenfolge um zwei Stellen rückwärts in der Reihe liegt, mit dem Bezugspunkt (P) verbunden ist.

5. Digitales Schieberegister nach den Ansprüchen 4 und 2 oder 4 und 3, dadurch gekennzeichnet, daß der Ausgang (13) der Eingangsschwellenschaltung (D₀) über eine Reihenschaltung des zweiten Widerstandes (R₁₀) und eines fünften Widerstandes (R₂₀) mit dem Bezugspunkt (P) verbunden ist, wobei der Bezugseingang der bistabilen Schaltung (D₂), die in der Reihe der ersten bistabilen Schaltung folgt, über den fünften Widerstand (R₂₀) mit dem Bezugspunkt (P) verbunden ist, wobei der weitere Ausgang (17) der Eingangsschwellenschaltung über eine Reihenschaltung des dritten Widerstandes (R₉) und eines sechsten Widerstandes mit dem Bezugspunkt (P) verbunden ist und der Bezugseingang der ersten bistabilen Schaltung (D₁) über den sechsten Widerstand mit dem Bezugspunkt (P) verbunden ist.

6. Digitales Schieberegister nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede der bistabilen Schaltungen (D₁ . . . D₅) aus einem ersten Transistor (T₁) und einem zweiten Transistor (T₂) vom gleichen Leitungstyp wie der erste Transistor aufgebaut ist, wobei die Emitter dieser Transistoren mit dem Taktsignaleingang (5) der genannten jeweiligen bistabilen Schaltung verbunden sind, und wobei die Basis des ersten Transistors (T₁) mit dem Bezugseingang der genannten jeweiligen bistabilen Schaltung verbunden ist, während die Basis des zweiten Transistors (T₂) mit dem Kollektor des ersten Transistors (T₁) und dem Signaleingang (1), dieser Signaleingang über einen siebten Widerstand (R₁ . . . R₅) mit einem allen bistabilen Schaltungen gemeinsamen Speisungsanschlußpunkt (V) und der Kollektor des zweiten Transistors (T₂) mit dem Ausgang (3) der genannten jeweiligen bistabilen Schaltung verbunden ist.

7. Digitales Schieberegister nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet, daß die Eingangsschwellenschaltung (D₀) einen dritten und wenigstens einen vierten Transistor (T₃, T₄) vom gleichen Leitungstyp enthält, deren Emitter mit dem Taktsignaleingang (15) der Eingangsschwellenschaltung verbunden sind, wobei der Kollektor des dritten Transistors (T₃) mit dem Ausgang (13) der Eingangsschwellenschaltung und der Kollektor des vierten Transistors (T₄) mit dem vierten Ausgang (17) der Eingangsschwellenschaltung verbunden ist, wobei dieser weitere Ausgang über einen weiteren Widerstand (R₀) mit dem Speisungsanschlußpunkt (V) verbunden ist.

8. Digitales Schieberegister nach Anspruch 7, dadurch gekennzeichnet, daß von dem dritten und vierten Transistor (T₃, T₄) die Basis des einen dieser Transistoren mit dem Bezugspunkt (P) und die Basis des anderen dieser Transistoren mit dem Registereingang (11) verbunden ist.

9. Verwendung des digitalen Schieberegisters nach einem der Ansprüche 2 bis 7 als programmierbarer Frequenzteiler, dadurch gekennzeichnet, daß die Eingangsschwellenschaltung als Einmgangsgatterschaltung (G) ausgebildet ist mit einer Anzahl von Signaleingängen (21, 31, 41), die je mit dem Ausgang einer bistabilen Schaltung (D₁ . . . D₆) verbindbar sind, einer Anzahl von Bezugseingängen (22, 32), die je mit dem Bezugseingang einer der bistabilen Schaltungen (D₁ . . . D₆) verbunden sind, einem Ausgang (23), der mit dem Eingang (1) der ersten bistabilen Schaltung (D₁) verbunden ist, einem weiteren Ausgang (27), der über einen achten Widerstand (R₈) mit dem Bezugspunkt (P) verbunden ist, und mindestens zwei Taktsignaleingängen (25, 35), von denen einer, je nach der Lage eines Wählschalters (S_p), wahlweise mit Stromimpulsen ansteuerbar ist, die zu den Stromimpulsen gegenphasig sind, die dem Taktsignaleingang (5) der ersten bistabilen Schaltung (D₁) zugeführt werden, wobei der weitere Ausgang (27) mit Stromimpulsen ansteuerbar ist, die zu den dem Takteingang (5) der ersten bistabilen Schaltung (D₁) zugeführten Stromimpulsen gleichphasig sind.

10. Verwendung des digitalen Schieberegisters nach einem der Ansprüche 2 bis 7 als programmierbarer Frequenzteiler nach Anspruch 9, dadurch gekennzeichnet, daß die Basen eines fünften, eines sechsten und eines siebten Transistors (T₅, T₆, T₇) mit je einem der genannten Signaleingänge (21, 31, 41) der Eingangsgatterschaltung (G) verbunden sind, die Basen eines achten und eines neunten Transistors (T₈, T₉) mit einem Bezugseingang (22 bzw. 32) der Eingangsgatterschaltung (G) verbunden sind, die Emitter des fünften und des achten Transistors (T₅, T₈) mit einem der Taktsignaleingänge (25) der Eingangsgatterschaltung (G) verbunden sind, die Emitter des sechsten, des siebten und des neunten Transistors (T₆, T₇, T₉) mit einem anderen Taktsignaleingang (35) der Eingangsgatterschaltung (G) verbunden sind, die Kollektoren des fünften, des sechsten und des siebten Transistors (T₅, T₆, T₇) mit dem weiteren Ausgang (27), der über einen neunten Widerstand (R₉) mit einem Speisungsanschlußpunkt (V) verbunden ist, verbunden sind und dei Kollektoren des achten und des neunten Transistors (T₈, T₉) mit dem Ausgang (23) der Eingangsgatterschaltung (G) verbunden sind.