DE3213269C2 - - Google Patents
Info
- Publication number
- DE3213269C2 DE3213269C2 DE3213269A DE3213269A DE3213269C2 DE 3213269 C2 DE3213269 C2 DE 3213269C2 DE 3213269 A DE3213269 A DE 3213269A DE 3213269 A DE3213269 A DE 3213269A DE 3213269 C2 DE3213269 C2 DE 3213269C2
- Authority
- DE
- Germany
- Prior art keywords
- channel mos
- effect transistor
- amplifier
- output
- mos field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005669 field effect Effects 0.000 claims description 24
- 230000000694 effects Effects 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims 1
- 238000009877 rendering Methods 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
Die vorliegende Erfindung bezieht sich allgemein auf einen
Verstärker für pulsbreitenmodulierte Signale, insbesondere
auf einen Verstärker für pulsbreitenmodulierte Signale, in
dem das Erzeugen einer Schwingung beim Anlegen einer Stromversorgungsspannung
verhindert wird.
Ein Verstärker für pulsbreitenmodulierte Signale nach dem
Stand der Technik ist ein Verstärker der Art, bei der die
Amplitudenänderung eines Audiosignals in eine Änderung der
Impulsbreite eines Impulses (der eine Rechteckwelle mit
der Frequenz von ungefähr 500 kHz ist) umgesetzt und dann
das Signal verstärkt wird. Nachdem ein derartiger Verstärker
einen hohen Wirkungsgrad hat, geringe Abmessungen aufweist
und ein geringes Gewicht hat sowie ein großes Ausgangssignal
erzeugen kann, wird er verhältnismäßig häufig
verwendet.
Ein Beispiel für einen Verstärker für pulsbreitenmodulierte
Signale nach dem Stand der Technik ist in Fig. 1 gezeigt.
In diesem Beispiel wird das Ausgangssignal des Verstärkers
rückgekoppelt, um die Verzerrung zu verringern.
In Fig. 1 bezeichnet das Bezugszeichen 1 eine Eingangsklemme,
an die ein Audiosignal geführt wird. Dieses an die Eingangsklemme
1 geführte Audiosignal wird über eine Reihenschaltung
eines Kondensators CC und eines Widerstandes RI
an den invertierenden Eingang eines Operationsverstärkers
2a, der einen Integrator 2 bildet und dessen nichtinvertierender
Eingang geerdet ist, geführt. Es ist ein Trägersignaloszillator
3 vorgesehen, der ein Trägersignal, nämlich
ein rechteckförmiges Signal, mit einer Frequenz von beispielsweise
500 kHz erzeugt. Das Trägersignal, das aus dem
Trägersignaloszillator 3 gewonnen wird, wird über einen
Widerstand RO an den invertierenden Eingang des Operationsverstärkers
2a gelegt, dessen Ausgangsseite über einen Kondensator
2b mit seinem invertierenden Eingang verbunden
ist. An der Ausgangsseite des Operationsverstärkers 2a wird
ein Signal gewonnen, das durch Integrieren eines aus dem
Audiosignal und dem Trägersignal zusammengesetzten Signals
bereitgestellt wird. Es wird in der Folge an die Eingangsseite
eines Komparators 4 gelegt. Dieser Komparator 4 besteht
beispielsweise aus einer Reihenschaltung von Invertern
4 a, 4 b, 4 c und 4 d und vergleicht das Ausgangssignal des
Integrators 2 mit einem Referenzpotential, nämlich beispielsweise
Erdpotential. Von der Ausgangsseite des Komparators
4 wird ein Signal bereitgestellt, bei dem die Pulsbreite
des Trägersignals in Abhängigkeit von der Änderung des
Audiosignals geändert ist, d. h., es wird ein pulsbreitenmoduliertes
Signal, wie in Fig. 2 gezeigt, geliefert.
Das pulsbreitenmodulierte Signal aus dem Komparator 4 wird
über eine erste Treiberschaltung 5 p an die Gate-Elektrode
eines p-Kanal-MOS-Feldeffekttransistors (im folgenden einfach
als MOS-FET bezeichnet), der einen Teil eines C-MOS-Inverters
6 oder eines Ausgangsverstärkers bildet, und ebenfalls
über eine zweite Treiberschaltung 5 n an die Gate-Elektrode
eines n-Kanal-MOS-FET 6 n, der zusammen mit dem p-Kanal-
MOS-FET 6 p den C-MOS-Inverter 6 bildet, geführt.
Die Source-Elektrode des MOS-FET 6 p ist mit einer Stromversorgungsklemme
7 p verbunden, an die der positive Pol einer
Gleichspannungsquelle +VCC gelegt ist, während die Source-
Elektrode des MOS-FET 6 n mit einer weiteren Stromversorgungsklemme
7 n verbunden ist, an die der negative Pol der
Gleichspannungsquelle -VCC gelegt ist. Die Drain-Elektroden
der MOS-FETs 6 p und 6 n sind miteinander verbunden. Das Signal,
das an diesem Verbindungspunkt gewonnen wird, wird
über einen negativen Rückkopplungswiderstand 9 an den invertierenden
Eingang des Operationsverstärkers 2a, der einen
Integrator 2 bildet, zurückgekoppelt, um dadurch die Verzerrung
zu vermindern. Eine Ausgangsklemme 8 ist von dem Verbindungspunkt
der Drain-Elektroden der MOS-FETs 6 p und 6 n
herausgeführt.
Bei dem Schaltungsbeispiel gemäß dem Stand der Technik, wie
es in Fig. 1 gezeigt ist, wird, während die Periode, in der
das pulsbreitenmodulierte Signal, wie es in Fig. 2 gezeigt
ist, negativ ist, der MOS-FET 6 p in seinen Schaltzustand
"EIN" versetzt, wogegen während der Periode, in der das
Impulsbreitenmodulierte Signal positiv ist, der MOS-FET 6 n
in seinen Schaltzustand "EIN" versetzt wird. Auf diese Weise
wird an dem Verbindungspunkt der Drain-Elektroden der MOS-
FETs 6 p und 6 n, nämlich an der Ausgangsklemme 8, ein verstärktes
pulsbreitenmoduliertes Signal gewonnen. Das pulsbreitenmodulierte
Signal, das auf diese Weise verstärkt und
gewonnen wird, wird mittels eines Tiefpaßfilters (nicht
gezeigt) demoduliert. Es wird dann, wenn das demodulierte
Signal beispielsweise einem Lautsprecher (nicht gezeigt)
zugeführt wird, eine gute Tonwiedergabe erzielt.
Gemäß dem Verstärker für pulsbreitenmodulierte Signale nach
dem Stand der Technik, wie er in Fig. 1 gezeigt ist, setzen,
bevor der Trägersignaloszillator 3 nach dem Anlegen der
Stromversorgungsspannung normal arbeitet, in der geschlossenen
Schleife, die den Integrator 2 enthält, Eigenschwingungen
bei einer Frequenz von mehreren MHz bis zu mehreren
10 MHz ein, was häufig in der Erzeugung von Knallgeräuschen
resultiert. Der Grund für dieses Phänomen kann darin gesehen
werden, daß, nachdem die Stromversorgungsspannung eingeschaltet
ist, das Ausgangssignal von dem C-MOS-Inverter 6,
der den Ausgangsverstärker darstellt, unstabil ist und daß
das Ausgangssignal davon, das negativ zu dem Integrator 2
rückgekoppelt werden muß, im wesentlichen positiv zurückgekoppelt
wird.
Aus der DE 27 54 268 A1 ist ein Verstärker für pulsbreitenmodulierte
Signale bekannt, der versehen ist mit einer
Gleichspanungsstromversorgung, mit einer Eingangsklemme zum
Empfangen eines Eingangssignals, das pulsbreitenmoduliert
werden soll, mit einem Integrator, der einen Eingang und
einen Ausgang hat, mit einem Trägersignaloszillator zum
Liefern eines Trägersignals, mit Schaltungsmitteln zum
Liefern des Eingangssignals und des Trägersignals an die
Eingangsklemme des Integrators, mit einem Komparator, der
Eingangs- und Ausgangsklemme hat, wobei dessen Eingangsklemme
mit der Ausgangsklemme des Integrators verbunden ist
und dessen Ausgangsklemme ein pulsbreitenmoduliertes Signal
abgibt, und mit einem Ausgangsverstärker, der mit einer
Gleichspannung aus der Stromversorgungsquelle versorgt wird
und der Eingangsklemmen und eine Ausgangsklemme hat, wobei
die Eingangsklemmen mit der Ausgangsklemme des Komparators
verbunden sind, wobei an der Ausgangsklemme des Ausgangsverstärkers
ein verstärktes pulsbreitenmoduliertes Signal abgegeben
wird und wobei eine negative Rückkopplungsschaltung
zwischen die Eingangsklemme des Integrators und die
Ausgangsklemme des Ausgangsverstärkers geschaltet ist.
Aus der DE 28 54 196 A1 ist eine Schaltungsanordnung zur
Einschaltverzögerung bei einer Verstärkerschaltung bekannt,
wobei zu dieser Einschaltverzögerung eine steuerbare Gegenkopplung
im Gegenkopplungszweig der Endstufe vorgesehen ist
oder wobei das Eingangssignal der Endstufe kurzzeitig kurzgeschlossen
wird. Die steuerbare Gegenkopplung weist eine
Reihenschaltung einer Rückkopplungsimpedanz und eines
Schaltmittels auf, wobei das Schaltmittel nach einer vorbestimmten
Zeitperiode von dem Zeitpunkt an, zu dem die
Gleichspannung aus einer Stromversorgungsquelle an den Ausgangsverstärker
gelegt wird, gesperrt wird, so daß keine
Schwingung erzeugt wird.
Die Aufgabe für die vorliegende Erfindung besteht darin,
einen Verstärker für pulsbreitenmodulierte Signale zu
schaffen, bei dem bei Anlegen der Stromversorgungsspannung
keine Schwingungen erzeugt werden und demzufolge eine Geräuscherzeugung
vermieden wird.
Diese Aufgabe wird bei einem Verstärker gemäß dem Oberbegriff
des Anspruchs 1 durch die kennzeichnenden Merkmale des Anspruches
1 gelöst.
Die vorliegende Erfindung wird aus der im folgenden anhand der
Figuren gegebenen Beschreibung ersichtlich, wobei gleiche
Bezugszeichen gleiche Elemente und Teile bezeichnen.
Fig. 1 zeigt ein Blockschaltbild, das ein Beispiel für einen
Verstärker für pulsbreitenmodulierte Signale
nach dem Stand der Technik darstellt.
Fig. 2 zeigt ein Wellenformdiagramm des Ausgangssignals aus
dem Verstärker gemäß Fig. 1.
Fig. 3 zeigt ein Blockschaltbild, das ein Ausführungsbeispiel
für einen Verstärker für pulsbreitenmodulierte
Signale gemäß der vorliegenden Erfindung darstellt.
Fig. 4 zeigt ein Prinzipschaltbild, das eine Übertragungsgatterschaltung
und eine Steuerschaltung, welche
gemäß der vorliegenden Erfindung verwendet werden,
darstellt.
Fig. 5A-Fig. 5F zeigen jeweils Wellenformdiagramme zur
Erklärung der Wirkungsweise der Schaltungsanordnung
gemäß der vorliegenden Erfindung.
Ein Ausführungsbeispiel für den Verstärker für pulsbreitenmodulierte
Signale gemäß der vorliegenden Erfindung wird
nun anhand von Fig. 3 beschrieben, in der Teile und Elemente,
die mit solchen in Fig. 1 korrespondieren, mit gleichen
Bezugszeichen versehen sind und wobei eine ins einzelne
gehende Erklärung dieser Teile und Elemente fortgelassen
ist.
In dem Ausführungsbeispiel für die vorliegende Erfindung,
das in Fig. 3 gezeigt ist, ist der Verbindungspunkt der
Drain-Elektroden der MOS-FETs 6 p und 6 n, die den C-MOS-Inverter
6 bilden, mit einem Anschluß S1a eines Verbindungsschalters
S₁ verbunden, dessen anderer Anschluß S1b über
den Rückkopplungswiderstand 9 mit dem invertierenden Eingang
des Operationsverstärkers 2a, der den Integrator 2
bildet, verbunden ist. Die Ausgangsseite des Operationsverstärkers
2a ist mit einem Anschluß S2a eines weiteren Verbindungsschalters
S₂ verbunden, dessen anderer Anschluß S2b
mit dem Verbindungspunkt zwischen dem Verbindungsschalter
S₁ und dem Rückkopplungswiderstand 9 verbunden ist.
Die Verbindungsschalter S₁ und S₂ sind jeweils praktischerweise
als eine Übertragungsgatterschaltung, wie in Fig. 4
gezeigt, ausgebildet. Das heißt, daß der Verbindungsschalter
S₁ als eine Übertragungsgatterschaltung 10 ausgebildet
ist, die aus einem p-Kanal-MOS-FET 10 p und einem n-Kanal-
MOS-FET 10 n besteht. Die Source-Elektroden dieser MOS-FETs
10 p und 10 n sind miteinander verbunden, um als der eine
Anschluß S1a des Verbindungsschalters S₁ zu dienen, während
Drain-Elektroden der MOS-FETs 10 p und 10 n miteinander verbunden
sind, um als der andere Anschluß S1b des Verbindungsschalters
S₁ zu dienen. Diese Übertragungsgatterschaltung
10 wird, wenn die jeweiligen Gate-Elektroden der MOS-FETs
10 p und 10 n mit einem Signal niedrigen Pegels, nämlich einem
Signal mit dem Binärwert "0" oder dem Potential -VCC
bzw. einem Signal hohen Pegels, nämlich einem Signal mit
dem Binärwert "1" oder dem Potential +VCC versorgt werden,
leitend.
Der Verbindungsschalter S₂ ist als eine Übertragungsgatterschaltung
11 ausgeführt, die aus einem p-Kanal-MOS-FET 11 p
und einem n-Kanal-MOS-FET 11 n gebildet ist. Die Source-Elektroden
dieser MOS-FETs 11 p und 11 n sind miteinander verbunden,
um den einen Anschluß S2a des zweiten Verbindungsschalters
S₂ zu bilden, während die Drain-Elektroden der MOS-
FETs 11 p und 11 n miteinander verbunden sind, um als der
andere Anschluß S2b des Verbindungsschalters S₂ zu dienen.
Wenn die jeweiligen Gate-Elektroden der MOS-FETs 11 p und
11 n mit einem Signal niedrigen Pegels, nämlich einem Signal
mit dem Binärwert "0", beispielsweise mit dem Potential
-VCC, bzw. mit einem Signal hohen Pegels, nämlich einem
Signal mit dem Binärwert "1", beispielsweise mit dem Potential
+VCC, versorgt werden, wird die Übertragungsgatterschaltung
11 leitend.
In Fig. 4 bezeichnet das Bezugszeichen 12 einen Anschlußpunkt,
dem ein Signal hohen Pegels, nämlich ein Signal mit
dem Binärwert "1" oder mit dem Potential +VCC zur gleichen
Zeit zugeführt wird, zu der die Stromversorgungsspannung
angelegt wird. Das Signal, das an den Anschlußpunkt 12 geführt
wird, wird der Eingangsseite eines UND-Gliedes 13 und
ebenfalls der Eingangsseite einer Verzögerungsschaltung 14,
die aus einer Reihenschaltung von Invertern 14 a, 14 b und
14 c besteht, zugeführt. Das Signal, das um τ (vergl. Fig. 5)
verzögert und in seiner Phase durch die Verzögerungsschaltung
14 invertiert wird, wird einem anderen Eingang
des UND-Gliedes 13 zugeführt. Das Ausgangssignal des UND-
Gliedes 13 wird einem Rücksetzsignaleingang R eines Flipflop
15 zugeführt.
In Fig. 4 bezeichnet das Bezugszeichen 16 einen Anschlußpunkt,
an den das Ausgangssignal des C-MOS-Inverters 6 gelegt
wird. Das Ausgangssignal des C-MOS-Inverters 6 wird
über den Anschlußpunkt 16 an einen Setzsignaleingang S des
Flipflop 15 gelegt.
Mit den Anstiegsflanken des Signals, daß dem Setzsignaleingang
S und dem Rücksetzsignaleingang R des Flipflop 15 zugeführt
wird, wird dieses gesetzt (was bedeutet, daß ein
Signal hohen Pegels, nämlich ein Signal mit den Binärwert
"1" oder dem Potential +VCC an einem Ausgang Q des Flipflop
15 und ein Signal niedrigen Pegels oder ein Signal mit dem
Binärwert "0" oder mit dem Potential -VCC an dem invertierenden
Ausgangs gewonnen wird) und ebenfalls rückgesetzt
(was bedeutet, daß das Signal niedrigen Pegels "1" an dem invertierenden
Ausgang Q und das Signal hohen Pegels "1" an dem invertierenden
Ausgang gewonnen wird).
Der Ausgang Q des Flipflop 15 ist über einen Inverter 17
mit der Gate-Elektrode des MOS-FET 10 p der Übertragungsgatterschaltung
10, welche den Verbindungsschalter S₁ bildet,
und ebenfalls über eine Reihenschaltung des Inverters 17
und eines Inverters 18 mit der Gate-Elektrode des MOS-FET
10 n der Übertragungsgatterschaltung 10 verbunden, während
der invertierende Ausgang des Flipflop 15 über einen Inverter
19 mit der Gate-Elektrode des MOS-FET 11 p der Übertragungsgatterschaltung
11, die den Verbindungsschalter S₂
bildet, und über eine Reihenschaltung des Inverters 19 und
eines Inverters 20 mit der Gate-Elektrode des MOS-FET 11 n
der Übertragungsgatterschaltung 11 verbunden ist.
Die Wirkungsweise der Schaltungsanordnung gemäß der vorliegenden
Erfindung, die nach dem oben Ausgeführten aufgebaut
ist, wird nun anhand der Fig. 5A bis 5F erklärt.
Wenn eine Stromversorgungsspannung zu einem Zeitpunkt t₁ an
die Schaltung gelegt wird, wird das Signal, das an den Anschlußpunkt
12 geführt ist, von dem Zeitpunkt t₁ an zu einem
Signal hohen Pegels, wie dies in Fig. 5A gezeigt ist,
so daß das Ausgangssignal des Inverters 14 c in der Art beeinflußt
wird, wie dies in Fig. 5B gezeigt ist. Deshalb
erzeugt das UND-Glied 13 ein Ausgangssignal, das in Fig. 5C
gezeigt ist, und liefert dasselbe an den Rücksetzsignaleingang
R des Flipflop 15. Auf diese Weise wird das Flipflop
15 zu dem Zeitpunkt t₁ rückgesetzt, nämlich in den Zustand
versetzt, in dem ein Signal niedrigen Pegels "0" oder mit
dem Potential -VCC an dem Ausgang Q des Flipflop gewonnen
wird und ein Signal hohen Pegels "1", beispielsweise mit
dem Potential +VCC, an dem invertierenden Ausgang des
Flipflop gewonnen wird.
Zu diesem Zeitpunkt wird, da die Gate-Elektroden der MOS-
FETs 10 p und 10 n der Übertragungsgatterschaltung 10, die
den Verbindungsschalter S₁ bildet, mit dem Signal hohen
Pegels "1" bzw. dem Signal niedrigen Pegels "0" versorgt
werden, die Übertragungsgatterschaltung 10 nichtleitend
gemacht, d. h., der Verbindungsschalter S₁ nimmt seinen
nichtleitenden oder unterbrochenen Schaltzustand ein. Zu
dieser Zeit werden die Gate-Elektroden der MOS-FETs 11 p und
11 n der Übertragungsgatterschaltung 11, die den Verbindungsschalter
S₂ darstellt, mit einem Signal niedrigen Pegels
"0" bzw. einem Signal hohen Pegels "1" versorgt, so daß die
Übertragungsgatterschaltung 11 ihren leitenden oder verbindenden
Zustand einnimmt, d. h., der Verbindungsschalter S₂
nimmt seinen leitenden oder verbindenden Zustand ein.
Wie ausgeführt, ist, da sich zum Zeitpunkt t₁ der Verbindungsschalter
S₁ in seinem nichtleitenden Zustand befindet,
der Verbindungsschalter S₂ sich jedoch in seinem leitenden
Zustand befindet, die Ausgangsseite des Operationsverstärkers
2a, der den Integrator 2 bildet, über den Rückkopplungswiderstand
9 mit seinem invertierenden Eingang verbunden,
um dadurch eine Rückkopplung zu bewirken. Dementsprechend
werden in Übereinstimmung mit dem Betrieb des Trägersignaloszillators
3 der Integrator 2, der Komparator 4 und
der C-MOS-Inverter 6 nacheinander stabil in dieser Reihenfolge
betätigt. Danach erzeugt zu einem Zeitpunkt t₂ nach
dem Zeitpunkt t₁ um eine vorbestimmte Periode T verzögert
der C-MOS-Inverter 6 ein verstärktes pulsbreitenmoduliertes
Signal, wie dies in Fig. 5D gezeigt ist. Nachdem das Signal
des C-MOS-Inverters 6, das in Fig. 5D gezeigt ist,
über den Anschlußpunkt 16 an den Setzsignaleingang S des
Flipflop 15, wie zuvor beschrieben, gelegt wird, wird das
Flipflop 15 zu dem Zeitpunkt t₂ gesetzt, nämlich in den
Schaltzustand versetzt, daß das Signal hohen Pegels "1"
oder das Signal mit dem Potential +VCC an dessen Ausgang Q
erzeugt wird und daß das Signal niedrigen Pegels "0" oder
das Signal mit dem Potential -VCC an dessen invertierenden
Ausgang gewonnen wird.
Zu diesem Zeitpunkt wird, da die MOS-FETs 10 p und 10 n der
Übertragungsgatterschaltung 10, die den Verbindungsschalter
S₁ bildet, mit dem Signal niedrigen Pegels "0" bzw. dem
Signal hohen Pegels "1" versorgt werden, die Übertragungsgatterschalter
10 leitend gemacht, d. h., der Verbindungsschalter
S₁ nimmt seinen leitenden Zustand ein. Während
dieser Zeit werden die MOS-FETs 11 p und 11 n der Übertragungsgatterschaltung
11, die den Verbindungsschalter S₂
darstellt, mit einem Signal hohen Pegels "1" bzw. einem
Signal niedrigen Pegels "0" versorgt, so daß die Übertragungsgatterschaltung
11 in ihren nichtleitenden Zustand
überführt wird, d. h., der Verbindungsschalter S₂ wird nichtleitend.
Wie ausgeführt, wird, da zum Zeitpunkt t₂ der Verbindungsschalter
S₁ seinen leitenden Zustand, der Verbindungsschalter
S₂ jedoch seinen nichtleitenden Zustand eingenommen
hat, von dem Zeitpunkt t₂ an das Ausgangssignal des C-MOS-
Inverters 6 an den invertierenden Eingang des Operationsverstärkers
2a, der den Integrator 2 bildet, über den Rückkopplungswiderstand
9 geliefert, um dadurch eine normale Rückkopplung
zu bewirken. Dementsprechend wird der normale Betrieb
der Schaltungsanordnung mit der negativen Rückkopplung
mit dem Zeitpunkt t₂ initiiert.
Wie zuvor beschrieben, wird entsprechend dem Verstärker für
pulsbreitenmodulierte Signale gemäß der vorliegenden Erfindung
der negative Rückkopplungsweg, über den das Ausgangssignal
von beispielsweise dem C-MOS-Inverter 6, der den
Verstärker bildet, an die Eingangsseite des Integrators 2
geliefert wird, während der vorbestimmten Periode T, nachdem
die Stromversorgung eingeschaltet ist, unterbrochen, so
daß kein unstabiles Ausgangssignal von dem C-MOS-Inverter
usw. an die Eingangsseite des Integrators 2 gelegt wird.
Daher wird keine Eigenschwingung in der geschlossenen
Schleife, die den Integrator gemäß der Erfindung enthält,
aufgrund des Anlegens der Stromversorgungsspannung erzeugt,
so daß keinerlei Geräusch oder kein sog. Knall-Geräusch,
das durch Eigenschwingung verursacht würde, erzeugt wird.
In dem Ausführungsbeispiel für die vorliegende Erfindung,
das zuvor beschrieben worden ist, wird der Verbindungsschalter
S₂ während der vorbestimmten Periode T nach dem Anlegen
der Stromversorgung leitend gemacht oder in seinen leitenden
Zustand versetzt, um die Rückkopplung zu dem Integrator
2 zu bewirken, so daß der Integrator 2 sogar während dieser
Periode T stabil arbeitet.
Claims (12)
1. Verstärker für pulsbreitenmodulierte Signale, mit einer
Gleichspannungsstromversorgung, mit einer Eingangsklemme zum
Empfangen eines Eingangssignals, das pulsbreitenmoduliert
werden soll, mit einem Integrator, der einen Eingang und einen
Ausgang hat, mit einem Trägersignaloszillator zum Liefern eines
Trägersignals, mit Schaltungsmitteln zum Liefern des Eingangssignals
und des Trägersignals an die Eingangsklemme des
Integrators, mit einem Komparator, der Eingangs- und Ausgangsklemmen
hat, wobei dessen Eingangsklemme mit der Ausgangsklemme
des Integrators verbunden ist und dessen Ausgangsklemme ein
pulsbreitenmoduliertes Signal abgibt, und mit einem Ausgangsverstärker,
der mit einer Gleichspannung aus der Stromversorgungsquelle
versorgt wird und der Eingangsklemmen und eine
Ausgangsklemme hat, wobei die Eingangsklemmen mit der Ausgangsklemme
des Komparators verbunden sind, wobei an der Ausgangsklemme
des Ausgangsverstärkers ein verstärktes pulsbreitenmoduliertes
Signal abgegeben wird und wobei eine negative Rückkopplungsschaltung
zwischen die Eingangsklemme des Integrators
und die Ausgangsklemme des Ausgangsverstärkers geschaltet ist,
dadurch gekennzeichnet,
daß die Rückkopplungsschaltung zwischen der Eingangsklemme des Integrators und der Ausgangsklemme des Ausgangsverstärkers aus einer Reihenschaltung einer Rückkopplungsimpedanz und eines ersten Schaltmittels besteht, wobei das erste Schaltmittel nach einer vorbestimmten Zeitperiode (T) von dem Zeitpunkt an, zu dem die Gleichspannung aus der Stromversorgungsquelle an den Ausgangsverstärker gelegt wird, leitend gemacht wird, so daß keine Schwingung erzeugt wird,
daß eine lokale negative Rückkopplungsschleife, bestehend aus der Reihenschaltung einer Rückkopplungsimpedanz und eines zweiten Schaltmittels, zwischen dem Eingang und dem Ausgang des Integrators vorgesehen ist, wobei das erste Schaltmittel im Vergleich zum zweiten Schaltmittel invers betrieben wird.
daß die Rückkopplungsschaltung zwischen der Eingangsklemme des Integrators und der Ausgangsklemme des Ausgangsverstärkers aus einer Reihenschaltung einer Rückkopplungsimpedanz und eines ersten Schaltmittels besteht, wobei das erste Schaltmittel nach einer vorbestimmten Zeitperiode (T) von dem Zeitpunkt an, zu dem die Gleichspannung aus der Stromversorgungsquelle an den Ausgangsverstärker gelegt wird, leitend gemacht wird, so daß keine Schwingung erzeugt wird,
daß eine lokale negative Rückkopplungsschleife, bestehend aus der Reihenschaltung einer Rückkopplungsimpedanz und eines zweiten Schaltmittels, zwischen dem Eingang und dem Ausgang des Integrators vorgesehen ist, wobei das erste Schaltmittel im Vergleich zum zweiten Schaltmittel invers betrieben wird.
2. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
1, dadurch gekennzeichnet, daß die
Rückkopplungsimpedanz aus einem Rückkopplungswiderstand
(9) besteht und daß das erste Schaltmittel aus einem ersten
EIN/AUS-Schalter besteht.
3. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
1, dadurch gekennzeichnet, daß der
Ausgangsverstärker aus einem Paar von komplementären
MOS-Feldeffektransistoren (6 p, 6 n) besteht, die zu einem
C-MOS-Inverter (6) zusammengeschaltet sind.
4. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
1, dadurch gekennzeichnet, daß das
zweite Schaltmittel aus einem zweiten EIN/AUS-Schalter
besteht.
5. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
4, dadurch gekennzeichnet, daß der
zweite EIN/AUS-Schalter in Zusammenarbeit mit dem ersten
EIN/AUS-Schalter wirksam ist.
6. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
5, dadurch gekennzeichnet, daß der
erste EIN/AUS-Schalter ein Paar von Anschlüssen (S1a,
S1b) enthält, daß für den ersten EIN/AUS-Schalter ein
erster p-Kanal-MOS-Feldeffekttransistor (10 p), der eine
Gate-, eine Source- und eine Drain-Elektrode hat, und
ein erster n-Kanal-MOS-Feldeffekttransistor (10 n), der
eine Gate-, eine Source- und eine Drain-Elektrode hat,
vorgesehen sind, daß die Source-Elektroden des ersten
p-Kanal-MOS-Feldeffekttransistors (10 p) und des ersten
n-Kanal-MOS-Feldeffekttransistors (10 n) miteinander und
mit einem Anschluß (S1a) des Paares von Anschlüssen (S1a,
S1b) verbunden sind, daß die Drain-Elektroden des ersten
n-Kanal-MOS-Feldeffekttransistors (10 n) miteinander und
mit einem anderen Anschluß (S1b) des Paares von Anschlüssen
(S1a, S1b) verbunden sind und daß die Gate-
Elektroden des ersten p-Kanal-MOS-Feldeffekttransistors
(10 p) und des ersten n-Kanal-MOS-Feldeffekttransistors
(10 n) mit einem Paar von Steuersignalen mit unterschiedlichen
Polaritäten versorgt werden, um gleichzeitig
den Schaltzsutand "EIN" oder den Schaltzustand
"AUS" bewirken zu können.
7. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
6, dadurch gekennzeichnet, daß der
zweite EIN/AUS-Schalter ein Paar von Anschlüssen (S2a,
S2b) enthält, daß für den zweiten EIN/AUS-Schalter ein
zweiter p-Kanal-MOS-Feldeffekttransistor (11 p), der eine
Gate-, eine Source- und eine Drain-Elektrode hat, und
ein zweiter n-Kanal-MOS-Feldeffekttransistor (11 n), der
eine Gate-, eine Source- und eine Drain-Elektrode hat,
vorgesehen sind, daß die Source-Elektroden des zweiten
p-Kanal-MOS-Feldeffekttransistors (11 p) und des zweiten
n-Kanal-MOS-Feldeffekttransistors (10 n) miteinander und
mit einem Anschluß (S2a) des Paares von Anschlüssen
(S2a, S2b) verbunden sind, daß die Drain-Elektroden des
zweiten p-Kanal-MOS-Feldeffekttransistors (11 p) und des
zweiten n-Kanal-MOS-Feldeffekttransistors (11 n) miteinander
und mit einem anderen Anschluß (S2b) des Paares
von Anschlüssen (S2a, S2b) verbunden sind und daß die
Gate-Elektroden des zweiten p-Kanal-MOS-Feldeffekttransistors
(11 p) und des zweiten n-Kanal-MOS-Feldeffekttransistors
(11 n) mit einem Paar von Steuersignalen
mit unterschiedlichen Polaritäten versorgt werden, um
gleichzeitig den Schaltzustand "EIN" oder den Schaltzustand
"AUS" bewirken zu können.
8. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
7, dadurch gekennzeichnet, daß
eine Gate-Steuerschaltung zum Leitendmachen des ersten
p-Kanal-MOS-Feldeffekttransistors (10 p) und des ersten
n-Kanal-MOS-Feldeffekttransistors (10 n) sowie zum Nichtleitendmachen
des zweiten p-Kanal-MOS-Feldeffekttransistors
(11 p) und des zweiten n-Kanal-MOS-Feldeffekttransistors
(11 n) vorgesehen ist.
9. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
8, dadurch gekennzeichnet, daß die
Gate-Steuerschaltung aus einem Flipflop (15) besteht,
das einen Setzsignaleingang (S), einen Rücksetzsignaleingang
(R), einen nichtinvertierenden Ausgang (Q) und
einen invertierenden Ausgang () hat, daß Schaltungsmittel
zum Verbinden des Setzsignaleingangs (S) des
Flipflop (15) mit dem Ausgang des Ausgangsverstärkers
und zum Verbinden des Rücksetzsignaleingangs (R) des
Flipflop (15) mit der Stromversorgungsquelle vorgesehen
sind, daß eine Schaltungsanordnung zum Verbinden des
nichtinvertierenden Ausgangs (Q) mit der Gate-Elektrode
des ersten p-Kanal-MOS-Feldeffekttransistors (10 p) über
einen ersten Inverter (17) und der Gate-Elektrode des
ersten n-Kanal-MOS-Feldeffekttransistors (10 n) über den
ersten Inverter (17) und einen zweiten Inverter (18)
vorgesehen ist und daß eine Schaltungsanordnung zum Verbinden
des invertierenden Ausgangs () mit der Gate-
Elektrode des zweiten p-Kanal-MOS-Feldeffekttransistors
(11 p) über einen dritten Inverter (19) und mit der Gate-
Elektrode des zweiten n-Kanal-MOS-Feldeffekttransistors
(11 n) über den dritten Inverter (19) und einen vierten
Inverter (20) vorgesehen ist.
10. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
9, dadurch gekennzeichnet, daß ein
Rücksetzimpuls-Generator vorgesehen ist, der zwischen
die Stromversorgungsquelle und den Rücksetzsignaleingang
(R) des Flipflop (15) geschaltet ist.
11. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
10, dadurch gekennzeichnet, daß
der Rücksetzimpuls-Generator ein UND-Glied (13) enthält,
das ein Paar von Eingängen und einen Ausgang hat, wobei
ein Eingang des Paares von Eingängen direkt mit der
Stromversorgungsquelle und der andere Eingang des Paares
von Eingängen mit der Stromversorgungsquelle über eine
Verzögerungsschaltung (14) und der Ausgang desselben mit
dem Rücksetzsignaleingang (R) des Flipflop (15) verbunden
ist.
12. Verstärker für pulsbreitenmodulierte Signale nach Anspruch
11, dadurch gekennzeichnet, daß
die Verzögerungsschaltung (14) aus einer Vielzahl von in
Reihe geschalteten Invertern (14 a, 14 b, 14 c) besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56054680A JPS57170606A (en) | 1981-04-10 | 1981-04-10 | Amplifying circuit for pulse-width-modulated signal |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3213269A1 DE3213269A1 (de) | 1982-11-04 |
DE3213269C2 true DE3213269C2 (de) | 1992-04-02 |
Family
ID=12977495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823213269 Granted DE3213269A1 (de) | 1981-04-10 | 1982-04-08 | Verstaerker fuer pulsbreitenmodulierte signale |
Country Status (9)
Country | Link |
---|---|
US (1) | US4458208A (de) |
JP (1) | JPS57170606A (de) |
KR (1) | KR900004193B1 (de) |
AU (1) | AU550765B2 (de) |
CA (1) | CA1173524A (de) |
DE (1) | DE3213269A1 (de) |
FR (1) | FR2503961B1 (de) |
GB (1) | GB2096850B (de) |
NL (1) | NL8201546A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19512383A1 (de) * | 1995-04-01 | 1996-10-10 | Nokia Deutschland Gmbh | Klasse-D-Leistungsverstärker |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1215247B (it) * | 1985-03-13 | 1990-01-31 | Ates Componenti Elettron | Dispositivo e procedimento per azzerare un segnale di uscita in un amplificatore a commutazione. |
JPS62145906A (ja) * | 1985-12-20 | 1987-06-30 | Nec Corp | 増幅回路 |
JPH04281606A (ja) * | 1991-03-11 | 1992-10-07 | Matsushita Electric Ind Co Ltd | パルス幅変調増幅器 |
DE69418371T2 (de) * | 1993-03-17 | 1999-10-21 | Kabushiki Kaisha Toshiba, Kawasaki | Schaltung zur Pulsweitenmodulation |
US5672998A (en) * | 1995-08-09 | 1997-09-30 | Harris Corporation | Class D amplifier and method |
DE19620693C1 (de) * | 1996-05-22 | 1997-06-26 | Becker Gmbh | Verstärkerschaltung |
US5805020A (en) * | 1996-06-27 | 1998-09-08 | Harris Corporation | Silent start class D amplifier |
US5767740A (en) * | 1996-09-27 | 1998-06-16 | Harris Corporation | Switching amplifier closed loop dual comparator modulation technique |
EP0968565A2 (de) | 1998-01-22 | 2000-01-05 | Koninklijke Philips Electronics N.V. | Pulsbreitenmodulationsverstärker |
US6118336A (en) * | 1998-10-30 | 2000-09-12 | Intersil Corporation | Start-up circuit for self oscillating class D modulator |
DE69829852T2 (de) | 1998-11-13 | 2006-03-02 | Stmicroelectronics S.R.L., Agrate Brianza | Pulsbreitenmodulierter Brückenverstärker mit konfigurierbarem Eingangsnetzwerk für analogen oder digitalen Eingang ohne Verwendung eines Dreieckwellengenerators |
US6249182B1 (en) * | 1998-11-18 | 2001-06-19 | Intersil Corporation | Class D amplifier with bandwidth independent of load impedance |
US6246283B1 (en) * | 1999-03-09 | 2001-06-12 | Tripath Technology, Inc. | Power efficient line driver |
DE69926479D1 (de) | 1999-04-27 | 2005-09-08 | St Microelectronics Srl | Klasse D Verstärker mit hoher Bandbreite |
KR20020056877A (ko) * | 2000-05-25 | 2002-07-10 | 롤페스 요하네스 게라투스 알베르투스 | 로직 회로, 푸시 풀 증폭기, 로직 상태의 시퀀스 수행방법 및 핸드셰이킹 방법 |
WO2001091285A1 (en) * | 2000-05-25 | 2001-11-29 | Koninklijke Philips Electronics N.V. | Silent start |
US6737917B2 (en) | 2001-01-18 | 2004-05-18 | Dlogix Co., Ltd. | Digital power amplifier |
GB0110340D0 (en) * | 2001-04-27 | 2001-06-20 | Watts Robert D | A signal processing circuit |
JP2003110441A (ja) | 2001-09-26 | 2003-04-11 | Toshiba Microelectronics Corp | ポップ音低減回路及び音声出力増幅装置 |
US20070139109A1 (en) * | 2005-12-21 | 2007-06-21 | Jun Honda | Class d amplifier with start-up click noise elimination |
US8013678B2 (en) | 2006-03-03 | 2011-09-06 | Bang & Olufsen Icepower A/S, Gi. | Hybrid feedback controlled oscillation modulator and switching power amplifier system |
US8022756B2 (en) * | 2007-05-15 | 2011-09-20 | Qualcomm, Incorporated | Output circuits with class D amplifier |
US8046192B2 (en) * | 2008-02-29 | 2011-10-25 | Smurfit-Stone Container Enterprises, Inc. | Baler machine monitoring and performance interfaces, systems and methods |
US8957726B2 (en) * | 2012-10-04 | 2015-02-17 | Semiconductor Components Industries, Llc | Amplification circuit and method therefor |
WO2016091620A1 (en) * | 2014-12-08 | 2016-06-16 | Bang & Olufsen Icepower A/S | Self-oscillating amplifier with high order loop filter |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1239922A (en) * | 1967-04-27 | 1971-07-21 | K D G Instr Ltd | Modulated pulse computing circuits |
JPS5323419Y2 (de) * | 1972-11-20 | 1978-06-16 | ||
US4061930A (en) * | 1976-06-11 | 1977-12-06 | Rohr Industries, Incorporated | Base drive inhibit circuit |
JPS5947486B2 (ja) * | 1976-12-06 | 1984-11-19 | ソニー株式会社 | パルス幅変調増巾回路 |
DE2854196A1 (de) * | 1978-12-15 | 1980-06-26 | Bosch Gmbh Robert | Schaltungsanordnung zur einschaltverzoegerung bei einer verstaerkerschaltung |
-
1981
- 1981-04-10 JP JP56054680A patent/JPS57170606A/ja active Pending
-
1982
- 1982-03-31 CA CA000400265A patent/CA1173524A/en not_active Expired
- 1982-04-06 AU AU82373/82A patent/AU550765B2/en not_active Ceased
- 1982-04-07 GB GB8210287A patent/GB2096850B/en not_active Expired
- 1982-04-08 FR FR8206197A patent/FR2503961B1/fr not_active Expired
- 1982-04-08 DE DE19823213269 patent/DE3213269A1/de active Granted
- 1982-04-09 US US06/367,213 patent/US4458208A/en not_active Expired - Lifetime
- 1982-04-10 KR KR8201607A patent/KR900004193B1/ko active
- 1982-04-13 NL NL8201546A patent/NL8201546A/nl not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19512383A1 (de) * | 1995-04-01 | 1996-10-10 | Nokia Deutschland Gmbh | Klasse-D-Leistungsverstärker |
Also Published As
Publication number | Publication date |
---|---|
GB2096850A (en) | 1982-10-20 |
DE3213269A1 (de) | 1982-11-04 |
NL8201546A (nl) | 1982-11-01 |
CA1173524A (en) | 1984-08-28 |
AU550765B2 (en) | 1986-04-10 |
JPS57170606A (en) | 1982-10-20 |
AU8237382A (en) | 1982-10-14 |
FR2503961B1 (fr) | 1986-03-28 |
KR900004193B1 (en) | 1990-06-18 |
KR840000112A (ko) | 1984-01-30 |
GB2096850B (en) | 1984-10-17 |
US4458208A (en) | 1984-07-03 |
FR2503961A1 (fr) | 1982-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3213269C2 (de) | ||
DE69229973T2 (de) | Pulsbreitenmodulationsverstärker | |
DE69214767T2 (de) | Klasse-D Ausgangsverstärker in BICMOS für Hörhilfegerät | |
DE69418371T2 (de) | Schaltung zur Pulsweitenmodulation | |
DE3607492C2 (de) | Schalt-Leistungsverstärker | |
DE69425421T2 (de) | Verstärkervorrichtung | |
DE69317344T2 (de) | Ausgangsbegrenzer für einen Klasse-D BICMOS-Hörgeräteausgangsverstärker | |
DE3943170C2 (de) | Verstärkerschaltung zur Pulsbreiten-Modulation | |
DE69431905T2 (de) | Leitungstreiber mit adaptiver ausgangsimpedanz | |
DE69127340T2 (de) | Pulsbreitenmodulierter linearer Leistungsverstärker | |
DE3246213A1 (de) | Regelverstaerker | |
DE10020933B4 (de) | ASK-Modulator und Kommunikationsgerät mit einem ASK-Modulator | |
EP0563421A1 (de) | Schaltungsanordnung mit einem Schaltverstärker | |
DE3879004T2 (de) | Empfaengerschaltung mit hysterese. | |
DE3117266A1 (de) | Vorspannungsschaltung fuer einen leistungsverstaerker | |
DE69418279T2 (de) | H-Brückenleistungsverstärker und Einrichtung zum Schalter desselben | |
EP0249270B1 (de) | Pulsbreitenmodulator | |
DE2720930A1 (de) | Amplitudenmodulierter sender | |
DE2526119A1 (de) | Verbindungstransistorschaltung | |
DE2754268C2 (de) | Verstärker für ein impulsbreitenmoduliertes Signal | |
DE3886649T2 (de) | Integrierter Tonfrequenzverstärker, elektronisch schaltbar von einer Eintakt- oder Stereoanordnung zu einer Gegentakt- oder Brückenanordnung und umgekehrt. | |
DE19501236A1 (de) | Verstärker | |
DE102004039830B4 (de) | Verstärkerschaltung mit einstellbarer wertdiskreter Verstärkung, Verwendung der Verstärkerschaltung und Verfahren zum Betreiben eines wertdiskret einstellbaren Verstärkers | |
DE1953478B2 (de) | Dynamischer Verzögerungskreis | |
DE602004008857T2 (de) | Leistungsverstärkungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |