DE3110477C2 - - Google Patents

Info

Publication number
DE3110477C2
DE3110477C2 DE3110477A DE3110477A DE3110477C2 DE 3110477 C2 DE3110477 C2 DE 3110477C2 DE 3110477 A DE3110477 A DE 3110477A DE 3110477 A DE3110477 A DE 3110477A DE 3110477 C2 DE3110477 C2 DE 3110477C2
Authority
DE
Germany
Prior art keywords
substrate
type
zone
zones
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3110477A
Other languages
English (en)
Other versions
DE3110477A1 (de
Inventor
Kenneth K. Yu
Mark B. Portland Oreg. Us Seidenfeld
Mark T. Aloha Oreg. Us Bohr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE3110477A1 publication Critical patent/DE3110477A1/de
Application granted granted Critical
Publication of DE3110477C2 publication Critical patent/DE3110477C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H01L21/76218—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers introducing both types of electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers, e.g. for isolation of complementary doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von CMOS-Bauelementen nach dem Oberbegriff des Patentanspruchs 1.
Komplementäre Metalloxidhalbleitertransistoren (CMOS-Transi­ storen) zeichnen sich bekanntlich durch hohe Schaltgeschwin­ digkeiten und sehr hohe Rauschunempfindlichkeit über weite Bereiche von Betriebsspannungen aus. Sie sind bei Schaltungen mit hohen Packungsdichten gegenüber herkömmlichen MOS-Bauele­ menten bevorzugt, da sie praktisch keinen Störungen durch von Alphateilchen erzeugte freie Minoritätsträger unterworfen sind, die die Gate-Elektro­ den aktiver Bauelemente unterwandern und Ladungsmuster verändern oder stören könnten.
CMOS-Bauelemente haben Kanalsperren, die in dem Substrat der­ art angeordnet sind, daß sie aktive Bauelemente umgeben. Die Kanalsperren verringern Leckströme zwischen benachbarten Bau­ elementen.
Bei üblichen Verfahren zur Herstellung von CMOS-Bauelementen werden zuerst Mulden (z. B. p-Mulden) gebildet. Danach werden mit einer anderen Maskieroperation die n-Kanal-Bauelemente in den p-Mulden zusammen mit den n-Kanalsperren hergestellt. Sodann findet ein zusätzlicher Maskierschritt Verwendung, um die p-Kanal-Bauelemente und die p-Kanalsperren zu definieren. Die Kanalsperren müssen von den aktiven Bauelementen beabstan­ det sein.
Aus der DE-OS 27 00 873 ist ein Verfahren der gattungsgemäßen Art bekannt, bei dem jedoch für die beiden Kanalsperren zwei getrennte Dotierschritte erforderlich sind.
Der Erfindung liegt die Aufgabe zugrunde, die Herstellung von CMOS Bauelementen im Vergleich zu den bekannten Verfahren gleicher Gattung zu vereinfachen.
Zur Lösung dieser Aufgabe sieht die Erfindung die kennzeich­ nenden Merkmale des Patentanspruchs 1 vor.
Die die Kanalsperre bildenden ersten und zweiten Zonen werden während des Aufwachsens des Feldoxids in der Öffnung gleich­ zeitig gebildet. Phosphor als n-leitender Dotierstoff hat nur geringe Tendenz, in das aufgewachsene Oxid einzudiffundieren. Bor als p-leitender Dotierstoff diffundiert dagegen während des Oxid-Wachstums in das Oxid ein. Es bleibt jedoch eine genügend hohe Borkonzentration in der zweiten Zone, um zusammen mit der ersten Zone die Kanalsperre zu bilden. Die Kanalsperre ent­ steht daher in vorteilhafter Weise als Nebenprodukt des Feld­ oxidwachstums, wodurch der Herstellungsaufwand deutlich herab­ gesetzt werden kann.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Beispiels näher erläutert. In der Zeichnung zeigt
Fig. 1 eine Schnittansicht durch ein Substrat zur Veran­ schaulichung der Bildung einer n-leitenden Mulde im Substrat;
Fig. 2 ein Substrat gemäß Fig. 1 nach dem Wiederaufwachsen eines Oxids über der n-leitenden Mulde;
Fig. 3 das Substrat gemäß Fig. 2 in einer späteren Ver­ arbeitungsphase nach der Bildung einer Öffnung in einer Si3N4-Schicht;
Fig. 4 das Substrat gemäß Fig. 3 bei einer nach­ folgenden Dotierung;
Fig. 5 das Substrat gemäß Fig. 4 nach der Bildung eines Feldoxids;
Fig. 6 das Substrat gemäß Fig. 5 nach einem Maskier­ schritt und während eines Dotierschritts, wobei dieser Dotierschritt zur Bildung der Source- und Drainzonen für einen p-Kanal-Transistor dient;
Fig. 7 das Substrat gemäß Fig. 6 nach der Ausbildung einer Öffnung für einen vergrabenen Kontakt in einer der p-leitenden Zonen;
Fig. 8 das Substrat gemäß Fig. 7 nach der Bildung eines Polysiliziumschichtmusters auf dem Substrat;
Fig. 9 das Substrat gemäß Fig. 8 bei einem nach­ folgenden Dotierschritt; und
Fig. 10 ein Schaltbild einer nach dem erfindungs­ gemäßen Verfahren hergestellten bistabilen Speicherzelle.
Im folgenden wird zunächst auf Fig. 1 bezug genommen. Bei dem beschriebenen Verfahren wird ein p-leitendes mono­ kristallines Siliziumsubstrat 10 verwendet, das auf ein Niveau von 60 Ohm-cm dotiert wird. Eine n-leitende Mulde (n-leitende Zone 14) wird in dem Substrat ausgebildet, und p-Kanaltransi­ storen werden in dieser Mulde hergestellt. (Hierin liegt eine gewisse Abweichung von vielen bekannten Verfahren, bei denen das Ausgangsmaterial ein p-leitendes Silizium und nicht ein n-leitendes Silizium ist.)
Zunächst wird eine Oxidschicht 11 (Siliziumdioxid) von etwa 55 nm Dicke auf das Substrat aufgewachsen. Danach wird mit Hilfe üblicher Maskier- und Ätzschritte eine Öffnung 12 durch eine Fotolackschicht und die Oxidschicht 11 gebildet. Diese Öffnung definiert eine Substratzone für die n-leitende Mulde 14. Bei dem bevorzugten Ausführungsbeispiel wird Phosphor durch Ionenimplantation bei einer Energie von 50 keV auf eine Konzentration von 4,0 × 2012 zur Bildung der n-Mulden gebracht.
Danach wird das Oxid auf der Oberfläche des Substrats ent­ sprechend der Darstellung in Fig. 2 erneut aufgewachsen, nachdem zuvor die Fotolackschicht entfernt worden ist. Die Oxidschicht über der Zone 14 wächst rascher als über den anderen Bereichen, wo das Silizium durch die Oxidschicht 11 geschützt ist. Wenn auch die Oxiddicke unkritisch ist, wird bei dem beschriebenen Ausführungsbeispiel eine Oxid­ schicht von 55 nm über der Zone 14 (Schicht 11 b) aufge­ wachsen, wobei die Dicke des Oxids über den restlichen Zonen (z. B. in den durch die Schicht 11 a dargestellten Zonen) auf etwa 85 nm anwächst.
Das Neuaufwachsen des Oxids nach der Bildung der Mulde 14 führt zur Bildung der Kanten 13, welche die Peripherie der n-leitenden Zone umreißen. Dies ist von großem Wert, da es eine relativ leichte Maskenausrichtung mit der Mulde während der nachfolgenden Behandlungsschritte ermöglicht.
Danach wird eine Siliziumnitrid- (Si3N4) Schicht 16 einer Dicke von 100 nm über den Oxidschichten 11 a und 11 b nieder­ geschlagen. Sodann wird das Substrat einem Hochtemperatur- Treibschritt unterworfen, um den n-leitenden Dotierstoff in das Substrat einzudiffundieren, wodurch die vertiefte Mulde 14 gemäß Fig. 3 gebildet wird; (zu beachten ist, daß bei den Seitenansichten gemäß den Fig. 3 bis 9 das Substrat nach links verschoben wurde, um den Rand der Mulde besser darstellen zu können).
Als nächstes wird durch herkömmliche Maskierung und Ätzung eine Öffnung 20 am Umfang der Mulde 14 durch die Fotolack­ schicht 17 und die Siliziumnitridschicht 16 gebildet. Die Ränder 13 der Oxidschichten ermöglichen eine geeignete Maskierungsausrichtung, um sicherzustellen, daß der Rand (oder die Ränder) der Mulde 14 innerhalb der Öffnung 20 liegt.
Danach wird die Öffnung, wie in Fig. 4 gezeigt ist, zur Bil­ dung der p-leitenden Zone 21 verwendet. In dem bevorzugten Beispiel wird die Zone 21 durch Ionenimplantation von Bor bei einer Dosis von 1 × 1013 cm-2 gebildet. Die Zone 21 schneidet den Rand der Mulde 14; der p-leitende Dotier­ stoff aus der Zone 21 eliminiert praktisch den Rand der (n-leitenden) Mulde 14.
Eine Feldoxidschicht 27 wird jetzt auf dem Substrat aufge­ wachsen. Bekanntlich verhindert die Siliziumnitridschicht 16 das Wachstum des Oxids, so daß das Oxid in erster Linie in der Öffnung 20 für den dargestellten Teil des Substrats wächst. Beispielsweise kann das Oxid in einer feuchten Sauerstoffatmosphäre bei einer Temperatur von 920°C über 12 Stunden gezüchtet werden. Bei dem bevorzugten Ausfüh­ rungsbeispiel wird die Oxidschicht 27 bis auf eine Dicke von etwa 1,2 µm gezüchtet.
Da die Oxidschicht 27 gemäß Fig. 5 in die n-leitende Mulde 14 wächst, wird der Phosphordotierstoff innerhalb dieser Mulde gegen den Rand des Oxids gedrängt. Der Phosphordotier­ stoff diffundiert nicht ohne weiteres in das Oxid ein, wie dies Bor als Dotierstoff tun würde. Daher wird die in Fig. 5 dargestellte Zone 25 gebildet, welche eine höhere Dotier­ stoffkonzentration (n-leitender Dotierstoff) hat als die Mulde. Während Bor in das Oxid während des Wachstums ein­ diffundiert, bleibt doch genügend Bor aus der Zone 21 zurück, um die Zone 24 zu bilden. Daher werden bei der Züchtung der Oxidzone 27 die aneinander angrenzenden Zonen 24 und 25 gebildet. Diese Zonen bilden eine Kanalsperre oder eine Isolationszone, die dadurch gekennzeichnet ist, daß sie mit einem Minimum an Prozeßaufwand, im Ergebnis als Neben­ produkt der Feldoxidformation gebildet wird.
Im folgenden wird auf Fig. 6 Bezug genommen. Ein üblicher Maskierschritt wird zum Ätzen einer Fotolackschicht 30 ver­ wendet, wodurch die Öffnungen 32 und 33 gebildet werden. Durch diese Öffnungen werden Source- und Drain-Zonen für das p-Kanal-Bauelement gebildet. Durch Ionenimplantation von Bor durch diese Öffnungen werden die Zonen 35 und 36 ge­ bildet. (Eine Dosis von 5 × 1015 cm-2 ist geeignet.)
Bei dem beschriebenen Ausführungsbeispiel werden die Oxid­ schichten 11 a und 11 b nach der Entfernung der Fotolack­ schicht 13 abgezogen, worauf eine Gate-Oxidschicht 15 auf dem Substrat aufgewachsen wird. Dieses neue Oxid hat eine Stärke von etwa 40 nm bei dem beschriebenen Ausführungsbei­ spiel. Eine Öffnung 38 (Fig. 7) wird danach durch die Schicht 15 geätzt, um einen Teil der Zone 35 freizulegen; hierbei finden übliche Maskier- und Ätzschritte Verwendung.
Eine Schicht aus polykristallinem Silizium bei einer Stärke von angenähert 550 nm wird danach über dem Substrat aufge­ baut. Dieses Polysilizium wird mit Phosphor dotiert. Das Polysilizium erhält danach das geeignete Muster zur Bildung der Elemente der integrierten Schaltung, z. B. der Gate- Elektrode 40 und der Leitung 39 in Fig. 8. Die Gate- Elektrode 40 ist von den Zonen 35 und 36 bei dem beschriebenen Ausführungbeispiel um etwa 3,5 µm beabstandet. Die Leitung 39 kontaktiert die p-leitende Zone 35 durch Öffnung 38. Der n-leitende Dotierstoff diffundiert aus diesem Polysilizium­ element in die Zone 35 und bildet eine n-leitende Zone 37 innerhalb der Zone 35.
Wie in Fig. 9 gezeigt ist, wird das Substrat einer Bor­ implantation bis zu einer Konzentration von etwa 1 × 1014 cm-2 unterworfen. Dieses Implantat bildet die p-leitenden "Brücken-" Zonen 42 und 43. Diese Zonen verlaufen ausgerichtet mit der Gate-Elektrode 40 und erstrecken sich von den primären Source- und Drain-Zonen 35 und 36 bis zu den Rändern der Gate-Elektrode 40. Nur aus den schwächer dotierten Zonen 42 und 43 erfolgt (während der nachfolgenden Behandlung) eine Seitendiffusion von Bor unter die Gate-Elektrode 40. Da die Dotierstoffkonzentration in den Zonen 42 und 43 wesentlich niedriger als diejenige in den primären Zonen 35 und 36 ist, ist auch die Diffusion unter das Gate sehr gering. Auf diese Weise wird auch die Miller-Kapazität des p-Kanal-Bauelements gemäß Fig. 9 verringert.
Es ist für den Fachmann klar, daß bekannte Behandlungs­ schritte zur Herstellung des n-Kanal-Bauelements für die zuvor beschriebene CMOS-Schaltung verwendet werden können und daß diese Bauelemente gleichzeitig mit der Herstellung des in Fig. 9 gezeigten p-Kanal-Bauelements hergestellt werden können.
Im folgenden wird auf Fig. 10 Bezug genommen, in der eine bistabile Schaltung (Flipflop) gezeigt ist, die gewöhnlich in einem statischen Speicher verwendet wird. In der Schal­ tung gemäß Fig. 10 sind die p-Kanal-Bauelemente (Lasten) mit den n-Kanal-Bauelementen über Dioden verbunden. Diese Dioden werden von dem Übergang zwischen den Zonen 35 und 37 der Anordnung gemäß Fig. 9 gebildet (und ein gleicher Über­ gang in dem anderen p-Kanal-Bauelement, das gleichzeitig hergestellt wird). Die Leitung 39 verbindet die Zone 37 mit den beiden Gate-Elektroden der vier Transistoren der bi­ stabilen Schaltung und außerdem mit der Drain-Zone (nicht gezeigt) eines n-Kanal-Bauelements.
Bei dem beschriebenen Verfahren bildet die Zone 37 (welche in Wirklichkeit ein vergrabener Kontakt ist) eine Verbin­ dung zum p-Kanal-Bauelement der bistabilen Schaltung. Dies steht im Gegensatz zu vielen herkömmlichen Schaltungs­ anordnungen, bei denen Metallkontakte für diese Verbindung verwendet werden müssen und ermöglicht den Auf­ bau dieser bistabilen Schaltungen auf einer kleiner Substrat­ fläche, da die Metallkontakte überflüssig werden.
Das beschriebene CMOS-Herstellungsverfahren liefert also Isolationszonen oder Kanalsperren als Nebenprodukt bei der Feldoxidbildung. Das Verfahren ermöglicht die Herstellung bistabiler Schaltungen ohne Metallkontakte. Außerdem werden p-Kanal-Bauelemente mit dem Verfahren verfügbar gemacht, die eine minimale Miller-Kapazität haben.

Claims (6)

1. Verfahren zur Herstellung von CMOS-Bauelementen mit einer Kanalsperre in einem Substrat (10), das eine n-leitende Mulde (14) zur Aufnahme eines p-Kanal-Feldeffekttransistors auf­ weist, wobei eine Siliziumnitridschicht (16) auf dem Substrat gebildet und eine Öffnung (20) durch die Siliziumnitridschicht (16) derart gelegt wird, daß sie einen Teil der Mulde und einen Teil des Substrats neben der Mulde überspannt, dadurch gekennzeichnet, daß die Mulde (14) mit einem Phosphordotierstoff gebildet wird, daß das Substrat (10) durch die Öffnung (20) mit Bor als p-leitendem Dotierstoff dotiert wird, und daß im Bereich der Öff­ nung eine Oxidschicht (27) auf dem Substrat derart gebildet wird, daß eine erste Zone (25) durch Sammlung von n-leitendem Dotierstoff aus der n-leitenden Mulde und eine zweite Zone (24) neben der ersten Zone aus dem bei der Dotierung zugeführ­ ten p-leitenden Dotierstoff entstehen, wobei die ersten und zweiten Zonen (25, 24) als Kanalsperre verwendet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat durch Ionenimplantation mit Bor durch die Öffnung (20) dotiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die n-leitende Mulde (14) durch Bildung einer Oxidschicht auf dem Substrat und Ätzen der Oxidschicht zur Definition einer Substratzone für die Mulde hergestellt wird.
4. Verfahren nach Anspruch 3, dadurch ge­ kennzeichnet, daß eine Oxidschicht über der n-leitenden Mulde (14) derart wiederaufgewachsen wird, daß eine sichtbare Kante (13) zur Begrenzung der Mulde entsteht.
5. Verfahren nach einem der Ansprüche 1 bis 4 zur Bildung eines p-Kanal-Feldeffekttransistors mit einem integralen ver­ grabenen Kontakt und einer Kanalsperre, dadurch gekennzeich­ net, daß nach Bildung der als Kanalsperre dienenden ersten und zweiten Zonen (25, 24) p-leitende Source- und Drainzonen (35 und 36) mit gegenseitigem Abstand im Substrat innerhalb der n-leitenden Mulde (14) für den p-Kanal-Feldeffekttransistor gebildet werden, wobei eine der Source- und Drainzonen der n-leitenden ersten Zone (25) der Kanalsperre benachbart ist, daß danach eine mit einem n-leitenden Dotierstoff dotierte Polysiliziumschicht (39, 40) derart auf dem Substrat niederge­ schlagen wird, daß sie eine (35) der Source- und Drainzonen unter Bildung einer n-leitenden Zone (37) innerhalb der Sour­ ce- bzw. Drainzone kontaktiert und daß die Polysiliziumschicht danach zur Bildung einer Gate-Elektrode (40) zwischen den beabstandeten Source- und Drainzonen und einer mit der einen der Source- und Drainzonen in Kontakt stehenden Leitung in ein Muster gebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zwei zusätzliche p-leitende Zonen (42, 43) mit leichterer Dotierung als die Source- und Drainzonen in Fortsetzung der einander zugewandten Seiten der Source- und Drainzonen (35, 36) hergestellt werden.
DE19813110477 1980-03-24 1981-03-18 Verfahren zur herstellung von cmos-bauelementen Granted DE3110477A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/133,580 US4282648A (en) 1980-03-24 1980-03-24 CMOS process

Publications (2)

Publication Number Publication Date
DE3110477A1 DE3110477A1 (de) 1982-01-28
DE3110477C2 true DE3110477C2 (de) 1990-05-31

Family

ID=22459310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813110477 Granted DE3110477A1 (de) 1980-03-24 1981-03-18 Verfahren zur herstellung von cmos-bauelementen

Country Status (3)

Country Link
US (1) US4282648A (de)
JP (1) JPS56150838A (de)
DE (1) DE3110477A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131917A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPS6046545B2 (ja) * 1980-05-16 1985-10-16 日本電気株式会社 相補型ｍｏｓ記憶回路装置
US4364075A (en) * 1980-09-02 1982-12-14 Intel Corporation CMOS Dynamic RAM cell and method of fabrication
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
US4366613A (en) * 1980-12-17 1983-01-04 Ibm Corporation Method of fabricating an MOS dynamic RAM with lightly doped drain
US4391650A (en) * 1980-12-22 1983-07-05 Ncr Corporation Method for fabricating improved complementary metal oxide semiconductor devices
US4613886A (en) * 1981-07-09 1986-09-23 Intel Corporation CMOS static memory cell
US4352236A (en) * 1981-07-24 1982-10-05 Intel Corporation Double field oxidation process
DE3133841A1 (de) * 1981-08-27 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen
US4397076A (en) * 1981-09-14 1983-08-09 Ncr Corporation Method for making low leakage polycrystalline silicon-to-substrate contacts
US4442591A (en) * 1982-02-01 1984-04-17 Texas Instruments Incorporated High-voltage CMOS process
US4435895A (en) * 1982-04-05 1984-03-13 Bell Telephone Laboratories, Incorporated Process for forming complementary integrated circuit devices
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
JPH0628297B2 (ja) * 1983-11-28 1994-04-13 株式会社日立製作所 半導体装置の製造方法
JPS60182760A (ja) * 1984-02-29 1985-09-18 Fujitsu Ltd 半導体装置
US4554726A (en) * 1984-04-17 1985-11-26 At&T Bell Laboratories CMOS Integrated circuit technology utilizing dual implantation of slow and fast diffusing donor ions to form the n-well
US4567640A (en) * 1984-05-22 1986-02-04 Data General Corporation Method of fabricating high density CMOS devices
US4600445A (en) * 1984-09-14 1986-07-15 International Business Machines Corporation Process for making self aligned field isolation regions in a semiconductor substrate
US4558508A (en) * 1984-10-15 1985-12-17 International Business Machines Corporation Process of making dual well CMOS semiconductor structure with aligned field-dopings using single masking step
US4740479A (en) * 1985-07-05 1988-04-26 Siemens Aktiengesellschaft Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories
US4713329A (en) * 1985-07-22 1987-12-15 Data General Corporation Well mask for CMOS process
US4700454A (en) * 1985-11-04 1987-10-20 Intel Corporation Process for forming MOS transistor with buried oxide regions for insulation
US5257095A (en) * 1985-12-04 1993-10-26 Advanced Micro Devices, Inc. Common geometry high voltage tolerant long channel and high speed short channel field effect transistors
US4762805A (en) * 1985-12-17 1988-08-09 Advanced Micro Devices, Inc. Nitride-less process for VLSI circuit device isolation
US4937648A (en) * 1986-03-12 1990-06-26 Huang Jack S T Resistant transistor
US4943538A (en) * 1986-05-09 1990-07-24 Actel Corporation Programmable low impedance anti-fuse element
US4990983A (en) * 1986-10-31 1991-02-05 Rockwell International Corporation Radiation hardened field oxides for NMOS and CMOS-bulk and process for forming
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
US4978627A (en) * 1989-02-22 1990-12-18 Advanced Micro Devices, Inc. Method of detecting the width of lightly doped drain regions
US5010029A (en) * 1989-02-22 1991-04-23 Advanced Micro Devices, Inc. Method of detecting the width of spacers and lightly doped drain regions
US4948745A (en) * 1989-05-22 1990-08-14 Motorola, Inc. Process for elevated source/drain field effect structure
DE69033940T2 (de) * 1989-12-22 2002-10-17 Samsung Semiconductor Inc Verfahren zur Herstellung vergrabener Zonen für integrierte Schaltungen
US5856234A (en) * 1993-09-14 1999-01-05 Actel Corporation Method of fabricating an antifuse
US5744372A (en) * 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
US5650343A (en) * 1995-06-07 1997-07-22 Advanced Micro Devices, Inc. Self-aligned implant energy modulation for shallow source drain extension formation
US5935867A (en) * 1995-06-07 1999-08-10 Advanced Micro Devices, Inc. Shallow drain extension formation by angled implantation
US5574295A (en) * 1995-08-09 1996-11-12 Kulite Semiconductor Products Dielectrically isolated SiC mosfet
US6127700A (en) * 1995-09-12 2000-10-03 National Semiconductor Corporation Field-effect transistor having local threshold-adjust doping
US5773346A (en) * 1995-12-06 1998-06-30 Micron Technology, Inc. Semiconductor processing method of forming a buried contact
US5861330A (en) * 1997-05-07 1999-01-19 International Business Machines Corporation Method and structure to reduce latch-up using edge implants
US6297111B1 (en) 1997-08-20 2001-10-02 Advanced Micro Devices Self-aligned channel transistor and method for making same
JP5567247B2 (ja) * 2006-02-07 2014-08-06 セイコーインスツル株式会社 半導体装置およびその製造方法
CN102522424B (zh) * 2011-12-23 2014-04-30 北京大学 一种减小电荷共享效应的cmos器件及其制备方法
US8652929B2 (en) 2011-12-23 2014-02-18 Peking University CMOS device for reducing charge sharing effect and fabrication method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4151635A (en) * 1971-06-16 1979-05-01 Signetics Corporation Method for making a complementary silicon gate MOS structure
FR2289051A1 (fr) * 1974-10-22 1976-05-21 Ibm Dispositifs a semi-conducteur du genre transistors a effet de champ et a porte isolee et circuits de protection cotre les surtensions
US3996657A (en) * 1974-12-30 1976-12-14 Intel Corporation Double polycrystalline silicon gate memory device
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
JPS5286083A (en) * 1976-01-12 1977-07-16 Hitachi Ltd Production of complimentary isolation gate field effect transistor
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US4013484A (en) * 1976-02-25 1977-03-22 Intel Corporation High density CMOS process
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
US4178674A (en) * 1978-03-27 1979-12-18 Intel Corporation Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor
JPS559414A (en) * 1978-07-05 1980-01-23 Toshiba Corp Manufacturing method of semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10131917A1 (de) * 2001-07-02 2003-01-23 Infineon Technologies Ag Verfahren zur Erzeugung einer stufenförmigen Struktur auf einem Substrat
US6946339B2 (en) 2001-07-02 2005-09-20 Infineon Technologies Ag Method for creating a stepped structure on a substrate

Also Published As

Publication number Publication date
JPH0332224B2 (de) 1991-05-10
US4282648A (en) 1981-08-11
JPS56150838A (en) 1981-11-21
DE3110477A1 (de) 1982-01-28

Similar Documents

Publication Publication Date Title
DE3110477C2 (de)
DE2661098C2 (de)
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE2745857C2 (de)
DE2502235C2 (de)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE68925116T2 (de) In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2754229A1 (de) Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren
DE3040757A1 (de) Halbleiterspeichervorrichtung
DE3012363A1 (de) Mos-vorrichtung und verfahren zu deren herstellung.
DE2531927A1 (de) Polykristallines silizium-widerstandselement fuer integrierte schaltungen
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE3686490T2 (de) Halbleiterstruktur.
DE2921010A1 (de) Verfahren zur herstellung von sowie strukturen fuer vlsi-schaltungen mit hoher dichte
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE3424181A1 (de) Cmos verfahren zur herstellung integrierter schaltungen, insbesondere dynamischer speicherzellen
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE69032074T2 (de) Verfahren zur Herstellung eines Halbleiterbauteils
DE2645014B2 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstruktur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/72

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee