DE3049293A1 - Verfahren zur umwandlung einer digitalen information - Google Patents
Verfahren zur umwandlung einer digitalen informationInfo
- Publication number
- DE3049293A1 DE3049293A1 DE19803049293 DE3049293A DE3049293A1 DE 3049293 A1 DE3049293 A1 DE 3049293A1 DE 19803049293 DE19803049293 DE 19803049293 DE 3049293 A DE3049293 A DE 3049293A DE 3049293 A1 DE3049293 A1 DE 3049293A1
- Authority
- DE
- Germany
- Prior art keywords
- bit
- transition
- bits
- reference point
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 20
- 230000007704 transition Effects 0.000 claims description 117
- 230000008569 process Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012432 intermediate storage Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Error Detection And Correction (AREA)
Description
Die Erfindung betrifft allgemein ein Verfahren und
eine Vorrichtung zur Kodierung und Dekodierung digitaler
Daten und insbesondere ein Verfahren und eine Vorrichtung zur Binärkodeumwandlung für den Fall, daß
ein Binärkode über ein Magnetaufzeichnungs- und Wiedergabegerät
wie eine Magnetplatte ο.dgl. übertragen wird.
Ein Beispiel eines solchen Verfahrens besteht darin,
daß ein .Datenwort mit m-Bits in ein Kodewort mit n-Bits umgewandelt wird. Aus der US-PS 705 199 ist ein solches
Beispiel mit einem 3 PM (Dreistellenmodulation)-System mit m-3 und n»6 bekannt. Bei diesem System wird eine
Umwandlung derart durchgeführt, daß wenigstens zwei "0" zwischen zwei "1" vorhanden sind und damit der
minimale Abstand zwischen zwei Übergängen als Ziffer 3 ist. Wenn die Periode der Bitzelle des Datenwortes
T ist, ist das minimale Übergangsintervall T min und
das maximale Übergangsintervall T max im Falle des 3PM-Systems T min ■ 1,5 T und T max - 6 T. Das minmale
Übergangsintervall T min sollte länger sein, da die Datendichte hoch ist, und da das maximale Übergangsintervall T max kürzer ist, wird die Wiedergabe durch
einen Takt auf der Empfangs- bzw. Wiedergabeseite leicht. Das 3PM-System hat den Vorteil, daß T min im Vergleich
zu dem der anderen Systeme groß ist, jedoch die Schwierigkeit, daß T max groß ist und daher nicht immer durch
einen Eigentakt durchgeführt werden kann.
Der Erfindung liegt die Aufgabe zugrunde, unter Vermeidung der Nachteile des Standes der Technik ein Binärkodeumwandlungsverfahren
zu schaffen, bei dem die Datendichte ähnlich der des 3PM-Systems ist, das maximale Übergangsintervall
jedoch im Vergleich zum 3PM-System kürzer ist. Das minimale Übergangsinterval1 sollte z. B. 1,5T und das maximale
z. B. 4 T oder 4,5 T betragen. Das Verfahren sollte mittels
130037/0848
eines einfach aufgebauten Köders und Dekoders und mittels
eines Eigentaktes leicht durchführbar sein. Weiterhin soll eine Vorrichtung zur Durchführung dieses Verfahrens
geschaffen werden.
Lösungen und zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend anhand der Fig. l bis 14
beispielsweise erläutert. Es zeigt:
Fig. IA- IK, Fig. 2A - 2H und 3A - 31 Diagramme, aus
denen die Umwandlungsvorschrift eines ersten Beispiels des Binärkodeumwandlungsverfahrens hervorgeht,
Fig. 4 ein Blockschaltbild eines Köders zur Kodeumwandlung
der Fig. 1-3,
Fig. 5 eine Tabelle, aus der der Inhalt eines ROMs im Dekoder der Fig. 4 hervorgeht,
Fig. 6A - 6C Zeitdiagramme, aus denen die zeitliche Lage
der jeweiligen Takte und eines Impulses für den Köder der Fig. 4 hervorgehen,
Fig. 7A und 7B Diagramme, aus denen das Rastersynchronsignal des ersten Beispiels hervorgeht,
Fig. 8 ein Blockschaltbild des Dekoders zur Umwandlung der vom Köder der Fig. 4 kodierten Daten in die
ursprüngliche Form,
Fig. 9 die Umwandlungsvorschrift eines zweiten Beispiels des Umwandlungsverfahrens,
Fig. 1OA _ !OK und Fiq. 11A. HA» , 11B, 11B' und HC - HK
Diagramme, aus aenen die iJmwandlungsvorschrift
eines zweiten Beispiels hervorgeht, das gegenüber dem Beispiel der Fig. 1-3 und 9 verbessert
ist,
Fig. 12 ein Blockschaltbild eines Köders zur Durchführung
der Umwandlung der Fig. 10 und 11,
Fig. 13 ein Diagramm, aus dem das Rastersynchronsignal des Beispiels der Fig. 10 und 11 hervorgeht, und
Fig. 14 ein Blockschaltbild des Dekoders zur Umwandlung der vom Köder der Fig. 12 kodierten Daten in die ursprüngliche
Form.
Wenn das Bit binärkodierter Eingangsdaten sich von einem zweiten auf einen ersten Wert ändert, ergibt sich ein
Übergang am ersten Bezugspunkt der Bitzelle der Eingangsdaten. In der folgenden Beschreibung wird angenommen, daß
der erste Wert ein hoher Pegel "1", der zweite Wert ein niedriger Pegel 11O'1, der erste Bezugspunkt der Bitzelle
deren Mitte und der zweite Bezugspunkt der Bitzelle die Grenze zwischen den benachbarten Zellen ist. Selbst wenn
die obigen Beziehungen miteinander vertauscht werden, sind sie völlig äquivalent.
Die obige Umwandlungsvorschrift ist ähnlich der eines NRZI. Wie sich aus der Überlegung des Falles ergibt,
wenn "1" folgt, ist aufgrund der obigen Umwandlungsvorschrift T min * T, und wenn "0" folgt, ist T max nicht
begrenzt. Wenn daher "1" folgt, wird die obige Vorschrift umgewandelt, um T min » 1, 5 I zu machen und wenn "0" folgt,
wird die Vorschrift nicht geändert, um z. B. T max auf 4,5 T oder 4T zu begrenzen.
130037/084 8
Die Fig. l bis 3 zeigen eine Umwandlungsvorschrift
beispielsweise. Die Zeitdiagramme in den jeweiligen Figuren zeigen Eingangsdaten, umgewandelte Übertragungssignale und umgewandelte Daten (Fig. IA, 2A und 3A). Bei
den umgewandelten Daten ist angenommen, daß der Übergang an der Vorderflanke in der Bitzelle von 0,5 T im Falle
von "1" auftritt.
Wie Fig. IA zeigt, erscheint bei den Eingangsdaten 010
der übergang in der Mitte von "1", wie zuvor beschrieben. Wenn Hl" zweimal folgt, d. h. bei den Eingangsdaten 0110,
wie Fig. IB zeigt, wird der Übergang in der Mitte der ersten "1" und dann auch an der hinteren Grenze der folgenden
"1" verursacht. Das ÜbergangsIntervall zwischen benachbarten
Übergängen beträgt dabei 1,5 T (» T min). Wenn "1" dreimal folgt wie bei OHIO, wird der Übergang in der Mitte der
ersten "1" und dann an der hinteren Grenze der letzten "1" bewirkt, wie Fig. 1 C zeigt. Das Übergangsintervall
beträgt dabei 2,5 T. Der Vorgang für das Schema, wenn "1" zwei oder drei Bits folgen, wird als grundsätzlich
angesehen. Wenn "1" mehr als zwei-oder dreimal folgt, werden die Daten bei jeweils zwei oder drei Bits geteilt,
und die Umwandlung wird ähnlich dem obigen Vorgang für jede geteilte Einheit durchgeführt. Bei diesem Beispiel
werden die Daten grundsätzlich durch zwei Bits geteilt.
Wie die Fig. ID, IF, IH und U zeigen ist, wenn "1" viermal
oder mehr als viermal folgt und die Daten bei jedem zweiten Bit ohne Rest geteilt werden können, das Übergangsintervall
für die Einheit der ersten zwei Bits 1,5 T und das Übergangsintervall für alle restlichen Einheiten
von zwei Bits 2 T. Wie die Fig. IE zeigt, werden die Daten bei zwei und drei Bits geteilt, wenn "1" fünfmal folgt.
Das Übergangsintervall der 2-Bit-Einheit wird daher 1,5 T und das der 3-Bit-Einheit 3 T. Wie die Fig. IG, II und IK
130037/0848
A-
zeigen, werden, wenn "1" ungeradzahlig mehr als siebenmal folgt, die Daten bei einer oder mehreren 2~Bit-Einheiten
und einer 3-Bit-Einheit geteilt.
Wie sich aus diesem Beispiel ergibt und wenn die Daten in der Weise geteilt werden, daß die folgende "1" bei der
2-Bit-.kinheit von der ersten getrennt und die letzte Einheit
als 2- oder als 3-Bit-Einheit gebildet wird, wird eine UmwandlungsVorschrift aufgestellt, bei der jedes nachfolgende
Schema in dieses Beispiel eingeschlossen werden kann, und der Übergang wird an der hinteren Grenze der letzten "1"
jeder Einheit bewirkt. Das Übergangsintervall der ersten
2-Bit-Einheit in dem Schema der folgenden "1" beträgt 1,5 T, wie Fig. IB zeigt, das der mittleren und der letzten 2-Bit-Einheiten
2 T und das der 3-Bit-Einheit 3 T.
Im Unterschied z. B. der Fig. l ist es möglich, daß die
Daten mit folgender "1" grundsätzlich alle drei Bits geteilt werden. Wenn in diesem Falle "1" mit einem vielfachen
von "3" in den Daten folgt, können die Daten alle drei Bits ohne Rest geteilt werden, und in den übrigen Fällen werden
die Daten so geteilt, daß kein Rest von 1 Bit auftritt. Wenn z. B. "1" achtmal folgt, beträgt die letzte Einheit
2 Bits. Wenn 11I" vier-, sieben- usw. mal folgt, werden sie
so geteilt, daß die letzte Einheit und die vor der letzten Einheit jeweils 2 Bits hat, und es wird eine Umwandlung
ähnlich der obigen für jede so geteilte Einheit von zwei oder drei Bits wird durchgeführt.
Wenn "1" in einem Datenschema folgt, kann solch ein Verfahren durchgeführt, daß das Schema so geteilt wird, daß
abwechselnd eine 2-Bit- und eine 3-Bit-Einheit vorhanden ist.
130037/0848
■Jin-
Dies bedeutet, daß es ausreicht, daß die Daten mit aufeinanderfolgender 11I" in 2-Bit- oder 3-Bit-Einheiten
geteilt werden. Auf diese Weise kann das minimale Bitintervall T min zu 1,5 T gewählt werden.
Anhand der Fig. 2 und 3 wird nun eine Vorschrift beschrieben, die auf ein Datenschema angewandt wird, bei dem
"0" folgt, d. h., bei dem das maximale Bitintervall T max auf 4,5 T begrenzt werden kann. Bei einem Datenschema,
bei dem 2-Bits vor einer folgenden "0" 01 sind, wird das Schema wie in Fig. 2 umgewandelt, während beim Datenschema,
bei dem zwei Bits vor der folgenden "0" 11 sind, wird das Schema wie in Fig. 3 umgewandelt. Wie sich aus
der vorherigen Beschreibung ergibt, tritt bei 01 ein Übergang in der Mitte von "1" auf, während bei 11 ein
Übergang an der hinteren Grenze der letzten "1" auftritt. Wenn daher 11O" nur einmal vorhanden ist, wie bei 0101 und
1101, ergibt sich der Übergang in der Mitte von "1" nach "0", wie Fig. 2A bzw. 3A zeigt.
Wenn "0" mehr als zweimal folgt, wird der nächste Übergang derart erzeugt, daß er vom vorherigen Übergang um
mehr als z. B. 3,5 T entfernt ist, er an der Grenze der Bitzelle um z. B. 3,5 T entfernt und mehr als 1,5 T von
der Mitte der "1" erscheint, die als erste nach der vorherigen "1" auftritt. Z. B. bei 01001 und 010001 wie
in den Fig. 2B und 2C wird, da die obige Bedingung nicht erfüllt ist, der nächste Übergang in der Mitte von "1"
nach der letzten folgenden "0" erzeugt. Wenn nach 01 "Ο" 4,5 und 6mal wie in den Fig. 2D, 2E und 2F folgt,
wird, da die obige Bedingung erfüllt ist, der nächste Übergang an der vom vorherigen Übergang um 3,5 T entfernten
130037/0 8 48
Stelle erzeugt. Wenn nach Ol "O" siebenmal folgt, wie
in Fig. 2G, tritt der nächste (zweite) Übergang einmal von dem vorherigen um 3,5 T entfernt auf. Wenn ein folgender
(dritter) Übergang von dem vorherigen (zweiten) um 3,5 T entfernt erzeugt wird, wird der Abstand zwischen dem
3. und 4. Übergang nur P. Der 3. Übergang wird daher vom 2. um 4,5 T entfernt erzeugt. Wenn nach 01 "0"
achtmal folgt, wie in Fig. 2H, werden zwei Übergänge während der aufeinanderfolgenden "0" erzeugt. Im obigen
Falle beträgt das maximale ÜbergangsIntervall T max 4,5 T.
Wenn "0" nach 11 folgt, wird zur Verarbeitung der Eingangsdaten
eine ähnliche Vorschrift angewandt. Wenn "0" nach 11 zwei-oder dreimal folgt, wie in Fig. 3B und 3C, beträgt
das Übergangsintervall 2,5 T bzw. 3,5 T. Wenn "0" nach 11 wie in Fig. 3D viermal folgt und ein nächster (zweiter)
Übergang von dem vorherigen (ersten) um 3,5 T entfernt erzeugt wird, verbleibt nur ein Intervall T von dem zweiten
Übergang bis zur Mitte der ersten "1" nach der letzten "0". Der zweite Übergang wird daher nicht mit dem Intervall
von 3,5 T erzeugt. Das Übergangsintervall dieses Falles
wird daher das maximale Übergangsintervall T max (»4,5 T). Wenn nach 11 "0" 5,6- und 7mal folgt wie in Fig. 3E, 3F
und 3G, werden Übergänge entfernt von dem vorherigen Übergang um 4 T erzeugt, und die folgenden (dritten) Übergänge werden
in der Mitte von "1" nach der letzten "0" mit den Intervallen von 1,5 T, 2,5 T bzw. 3,5 T erzeugt. Im Falle der Fig. 3H-,
bei dem "0" achtmal nach 11 folgt, beträgt das Intervall zwischen dem zweiten und dritten Übergang mehr als 3,5 T.
Da dabei jedoch das Intervall zwischen dem dritten Übergang
und der Mitte von "1" nach der letzten "0" nur T ist, wird der dritte Übergang nicht mit dem Intervall von 3,5 T
erzeugt, und damit wird das ubergangsIntervall T max (=»4,5 T).
130037/0848
Wenn "O" neunmal nach 11 folgt, wie in Fig. 31, wird
ein zweites Übergangsintervall vom 1. um 4 T entfernt und ein drittes vom zweiten um 4 T entfernt erzeugt.
Selbst wenn irgendeine Anzahl von "0" folgt, ist das maximale Übergangsinterval1 T max auf 4,5 T bei diesem
Beispiel begrenzt. Im Falle der Fig. 2G, 3D und 3H wird T max erzeugt. Es ist zu beachten, daß T max aufeinanderfolgend
nicht mehr als zweimal auftritt.
Zur Unterscheidung der Beurteilungsnorm, mit der der Übergang erzeugt wird, wenn "0" folgt, von dem Fall, wenn
"1" folgt, ist bei dem obigen Beispiel die Norm zu 3,5 T gewählt. Es ist jedoch möglich, die Beurteilungsnorra länger
als 3,5 T zu wählen. In diesem Falle kann der Wert von T max geändert werden. Wenn die Beurteilungsnorra zu 4 T oder 4,5 τ
gewählt wird, wird T max 5,5 T, während, wenn die Beurteilungsnorm zu 5 T oder 5,5 T gewählt wird, T max 6 T wird.
Es ist auch möglich, daß die Beurteilungsnorm nicht auf irgendeinen Wert begrenzt ist und entsprechend einem Fall
geändert wird, bei dem der Maximalwert der folgenden "0" vorher beseitigt werden kann, um im wesentlichen zu vermeiden,
daß ein 4,5 T überschreitendes Übergangsintervall erzeugt wird.
Anhand der Fig. 4 wird nun ein Beispiel eines Köders 1
zur Kodeumwandlung der Fig. 1 bis 3 beschrieben. Der Köder 1 enthält ein Schieberegister 2, das aus drei Bits
al, a2 und a3 besteht. Das Register 2 wird über einen Dateneingang 3 mit Daten gespeist, die seriell durch einen
Takt CPl umgewandelt werden sollen, der auf einen Eingang 4 gegeben wird. Ein Bit der Eingangsdaten am Eingang 3
wird in das Register 2 an der Vorderflanke des Schiebetakt CPl aufgenommen, wie Fig. 6A zeigt. Der Inhalt des
Registers 2 wird nicht geändert, bis die Vorderflanke des
130037/0848
nächsten Takts CPl auf das Register 2 gegeben wird. Diese Periode ist ein Arbeitszyklus ECC des Köders 1.
Von dem zu jedem Zeitpunkt im Register 2 vorhandenen Daten ist al ein bereits umgewandelter Wert, a2 ein
nun umzuwandelnder Wert und a3 ein zum nächsten Zeitpunkt umzuwandelnder Wert· Die Daten al, a2 und a3 mit
3 Bits und ein Ausgangssignal χ eines logischen Kreises 11, der später beschrieben wird, werden zusammen einem
ROM 5 als Adressensignal zugeführt. Im ROM 5 werden die ümwandlungsdaten mit zwei Bits in Abhängigkeit vom Adressensignal
mit 4 Bits gespeichert, und der ROM 5 erzeugt die Umwandlungsdaten mit zwei Bits bl und b2 entsprechend den
Eingangsdaten a2 in Abhängigkeit vom Adressensignal. Die Ümwandlungsausgangsdaten des ROM 5 werden einem
Schieberegister 6 mit zwei Bits parallel durch die Vorderflanke eines Ladeimpulses LD über einen Eingang
7 zu dem. in Fig. 6C gezeigten Zeitpunkt zugeführt. Der Inhalt des Schieberegisters 6 wird der folgenden Stufe
eines Schieberegisters 8 mit 8 Bits von einem Takt CP2 zugeführt, der auf einen Anschluß 9 gegeben wird und
eine Frequenz hat, die zweimal so groß wie die des Taktes CPl ist, wie Fig. 6B zeigt. Danach wird der Inhalt an
einen Seriendaten ausgang 10 abgegeben. Wie Fig. 6 zeigt, werden daher in dem Zustand, in dem der Inhalt des
Schieberegisters 6 zum Schieberegister 8 durch den Takt CP 2 übertragen wird, und das Schieberegister 6 keinen
Inhalt hat, die Umwandlungsdaten bl und b2 mit zwei Bits in das Schieberegister 6 durch den Ladeimpuls LD gegeben.
Die Daten mit 8 Bits A bis H-, die im Schieberegister 8
gespeichert sind, und das 1. Bit al des Schieberegisters werden alle parallel zum logischen Kreis 11 geleitet, der
130037/0848
ein Bit χ dessen Adressensignals zu bestimmen bzw. das
Ausgangsbit χ basierend auf der folgenden logischen Gleichung zu erzeugen hat:
χ -(A+B) . (C+D) . (E+P) · (G+H) · a1 + (G+H)
Die obige Operation wird aufeinanderfolgend wiederholt, und am Ausgang 10 werden Ausgangsdaten entsprechend der
obigen Vorschrift erhalten.
Der Köder 1 in Fig. 4 ist nur ein Beispiel, und es können
zahlreiche Abwandlungen durchgeführt werden. Z. B. kann an Stelle des ROM 5 ein logischer Kreis verwendet werden.
Dieser logische Kreis ist so aufgebaut, daß er Ausgangssignale bl und b2 abgibt, die jeweils durch die folgenden
logischen Gleichungen ausgedrückt werden:
χ · a. · (a2 + a,) + χ
b2 ^ al " a2
Wenn z. B. das Ausgangssignal des oben beschriebenen
Köders Iz. B. aufgezeichnet auf eine Platte wie eine
Videoplatte übertragen wird, wird ein Rastersynchronsignal FS zugefügt. Da ein Synchronsignal mit einem dritten Wert
verschieden von dem binären Wert der Daten der Videoplatte eines Magnetaufzeichnungs- und Wiedergabegerätes nicht
zugeführt werden kann, muß das Rastersynchronsignal FS in den Datenstrom eingefügt werden. Wenn das maximale
ÜbergangsIntervall T raax (bei diesem Beispiel 4,5 T) ermittelt
wird, ist die Extraktion der Bitsynchronisierung auf der
130037/0848
Wiedergabeseite möglich, da T max gleich 4,5 T in diesem Beispiel den vorherigen Übergang koinzident mit der
Grenze zwischen den Bitzellen der Daten und den letzteren Übergang koinzident mit der Mitte der Bitzelle der Daten
hat. Das RasterSynchronsignal FS muß solch ein Bitschema
haben, daß es selbst dann ermittelt werden kann, wenn es in den Datenstrom eingefügt ist, bzw. solch ein Bitschema,
daß es ohne einen Übertragungsfehler niemals in den Daten
erscheint. Bei der obigen Kodeumwandlungsvorschrift ist
ein Bitschema vorhanden, bei dem der maximale Übergangs— Intervall zwei oder mehr als zweimal folgt, um die obige
Bedingung zu erfüllen. Da dabei jedoch der Datenstrom kontinuierlich ist, müssen die Daten vor und nach dem
folgenden Bitschema basierend auf der obigen Vorschrift ohne Widerspruch umgewandelt werden können. Für das Rastersynchronsignal
FS ist daher eine Periode bzw. ein Intervall von 12 T (oder 11 T) zugeordnet, wie Fig. 7A zeigt, und
innerhalb dieses Intervalls wird ein Rastersynchronsignal FS mit zwei aufeinanderfolgenden Übergangsintervallen
jeweils von 4,5 T vorgesehen, wie Fig. 7 T zeigt. Da dabei die Übergangslage im Signal FS eine bestimmte Beziehung
zu der Bitzelle der Daten hat, ist nicht nur die Rastersynchronisierung, sondern auch die Bitsynchronisierung
gezeigt.
Fig. 8 zeigt ein Beispiel eines Dekoders 12, der aus einem 11-Bit-Schieberegister 14, dem wiedergegebene Daten über
einen Eingang 13 zugeführt werden, einem logischen Kreis und einem taktgesteuerten Flip-Flop 16 besteht, von dem
ein Ausgang 17 herausgeführt ist. Dekodierte Ausgangsdaten werden an den Ausgang 17 abgegeben. Das Schieberegister 14
nimmt die wiedergegebenen Daten vom Eingang 13 bitweise
mit einem Schiebetakt CP3 (der eine Periode von 0,5 T hat)
auf, die über einen Eingang 17 zugeführt werden. Der logische
130037/0848
Kreis 15 wird mit 10 Bits der 11 Bits Cl bis CIl des
Schieberegisters 14 mit Ausnahme des Bits ClO gespeist und gibt ein Ausgangssignal γ auf der Grundlage der
folgenden logischen Gleichung ab:
(C9+C11-C8J+(C4+C3) . (C7+C9J+(C2+C1) - C7
Das Flip-Flop 16 steuert das Ausgangssignal y des logischen
Kreises 15 mit einem Taktimpuls CP4, der über einen Eingang 19 zugeführt wird und dessen Periode zweimal so groß
wie die des Taktes CP3 und damit gleich T ist. Der Takt CP4 wird synchron mit einer solchen Zeitsteuerung erzeugt,
daß die Grenze zwischen den Bitzellen der wiedergegebenen
Daten mit den Teilen zwischen C2 und C3, C4 und C5, C6 und C7, C8 und C9 und ClO und CIl übereinstimmt.
Vom Kodierer 1 in Fig. 4 werden die 2-Bit-Ausgangssignale
bl und b2 vom ROM 5 entsprechend dem Bit a2 der Eingangsdaten abgegeben. Wenn der Dekoder 12 dem Köder 1 entspricht,
werden die beiden Bits C5 und C6 des Schieberegister 14 die Bits bl und b2, und das an den Ausgang.17 abgegebene
Bit ist das Bit a2.
Der Dekoder 12 in Fig. 8 kann in verschiedener Weise abgewandelt werden, z. B. kann an Stelle des logischen Kreises
15 und des Flip-Flops 16 ein ROM im Dekoder verwendet werden.
Die Erfindung kann auf den Fall angewandt werden, daß die Anzahl der aufeinanderfolgenden "1" im Schema der Eingangsdaten
zuvor als ungeradzahlige oder geradzahlige Zahl ermittelt werden kann. Wie in Fig. l gezeigt ist, wird bei dem obigen
130037/0848
Beispiel das Datenschema ohne Rest derart geteilt, daß
die aufeinanderfolgenden "1" von der ersten an durch 2-Bit-Einheiten geteilt werden, um die letzte zu einer
2-Bit- oder 3-Bit-Einheit zu machen. Wenn daher die letzte Einheit eine 3-Bit-Einheit ist, wird das Übergangsintervall
3 T. Zur Unterscheidung hiervon wird die Beurteilungsnorm zur Umwandlung des Schemas, bei
dem "0" folgt, zu 3,5 T gewählt.
Wenn vorher festgestellt werden kann, daß die folgende Zahl von "1" eine ungerade Zahl ist, kann das Übergangsintervall dadurch zu 2,5 T gemacht werden, daß zuerst
eine 3-Bit-Einheit zugeordnet wird und daher die Erzeugung des ÜbergangsintervalIs von 3 T vermieden werden kann.
Fig. 9 zeigt solch einen Fall bei dem diese Idee auf den
Fall angewandt ist, daß "1" elfmal folgt, wie Fig. IK
zeigt. In Fig. 9 ist die erste Teilungseinheit als 3-Bit-Einheit gewählt, und die restlichen Teilungseinheiten sind
als 2-Bit-Einheiten gewählt, so daß das erste Übergangsintervall 2,5 T vird.
Wenn eine gerade Zahl von "1" folgt, wird sie in der gleichen
Weise wie im Fall der Fig. 1 umgewandelt. Die Beurteilungsnorm zur Erzeugungdes Übergangs im Falle von folgenden "0"
kann von 3,5 T auf 3 T verkürzt werden. Hierdurch kann das maximale ÜbergangsIntervall von 4,5 T auf 4 T verkürzt werden.
Hierzu erfordert ein Köder einen Zwischenspeicher, der ermitteln kann, ob die folgende Anzahl von "1" eine gerade
oder eine ungerade Zahl ist. Tatsächlich tritt der Fall nicht auf, daß "1" unendlich folgt, sondern "1" ist auf eine bestimmte
endliche Anzahl begrenzt. Es kann daher ein Zwischenspeicher verwendet werden, der eine Kapazität entsprechend
der obigen endlichen Anzahl hat. Wenn es jedoch nicht möglich
130037/0848
ist, Baten vorher abzuschätzen, muß der Zwischenspeicher eine unendliche Kapazität haben.
Um dieses Problem zu lösen ist ein zweites Beispiel derart aufgebaut, daß das oben erwähnte maximale ÜbergangsIntervall
unabhängig von den Daten angeboten wird und die Kapazität eines Zwischenspeichers ist ausreichend relativ klein.
Wenn eine Folge von aufeinanderfolgenden "1" oder "0"
auftritt, werden einige der letzten Bits, z. B. 5 Bits geprüft, um festzustellen, ob die Folge gerade oder
ungerade ist, um dadurch eine Übergangslage zu steuern.
Die Fig. 1OA - IOC zeigen solch einen besonderen Fall, wenn
ein Übergang ähnlich dem des ersten Beispiels erzeugt wird. Wenn "1" mehr als viermal folgt, wird dieses Datenschema
alle zwei Bits an der Grenze zwischen den Bitzellen geteilt. Wenn ein Rest bei der Teilung des Datenschemas erzeugt wird,
werden 5 Bits vor dem ersten Bit "0" nach dem letzten Bit "1" in den folgenden Bits "1" an der Grenze zwischen
3 Bits und den folgenden zwei Bits geteilt, und ein Übergang wird an der Grenze zwischen den Bitzellen nach der Teilung
erzeugt. Wenn daher eine gerade Anzahl von "1" folgt, tritt ein Übergang ähnlich dem des ersten Beispiels auf.
Wenn "1" fünfmal folgt, wie in Fig. ICE, wird das Datenschema
in 3 Bits und die folgenden zwei Bits entsprechend der obigen Vorschrift geteilt, und das ÜbergangsIntervall
der ersten 3-Bit-Einheit beträgt 2,5 T und das der folgenden 2-Bit-Einheit 2 T. Wenn "1" 7,9 und llmal folgt, wie in
Fig. 1OG, 101 und 1OK und die Datenschema alle 2-Bit-Einheit geteilt werden, tritt kein Rest auf. Daher werden
5 Bits vor dem ersten Bit "0" nach dem letzten Bit "7" an der Grenze zwischen 3 Bits und den folgenden zwei Bits
130037/0848
•y/f
geteilt, und der Übergang wird an letzterer Grenze erzeugt.
In der obigen Weise kann das minimale Übergangsintervall 10 min mit 1,5 T angeboten werden. Das maximale Übergangsintervall beträgt 3 T, wenn "1" aufeinanderfolgend erscheint.
Es ist zu beachten, daß, da das Übergangsintervall von 3T
(oder 2,5 T) bei den ersten drei Bits der letzten (bzw. gesamten) 5 Bits im Bitschema erzeugt wird, wenn "1"
folgt, das Übergangsintervall nach dem von 3 T (oder 2,5 T)
ohne Ausfall 2 T wird. Das Übergangsintervall von 3,5 T kann
daher als Beurteilungsnorm für das Schema verwendet werden, wenn "0" folgt, und das maximale Übergangsintervall T max
kann auf 4 T begrenzt werden.
Wenn "0" ein- oder zweimal wie in Fig. 11A, HA' und HB,
HB1 folgt, wird ein Übergang ähnlich dem des ersten Beispiels
erzeugt. Wenn "0" mehr als dreimal folgt, wird ein Übergang an der Grenze der Bitzellen erzeugt, der der Tatsache
genügt, daß er von dem vorherigen Übergang um mehr als 3 T und von der Mitte der "1", die nach der letzten
"0" als erste erscheint, um mehr als 1,5 T entfernt ist.
In Fig. HC und den folgenden sind Übergangsschemata, bei
denen die beiden Bits vor der folgenden "0" 01 sind, und Schemata, bei denen die gleichen beiden Bits 11 sind, in
unterbrochenen Linien gezeigt.
Wie Fig. HC zeigt wird die obige Bedingung nicht erfüllt,
wenn "0" dreimal folgt. Es wird daher in der Mitte der folgenden "1" ein Übergang erzeugt. Wenn nur eine "1"
vor der "0" vorhanden ist, beträgt das Übergangsintervall 3,5 T, wenn jedoch eine folgende "1" vorhanden ist, wird das
130037/0848
ÜbergangsIntervall 4 T, das das maximale Übergangsintervall
T max ist. Dieses T max erscheint nur in diesem Falle.
Wie die Fig. HD, 11E und HF zeigen, wird die obige Bedingung erfüllt, wenn "0" mehr als viermal folgt, und
daher wird ein Übergang an einer Stelle erzeugt, die von den vorherigen übergang umd 3,5 T (oder 3 T) im Falle nach
der folgenden "1M entfernt ist. Wenn "0" mehr als siebenmal
folgt, wie in den Fig. HG, HH und 111, wird ein Übergang einmal mit dem Intervall von 3,5 T (oder 3 T)
vom ersten und der nächste Übergang wird von dem Übergang um 3T entfernt erzeugt. In gleicher Weise wird, wie die
Fig. HJ und K zeigen, alle 3 T. ein Übergang erzeugt, und die Einstellung wird in den letzten Bits durchgeführt.
Selbst wenn irgendeine Anzahl von "0" folgt, ist das maximale Übergangsinterval1 T max auf 4 T begrenzt, wie zuvor beschrieben
wurde. Wie sich aus Fig. 11 ergibt, erscheint das Übergangsintervall von 3T, wenn "0" folgt, ähnlich dem Fall,
wenn "1" folgt. Bei der Dekodierung könnte daher die folgende "0" von der "1" nicht unterschieden werden. Wenn jedoch eine
"0" folgt, erscheint das Übergangsintervall von 2 T niemals
nach dem Übergangsintervall von 3 T, sondern die anderen
ÜbergangsintervalIe wie 1,5 T, 2,5 T, 3 T und 3,5 T erscheinen.
Wenn dagegen "1" folgt, erscheint das Übergangsintervall von 2 T nach dem Übergangsintervall von 3T ohne Ausfall, wie zuvor
erläutert wurde. Unter Ausnutzung des obigen Unterschiedes können sie daher dekodiert werden.
Ein weiteres Beispiel eines Köders 21 zur Durchführung der
obigen Kodeumwandlung wird nun anhand der Fig. 12 beschrieben.
130037/0848
3043293
Der Köder 21 in Fig. 12 besteht grundsätzlich aus einem
5-Bit-Schieberegister 22 an Stelle des 3-Bit-Schieberegisters 2 beim Köder 1 in Fig. 4. Das Register 22 nimmt
an einem Eingang 23 in Abhängigkeit von einem Takt CPl Eingangsdaten auf, die über einen Anschluß 24 zugeführt
werden. Die 5-Bits al bis a5 des Registers 22 zusammen mit einem Ausgangssignal, χ eines logischen Kreises 31
werden parallel einem logischen Kreis 25 zugeführt, der an Stelle des ROM 5 bei dem Köder 1 der Fig. 4 verwendet
ist. Der logische Kreis 25 erzeugt 2-Bit-Ausgangssignale bl und b2 aus den obigen 6 Bits, die durch die folgenden
logischen Gleichungen ausgedrückt werden. Dies bedeutet, daß er das Bit a2 in den 5-Bitdaten, die in das Register
22 aufgenommen werden, in zwei Bits bl und b2 umwandelt.
a2
Die 2-Bit-Ausgangssignale bl und b2 werden in ein 2-Bit-Schieberegister
26 entsprechend einem Ladeimpuls LD aufgenommen, der auf einen Anschluß 27 gegeben wird. Der Inhalt
des Schieberegisters 26 wird sequentiell auf ein 8-Bit-Schieberegister 28 entsprechend einem Takt CP2 gegeben, der
auf einen Anschluß 29 gegeben wird, und die umgewandelten Daten werden vom Register 28 an einen herausgeführten Ausgang
30 gegeben. Der Inhalt A bis G (mit Ausnahme des Inhalts C) des Registers 28 zusammen mit dem ersten Bit al des Registers
22 wird auf den logischen Kreis 31 gegeben, der dann das Ausgangsbit χ basierend auf der folgenden logischen Gleichung
abgibt:
(A+B) · (D+E) · (F+G) . aa + (F+G)
130037/0848
Die Eingangsdaten werden durch die obige Operation aufeinanderfolgend
kodiert. Die Takte CPl, CP2 und der Ladeimpuls LD sind dabei zeitlich gleich denen in Fig. 6.
Der Köder 21 in Fig. 12 kann auf verschiedene Weise abgewandelt
werden. Z. B. kann wie bei dem Köder 1 der Fig. der logische Kreis 25 durch einen ROM ersetzt werden.
Ähnlich dem ersten Beispiel kann im zweiten Beispiel ohne einen Übertragungsfehler ein Bitschema, das in den Daten
niemals erscheint, als Synchronsignal gewählt werden. Als ein die obige Bedingung erfüllendes Beispiel ist ein Schema
wie in Fig. 13 vorhanden, bei dem das ^bergangsintervalI von
3,5 T dem von 4 T, und das Ubergangsintervall von 2 T dem von 3,5 T folgt. Wie zuvor erläutert, erscheint das maximale
Übergangsintervall T max von 4 T nur im P lie der Fig. HC,
el
und es beginnt und endet mit der Mitte der Bitzellen. Der
Übergang am Ende von dem von 3,5 T endet, daher an der Grenze der Bitzellen, und ein Übergang von 2 T tritt danach
niemals auf.
Fig. 14 zeigt ein zweites Beispiel eines Dekoders 32. Der zweite Dekoder 32 besteht aus einem 15-Bit-Schieberegister
34, dem wiedergegebene Daten von einem Eingang 33 zugeführt werden, einem logischen Kreis 35 und einem taktgesteuerten
Flip-Flop 36. An einem vom Flip-Flop 36 herausgeführten Ausgang 37 erhält man die dekodierten Ausgangsdaten.
Das Schieberegister 34 nimmt die wiedergegebenen Daten bitweise in Abhängigkeit von einem Schiebetakt CP3 (mit der
Periode von 0,5 T) auf, der von einem Anschluß 38 zugeführt wird, und der logische Kreis 35 erhält 12 Bits Cl bis C15 mit
Ausnahme der Bits ClO, C12 und C14, vom Schieberegister 34 und erzeugt ein Ausgangssignal y basierend auf der folgenden
logischen Gleichung:
130037/0848
+C2+C3+C4)
Das Flip-Flop 36 steuert das Ausgangssignal y des logischen Kreises 35 mit einem Takt CP4, der von einem Anschluß 39
zugeführt wird. Die Periode des Taktes CP4 ist zwimal so groß wie die des Schiebetakts CP3 gewählt und daher wird
T zeitlich synchron so erzeugt, daß die Grenze zwischen den Bitzellen der wiedergegebenen Daten mit dem Teil zwischen
den Bits C2 und C3, C4 und C5, C6 und C7, C8 und C9, ClO und ClI, C12 und C13 und C14 und C15 erzeugt wird.
Bei dem Köder 21 in Fig. 12 werden die 2-Bit-Ausgangssignale
bl und b2 vom logischen Kreis 25 in Abhängigkeit von dem Signal a2 der Eingangsdaten erzeugt. Wenn daher der Dekoder
32 dem Köder 21 entspricht, werden die 2 Bits C5 und C6 des Schieberegisters 34 die Ausgangsbits bl und b2, und das an
den Ausgang 3 abgegebene Bit wird a2.
Der Dekoder 32 kann auf verschiedene Weise abgewandelt werden, z. B. kann an Stelle des logischen Kreises 35 und des Flip-Flops
36 ein ROM verwendet werden.
Aus der obigen Beschreibung ergibt sich, daß der Binärkode so umgewandelt bzw. kodiert werden kann, daß das minimale
Übergangsintervall 1,5 T und das maximale 4,5 T oder 4 T beträgt. Die Datendichte ist da im wesentlichen gleich der
des 3PM-Systems, und das maximale Übergangsintervall kann kürzer als 6 T sein.
130037/0848
Wenn ein Wert, der von den Daten unterschieden werden kann, nicht für das Synchronsignal wie bei einer PCM-Schallplatte
unter Verwendung einer Videoplatte benutzt wird, muß die Synchronwiedergabe auf der Wiedergabeseite
aus dem Datenstrom erreicht werden. Da das maximale Ubergangsintervall verkürzt werden kann, ist die Erfindung
für diesen Fall geeignet. Auch der Fall, daß das maximale Übergangsintervall 6 T oder mehr beträgt, wenn eine Zeitbasisschwankung
o.dgl. in den wiedergegebenen Daten auftritt, bereitet keine Schwierigkeiten.
130037/0848
Claims (5)
1. Verfahren zur Umwandlung einer digitalen Information
dadurch gekennzeichnet , daß, wenn ein Bit der Eingangsdaten mit binärem Kode sich von einem
zweiten Wert in einen ersten ändert, ein Übergang an einem ersten Bezugspunkt einer Bitzelle der Eingangsdaten
erzeugt wird, daß, wenn die Eingangsdaten ein Schema aufweisen, in dem das Bit des ersten Wertes
folgt, die folgenden Bits alle zwei oder drei Bits an einem zweiten Bezugspunkt der Bitzelle geteilt werden
und ein Übergang an dem zweiten Bezugspunkt der-Bitzelle nach einer Geteilten erzeugt wird, und daß, wenn die
Eingangsdaten ein Schema aufweisen, bei dem das Bit des zweiten Wertes folgt, ein Übergang an einem zweiten
Bezugspunkt erzeugt wird, der die Bedingung erfüllt,
130037/0848
ORIGINAL INSPECTED
daß der zweite Bezugspunkt von einem vorherigen Übergang um »ehr als 3,5 T (wobei T die Periode
der Bitzelle der Eingangsdaten ist) und auch von dem ersten Bezugspunkt des ersten Wertes, der als
erster von dem vorherigen aus auftritt, um mehr als 1,5 T entfernt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der erste und zweite Bezugspunkt
die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.
3. Verfahren zur Umwandlung einer digitalen Information dadurch gekennzeichnet , daß, wenn
ein Bit der Eingangsdaten in binärem Kode sich von einem zweiten auf einen ersten Wert ändert, ein Übergang an
einem ersten Bezugspunkt einer Bitzelle der Eingangsdaten erzeugt wird, daß, wenn die Eingangsdaten ein
Schema aufweisen, bei dem das Bit des ersten Wertes folgt, ermittelt wird, ob eine Anzahl folgender Bits
gerade oder ungerade ist, und daß, wenn die ermittelte Anzahl gerade ist,.die folgenden Bits alle zwei Bits
an einer zweiten Bezugsstelle der Bitzelle geteilt werden, während, wenn festgestellt wird, daß die Anzahl
ungerade ist, 3 Bits eines Teils der folgenden Bits an der zweiten Bezugsstelle geteilt und die restlichen
Bits alle 2 Bits an der zweiten Bezugsstelle geteilt werden, und daß ein Übergang an einer zweiten Bezugsstelle
nach der Teilung erzeugt wird, und_daß, wenn die Eingangsdaten ein Schema haben, bei dem das Bit des zweiten
Wertes folgt, ein Übergang an einer zweiten Bezugsstelle erzeugt wird,die die Bedingung erfüllt, daß sie von
einem vorherigen Übergang um mehr als 3 T (wobei T die Periode der Bitzelle der Eingangsdaten ist) und auch
130037/08Λ8
von einem ersten Bezugspunkt des ersten Wertes, der als erster von dem vorherigen aus auftritt, um mehr
als 1,5 T entfernt ist.
4. Verfahren nach Anspruch nach Anspruch 3, dadurch gekennzeichnet , daß der erste und zweite
Bezugspunkt die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.
5. Verfahren zur Umwandlung einer digitalen Information, dadurch gekennzeichnet, daß, wenn
ein Bit der Eingangsdaten in binärem Kode sich von einen zweiten auf einen ersten Wert ändert, ein Übergang
an einem ersten Bezugspunkt einer Bitzelle des ersten Wertes der Eingangsdaten erzeugt wird', daß, wenn die
Eingangsdaten Schema haben, bei dem das Bit des ersten Wertes folgt und die Anzahl der folgenden Bits drei
beträgt, ein Übergang an/einem zweiten Bezugspunkt des letzten Bits in den drei Bits erzeugt wird, daß, wenn
die Anzahl der folgenden Bits mehr als 4 beträgt, die
folgenden Bits alle 2 Bits an dem zweiten Bezugspunkt der Bitzelle geteilt werden, und dabei, wenn ein Rest
bei dieser Teilung auftritt, fünf Bits vor einem ersten Bit des zweiten Wertes nach einem Bit der folgenden Bits
des ersten Wertes durch drei Bits und folgende zwei Bits an dem zweiten Bezugspunkt geteilt werden und ein Übergang
am zweiten Bezugspunkt nach dieser Teilung erzeugt wird und daß, wenn die Eingangsdaten ein Schema haben,
bei dem das Bit des zweiten Wertes folgt, ein Übergang an einem zweiten Bezugspunkt erzeugt wird,der die Bedingung
erfüllt, daß der zweite Bezugspunkt von einem vorherigen Übergang um mehr als 3 T (wobei T die Periode
der Bitzelle der Eingangsdaten ist) und auch von einem ersten Bezugspunkt des ersten Wertes, der zuerst von
130037/0848
dem vorherigen aus auftritt, um mehr als 1,5 T entfernt
Verfahren nach Anspruch 5, dadurch gekennzeichnet , daß der erste und zweite Bezugspunkt
die Grenze der Bitzellen bzw. die Mitte der Bitzelle ist.
130037/0848
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17253279A JPS5694510A (en) | 1979-12-28 | 1979-12-28 | Converting method of binary code |
JP392980A JPS56101614A (en) | 1980-01-17 | 1980-01-17 | Binary code converting method |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3049293A1 true DE3049293A1 (de) | 1981-09-10 |
DE3049293C2 DE3049293C2 (de) | 1989-09-14 |
Family
ID=26337602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803049293 Granted DE3049293A1 (de) | 1979-12-28 | 1980-12-29 | Verfahren zur umwandlung einer digitalen information |
Country Status (12)
Country | Link |
---|---|
US (1) | US4369472A (de) |
AU (1) | AU542859B2 (de) |
BE (1) | BE886845A (de) |
BR (1) | BR8008547A (de) |
CH (2) | CH669060A5 (de) |
DE (1) | DE3049293A1 (de) |
ES (2) | ES8206120A1 (de) |
FR (1) | FR2472884B1 (de) |
GB (1) | GB2067055B (de) |
IT (1) | IT1150074B (de) |
NL (1) | NL192759C (de) |
SE (1) | SE450801B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3129500A1 (de) * | 1980-07-26 | 1982-06-09 | Sony Corp., Tokyo | Verfahren und schaltungsanordnung zum aufzeichnen bzw. wiedergabe eines digitalisierten informationssignals auf bzw. von einem aufzeichnungstraeger |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8006165A (nl) * | 1980-11-12 | 1982-06-01 | Philips Nv | Systeem voor het overdragen van digitale informatie, codeerinrichting voor toepassing in dat systeem, decodeerinrichting voor toepassing in dat systeem en registratiedrager voor toepassing in dat systeem. |
JPS57132461A (en) * | 1981-02-09 | 1982-08-16 | Sony Corp | Converter for binary data code |
JPS58139313A (ja) * | 1982-02-10 | 1983-08-18 | Victor Co Of Japan Ltd | デイジタル磁気記録再生装置 |
FR2571910B1 (fr) * | 1984-10-16 | 1987-01-09 | Bull Sa | Procede et dispositif de codage et de decodage pour la transmission serie de donnees binaires avec suppression de composante continue |
ATE106642T1 (de) * | 1985-03-07 | 1994-06-15 | British Telecomm | Optische signalverarbeitung. |
FR2585905B1 (fr) * | 1985-08-02 | 1987-09-25 | Telediffusion Fse | Procede de modulation en bande de base d'un signal de donnees, appareil de modulation et appareil de demodulation correspondants |
SE466725B (sv) * | 1990-07-18 | 1992-03-23 | Goeran Krook | Foerfarande foer att begraensa bandbredden hos en godtycklig binaer signal |
US6459392B1 (en) | 2001-01-19 | 2002-10-01 | International Business Machines Corporation | Technique for encoding a sequence of periodic byte values with vertical correlation |
TWI370622B (en) * | 2004-02-09 | 2012-08-11 | Altera Corp | Method, device and serializer-deserializer system for serial transfer of bits and method and deserializer for recovering bits at a destination |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2711526A1 (de) * | 1976-03-19 | 1977-09-22 | Ampex | Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3560947A (en) * | 1968-05-31 | 1971-02-02 | Ibm | Method and apparatus for communication and storage of binary information |
US3905029A (en) * | 1970-12-01 | 1975-09-09 | Gen Motors Corp | Method and apparatus for encoding and decoding digital data |
US4001811A (en) * | 1972-01-28 | 1977-01-04 | General Motors Corporation | Method and apparatus for coding and decoding digital information |
US3810111A (en) * | 1972-12-26 | 1974-05-07 | Ibm | Data coding with stable base line for recording and transmitting binary data |
DE2441576A1 (de) * | 1973-10-09 | 1975-04-10 | Gen Motors Corp | Verfahren und vorrichtung zur codierung und decodierung digitaler informationen |
US3924080A (en) * | 1974-12-02 | 1975-12-02 | Bell Telephone Labor Inc | Zero suppression in pulse transmission systems |
US4323931A (en) * | 1976-07-14 | 1982-04-06 | Sperry Corporation | Method and apparatus for encoding and recovering binary digital data |
FR2407620A1 (fr) * | 1977-10-27 | 1979-05-25 | Cit Alcatel | Procede de transmission d'informations binaires et dispositifs de codage et de decodage correspondants |
-
1980
- 1980-12-22 AU AU65670/80A patent/AU542859B2/en not_active Ceased
- 1980-12-23 SE SE8009086A patent/SE450801B/sv not_active IP Right Cessation
- 1980-12-23 GB GB8041302A patent/GB2067055B/en not_active Expired
- 1980-12-23 ES ES498129A patent/ES8206120A1/es not_active Expired
- 1980-12-24 BE BE2/58930A patent/BE886845A/fr not_active IP Right Cessation
- 1980-12-24 IT IT26958/80A patent/IT1150074B/it active
- 1980-12-24 FR FR8027458A patent/FR2472884B1/fr not_active Expired
- 1980-12-29 DE DE19803049293 patent/DE3049293A1/de active Granted
- 1980-12-29 CH CH1197/86A patent/CH669060A5/fr not_active IP Right Cessation
- 1980-12-29 NL NL8007078A patent/NL192759C/nl not_active IP Right Cessation
- 1980-12-29 BR BR8008547A patent/BR8008547A/pt not_active IP Right Cessation
- 1980-12-29 CH CH9607/80A patent/CH659555A5/fr not_active IP Right Cessation
-
1981
- 1981-01-02 US US06/222,278 patent/US4369472A/en not_active Expired - Lifetime
-
1982
- 1982-01-15 ES ES508808A patent/ES8304729A1/es not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2711526A1 (de) * | 1976-03-19 | 1977-09-22 | Ampex | Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals |
Non-Patent Citations (1)
Title |
---|
JACOBY, G.V.: A new Look-ahead Code for increased Data Density. In: JEEE Transactions on Magnetics, Vol. MAG-13, No.5, 1977, S.1202-1204 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3129500A1 (de) * | 1980-07-26 | 1982-06-09 | Sony Corp., Tokyo | Verfahren und schaltungsanordnung zum aufzeichnen bzw. wiedergabe eines digitalisierten informationssignals auf bzw. von einem aufzeichnungstraeger |
Also Published As
Publication number | Publication date |
---|---|
ES498129A0 (es) | 1982-07-01 |
NL192759B (nl) | 1997-09-01 |
BR8008547A (pt) | 1981-07-21 |
IT8026958A0 (it) | 1980-12-24 |
GB2067055A (en) | 1981-07-15 |
FR2472884A1 (fr) | 1981-07-03 |
BE886845A (fr) | 1981-04-16 |
FR2472884B1 (fr) | 1988-08-12 |
SE450801B (sv) | 1987-07-27 |
ES8206120A1 (es) | 1982-07-01 |
SE8009086L (sv) | 1981-06-29 |
CH659555A5 (fr) | 1987-01-30 |
DE3049293C2 (de) | 1989-09-14 |
IT1150074B (it) | 1986-12-10 |
US4369472A (en) | 1983-01-18 |
ES508808A0 (es) | 1983-03-01 |
NL8007078A (nl) | 1981-07-16 |
AU6567080A (en) | 1981-07-09 |
NL192759C (nl) | 1998-01-06 |
ES8304729A1 (es) | 1983-03-01 |
GB2067055B (en) | 1984-04-26 |
AU542859B2 (en) | 1985-03-21 |
CH669060A5 (fr) | 1989-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3215179C2 (de) | ||
DE3587535T2 (de) | Verfahren und Vorrichtung zur numerischen Datenkodierung. | |
DE3125529C2 (de) | Verfahren zum Umkodieren einer Folge von Datenbits in eine Folge von Kanalbits, Anordnung zum Dekodieren der nach diesem Verfahren kodierten Kanalbits und Aufzeichnungsträger mit einer gemäß diesem Verfahren erzeugten Informationsstruktur | |
DE3523809C2 (de) | ||
DE3587328T2 (de) | Verfahren zur Informationsübertragung, Kodierungseinrichtung zur Verwendung dieses Verfahrens und Dekodierungseinrichtung zur Verwendung dieses Verfahrens. | |
DE3219439C2 (de) | ||
DE2844216C2 (de) | Erzeugung von Synchronisier-Bitfolgemustern bei Code mit begrenzter Lauflänge | |
DE69505794T2 (de) | Verfahren zur umwandlung von m-bit informationsworten in ein moduliertes signal, verfahren zum herstellen eines aufzeichungsträgers, kodier-, dekodier-, aufzeichnungs- und lesevorrichtung sowie aufzeichnungsträger | |
DE69126565T2 (de) | Verfahren zur Übertragung von Kodes mit variabler Länge | |
DE3027329C2 (de) | ||
DE69227795T2 (de) | Kodiereinrichtung für digitale Signale mit verbesserter Kanal-Blockkodierung | |
DE3825960C2 (de) | ||
DE3239607C2 (de) | ||
DE69522650T2 (de) | Signalmodulations- und -demodulationsverfahren und -vorrichtung | |
DE69321746T2 (de) | Datenmodulations und -demodulationsverfahren und -vorrichtung | |
DE3225058A1 (de) | Verfahren und vorrichtung zur verarbeitung binaerer daten | |
DE69833414T2 (de) | Modulator und Demodulator | |
DE3238143A1 (de) | Digitaldatenuebertragungssystem mit paritaetsbitwortaufschaltung | |
DE3049293C2 (de) | ||
DE69328642T2 (de) | Datenumsetzungsverfahren und Aufzeichnungs-/Wiedergabegerät zur Durchführung desselben | |
DE2828219A1 (de) | Verfahren zur aufzeichnung und wiedergabe digitaler daten auf magnetspeicher | |
DE3240219A1 (de) | Verfahren zum umsetzen einer binaeren datenfolge | |
DE4319389C3 (de) | Anordnung zum Einfügen einer Frequenzkomponente zu eingegebenen n-Bit-Daten | |
DE69021919T2 (de) | Digitales Modulationsverfahren. | |
DE3431777C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |