SE466725B - Foerfarande foer att begraensa bandbredden hos en godtycklig binaer signal - Google Patents

Description

466 725 kodas som 1/2TB hög följd av 1/2TB lag signalnivå och en logisk nolla kodas som 1/2TB hög följd av 1/2TB hög signal- nivå. Detta medför att Manchesterkoden är polaritetsberoende.

DM- (eng. Delay Modulation) eller Miller-koden är en * annan metod som liksom Bifaskoden tillåter regenerering av b klocksignalen från den modulerade datasignalen men utan Bifaskodens nackdel med den höga övre bandgränsen. Den DM- kodmodulerade datasignalen är dock ej helt fri från likspän- ningskomponenter. I DM är en logisk etta kodad som en ändring av signalnivå i mitten av bitintervallet och en logisk nolla är kodad som en ändring av signalnivån i slutet av bitinter- vallet endast om den följs av en ytterligare nolla.

Både Manchester- och DM-koderna har även den nackdelen att den modulerade datasignalen för en oändlig ström av ettor eller nollor är identisk med fasförskjutningen av endast 1/2 databit.

R ör fö 'n n n ändamålet med förfarandet enligt den föreliggande upp- finningen är att undanröja ovan angivna nackdelar hos de kända metoderna för att modulera digital signalöverföring.

Detta uppnås i enlighet med uppfinningen genom att den modu- lerade digitala signalens frekvenser fl, f2 är olika och den högre frekvensen f2 är lika med antalet bitar per sekund dividerad med två (b/s2). Den lägre frekvensen fi utgör halva den högre frekvensen f2. Den digitala signalens frek- vensspektrum är begränsad till att ligga inom området en fjärdedel av den högre frekvensen upp till värdet för den högre frekvensen f2 dock företrädesvis inom en tredjedel av den högre frekvensen f2 och upp till den högre frekvensen f2. vid ett speciellt föredraget utförande av förfarandet enligt uppfinningen är förhållandet mellan längsta och kor- taste tid mellan två växlingar av signalnivàn lika med 3:1.

Tiden mellan två växlingar utgör med fördel 1 till 3 gånger varaktigheten för en databit i steg om 1/2 gånger databitens varaktighet.

En 1 lä” I E Förfarandet enligt den föreliggande uppfinningen kommer att beskrivas närmare nedan i samband med bifogad ritning, där 'zuv fig. 1 - 5 åskådliggör moduleringen av signalnivån vid olika tänkbara följder av logiska ettor och nollor i den digitala signalen, fig. 6 visar en exemplifierande kretsanordning för för- verkligande av förfarandet enligt uppfinningen och fig. 7 visar signaler som uppträder i kretsanordningen enligt fig. 6 vid tillämpning av förfarandet enligt uppfin- ningen.

I figurerna åskådliggöra den binära datasignalen B med angivandet av olika följder av logiska ettor, 1, och nollor, 0, som kan uppträda. Under varje sådan binär signal B åter- ges den resulterande digitala signalen D, som vid den före- dragna utföringsform som här redovisas modulerats enligt uppfinningens förfarande så att dess frekvensspektrum faller inom området f2/3 till f2. Hänvisningen och storheten TB betecknar ett bitintervall respektive varaktigheten i sekunder för en databit.

Fig. 1 återger en godtycklig binär datasignal B där det föreligger en följd av logiska ettor, 1, dvs varje bit- intervall TB utgörs av en logisk etta. En sådan följd av logiska ettor modulerar enligt den föreliggande uppfinningen den digitala signalen D till att uppvisa en växling av sig- nalnivån vid mitten av varje bitintervall TB.

Fig. 2 återger den binära datasignalen B där det nu föreligger en följd av logiska nollor, 0, dvs varje bit- intervall TB utgörs av en logisk nolla. En sådan följd av logiska nollor modulerar enligt den föreliggande uppfin- ningen den digitala signalen D till att uppvisa en växling av signalnivån efter varannat bitintervall 2TB.

Fig. 3-5 återger att i enlighet med den föreliggande uppfinningen uteblir moduleringspåverkan på den digitala signalen D när en logisk etta föregås av en logisk nolla, 0, i den binära datasignalen B.

När en logisk nolla, 0, föreligger i den binära sig- nalen B sker växling av den digitala signalens D nivå efter detta nollbitintervall TB, fig. 3a.

När två logiska nollor, 0, föreligger i följd i den bi- nära signalen B sker en växling av den digitala signalens D nivå vid mitten av det andra nollbitintervallet TB, fig. 3b. 466 725 Når tre logiska nollor, 0, föreligger i följd i den bi- nära signalen B sker en växling av den digitala signalens D nivå efter varje nollbitintervallet TB, fig. 3c.

När fyra logiska nollor, 0, föreligger i följd i den bi- nära signalen B sker en växling av den digitala signalens D nivå efter de båda första och vid mitten av det fjärde noll- bitintervallet TB, fig. 3d.

När fem logiska nollor, 0, föreligger i följd i den bi- nära signalen B sker en växling av den digitala sígnalens D nivå vid mitten av det andra och femte nollbitintervallet TB samt efter det tredje nollbitintervallet TB, fig. 3e.

Såsom framgår av fig. 4 och 5 kommer en serie om fler än fem logiska nollor, 0, i följd i den binära signalen B att innebära att för de första tre nollorna sker en växling av den logiska signalens D nivå vid mitten av det andra noll- bitintervallet TB och efter det tredje nollbitintervallet TB.

Därefter sker en växling av signalen efter det fjärde noll- bitintervallet TB och sedan efter varannat nollbitintervall i enlighet med vad som visats i fig. 2.

Såsom markeras med asterisker i fig. 4a-b kommer modu- leringen av den logiska signalen D att, när en logisk nolla, 0, som enligt fig. 2 skall passeras utan växling av den digi- tala sígnalens D nivå, åtföljes av endast en ytterligare lo- gisk nolla, innebära att signalnivån växlar efter var och en av de båda återstående logiska nollbitintervallen.

Av fig. Sa-b framgår med motsvarande asteriskmarkering, att, när en logisk nolla, 0, som enligt fig. 2 skall medföra en växling av den digitala signalens D nivå efter denna noll- bitcell TB, åtföljes av enbart en enda ytterligare logisk nolla kommer moduleringen att innebära en växling av signal- nivån vid mitten av det näst sista nollbitintervallet samt efter det sista nollbitintervallet.

I fig. 6 åskådliggöra i blockform exemplifierande kretsar för förverkligande av förfarandet enligt den föreliggande uppfinningen. Härvid visar fig. 6a en kodarkrets 10 medan fig. 6b visar en däremot svarande avkodarkrets 20. Såväl kodar- som avkodarkretsen utgörs av i och för sig kända f, t: 466 725 element där kodarkretsen 10 omfattar en PLD-kodarenhet 11 och en av denna styrd sändare 12. Kodarenheten 11 uppvisar ingångar: clk för en klocksignal, RTS för en signal för sändningsbegäran, TXC för en dataklocksignal samt TXD för den godtyckliga binära signalen B. Vidare uppvisar kodar- enheten 11 signalutgångarna DE för sändaraktivering och TD för den modulerade digitala signalen D. Den från sändaren 12 avgivna signalen LINE innehåller under pågående signal- överföring den modulerade digitala signalen D såsom kommer att närmare redovisas i samband med beskrivningen av signalerna enligt fig. 7a.

Den i fig. 6b återgivna exemplifieringen av avkodarkret- sen 20 omfattar en mottagare 21 avsedd att mottaga signalen LINE från sändaren 12. Mottagarens 21 utgång är kopplad dels till dataingången DI på en digital slingkrets 22 och dels till motsvarande dataingång RD på den egentliga avkodar- kretsen 23. Den digitala slingkretsen 22 är av digital faslåst slingtyp (DPLL) och uppvisar även en klocksignal- ingång clkl, som matas med en högfrekvent klocksignal, exempelvis 16 gånger frekvensen för den ovan nämnda data- klocksignalen TXC.

Slingkretsen 22 har en slinglåsningsindikerande utgång pll, vilken matar dels en signaldetektor DCD och dels en ingång en på avkodarkretsen 23. Vidare har slingkretsen 22 en utgång clk2 för en samplande klocksignal SAMP, som matas till avkodarkretsens 23 klockingång clk och vars frekvens skiftar mellan två värden, nämligen 16 gånger TXC-frekvensen och 2 gånger TXC-frekvensen i beroende av om signalöverföring detekteras eller ej.

Avkodarkretsen 23 har en utgång RXC för den avkodade dataklocksignalen, som äger full motsvarighet till data- klocksignalen på kodarenhetens 11 ingång TXC. Vidare har avkodarkretsen 23 en utgång RXD på vilken den avkodade god- tyckliga binära signalen B är uttagbar.

En exemplifierande informationsöverföring av data 0-1-1-1-1-1-1-0 medelst förfarandet enligt uppfinningen åskådliggörs i fig. 7. De däri visade signalerna har er- 466 725 hållit nänvisningsbeteckningar som motsvarar dem som till- delats kodarkretsens 10 in- och utgångar i fig. 6a och av- kodarkretsens 20 in- och utgångar i fig. 6b. även fig. 7 är uppdelad i delfigurerna 7a och 7b för återgivande av de signaler som hör till kodarkretsen 10 respektive till avkodarkretsen 20.

Klocksignalen clk i fig. 7a har en frekvens som är den dubbla frekvensen för dataklocksignalen TXO. Vid sändnings- begäran utstyrs på känt sätt signalen RTS så att kodar- enheten 11 aktiverar sändaren 12 såsom framgår av signalen DE. Dataklocksignalen TXO matas ut från kodarenheten 11 sam- tidigt som den godtyckliga binära signalen B, som här inne- håller data 0-1-1-1-1-1-1-0, inmatas på ingången TXD.

Med starten av sändaren 12 erhålles från denna en ut- signal LINE, som före inmatning av data kommer att ha signal- följden logisk etta (1) utgörande en så kallad preamble till den egentliga datainformationen som skall överföras.

Med de moduleringsförhållanden som är karakteristiska för förfarandet enligt den föreliggande uppfinningen och som be- skrivits ovan i samband med fig. 1-5, kommer den binära signalens B dataínnehåll att modulera utsignalen LINE med 5 bitars fördröjning FS. Såsom angivits i samband med fig. 3a kommer den logiska nollan, som ensam inleder och av- slutar den här som exempel valda informationen, att med- föra en växling av den digitala signalnivån efter nollbit- intervallet. Den följande logiska ettan, som ju föregåtts av en logisk nolla, kommer att innebära att den digitala signalnivån ej utför någon växling såsom beskrivits ovan med hänvisning till fig. 3-5. Resterande logiska ettor i den binära signalens B datainnehåll medför i enlighet med vad som sagts ovan i samband med fig. 1 att den digitala signalnivån växlar vid mitten av varje bitintervall som in- begriper en logisk etta.

Därmed har den som exempel valda datainformationen avgivits från sändaren 12 och nedan följer en motsvarande redovisning i samband med fig. 7b för hur den av mottagaren 21 på den övriga avkodarkretsen 20 inmatade datainformationen '1 466 725 avkodas 1 enlighet med förfarandet. Påpekas kan att sända- rens 12 och mottagarens 21 ut- respektive insignal LINE givet- vis kan vara tråd- eller radiomatad.

Signalen LINE vidarebefordras av mottagaren som insig- naler till slingkretsen 22 och avkodarkretsen 23. Slingkretsen 22 som klockstyrs av den högfrakventa(16*TXO) klocksignalen detekterar om det föreligger någon information på den mot- tagna signalen LINE. Om så icke är fallet vidarematas den högfrekventa klocksignalen från slingkretsens klockutgång clk2 såsom avkodarkretsens 23 samplingssignal SAMP, vars hög- frekventa form betecknas 16/bit i fig. 7b.

För det fall slingkretsen 22 detekterar att information föreligger på signalen LINE sker en faslåsning på densamma, vilket innebär att signalen DOD på dess utgång pll skiftar nivå och därmed indikeras även på avkodarkretsens 25 ingång en att informationsdata är att förvänta. Vid denna faslåsning av slingkretsen 22 övergår även dess utgående klocksignal SAMP på utgången clk2 till en lägre frekvens, vilket i fig. 7b återgivits med beteckningen 2/bit. Därmed är avkodarkretsen 23 beredd att ta hand om inkommande informationsdata. Detta visar sig genom att den annars felindikerande signalen SYNC genom bitfaslåsning skiftar nivå. Samtidigt uppträder dataklocksignalen RXC på den därför avsedda utgången på av- kodarkretsen 23. Detta innebär att avkodarkretsen 23 detek- terar inkommande binär information, som avges på dess utgång RXD och innefattar den överförda binära signalen B. Såsom framgår av fig. 7 kommer den på avkodarkretsens 23 utgång RXD uppträdande informationen att vara fördröjd 2 bitar relativt dess läge i signalen LINE. Jämfört med den god- tyckliga binära signalen B på kodarenhetens 11 ingång TXD kommer den från avkodarkretsens 23 utgång RXD utmatade godtyckliga binära signalen B att sålunda vara fördöid 7 bitar.

Med hjälp av förfarandet enligt uppfinningen kan så- lunda en godtycklig binär signal B (som i och för sig kan vara av NRZ-typ eller annan typ) överföras med på- taglig bandbegränsning. Den sålunda modulerade digitala 466 725 signalen D är sant binär med enbart två nivåer. Med förfar- andet uppnås en bitkodad signal med stor informationstäthet, högt effektspektrum och liten bandbredd. Den bitkodsmodu- lerade signalen innefattar ej någon likspänningskomponent och är i sig själv klockstyrd. Med denna bitkodmodulerade signal erhålles vid datakommunikation automatiskt synkronisering samt fasfelsdetektering. Förfarandet enligt uppfinningen lämpar sig dock väl för användning inom såväl datakommunikation som vid lagring av digital information.

Den erhållna signalen lämpar sig sålunda väl för såväl punkt-till-punkt- som för bussapplikationer. Även om ett visst kretsutförande beskrivits ovan i samband med fig. 6 så är avsikten därmed att påvisa med ett exempel hur förfarandet enligt uppfinningen går att förverk- liga. Båda de ovan diskuterade funktionerna kodning och av- kodning kan integreras i en enda logisk krets.

I det angivna exemplet på utförande förutsätts att data överförs med hjälp av något överliggande protokoll efter- som att avkodaren ej skiljer mellan de inledande ettorna och den första databiten. En vidareutveckling av förfarandet kan bestå i att ett synkroniseringsmönster läggs till efter dessa ettor. Detta kan dock, men ej nödvändigtvis, få till följd att den resulterande signalens frekvensspektrum utökas till att vara mellan f2/4 till f2.

Det torde vara uppenbart för en fackman på området att detta förfarande är genomförbart jämväl med annan teknik in- begripande sekvensiell logik, med eller utan hjälp av ett läsminne för översättning av bitmönster, eller som en till- ståndsmaskin.

Claims (12)

466 725

1. Förfarande för att begränsa bandbredden hos en godtyck- lig binär signal (B) genom att alstra en modulerad digital signal (D) uppvisande en kontinuerlig serie växlingar av signalnivån där de tva logiska tillstånden (1, 0) repre- senteras av var sitt symmetriskt pulstág med frekvenserna fl och f2, k ä n n e t e c k n a t av att frekvenserna fl, fz är olika, varvid den högsta frekvensen f2 är lika med b/zs, där b utgör antal databitar och s betecknar tidsenheten sekunder (fig. 1), och den lägsta frekvensen fl är hälften av den högsta frekvensen fz/2 (fig. 2), samt av att växlingen mellan de båda frekvenserna utförs så att den alstrade sig- nalens (D) frekvensspektrum faller inom området f2/4 till f2, företrädesvis inom området f2/3 till f2 (fig. 3-5).

2. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att den modulerade signalen (D) är sant binär med enbart två nivåer.

3. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att förhållandet mellan längsta och kortaste tid mellan tvâ varandra efterföljande växlingar av signalnivån är 3:1.

4. Förfarande enligt patentkrav 1, k ä n n e t e c k n a t av att tiden mellan två varandra efterföljande växlingar av signalnivån utgör 1 till 3 gånger varaktigheten av en data- bit (TB) i steg om 1/2 gånger varaktigheten av en databit.

5. Förfarande enligt något av föregående patentkrav, k ä n n e t e c k n a t av att en följd av logiska ettor (1) hos den godtyckliga binära signalen (B) modulerar den digitala signalen (D) till att uppvisa en växling av signal- nivån vid mitten av varje bitintervall (TB) och av att en följd av logiska nollor (0) nos den godtyckliga binära sig- nalen (B) modulerar den digitala signalen (D) till att upp- visa en växling av signalnivån efter varannat bitintervall (ZTB).

6. Förfarande enligt något av patentkraven 1-4, k ä n n e- t e c k n a t av att förekomsten av en enda logisk nolla 10 466 725 (O) i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av signalnivàn efter det bitintervall (TB) vari den logiska nollan ingar medan förekomsten av tva logiska nollor (0) i följd i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av signalniván vid mitten av det bitintervall (TB) som inbe- griper den andra logiska nollan (fig. 3a resp. 3b).

7. Förfarande enligt nagot av patentkraven 1 - 4, k ä n n e- t e c k n a t av att en följd av tre logiska nollor (0) i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av sig- nalniván efter varje bitintervall (TB) som inbegriper logisk nolla (fig. 3c)

8. Förfarande enligt nàgot av patentkraven 1 - 4, k ä n n e- t e c k n a t av att en följd av fyra logiska nollor (0) i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av signal- niván efter var och en av de bàda första och vid mitten av det fjärde bitíntervallet (TB) som inbegriper logisk nolla (fig. 3d).

9. Förfarande enligt nagot av patentkraven 1 - 4, k ä n n e- t e c k n a t av att en följd av fem logiska nollor (0) i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av signal- nivån vid mitten av det andra och femte bitintervallet (TB) samt efter det tredje bitintervallet (TB) som inbegriper logisk nolla (fig. 3e).

10. Förfarande enligt något av patentkraven 1 - 4, k ä n n e- t e c k n a t av att en följd av fler än fem logiska nollor (0) i den godtyckliga binära signalen (B) ger en modulering av den digitala signalen (D) till att uppvisa en växling av signalnivàn vid mitten av det andra, efter det tredje och fjärde samt därefter efter varannat bitintervall (TB) som inbegriper logisk nolla (fig. 4 och 5). .fu 11

11. Förfarande enligt patentkrav n a t av att när följden av fler i den godtyckliga binära signalen bitintervall som skulle ge upphov 5 och 10, k ä n n e t e c k- än fem logiska nollor (0) (B) avslutas med tvâ noll- till växling av signal- nivån hos den digitala signalen (D) efter varannat bitinter- vall (2TB), sker en växling av signalnivàn efter vart och ett av dessa bada nollbitintervall (* i fig. 4a och b).

12. n a t Förfarande enligt patentkrav av att när följden av fler i den godtyckliga binära signalen bitintervall som skulle ge upphov 5 och 10, k ä n n e t e c k- än fem logiska nollor (0) (B) avslutas med ett noll- till växling av signal- nivån hos den digitala signalen (D) efter detta bitintervall (TB), sker en växling av signalnivàn vid mitten av det näst sista samt efter det sista nollbitintervallet (* i fig. Sa 0Ch b.).