DE3037475A1

DE3037475A1 - Schnittstellenschaltungsanordnung fuer eine datenverarbeitungsanlage

Info

Publication number: DE3037475A1
Application number: DE19803037475
Authority: DE
Inventors: Robert J. Glendale Ariz. Koegel; Ronald E. Phoenix Ariz. Lange
Original assignee: Honeywell Information Systems Italia SpA; Honeywell Information Systems Inc
Current assignee: Bull HN Information Systems Inc
Priority date: 1979-10-05
Filing date: 1980-10-03
Publication date: 1981-04-16
Also published as: CA1154167A; AU6235880A; JPS5660961A; US4298935A; FR2466809A1; FR2466809B1; AU537914B2

Description

DIPL. ING. HEINZ BARDEHLE München, 3.10.1980 PATENTANWALT V V V / 4 / W

Aktenzeichen: Mein Zeichen: P 3113

Honeywell Information Systems Inc.

200 Smith Street

Waltham, Mass., V.St₀ v_o A.

Schnittstellenschaltungsanordnung für eine Datenverarbeitungsanlage

130016/0907

P 3113

Beschreibung

Die Erfindung bezieht sich auf eine Schnittstellenschaltung zur Verbindung eines automatisierten Wartungssystems mit einer Zentraleinheit.

Die meisten derzeitigen Großrechensysteme machen Vorkehrungen erforderlich, um Hardwarefehler im System schnell und unter geringen Kosten zu orten bzw. zu ermitteln. Einige bekannte Rechnersysteme weisen komplexe Anordnungen von Schaltern und Anzeigeanordnungen auf, die mit der Verknüpfungsanordnung der Einheit selbst für die Eingabe von Daten, Adressen und Kommandos sowie für die Anzeige von internen Zuständen in der Maschine verbunden sind. In typischer Weise ermöglichen diese Wartungsfeldanordnungeη einem auf dem betreffenden Gebiet tätigen Ingenieur, Daten aus Registern und Speicherplätzen zu lesen bzw. dort einzuschreiben sowie Adressen abzugeben, Fehlerbedingungen und Kennzeichen zu setzen, Anzeigefunktionen zu steuern, die Bedingung verschiedener Steuerpunkte sowie den Status des Systems zu überprüfen und generell den Betrieb des Systems mit jedem Schritt jedes Maschinenbefehls zu verfolgen. Die bisher bekannten Wartungsfelder weisen zusätzlich zu diesen aufwendigen Reihen von Schaltern und Leuchtdioden häufig noch gesonderte Kommandoschalter auf, um Zeitgrenzen bzw. Register oder Steuerpunkte für die Anzeige auszuwählen und um den Prozessor zu veranlassen, die in den Datenschaltern eingestellten Kommandos auszuführen. Die Eingabe

130016/0907

von Daten, Kommandos und Adressen über diese komplexe Schalteranordnung sowie die Anzeige von Daten bezüglich der Leistung der Maschine über lange Reihen von Leuchtdioden-Anzeigeeinrichtungen ist zeitraubend und unpraktisch.

Die Bedienung von Rechensystemen stellt derzeit den am stärksten wachsenden Bereich der Rechnerindustrie dar, jedenfalls nach einem kürzlich in der Zeitschrift Business Week erschienenen Artikel. Ein Hauptgrund dafür ist die Ausbreitung der verteilten Verarbeitung, die darin resultiert, daß Rechner-Hardware irgendwo untergebracht wird. Wenn Rechner-Endgeräte über eine Firma verteilt sind, stellt die Datenverarbeitungsanlage häufig das zentrale Nervensystem der Organisation dar. Rechnerbenutzer sind derzeit sehr häufig weniger mit Preis-Leistungs-Verhältnissen befaßt als mit der Bedienungs-Durchlaufzeit.

Das automatisierte bzw. automatische Wartungssystem bezüglich der Erfindung ist so ausgelegt, daß es bisher bekannte Wartungsfelder unter Ausnutzung der Mikroprozessortechnologie ersetzt, um die Verarbeitung auf dem betreffenden Gebiet zu modernisieren und um Herstellkosten von Datenverarbeitungseinheiten herabzusetzen, in die die Testanordnung einbezogen ist bzw. wird. Das hier angegebene System wird in die Struktur der Zentraleinheit oder einer anderen Einheit der Datenverarbeitungsanlage einbezogen; sie weist eine externe Schnittstelle auf, um die Testanordnung von der Außenseite her steuern zu können. Die bevorzugte Ausführungsform kann entweder von einem transportablen Wartungsfeld, welches in der Hand eines Bedienungsingenieurs gehalten wird, oder von einem Rechnerendgerät bzw. -terminal gesteuert werden, welches sich in der Nähe der getesteten Einheit befindet. Es ist aber

130018/0907

auch eine Steuerung von einem Rechner-Endgerät her möglich, welches sich irgendwo befindet und mit der Testanordnung über ein Datenübertragungsnetzwerk gekoppelt ist. Dabei existiert die Möglichkeit, die Testanordnung über eine Schnittstellenverbindung mit einem weiteren Digital-Rechner zu koppeln, der so programmiert ist, daß er eine bestimmte Reihe von Tests in der getesteten bzw. zu testenden Einheit ablaufen läßt, und zwar von einem zentral gelegenen Bedienungsfeldbüro aus. Dadurch ist eine schnelle und genaue Hinweisgabe auf Defekte bzw. Fehler in der getesteten Einheit möglich. Das automatisierte Wartungssystem ermöglicht dem Hauptrechnerhersteller, über eine Mannschaft aus sehr gut ausgebildeten bzw. trainierten WartungsSpezialisten an einer zentralen Stelle nahe der Herstellungsfirma verfügen zu können. Außerdem ist der Hersteller in den Stand versetzt, Rechnersysteme überall in der Welt bedienen zu können. Diese gesteigerte Wartungseigenschaft senkt nicht nur die Bedienungsfeldkosten und ermöglicht damit, den Kunden niedrigere Hardwarekosten in Rechnung zu stellen, sondern außerdem werden dadurch noch eine bessere WartungsunterStützung und kürzere Wartungs-Dur chlauf ze it en für die Kunden erzielt.

Da es uneffizient wäre, ein individuelles Wartungssystem auf Mikroprozessorbasis für jede Einheit in einer Datenverarbeitungsanlage, wie für die Zentraleinheit, das Systemsteuerwerk und die Eingabe/Ausgabe-Steuerwerk bzw. -Steuereinrichtungen auszulegen, war ein generell verwendbares automatisiertes Wartungs system zu schaffen,, Dieses System wird an anderer Stelle näher beschrieben. Um das betreffende automatisierte Allzweck-Wartungssystem an spezielle Forderungen einer T.M.Honeywell-Zentraleinheit anzupassen, ist ein entsprechendes Anpassungssystem erforderlich.

130016/0907

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen Weg zu zeigen, wie eine Schnittstellenschaltung auszubilden ist, mit der ein automatisiertes Wartungssystem an eine Einheit, wie die Zentraleinheit einer Datenverarbeitungsanlage angeschlossen werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Mit wenigen Worten ausgedrückt betrifft das System gemäß der Erfindung eine Schnittstellenschaltung, die ein auf Mikroprozessorbasis aufgebautes automatisiertes Allzweck-Wartungssystem (AMS) mit einem einzelnen 8-Bit-Ausgangsdatenanschluß mit den Busleitungen und Steuerwegen einer speziellen Zentraleinheit zu verbinden gestattet. Dadurch werden die Wartungsprozeduren verbessert, indem die Notwendigkeit nach Verwendung von veralteten Wartungsfeldern beseitigt ist.

In weiter Perspektive umfaßt die Erfindung einen Steuerweg und eine Freigabeschaltung, die Signale von dem automatisierten Wartungssystem in Steuersignale umsetzt, welche Übertragungswege in der betreffenden bestimmten Zentraleinheit steuern und freigeben, zu der ein Zugriff durch das automatisierte Wartungssystem erfolgt.

Eine Operations-Zustands- und Steuerschaltung setzt die Information von dem Wartungssystem in Steuersignale für die Zentraleinheit CPU um, wobei durch die betreffenden Steuersignale die dadurch ausgeführte Operation und die Leistungsbedingungen gesteuert werden. Diese Schaltungsanordnung nimmt Antwortsignale von der Zentraleinheit her auf, welche zur Überprüfung der Operationsbedingungen führen, die durch das automatisierte Wartungssystem eingestellt sind.

130016/Q807

Ein Steuerzeigerregister dient zur Aufnahme von Steuerpunktinformationen von der Zentraleinheit, d.h. von Informationen, die den internen Status verschiedener Steuerkennzeichen anzeigen, welche als Steuerpunkte bekannt sind. Die Schaltungsanordnung überträgt außerdem diese Information an das Schnittstellensystem auf Anforderung hin.

Eine Adressenpufferschaltung dient dazu, die Zentraleinheit mit einer Adresseninformation von dem automatisierten Wartungssystem her zu versorgen. Die abgegebene Adresseninformation wird von der Zentraleinheit zur Steuerung der jeweiligen Operation herangezogen, die von dem automatisierten Wartungssystem gefordert wird. Derartige Operationen umfassen das Lesen des Inhalts von Notizblock- bzw. Cachespeicherplätzen, das Lesen oder Schreiben bezüglich der Hauptspeicherplätze und das Einstellen von Stopbedingungen auf Adressen hin.

Ein Datenpuffer assembliert von dem automatisierten Wartungssystem abgegebene Daten und überträgt sie zu der Zentraleinheit, in der sie zur Steuerung verschiedener Operationen oder zum Einschreiben von neuen Daten in Internregister oder Speicherplätze herangezogen werden. Dieser Puffer nimmt außerdem Daten von der Zentraleinheit her auf, die durch das automatisierte Wartungssystem anzuzeigen sind, und zwar zum Zwecke der Analyse durch einen Testoperator. Außerdem werden die Daten für die Übertragung zu dem automatisierten Wartungssystem in kleineren Bytes festgehalten.

Schließlich ist ein Bus mit einer Größe bzw. Breite von einem Byte vorgesehen, der das automatisierte Wartungssystem mit sämtlichen oben beschriebenen Schaltungen verbindet. Dieser Bus bzw. diese Busleitung gibt die Daten ab, die von jenen Schaltungen benötigt werden,

130010/0907

am ihre Operationen auszuführen. Außerdem werden über die betreffende Busleitung Daten gesammelt, die diese Schaltungen von der Zentraleinheit her aufnehmen, um sie zu dem Wartungssystem hin zu übertragen und dort anzuzeigen.

Anhand von Zeichnungen wird die Erfindung mit den ihr anhaftenden Eigenschaften und Vorteilen nachstehend beispielsweise näher erläutert»

Fig. 1 zeigt in einem Blockdiagramm die Gesamtorganisation der Schnittstellenschaltung.

Fig. 2, 5 und 7 veranschaulichen einen Verknüpfungsplan eines Operationszustands-Steuerregisters gemäß Fig. 1.

Fig. 3A, 3B und 4 veranschaulichen einen Verknüpfungsplan einer Steuerweg- und Freigabeschaltung gemäß Fig. Fig. 6 zeigt einen Verknüpfungsplan eines zur Adressierung einer Zentraleinheit dienenden Registers gemäß Fig. 1.

Fig. 8 und 9 veranschaulichen anhand eines Verknüpfungsplans ein Datenregister gemäß Fig. 1. Fig. 1OA, 1OB, 11 und 12 veranschaulichen anhand eines Verknüpfungsdiagramms ein DU-Steuerpunktregister gemäß Fig. 1.

Fig. 13 veranschaulicht anhand eines Verknüpfungsdiagramms ein Steuerpunktregister gemäß Fig. 1 sowie einen Teil eines Betriebsbedingungs-Steuerregisters gemäß Fig. 1„

Im folgenden wird die bevorzugte Ausführungsform der Erfindung im einzelnen erläutert. Während des Verlaufs des Testens durch das automatisierte Wartungssystem kann der Inhalt bestimmter Internregister oder von bestimmten Speicherplätzen der Zentraleinheit eine Überprüfung fordern. Bevor der Inhalt jener Register zu dem

150016/Q9Ö7

Datenregister 16 über die ZMPD-Busleitung übertragen werden kann, muß der richtige Übertragungsweg zu dem gewünschten Speicherplatz oder Internregister ausgewählt und freigegeben werden. Die Auswahl des Übertragungsweges erfolgt dadurch, daß ein bestimmtes Bitmuster auf der DCL*Busleitung geschrieben wird, und zwar auf den Leitungen 0-39.

Die Steuerweg- und Freigabefunktion wird durch das Register 10 gemäß Fig. 1 ausgeführt. Diese Schaltungsanordnung ist in Fig. 3A und 3B weiter im einzelnen veranschaulicht. Dabei dienen 8-Bit-Bustreiber 11 bis 15 dazu, die der Schnittstellenschaltung von dem automatisierten Wartungssystem über die Leitungen 0 bis 7 der SBUS-Leitungsanordnung zugeführte Information zu sammeln und neu zu formatieren. Diese Bustreiber können sogenannte Oktal-D-Verriegelungsschaltungen des Typs 74LS373 sein. Die Ausgänge dieser Bustreiber, die mit den DCL-Leitungen O bis 39 verbunden sind, bilden die Anzeigesteuerbusleitung für die Zentraleinheit CPU. Diese DCL-Busleitung überträgt an die Zentraleinheit eine Information bezüglich des Zustands jedes der acht Verriegelungsregister der Bus-Treiber 11 bis 15. Jede Verriegelungseinrichtung dient als umschalter, der durch den Mikroprozessor in dem automatisierten Wartungssystem über die SBUS-Leitungen O bis 7 gesteuert werden kann_o Das Muster der Verknüpfungssignale 1 und 0 auf der DCL-Busleitung dient dazu, die Schalter in der Zentraleinheit zu betätigen, welche die Übertragungswege in der betreffenden Zentraleinheit steuern. Zu diesen Schaltern kann ein Zugriff durch die Datenregisterschaltung gemäß Fig. 1 erfolgen.

Das automatisierte Wartungssystem schreibtbzw. gibt das gewünschte Bitmuster an die Bustreiber 11 bis 15 dadurch ab, daß die betreffenden acht Muster-Bits zu

einem Zeitpunkt an die SBUS-Leitungen O bis 7 abgegeben werden. Jedes einzelne Byte, das über die S-Busleitung abgegeben wird, wird einem der Bus-Treiber ■ 11 bis 15 zugeführt, der dadurch ausgewählt ist, daß lediglich der betreffende Bus-Treiber freigegeben ist. Wenn der Anschluß 1 der Bustreiber 11 bis 15 auf niedrigem Pegel gehalten wird, dann folgen die Ausgangssignale jeweils den Eingangssignalen, oder es erfolgt eine Verriegelung in Abhängigkeit vom Zustand am Anschlußstift Die Ausgangssignale folgen den EingangsSignalen dann, wenn der Anschlußstift 11 einen hohen Pegel führt; hingegen erfolgt eine Verriegelung dann, wenn der Anschlußstift einen niedrigen Pegel führt. Aus Fig. 3 geht dabei hervor, daß der Anschlußstift 11 des Bustreibers 11 durch das Signal WR-IO-A3.11O gesteuert wird, welches von dem Decoder 16 gemäß Fig. 4 geliefert wird.

Der Decoder 16 dient dazu, die Schnittstellenschaltung mit den ABUS-Leitungen O bis 3 des automatisierten Wartungssystems zu koppeln. Die Beziehung der ABUS-Leitungen zu den Elementen des automatisierten Wartungssystems wird an .anderer Stelle näher beschrieben. Die ABUS-Leitungsanordnung ist ein Teil der Adreßbusleitung, die von dem Mikroprozessor in der AMS-Einrichtung gesteuert wird. Die Verbindung des Decoders 16 mit dem Mikroprozessor des automatisierten Wartungssystems kann dadurch deutlich gemacht werden, daß den Leitungen O bis der ,ABUS-Leitungsanordnung (nach Fig. 12 und 13 an der betreffenden anderen Stelle) nachgegangen wird. Der Decoder 16 kann eine Schaltung des Typs 74LS138 sein.

In entsprechender Weise sind die Freigabeeingänge des Decoders 16 mit der Leitung 3 der ABUS-Leitungsanordnung sowie mit den Signalen ADR-AX und WRO1O auf der Steuerbusleitung des automatisierten Wartungssystems gekoppelt. (Der Ursprung dieser Signale kann aus Fig. 4, 8 und 12 an der erwähnten anderen Stelle ersehen werden).

ΐίοοιβ/οβθ7

Grundsätzlich gibt der Decoder 16 den Mikroprozessor des automatisierten Wartungssystems frei, um selektiv jeden einzelnen Bustreiber 11 bis 15 gemäß Fig. 2 freizugeben, und zwar dann, wenn die für den betreffenden bestimmten Teil des DCL-Busleitungs-Bitmusters erforderlichen Bits auf den SBUS-Leitungen O bis 7 auftreten. Wenn beispielsweise der Bustreiber 11 freizugeben ist, wird der Mikroprozessor die Adresse A3 (hex) über die Adreßbusleitung schreiben und seinen WR-Ausgang am Anschluß 31 (gemäß Fig. 5 an der erwähnten anderem Stelle) für das oben erwähnte automatische Wartungssystem aktivieren. Dieses Ausgangssignal kann zur Fig. 8 verfolgt werden, in der es durch die Verriegelungseinrichtung 34 in das Signal WRO1O transformiert wird. Dieses Signal kann zur Fig. 4 verfolgt werden, in der es mit niedrigem Pegel am Anschluß 4 des Decoders 16 auftritt. In entsprechender Weise kann das Signal ADR-AX zur Fig. 4 für das automatisierte Wartungssystem AMS verfolgt werden. Dabei zeigt sich, daß das Signal ADR-AX dann mit niedrigem Pegel auftritt, wenn ein bestimmter Zustand auf den Leitungen 4, 5 und 6 der ABUS-Leitungsanordnung in dem Wartungssystem AMS vorhanden ist. Der Zustand besteht dabei darin, daß die Adresse AX, bei der X keine Rolle spielt, auf der ABUS-Leitungsanordnung vorhanden sein muß. In einer entsprechenden Weise zeigt die Verfolgung des Signals auf der ABUS-Leitung 3 zur Fig. 12 des Wartungssystems, daß dieses Signal dann mit hohem Pegel auftritt, wenn das Eingangssignal AD-3 für den Bustreiber 24 mit hohem Pegel auftritt. Dieses Signal wird dann mit hohem Pegel auftreten, wenn der Mikroprozessor irgendeine Adresse der Adressen A0-A4 (hex) schreibt. In entsprechender Weise führen die Anschlüsse 5 und 4 des Decoders 16 gemäß Fig. 3 dann einen niedrigen Pegel, wenn irgendeine dieser Adressen auf der ABUS-Leitungsanordnung auftritt. Wenn der Stift 6 einen hohen Pegel führt und wenn die Stifte 4 und 5 einen niedrigen Pegel führen, dann ist der Decoder 16 freigegeben,

130016/0987

und die auf der ABUS-Leitungsanordnung auftretende Adresse wird einen der Bustreiber 11 bis 15 gemäß Fig. 3 freigeben. Auf diese Art und Weise speichert das automatisierte bzw. automatische Wartungssystem selektiv das gewünschte Bitmuster von acht Bits auf der DCL-Busleitung zu einem Zeitpunkt.

Nachdem das richtige Bitmuster auf der DCL-Busleitung verriegelt worden ist, um einen internen Übertragungsweg in der Zentraleinheit auszuwählen, muß ein Einzelleitungs-Freigabe signal erzeugt werden, wodurch die Zentraleinheit veranlaßt wird, den ausgewählten Übertragungsweg für eine Datenübertragung mit der ZMPD-Busleitung durchzuschalten. Nachdem der richtige Übertragungsweg mit der ZMPD-Busleitung gekoppelt ist, kann das automatisierte Wartungssystem den Inhalt eines Internregisters oder Speicherplatzes auslesen, der über die MPA-Busleitung adressiert ist. Diese Freigabesignale sind erforderlich, da durch ein Einzelbitmuster auf der DCL-Busleitung ein Zugriff zu mehr als einem Internregister in den internen Einheiten erfolgen kann. Das genaue gewünschte Register oder der genaue gewünschte Speicherplatz wird dadurch bestimmt, welches der Freigabesignale durch das Wartungssystem AMS aktiviert ist. So könnte beispielsweise ein vorgegebenes DCL-Muster den Zugriff sowohl zu einem Α-Register in der Dezimaleinheit als auch zu einem B-Register in der Steuereinheit bewirken, obwohl lediglich das Dezimaleinheits-Register erwünscht ist. In einem solchen Fall würde das Signal DU-DISP-ENA gemäß Fig. 4 aktiviert werden.

Die Übertragungsweg-Freigaberegister 17 und 18 gemäß Fig. 4 dienen dazu, die Information, welche von-dem automatisierten Wartungssystem über die SBUS-Leitungsanordnung abgegeben wird, in Einzelleitungs-Freigabesignale umzusetzen, die als Ausgangssignale dieser

110018/0967

Register auftreten. Wenn beispielsweise das automatisierte Wartungssystem den Inhalt eines Registers in der Steuereinheit anzuzeigen wünschen sollte, wäre das Bit 2 der SBUS-Leitung auf "Ein" gesetzt, und die Hexadezimaladresse A5 würde auf der Adreßbusleitung des automatisierten Wartungssystems geschrieben werden. Wie im Falle der Bustreiber 11 bis 15 gemäß Fig. 3 bewirkt dann, wenn die Adresse A5 auf der Adreßbusleitung auftritt, das von dem Decoder 16 abgegebene Signal WR-IO-A5, daß das Übertragungsweg-Freigaberegister 17 die auf den SBUS-Leitungen 0 bis 7 auftretenden Daten speicherte Die obigen Ereignisse bewirken die Aktivierung des Signals CU-DISP-ENA. Dieses Signal veranlaßt die Zentraleinheit, das Bitmuster auf der DCL-Busleitung gemäß Fig. 3 als Bezeichnung des bestimmten Registers in der Steuereinheit zu interpretieren, welches zu überprüfen ist. Die Zentraleinheit verbindet dann das betreffende Register mit der ZMD-Busleitung und bewirkt durch Taktsteuerung, daß die Daten des Registers in das Datenregister 16 gemäß Fig. 1 eingeführt werden. Wie aus Fig. 4 ersichtlich ist, ist ein gesondertes Freigabesignal für die Anschluß-Anzeige (DISP-ENA), die Dezimaleinheits-Anzeige, die Steuereinheits-Anzeige, die Anzeige der virtuellen Einheit, die Anzeige des Cachespeieherinhalts und von Speicherplätzen im Hauptspeicher vorhanden. Außerdem tritt ein Freigabesignal auf, welches dem automatisierten Wartungssystem ermöglicht, Daten in einen Speicherplatz des Hauptspeichers einzuschreiben (WRITE). Außerdem sind gesonderte Freigabesignale für die obere Hälfte und die untere Hälfte des Cachespeichers vorhanden. Schließlich sind zwei Signale zur Steuerung der zeitlichen Grenzen in der Steuereinheit und dem Speicher vorhanden, das sind die Signale INH-CU-OVLP und INH-MEM-OVLP.

Um eine Zentraleinheit richtig zu testen, müssen bestimmte

130016/0907

Bedingungen der Betriebsbedingungen der betreffenden Einheit durch das automatisierte Wartungssystem gesteuert werden. Das Betriebsbedingungs-Steuerregister gemäß Fig. 1 erfüllt diese Funktion. Die Schaltungsanordnung, die dieses Steuerregister bildet, ist im einzelnen in Fig. 2, 5 und 7 veranschaulicht.

Viele verschiedene Betriebsbedingungen müssen gesteuert werden, um über eine vollständige Austestfähigkeit zu verfügen. So ist es beispielsweise bei Zentralprozessor-Austestoperationen sehr häufig von Vorteil, über die Fähigkeit zu verfügen, die Verknüpfungsschaltung sowohl im schnellen Betrieb als auch im langsamen Betrieb laufen bzw. arbeiten zu lassen. Zuweilen wird beim schnellen Betrieb durch ein langsam arbeitendes Chip ein Problem hervorgerufen, welches indessen dann verschwindet bzw. nicht auftritt, wenn die Verknüpfungsschaltung bei einer niedrigeren Taktrate betrieben wird. Die Ausführungsform des TM-Zentralprozessors L-65 der Firma Honeywell, für den die Schnittstellenschaltung gemäß der Erfindung ausgelegt worden ist, weist die Fähigkeit auf, jede ihrer internen Einheiten sowohl im schnellen Betrieb als auch im langsamen Betrieb arbeiten zu lassen. Die Register und 22 gemäß Fig. 5 dienen dazu, die auf der SBUS-Leitung auftretende Information in Steuersignale umzusetzen, die festlegen, in welcher Betriebsart die jeweilige interne Einheit des Prozessors betrieben wird. Wenn beispielsweise der Testingenieur wünscht, daß die virtuelle Einheit im langsamen Betrieb läuft, dann gibt er einen Befehl bzw. ein Kommando ein, wodurch das Wartungssystem AMS veranlaßt wird, das Bit 1 der SBUS-Leitung zu aktivieren, so daß das Ausgangssignal VU-SLOW von dem Register 20 in denjenigen Verknüpfungszustand gebracht wird, in welchem die virtuelle Einheit in den langsamen Betrieb eintritt. Das Register 20 wird durch das Signal WR-IO-AB freigegeben; es wird die Daten auf

130Ö16/09Ö7

der SBUS-Leitung in ihren Registern speichern, wenn dieses Signal einen niedrigen Pegel annimmt, und zwar auf das Auftreten der Adresse AB (hex) auf der Adreßbusleitung. Die Register 20, 21, 23 und 24 sind bei der bevorzugten Ausführungsform durch Oktal-D-Verriegelungseinrichtungen des Typs 74LS373 gebildet.

Die Decoder 30 und 31 gemäß Fig. 6 und 7 erfüllen dieselbe Funktion wie der Decoder 16 gemäß Fig. 4; sie decodieren die Adresse, die auf der ABUS-Leitung auftritt und geben die Register 20 bis 25 selektiv frei. Die betreffenden Decoder sind durch denselben Chip-Typ gebildet wie der Decoder 16.

Das Register 21 dient dazu, die auf der SBUS-Leitung auftretende Information in eines von fünf Ausgangssignalen umzusetzen, die für die folgenden Zwecke im Zuge der Steuerung der Zentraleinheit ausgenutzt werden. Das Signal FINT-CTL wird dazu herangezogen, sämtliche Steuerflipflops in der Zentraleinheit zu initiieren. In entsprechender Weise wird das Signal FINIT-CLR dazu herangezogen, sämtliche Register und Steuerkennzeichen in der Zentraleinheit zu löschen. Die Signale EXECUTE und DEXE-SW führen zu einer Verknüpfung, durch die gesteuert wird, ob die Zentraleinheit den Ausführungs-Fehlervektor ausführt oder ob sie einen Befehl bzw. eine Instruktion auszuführen hat, deren Operationscode in den Datenregistern 16 gemäß Fig. 1 gespeichert ist. Der Fehler- bzw. Störungsvektor ist eine Adresse, zu der die Zentraleinheit dann hingeht bzw. diese zur Ansteuerung benutzt, wenn ein bestimmter Fehlerzustand auftritt. Die Fehlerzustandsadresse kennzeichnet den Beginn einer Routine, durch jeweils diejenige Korrekturmaßnahme getroffen wird, die erforderlich ist, um dem Fehler bzw. der Störung abzuhelfen, von der die Zentraleinheit betroffen ist. In typischer Weise stellen

130016/0007

Stop-Bedingungen auf das Vorliegen von Fehlern bzw. Störungen eine Überlaufbedingung in einer Rechenoperation dar, oder sie sind durch einen Hauptbetriebseintrag-Fehler in dem Fall gegeben, daß ein gewisses Problem bei der Übertragung zwischen einem Anwendungsprogramm und dem Betriebssystem auftritt.

Die Stopbedingungen auf das Vorliegen von Fehlern bzw. Störungen werden durch das automatisierte Wartungssystem über die Register 26 bis 29 gemäß Fig. 7 eingestellt bzw. festgesetzt, wobei jede Signalleitung FLTSTOP 00-23 ein Signal führt, welches kennzeichnend ist für einen bestimmten Fehlerzustand, der auftreten könnte. Das automatisierte Wartungssystem steuert, welcher der bestimmten Stopbedingungen auf das Auftreten eines Fehlers hin gegebenenfalls eingestellt wird, und zwar über die SBUS-Leitungen 0 bis 6 des Decoders 31·

Das Signal DSCOPE-RPT von dem Register 21 gemäß Fig. 5 her liefert der Zentraleinheit die Information, die in dem Datenregister 16 gemäß Fig. 1 gespeicherte Instruktion zu wiederholen. Wenn das Signal aktiviert ist, führt die Zentraleinheit kontinuierlich den einzelnen Befehl aus, der durch diese Datenschalter zu Beginn einer Bereichserfassung bereitgestellt wird, so daß der Testingenieur die Zwischenpunkte in der Verknüpfung mittels eines Oszilloskops überprüfen kann.

Die Ausgangssignale von dem Register 23 gemäß Fig. 5 her setzen ausgewählte Stopbedingungen auf Adressen hin in der Zentraleinheit. So bewirkt beispielsweise das Signal SOA-WS, daß die Zentraleinheit die Verarbeitung stillsetzt, wenn ein Zugriff zu einer bestimmten Adresse im Arbeitsraum des virtuellen Speichers erfolgt. In entsprechender Weise veranlassen die Signale SOA-VA & WS und SOA-VA-SEGID die Zentraleinheit, sich stillzusetzen, wenn die Zentraleinheit einen Zugriff zu einer bestimmten

1^0018/090?

virtuellen Adresse im Arbeitsspeicher oder zu einer virtuellen Adresse ausführt, die einen Segment-ID-Deskriptor in einer Plattenspeicher-Sicherstellungseinheit bildet.

Die Ausgangssignale des Registers 25 gemäß Fig. 5 signalisieren der Zentraleinheit die Stillsetzung auf bestimmte andere Bedingungen hin. So zeigt das Signal SOA-OPND beispielsweise an, daß eine Stillsetzung erwünscht ist, wenn die Adresse eines bestimmten Operanden auftritt. Das Signal SOA-INSTR signalisiert eine Stillsetzung für den Fall, daß eine bestimmte Befehls- bzw. Instruktionsadresse auftritt. Das Signal SOA-ALL veranlaßt die Zentraleinheit, sich zu irgendeinem Zeitpunkt stillzusetzen, zu dem ein Zugriff zu einer bestimmten Adressⁿ erfolgt.

Die Ausgangssignale von dem Register 24 gemäß Fig. 5 dienen dazu, verschiedene interne Einheiten der Zentraleinheit in den schrittweisen Betrieb zu bringen. So veranlaßt beispielsweise das Signal VU-STEP die virtuelle Einheit, lediglich eine Instruktion auszuführen und sich dann stillzusetzen. Das Signal STEP vom Anschlußstift des Registers 24 her wird zur Fig. 2 übertragen; es dient zur Taktsteuerung des Impulsgenerators 44 und veranlaßt die Erzeugung eines Abtastimpulses SSTEP.1, der an die Zentraleinheit abgegeben wird, die das Auftreten des Schrittes veranlaßt. In Fig. 5 ist veranschaulicht, daß das Signal STEP durch das Bit 6 auf der SBUS-Leitung gesteuert wird, wodurch in dem automatisierten Wartungssystem die gesamte Steuerung der Schritt-Abtastung übertragen wird.

Einige der Schaltungsanordnungen, die das Betriebsbedingungs- und Steuerregister 19 bilden, sind im einzelnen in Fig. 2 gezeigt. Ein Teil der betreffenden

Schaltungsanordnung gemäß Fig. 2 wird dazu herangezogen, Abtast- bzw. Übernahme- oder Freigabesignale zu erzeugen, die beim Lesen und Schreiben von Speicherplätzen sowie beim Lesen des Inhalts des CacheSpeichers benutzt werden. Diese Schaltungsanordnung erzeugt ferner den Abtastimpuls, der von der Zentraleinheit im Schrittbetrieb benutzt wird und der dazu führt, daß das Ausgangssignal des Impulsgenerators zwischen den Speicherabtast- und Schrittabtast-Ausgängen zur Zentraleinheit hin geleitet wird. Der Impulsgenerator 44 ist bei der bevorzugten Ausführungsform ein JK-Flipflop des Typs 74LS112; er arbeitet wie folgt. Wenn das automatisierte Wartungssystem das Schritt-Bit in dem Register 24 gemäß Fig. 5 setzt, dann wird das Signal STEP an den Takteingang des Impulsgenerators 44 abgegeben. Dieser Vorgang gibt die Eingänge JK an den Anschlußstiften 11 bzw. frei. Die an diesen Eingängen JK auftretenden Daten werden zu den Ausgängen an den Anschlüssen 5 bzw. 6 übertragen, wenn das Signal STEP einen Übergang vom hohen Signalpegel zu niedrigen Signalpegel ausführt. Die Eingänge JK sowie der Rücksetzeingang am Anschluß erhalten das Signal PULL-UP zugeführt und ebenso die Eingänge G1 und G2 an den SAnschlüssen 3 bzw. 4 des monostabilen Kippgliedes 45. Das Signal PULL-UP tritt stets mit hohem Pegel auf, weshalb der Impulsgenerator im Umschaltzustand betrieben wird. Damit schalten die an den Ausgangsanschlüssen 5 und 6 auftretenden Signale mit jed^m Pegelsprung des Signals STEP vom hohen Pegel zum niedrigen Pegel um. Eine Verzögerungsleitung 46 bewirkt, daß das Signal vom Q-Ausgang nach einer kurzen Verzögerung dem Rücksetzeingang am Anschluß 10 zurückgekoppelt wird. Dies bewirkt, daß der Ausgangsimpuls am Anschluß 6 eine Dauer aufweist, die gleich der Verzögerungsdauer ist, welche durch die Verzögerungsleitung 46 hervorgerufen wird. Das Signal vom Anschluß wird den Verknüpfungsgliedern 47 und 48 zugeführt.,

130016/09Ö7

Die Verknüpfungsglieder 47 und 48 dienen als Ausgangs-Verknüpfungsglieder für die Speicherabtastsignale (SAR-MP) und die Schritt-Abtastsignale SSTEP. Bei der bevorzugten Ausführungsform sind diese Verknüpfungsglieder durch NAND-Glieder des Typs 74LS10 gebildet. Der Zweck dieser Verknüpfungsglieder besteht darin zu verhindern, daß der Abtastimpuls von dem Impulsgenerator her die Zentraleinheit unter gewissen Bedingungen erreicht, einschließlich der Schritt- und Anzeigezustände der Zentraleinheit. Die Zentraleinheit weist nämlich einen Schritt-Zustand und einen Anzeige-Zustand auf, der durch ein Anzeige-Freigabe-Flipflop in der Zentraleinheit gesteuert wird. Der Zustand dieses Flipflops wird durch das Signal DISP-ENA von dem Register 17 gemäß Fig. 4 her gesteuert. Dieses Signal steht unter der Steuerung des automatisierten Fartungssystems. Die Verknüpfungsglieder 47 und 48 gemäß Fig. verhindern, daß das Schrittabtast-Ausgangssignal von dem Verknüpfungsglied 48 her die Zentraleinheit dann erreicht, wenn das Anzeigefreigabe-Flipflop sich im Anzeigezustand befindet. Dies bedeutet, daß das Signal SSTEP die Zentraleinheit nur dann erreichen kann, wenn die Zentraleinheit oder eine in dieser enthaltene Einheit sich im Schrittbetrieb befindet. Das Verknüpfungsglied 47 weist zusätzliche Eingänge auf, an denen es Eingangssignale zusätzlich zu dem Abtasteingangssignal vom Anschluß 6 des Impulsgenerators 44 aufnimmt. Diese Eingangssignale sind das Signal CACHE/STORE- und das Signal AR-BUSY-CC. Diese beiden Signale wirken als Vorforderungsbedingungssignale für die Übertragung des Abtastsignals SSTEP.1 zu der Zentraleinheit als Speicherabtastsignal SAR-MP. Das Signal CACHE/STORE ist das Ausgangssignal eines invertierenden ODER-Gliedes 49, dem eingangsseitig die Signale CACHE/DISP und STORE-DISP zugeführt werden. Diese beiden Signale kommen von Fig. 4 her_o Vie im Zuge der Erläuterung

der Fig. 4 erwähnt, dienen diese beiden Signale dazu, in dem automatisierten Wartungssystem die Anzeige bezeichneter Speicherplätze in dem Cachespeicher oder in dem Hauptspeicher freizugeben. Wenn eines dieser beiden Signale aktiv ist, zeigt somit das Signal CACHE/ STORE an, daß das automatisierte Wartungssystem mit dem Speicher zusammenarbeitet und daß der Impuls von dem Impulsgenerator 44 her über das Verknüpfungsglied 47 geleitet werden sollte anstatt über das Verknüpfungsglied 48, um als Speicherabtastsignal SAR-MP zu wirken. Der eine übrige Zustand zur Weiterleitung des Impulses von dem bzw. durch das Verknüpfungsglied 47 besteht darin, daß die Zentraleinheit signalisiert, daß sie bereit ist für einen Zugriff zu einem weiteren Speicherplatz. Diesem Zweck dient das Signal AR-BUSY von der Zentraleinheit her. Dieses Signal zeigt an, daß das Adreßregister in der Zentraleinheit nicht belegt ist. Die Zentraleinheit ist damit bereit, einen weiteren Speicherzugriff auszuführen. Wenn diese beiden Zustände erfüllt sind, wird das Speicherabtastsignal der Zentraleinheit zugeführt, wodurch eine Lese- oder Schreiboperation bezüglich eines Speicherplatzes oder eine Leseoperation bezüglich eines Cachespeicherplatzes bewirkt wird, der durch das automatisierte Wartungssystem ausgewählt ist.

In entsprechender Weise existieren zwei Bedingungen dafür, den Abtastimpuls von dem Impulsgenerator 44 über das Verknüpfungsglied 48 weiterzuleiten. Diese Bedingungen bestehen darin, daß das automatisierte Wartungssystem keinen Zugriff zu dem Cachespeicher oder zu dem Hauptspeicher ausführt, wie dies durch das Signal CACHE/STOREO10 von dem Inverter 50 her angezeigt wird. Der andere Zustand bzw. die andere Bedingung besteht darin, daß die Zentraleinheit signalisieren muß, daß sie die Verarbeitung unter ihrer eigenen Steuerung stillgesetzt bzw. beendet hat und daß sie bereit ist, die Steuerung an das

13ÖÖ16/0ÖÖ7

automatisierte Wartungssystem zu übergeben. Dieser Zustand der Vorgänge wird durch das Signal STEP/DIS angezeigt, bei dem es sich um das Ausgangssignal des invertierenden ODER-Gliedes 51 handelt. Die Eingangssignale für dieses Verknüpfungsglied sind Signale von der Zentraleinheit, die deren internen Status anzeigen. Wenn die Zentraleinheit beispielsweise ihre normale Verarbeitung beendet bzw. stillgesetzt hat und wenn die virtuelle Einheit in den Schrittbetrieb gebracht worden ist, dann wird die Zentraleinheit diese Umstände dadurch signalisieren, daß sie das Signal FVUSTEP-VL an einen Eingang des Verknüpfungsgliedes 51 abgibt.

Die Eingangssignale für das Verknüpfungsglied 51 bewirken dabei mehr als lediglich eine Signalisierung darüber, daß die Zentraleinheit stillgesetzt worden ist und daß eine bestimmte Einheit in den Schrittbetrieb gebracht worden ist. Im wesentlichen dienen die betreffenden Signale als Stop- und sogenannte Go-Signale für das automatisierte Wartungssystem. Das betreffende System kann solange nicht die Steuerung der Zentraleinheit erhalten, bis eines dieser Signale anzeigt, daß die reguläre Verarbeitung in der betreffenden Einheit beendet worden ist und daß das Wartungssystem AMS die Steuerung über die internen Übertragungswege der Zentraleinheit erhalten kann. Eine derartige Beendigung der Verarbeitung tritt dann auf, wenn irgendeine Stillsetzung auf eine Adresse hin oder auf einen Fehlerzustand hin vorliegt. Wenn eine Stop-Bedingung infolge einer Adresse erfüllt worden ist, dann wird das Signal FADDRSTOP-CC an das Verknüpfungsglied 51 ausgesendet. In entsprechender Weise wird dann, wenn eine Stopbedingung infolge einer Störung oder eines Fehlers vorliegt, das Signal FSTOPONFLT-CP an das Verknüpfungsglied 51 abgegeben. In entsprechender Weise kann das automatisierte Wartungssystem irgendein Internregister oder irgendeinen Speicherplatz solange nicht überprüfen, bis es das Signal FDIS-CP empfangen hat.

1SOOi

Das Ausgangssignal STEP/DIS 010 von dem Verknüpfungsglied 52 her stellt die Invertierung des Ausgangssignals von dem Verknüpfungsglied 51 dar; es dient zur Freigabe des Registers 17 gemäß Fig. 4 für den Fall, daß die Zentraleinheit sich in einem Zustand befindet, in welchem sie die Anzeigefreigabekommandos aufnehmen kann.

Die hier beschriebene Schnittstellenschaltung weist eine Testeigenschaft mit zyklischer Adreßfolge auf, die es dem automatisierten Wartungssystem ermöglicht, einen Selbsttest ohne Vorhandensein einer Zentraleinheit durchzuführen. Die zyklische Adreßfolge wird dabei durch die Ausgangssignale DO-STEP und durch das Signal TSB-WRAP von dem Register 53 gemäß Fig. 2 her bewirkt. Das Bit 2 auf der SBUS-Leitung steuert das Signal zur Ausführung eines Schritts, und das Bit 1 der SBUS-Leitung steuert das Signal TSB-WRAP. Durch Setzen des Bits der SBUS-Leitung kann das automatisierte Wartungssystem eine Antwort von einer imaginären Zentraleinheit her simulieren, wobei die betreffende Antwort dann anzeigt, daß die Zentraleinheit bereit ist, das Schritt-Abtastsignal SSTEP-MP aufzunehmen. Dieses Schrittabtastsignal dient dazu, die Zentraleinheit zu starten, damit diese \tfieder nach Stillsetzung den Betrieb aufnimmt. Durch Setzen des Bits 1 der SBUS-Leitung kann das automatisierte Wartungssystem Steuerpunktdaten simulieren, die von einer imaginären Zentraleinheit über die TSB-Busleitung zurückkommen. Das Ausgangssignal TSB-WRAP von dem Register 53 gelangt zu dem Register 54 gemäß Fig. 3A hin und dient für dieses Register als Freigabesignal. Das Register 54 dient als Selbsttest-Register, welches die Übertragung eines Bitmusters auf der. SBUS-Leitung das ein Steuerpunkt-Bitmuster von einer imaginären Zentraleinheit CPU her simuliert - nach Fig. 13 über die Signalleitungen TSB 00-07 gemäß Fig. 3B ermöglicht„

16/OdO?

Die Schaltungsanordnung gemäß Fig.13 überträgt das Bitmuster auf den TSB-Leitungen zu der SBUS-Leitung zurück, und zwar über die Register 55 und 56. Über die betreffenden Leitungen kann das automatisierte Wartungssystem das betreffende Bitmuster lesen.

Die Register 55 und 56 umfassen das Steuerpunktregister 57 gemäß Fig. 1. Diese Register dienen dazu, eine Steuerpunktinformation zu speichern, die sich auf den Status verschiedener Steuer-Flipflops in den Interneinheiten der Zentraleinheit bezieht, so daß das automatisierte Wartungssystem den Status jener Einheiten testen kann. Normalerweise wird diese Steuerpunktinformation über die Leitungen TSB 00-07 eingeführt, welche die TSB-Busleitungsanordnung gemäß Fig. 3 bilden.

Das automatisierte Wartungssystem kann durch die Zentraleinheit unter Testbedingungen oder manuell durch einen Initiierungs-Schalter zurückgesetzt werden, der in der Schaltungsplatte für die hier angegebene Schnittstellenschaltung untergebracht ist. Das monostabile Kippglied gemäß Fig. 2 dient dazu, den für diese Initiierung erforderlichen Impuls zu erzeugen. Dieser Impuls wird als Signal RSET-IN bezeichnet. Das monostabile Kippglied wird durch den Signalübergang vom hohen Pegel zum niedrigen Pegel in dem Signal FINZ-CLEAR-CP oder dem Signal INZ-SW-NO getriggert. Das erstgenannte Signal kommt von der Zentraleinheit her auf die Einschaltung der Spannungsversorgung hin oder dann, wenn der Initiierungs-Schalter für die Zentraleinheit betätigt ist. Das zuletzt erwähnte Signal kommt von einem manuell betätigbaren Initiierungs-Schalter, der in der Schnittstellen-Schaltungsplatte untergebracht ist.

Es müssen einige Einrichtungen vorgesehen sein, um der Zentraleinheit CPU eine Adresse bereitzustellen,

13001 β/0007

die zum Setzen von Stopbedingungen auf Adressen hin, zum Lesen des CacheSpeichers und zum Lesen oder Schreiben von Hauptspeicherplätzen dient. Diese Funktion wird durch das Adreßregister 58 gemäß Fig. 1 erfüllt, welches eine Adresse für die Zentraleinheit enthält. Diese Schaltungsanordnung ist in Fig. 6 im einzelnen veranschaulicht. Die Register 59 bis 64 dienen dabei dazu, die Information auf der SBUS-Leitung in eine 34-Bit-Adresse umzusetzen, die über die MPA-Busleitung zu der Zentraleinheit CPU übertragen wird. Bei der bevorzugten Ausführungsform sind diese Register durch Hex-D-Flipflops des Typs 74LS174 gebildet. Den sechs D-Eingängen des jeweiligen Registers werden die Bits O bis 6 der SBUS-Leitung zugeführt. Die Q-Ausgangssignale sind die auf der MPA-Busleitung auftretenden Bits. Sämtliche sechs Register werden dann gleichzeitig zurückgesetzt, wenn das Signal MINZ von dem automatisierten Wartungssystem her einen Pegelsprung vom hohen Pegel zum niedrigen Pegel ausführt. Die Information an den D-Eingängen wird zu der MPA-Busleitung dann übertragen, wenn ein Pegelsprung vom niedrigen Pegel zum hohen Pegel an den Takteingängen am Anschluß 9 auftritt. Die betreffenden Takteingänge der Register 59 bis 64 sind mit den Ausgängen des Decoders 65 verbunden. Dieser Decoder dient dazu, die Adresse auf der ABUS-Leitung des automatisierten Wartungssystems zu ermitteln und festzustellen, wann die Adressen 90 bis 95 (hex) auftreten. Wenn irgendeine dieser sechs Adressen auftritt, wird einer der Ausgänge des Decoders aktiviert sein, wodurch dann die Information auf der SBUS-Leitung an die MPA-Busleitung übertragen wird. Die Flipflops in dem jeweiligen Register werden dann die sechs MPA-Busleitungen, welche den betreffenden Flipflops zugeteilt sind, in dem Verknüpfungszustand halten, der auf der SBUS-Leitung vorhanden war, als das betreffende Register taktgesteuert wurde. Durch sequentielles Adressieren jedes der Register 59 bis 64 ist es für das automatisierte

Wartungssystem möglich, eine 34 Bit umfassende Adresse unter Verwendung von lediglich sechs Leitungen der SBUS-Leitungsanordnung zu bilden.

Bei den bisher bekannten Wartungsfeldern wurde eine lange Reihe von manuell zu betätigenden Schaltern verwendet, um Daten in die Zentraleinheit einzugeben, und außerdem wurde eine lange Reihe von Leuchtdioden- bzw. LED-Anzeigeeinrichtungen dazu benutzt, Daten in binärer Form von der Zentraleinheit her anzuzeigen. Die Anwendung dieser Einrichtungen war schwierig und langsam. Bei der vorliegenden Erfindung sind nun beide Einrichtungen durch das Datenregister 16 gemäß Fig. 1 ersetzt. In Fig. und 9 sind Einzelheiten der Verknüpfungsschaltung für diesen- Datenpuffer gezeigt. Die ZMPD-Busleitung gemäß Fig. 1 ist als bidirektionale Busleitung veranschaulicht. Fig. 8 veranschaulicht dabei, daß Datenregister 32 bis dazu verwendet werden, Daten von der SBUS-Leitungsanordnung für die Übertragung zu der Zentraleinheit hin zu assemblieren. Fig. 9 veranschaulicht die Register bis 43» die dazu herangezogen werden, Daten von der Zentraleinheit solange festzuhalten, bis das automatisierte Wartungssystem sechs Bits zu einem Zeitpunkt über die SBUS-Leitungsanordnung lesen kann. Die Register gemäß Fig. 8 und 9 werden dazu herangezogen, Daten in Internregister oder Speicherplätzen der Zentraleinheit zu schreiben, Befehlsoperationscodes bereitzustellen und Daten, die den Inhalt eines Internregisters oder Speicherplatzes, von der Zentraleinheit zu dem automatisierten Wartungssystem zum Zwecke der Anzeige zurückzuübertragen. Diese Register ersetzen außerdem die bisher bekannte Daten-Durchlaufanordnungen, bei denen ein manuell betätigbarer Drehschalter dazu verwendet wurde, einen Datendurchlauf aus einer Vielzahl von Durchläufen für die Anzeige mittels der Leuchtdiodenanzeigeeinrichtungen der

150016/090?

bekannten Anzeigefelder auszuwählen. Durch Betätigung des Drehschalters wählte der Testingenieur aus, welche der Internregister der Maschine .er zu überprüfen wünschte.

Die Arbeitsweise dieser Register ist sehr ähnlich der Arbeitsweise des oben beschriebenen Adreßbus-Puffers 58. Der Decoder 66 gemäß Fig. 8 dient dazu, die Register 32 bis 37 selektiv freizugeben, indem die Adresse auf der ABUS-Leitungsanordnung des automatisierten Wartungssystems ermittelt wirdo Wenn irgendeine der Adressen 80 bis 85 (hex) auftritt, dann wird eines dieser Register freigegeben, und zwar am Freigabeeingangsanschluß 11. Ein zweites Freigabe-Eingangssignal am Anschluß 1 dient als Ausgangssteuersignal, welches die mit der ZMPD-Busleitung verbundenen Ausgangsanschlüsse in einen Zustand hoher Impedanz überführt, wenn der betreffende Anschlußstift auf einem hohen Potential gehalten wird. Diesem Freigabeeingang jedes der Register 32 bis 37 wird das Signal RSWO-CM von der Zentraleinheit CPU her zugeführt. Dieses Signal zeigt an, daß die Zentraleinheit bereit ist, Daten aufzunehmen. Bei der bevorzugten Ausführungsform sind diese Register durch Oktal-D-Verriegelungseinrichtungen des Typs 74LS373 gebildet.

In entsprechender Weise ermittelt der Decoder 67 gemäß Fig. 9 die auf der ABUS-Leitungsanordnung des automatisierten Wartungssystems auftretende Adresse und gibt selektiv eines der Register 38 bis 43 dann frei, wenn irgendeine der Adressen 80 bis 85 (hex) auftritt und wenn das Signal RD-010 von dem automatisierten Wartungssystem anzeigt, daß dieses Wartungssystem Daten von der SBUS-Leitungsanordnung zu lesen wünscht. Bei der bevorzugten Ausführungsform sind die Register 38 bis 43 durch Tristate-HSX-Bustreiber des Typs 74LS368 gebildet. Der Zweck der Register 38 bis 43 besteht darin, die von der

1SÖ016/OÖ0?

Zentraleinheit her aufgenommenen Daten zu puffern und sie solange festzuhalten, bis das automatisierte Wartungssystem sie lesen kann.

Die Steuerpunkte in der Dezimaleinheit der TM-Zentraleinheit L66 der Firma Honeywell erhalten einen Zugriff über die BCP-Busleitung, welche die Zentraleinheit CPU mit dem DU-Steuerpunktregister 76 gemäß Fig. 1 verbindet. Dabei sind 72 einzelne Leitungen vorhanden, die die BCP-Busleitungsanordnung bilden. Die das DU-Steuerpunktregister 76 bildende Schaltungsanordnung ist in Fig. 1OA, TOB, 11 und 12 veranschaulicht. Die Wähler bis 75 gemäß Fig. 10A, 10B und 11 sowie die Wähler bis 80 gemäß Fig. 12 dienen dazu, eine der sechs einzelnen BCP-Leitungen auszuwählen, die an den betreffenden Eingängen angeschlossen sind, und die jeweils ausgewählte Leitung mit der SBUS-Leitung zu koppeln, welche am Ausgang des jeweiligen Wählers angeschlossen ist. Bei der bevorzugten Ausführungsform sind die Wähler durch Bausteine des Typs 74LS251 gebildet, bei denen es sich um Bausteine mit acht Eingangsleitungen und einer Ausgangsleitung handelt und die Tristate-Wähler sind. Die Steuerung, über die die BCP-Leitung ausgewählt wird, wird durch das automatisierte Wartung s sys tem über die Leitungen ABUS O bis ausgeführt. Diese Leitungen sind mit den Wähler-Eingangsanschlüssen 9 bis 11 des jeweiligen Wählers verbunden. Dem Freigabeeingang des jeweiligen Wählers wird das Signal RD-BCP/DSP-U oder -L zugeführt, welches dem automatisierten Wartungssystem zugeführt ist_o Dieses Signal zeigt an, daß das automatisierte Wartungssystem die BCP-Busleitungsanordnung zu lesen wünscht. Wenn beispielsweise das automatisierte Wartungssystem die Bits 0 bis 5 auf der BCP-Busleitung zu lesen wünscht, dann schreibt das betreffende System die richtige Adresse über die ABUS-Leitungsanordnung, um die Eingan'gsleitung

130016/09Ö7

am Anschluß 14 der Wähler 72, 73, 68, 69, 70 und 71 auszuwählen. Sodann wird das den Freigabeeingängen dieser Wähler zuzuführende Signal RD-DCP/DSP-U aktiviert. Wenn diese beiden Ereignisse aufgetreten sind, dann werden die Leitungen 0 bis 5 der BCP-Busleitung mit den Leitungen 0, 1, 2, 4, 5 und 6 der SBUS-Leitungsanordnung verbunden sein.

Bezüglich der Fig. 11 und 12 sei angemerkt, daß die Freigabeeingänge der Register 74, 75 sowie 77 bis das Signal RD-DCP/DSP-L zugeführt erhalten. Dieses Signal kommt ferner von dem automatisierten Wartungssystem her; es zeigt an, daß das System die 36 niederen Bits auf den sechs Leitungen der BCP-Busleitungsanordnung zu lesen wünscht. Wenn demgegenüber das Signal RD-BCP/DSP-U von dem automatisierten System verwendet wird, dann werden die oberen 36 Bits auf den sechs Leitungen der BCP-Busleitung gelesen.

Das Steuerpunktregister 57 gemäß Fig. 1 wird dazu herangezogen, die Steuerpunktdaten zu puffern, die über die TSB-Busleitungen 0-7 von der Zentraleinheit her eintreffen. Die Register 55 und 56 gemäß Fig. 13 bilden dieses Steuerpunktregister. Diese Register werden dazu herangezogen, die Steuerpunktinformation von den internen Einheiten der Zentraleinheit zu speichern, und zwar von anderen Einheiten als der Dezimaleinheit. Die Register und 57 sind bei der bevorzugten Ausführungsform Tristate-Hex-Bustreiber des Typs 74LS368. Die Eingänge des Registers 56 sind mit den TSB-Busleitungen 2-7 gemäß Fig.3 verbunden. Die TSB-Busleitungen 0 und 1 sind mit dem Register 55 über Fig. 3 verbunden. Die SBUS-Leitungen bis 7 sind mit den Ausgängen der Register 55 und 56 derart verbunden, daß aus diesen Registern gelesen werden kann, wenn das Signal RD-IO-BO von dem automatisierten Wartungssystem her die Register über die Anschlüsse und 15 freigibt.

13Ö016/09Ö7

Das Register 51 und die Flipflops A-D des Registers bilden einen Teil des Betriebszustands- und Steuerregisters 19 gemäß Fig. 1. Die Eingangssignale für diese Register sind mit "von Fig. 2" bezeichnet; sie stellen die Antwortsignale dar, wie dies mit 82 in Fig. 1 angedeutet ist. Wie weiter oben in Verbindung mit der Erläuterung der Fig. 2 bereits ausgeführt, stellen diese Signale Antwortsignale von der Zentraleinheit her dar, welche Signale den Status der Zentraleinheit angeben. Diese Signale dienen als Stop- und Go-Signale für das automatisierte Wartungssystem. Die Register und 55 dienen dazu, diese Antwort signale solange festzuhalten, bis diese Signale von dem automatisierten Wartungssystem über die SBUS-Leitungsanordnung gelesen werden können. Die Ausgangssignale der Flipflops A-D des Registers 55 werden mit dem hohen Z-Zustand dann abgenommen, wenn der Freigabeeingangsanschluß 1 aktiviert ist. Dies ist dann der Fall, wenn das Signal RD-IO-AO von dem automatisierten Wartungssystem her im Pegel abgesenkt ist. Dasselbe trifft für die Flipflops A-D des Registers 81 zu. Das Flipflop E des Registers 81 wird dann aktiviert, wenn das Signal RD-IO-CO von dem automatisierten Wartungssystem her im Pegel abgesenkt wird. Das Register 81 kann ein Tristate-Hex-Bustreiber vom Typ 74LS5368 sein.

Das Register 83 dient als Puffer für Signale von dem automatisierten Wartungssystem her, wodurch die System- ■ Selb'sttesteigenschaft erweitert wird. Dabei sind gewisse Probleme in dem automatisierten Wartungssystem vorhanden, die durch den oben erwähnten Schaltungstester nicht getestet werden können, der im Zusammenhang mit der Anwendung des Wartungssystems erwähnt worden ist. Die Ausgänge der Register 84 bis 89 sind mit einzelnen Anzeige-Leuchtdioden LED verbunden, die für den Testingenieur sichtbar sind. Diese Leuchtdioden sind in

130016/090*

Fig. 13 nicht veranschaulicht. Wenn ein bestimmtes Problem ermittelt wird, das der Schaltungstester nicht anzeigen kann, dann kann das automatisierte Wartungssystem diesen Umstand dadurch anzeigen, daß die bestimmte Leuchtdiode zum Aufleuchten gebracht wird, die dem betreffenden bestimmten Problem zugeteilt ist. Das Register 83 kann ein Hex-D-Flipflop des Typs 74LS174 sein.

Durch die Erfindung ist also eine Schaltungsanordnung geschaffen worden, die dazu verwendet wird, ein generell verwendbares automatisiertes Wartungssystem mit einer Zentraleinheit einer Datenverarbeitungsanlage zu koppeln. Die Schnittstelle besteht dabei aus Übertragungssteuerungsund Operationszustands-Steuerregistern, durch die die Übertragungswege gesteuert und freigegeben werden, zu denen ein Zugriff durch das automatisierte Wartungssystem erfolgt und durch die die Betriebsbedingungen der Zentraleinheit gesteuert werden. Ein Steuerpunktregister speichert dabei eine Steuerpunktinformation von der Zentraleinheit her; diese Information zeigt den internen Status der betreffenden Zentraleinheit an. Diese Information wird von dem automatisierten Wartungssystem gelesen und angezeigt. Adressen- und Datenregister dienen dabei dazu, Daten und Adressen zu puffern, die zwischen dem automatisierten Wartungssystem und der Zentraleinheit ausgetauscht werden_o Die angegebene Schnittstellenschaltung' ermöglicht eine generelle Anwendbarkeit des automatisierten Wartungssystems in Anpassung an den Test einer speziellen Zentraleinheit.

130016/0907

•st-

Leerseite

Claims

DIPUINCHEINZBARDEHLE München, 3.10.1980 PATENTANWALT 3UO / Aktenzeichen: Mein Zeichen: P 3113 Patentansprüche

1. Schnittstellenschaltungsanordnung zur Verbindung eines automatisierten Wartungssystems mit der Zentraleinheit einer Datenverarbeitungsanlage, dadurch gekennzeichnet,

daß eine erste Einrichtung vorgesehen ist, die eine Information von dem automatisierten Wartungssystem (AMS) in Signale umzusetzen gestattet, welche die Übertragungswege in der Zentraleinheit (CPU) steuern, zu der ein Zugriff von dem automatisierten ¥artungssystem CAMS) erfolgt und mit deren Hilfe die durch die Zentraleinheit (CPU) ausgeführten Operationen und deren Leistungszustände gesteuert v/erden,

daß eine zweite Einrichtung vorgesehen ist, die von der Zentraleinheit (CPU) Steuerpunktinformationen aufzunehmen gestattet, xvelche kennzeichnend sind für den internen Status der Zentraleinheit, wobei die betreffenden Informationen zu dem automatisierten Wartungssystem übertragbar sind, daß eine dritte Einrichtung vorgesehen ist, welche eine von dem Wartungssystem (AMS) abgegebene Adresseninformation an die Zentraleinheit (CPU) 'abgibt, in der die betreffende Adresseninformation in bestimmten Operationen ausnutzbar ist, daß eine vierte Einrichtung vorgesehen ist, welche von dem Wartungssystem (AMS) abgegebene Daten zu der Zentraleinheit (CPU) überträgt und welche die von der Zentraleinheit (CPU) her durch das Wartungssystem (AMS) angeforderten Daten aufnimmt und festhält, um diese Daten zu dem betreffenden Wartungssystem (AMS) zu übertragen,

130016/090?

und daß eine Busleitungsanordnung vorgesehen ist, die das Wartungssystem (AMS) mit der ersten Einrichtung, der zweiten Einrichtung, der dritten Einrichtung und der vierten Einrichtung derart koppelt, daß die jeweils richtige Information der jeweiligen Einrichtung zuführbar ist, so daß diese ihre Operationen auszuführen und Informationen von der betreffenden Einrichtung zum Zwecke der Übertragung zu dem ¥artungssystem (AMS) zu übertragen imstande ist.

2. Schnittstellenschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß mit dem Wartungssystem (AMS) eine Busleitungsanordnung (SBUS) verbunden ist, die Daten zu bzw. von der Schnittstellenschaltung für die Ausführung von Operationen in dieser Schaltung zu übertragen gestattet, daß mit dem Wartungssystem (AMS) eine Steuerbusleitung verbunden ist, die Steuersignale zu der Schnittstellenschaltung zu übertragen gestattet, durch die Operationen in der betreffenden Schnittstellenschaltung steuerbar sind, daß mit dem Wartungssystem (AMS) eine Adreßbusleitung gekoppelt ist, die zu der betreffenden Schnittstellenschaltung eine Adresseninformation zu übertragen gestattet, mit deren Hilfe steuerbar ist, welche in dieser Schnittstellenschaltung enthaltene Register für Transaktionen mit der Busleitungsanordnung (SBUS) freigegeben werden, daß eine Übertragungsweg-Steuer- und -Freigabeeinrichtung mit einer Vielzahl von Registern an der Busleitungsanordnung (SBUS), an der Steuerbusleitung und an der Adreßbusleitung derart angeschlossen ist, daß diese Einrichtung Daten von dem Wartungssystem (AMS) über die Busleitung (SBUS) in demjenigen Register aufzunehmen vermag, welches

130016/0907

durch die Angaben auf der Adreßbusleitung und der Steuerbusleitung festgelegt ist, wobei die Daten für die Übertragung zu der Zentraleinheit (CPU) über eine Busleitung (DCL) auftreten, durch die derjenige Übertragungsweg festgelegt ist, zu dem ein Zugriff erfolgt, und wobei mittels einer Freigabesignal-Busleitung der ausgewählte Übertragungsweg auswählbar und freigebbar ist, zu dem das Wartungssystem (AMS) mit seinen Operationen einen Zugriff erhält,

daß eine Operationszustands-Steuerregistereinrichtung mit einer Vielzahl von Registern vorgesehen ist, die Daten von dem Wartungssystem (AMS) über die Busleitungsanordnung (SBUS) für das Register aufnehmen, welches durch die Angaben auf der Adreßbusleitung und der Steuerbusleitung bestimmt ist, wobei eine Übertragung dieser Daten zu der Zentraleinheit (CPU) in Form von Steuersignalen erfolgt, die gewünschte Operationszustände für die Zentraleinheit (CPU) festlegen, und wobei von der Zentraleinheit (CPU) Antwortsignale aufnehmbar sind, die eine Überprüfung dahingehend vorzunehmen gestatten, daß die gewünschten Operationszustände eingestellt worden sind,

daß eine Steuerpunktregistereinrichtung mit einer Vielzahl von Registern vorgesehen ist, die von der Zentraleinheit (CPU) eine Steuerpunktinformation aufnehmen, welche den Status der Steuerkennzeichen in der betreffenden Zentraleinheit (CPU) anzeigen, wobei diese Daten solange festgehalten werden, bis das Wartungssystem (AMS) diese Daten über die Busleitungsanordnung (SBUS) liest, daß eine Adreßregistereinrichtung mit einer Vielzahl von Registern vorgesehen ist, die eine Adressen-

130016/0907

information von dem Wartungssystem (AMS) über die Busleitungsanordnung (SBUS) in der Reihenfolge aufnehmen, die durch die Informationen auf der Adreßbusleitung und der Steuerbusleitung festgelegt ist, wobei die betreffende Adresseninformation an die Zentraleinheit (CPU) über eine Busleitung (MPA) zur Steuerung bestimmter, durch das Wartungssystem (AMS) in der Zentraleinheit (CPU) ausgewählter Operationen heranziehbar ist,

und daß eine Datenregistereinrichtung mit einer Vielzahl von Registern vorgesehen ist, wobei eine Datenaufnahme in dem Register erfolgt, welches durch die Information ausgewählt ist, die auf der Adreßbusleitung und der Steuerbusleitung von dem Wartungssystem (AMS) über die Busleitungsanordnung (SBUS) auftritt, wobei die betreffenden Daten zu der Zentraleinheit (CPU) über eine Busleitung (ZMPD) derart übertragbar sind, daß in dieser Zentraleinheit (CPU) bestimmte, durch das Wartungssystem (AMS) ausgewählte Ereignisse auftreten, und wobei die Daten von der Zentraleinheit (CPU) her aufnehmbar und zu dem Wartungssystem (AMS) zur Anzeige derjenigen Daten übertragbar sind, die kennzeichnend sind für bestimmte Zustände in der Zentraleinheit (CPU).

13001 S/0007