DE3027455C2

DE3027455C2 - Integrierte astabile Kippstufe

Info

Publication number: DE3027455C2
Application number: DE19803027455
Authority: DE
Inventors: Joachim Dipl.-Phys. Kuhlmann; Karl Ing.(grad.) 7100 Heilbronn Schoppe
Original assignee: Telefunken Electronic 7100 Heilbronn GmbH; Telefunken Electronic GmbH
Current assignee: Conti Temic Microelectronic GmbH
Priority date: 1980-07-19
Filing date: 1980-07-19
Publication date: 1984-07-12
Also published as: DE3027455A1

Description

Die Erfindung betrifft eine integrierte astabile Kippstufe nach den Merkmalen im Oberbegriff des Anspruches 1. Eine derartige Schaltung ist aus dem Abstract zur JA-OS-53-26 556 bekannt. Bei diesen bekannten Kippschaltungen werden die Kondensatoren über Feldeffekttransistoren in den Ladezweigen der Schaltung aufgeladen und beispielsweise über eine Konstantstromquelle wieder entladen. Der Lastwiderstand jedes Schalttransistors in der Kippstufe besteht dabei beispielsweise aus einem Feldeffekttransistor vom Verarmungstyp, dessen Source-Elektrode mit der Gate-Elektrode kurzgeschlossen ist. Ein derartiger Transistor weist einen Widerstand auf, der von der Kanalweite, der Kanallänge und dem Störstellenprofil im Kanal abhängig ist.

Bei diesen Kippstufen, die als Frequenzoszllatoren vielfältig eingesetzt werden, hat sich die Frequenzabhängigkeit von der jeweiligen Schwellspannung der verwendeten Anreicherungs-Feldeffekttransistoren als nachteilg erwiesen. Außerdem hat sich gezeigt, daß die Entladezeiten von Streuungen der Schwellspannungen, des Stromquelletransistors bzw. von Streuungen der Kanalweite dieses Transistors abhängig sind. Streuungen der Transistorparameter lassen sich jedoch bei der Herstellung der integrierten Schaltung nicht vermeiden. Ferner ist es aus der DE-OS 25 02 689 bekannt, daß bei MOS-Schaltungen die Schwellspannung der Transistoren durch technologisch bedingte Streuungen beeinflußt wird, die kompensiert werden müssen. Die Kompensation wird durch Breiten- und Längen-Variation der Transistorstrukturen bewirkt.

Der Erfindung liegt dagegen die Aufgabe zugrunde, einen Oszillator bzw. eine astabile Kippstufe aus Anreicherungs-Feldeffekttransistoren mit isolierten Gates

bo anzugeben, die praktisch keine oder nur eine äußerst geringe Streuung der Oszillatorfrequenz in Abhängigkeit von den Streuungen innerhalb der Fertigungsprozesse der integrierten Schaltung aufweisen. Hierbei geht es insbesondere darum, die Oszillatorfrequenz un

b5 abhängig von der Schwellspannung der Anreicherungs-Feldeffekttransistoren zu machen. Außerdem soll eine Weiterbildung der Erfindung auch zu einer Unabhängigkeit der Oszillatorfrequenz von der jeweiligen

Schwellspannung des Stromquellentransistors bzw. dessen Kanalweite führen.

Die genannte Aufgabe wird erfindungsgemäß durch die Merkmale im Anspruch 1 gelöst.

In einem bevorzugten Fall besteht der Spannungsteiler aus einem Verarmungs-IG-FET und zwei dazu in Reihe geschalteten Anreicherungs-IG-FETs mit kurzgeschlossener Gate-Drain-Strecke. Die Abgriffspannung am Verbindungspunkt zwischen dem Verarmungs-IG-FET und den Anreicherungs-IG-FETs wird auf die Gate-Elektrode je eines weiteren Anreicherungs-lG-FETs gegeben, dessen Source-Drain-Strecke zwischen das Versorgungspotential und die Gate-Elektrode des zugehörigen Schalttransistor geschaltet ist. Der Verarmungs-IG-FET in der Spannungsteilerschaltung ist relaiv hochohmig, damit ein möglichst geringer Strom durch die Spannungsteilerschaltung fließt und an r!en Anreicherungs-Feldeffekttransistoren jeweils die Schweilspannung dieser Transistoren abfällt.

Bei dieser Schaltungsart liegt an den Gates der Schalttransistoren der Kippstufe im entladenen bzw. aufgeladenen Zustand jeweils eine Gleichspannung in der Höhe der jeweiligen Schwellspannung eines Anreicherungs-Feldeffekttransistors. Die über die Kondensatoren gekoppelten Spannungsflanken in den Schaltphasen addieren sich zu dieser Gleichspannung hinzu. Diese gekoppelten Spannungsflanken gehen dann vollständig und unabhängig von der Schwellspannung der Anreicherungs-Feldeffekttransistoren in die Entladezeit ein. Würde diese Gleichspannung an den Gate-Elektroden der Schalttransistoren nicht erzeugt, so wäre die fär die Entladezeit wirksame Amplitude der Spannungsflanken um die von den Herstellungsparametern abhängige variable Größe der Schwellspannung der Anreicherungs-Feldeffekttransistorcn abhängig. Durch die möglichen erheblichen Spannungsunterschiede in der Schwellspannung der Anreicherungs-Feldeffekttransistoren ergäbe sich hieraus eine störende Frequenzstreuung der Oszillatoren. Diese Streuung wird nunmehr durch die erfindungsgemäße Kompensationsschaltung vermieden.

Zur Lösung der zusätzlichen Aufgabe, die in der Kompensation der im Stromquellentransistor auftretenden Fehler besteht, ist ferner vorgesehen, daß eine Kompensationsschaltung vorhanden ist, durch die herstellungsbedingte Schwankungen der Schwellspannung des Stromquelletransistors bzw. seiner Kanalweite kompensiert "/erden. Diese Kompensationsschaltung besteht aus einer Spannungsteilerschaltung mit Verarmungs-lG-FETs, deren Spannungsabgriff zur Gate-Elektrode des Stromquelletransistors führt. Die Spannungsteilerschaltung ist so ausgebildet, daß eine technologisch bedingte Stromänderung in der Stromquelle durch eine entsprechende Potentialänderung an der Gate-Elektrode des Stromquelletransistors kompensiert wird. In der Spannungsteilerschaltung ist ein als Diode geschalteter erster Transistor vorhanden, der parallel zur Gate-Source-Strecke eines zweiten Transistors geschaltet ist. Die Drain-Elektrode dieses zweiten Transistors ist über einen als Diode geschalteten dritten Feldeffekttransistors mit dem Versorgungspotenüal verbunden. Der Spannungsabgriff erfolgt zwischen dem zweiten und dem dritten Verarmungs-iG-FET. Die beiden ersten Transistoren sind zur Kompensation von Kanalweitenfehlern in mehrere parallel geschaltete und an den Cjate miteinander verbundene 1 eiltransistoren auf geteii'. wobei die Zahl der Transistoren und die Kanalweiten so gewählt sind, daß sowohl Kanalweitenabweichungen und auch Abweichungeri der Schwellspannung beim Stromquelletransistor optimal korrigiert sind.

Bei der erfindungsgemäßen Schaltung werden alle Transistoren gleichzeitig auf einem gemeinsamen HaIbleiterkörper hergestellt, so daß technologisch bedingte Fehler bei allen Transistoren in einander entsprechender Weise wirksam sind. Es handelt sich vorzugsweise um MOS-Feld-Effekttransistoren in P-Kanal- oder N-Kanaltechnik.

ίο Die Erfindung und ihre weitere vorteilhafte Ausgestaltung wird noch anhand eines Ausführungsbeispieles näher erläutert.

Die F i g. 1 zeigt die erfindungsgemäße Schaltung. Die eigentliche Kippstufe besteht aus den Anreicherungs-Feldeffekttransistoren 7>> und 7/T₄, in deren Drainweg sich jeweils die Lasttransistoren To ι und Tp₃ vom Verarmungstyp mit kurzgeschlossener Source-Gate-Strekke befinden. Der Verbindungspunkt Pi bzw. P₃ in jeweils einem Stromzweig der Kippstufe ist über einen Kondensator C\ bzw. C₂ mit der Gate-Elektrode des Schalttransistors Te2 bzw. Tm verbunden. Die Potentiaipunkte an den Gate-Elektroden der Schalttransistoren Te 2 und Te₄ sind mit Pi und Pi, bezeichnet.
Die Entladung der Kondensatoren Ci und Ci erfolgt über den Stromquelletransistor TOr vom Verarmungstyp, dessen Drain-Elektrode jeweils über einen Entkopplungstransistor 7"tb bzw. Tf^ vom Anreicherungstyp mit den Potentialpunkten P₂ bzw. P₄ verbunden ist. Bei dem Stromquelletransistor Td ι kann es sich evtl. bei

Jo hohen Versorgungsspannungen LOo auch um einen Transistor vom Anreicherungstyp handeln. Die Transistoren T/_:b und Ti-i) vom Anreicherungstyp reduzieren die Source-Drain-Spannung des Stromqeullentransisiors Toi und entkoppeln die Gate-Elektroden der Schalttransistoren T/^und 7/--₄.

Zwischen dem positiven Pol der Versoigungsspannungsquelle Unn ist eine Spannungsteilerschaltung aus den Transistoren TOu vom Verarmungstyp und T/. i₄ sowie Tf. μ vom Anreicherungstyp geschaltet. Der

•ίο selbstleitende Transistor Tom, dessen Gate-Elektrode mit der Source-Elektrode kurzgeschlossen ist, bildet hierbei einen hochohmigen Lastwiderstand, der dafür sorgt, daß durch die als Diode geschalteten Transistoren Ti; i₄ und Tf 15 vom Anreicherungstyp ein geringer Strom fließt, der für einen Sp- nniingsabfall in dev Höhe der Schwellspannung an diesen Transistoren sorgt. Am Spannungsabgrilf dieser Teilerschaltung zwischen den Transistoren Tp₁₃ und Tn₄ fällt somit eine Spannung in Höhe von 2 Unab, wobei Un; die Schweilspannung eines MOS-Transistors vom Anreicherungstyp ist. Diese Gleichspannung wird auf die Gate-Elektrode der Transistoren T/5 und Ti;» gegeben, deren Source-Drain-Strecke zwischen den Schaltungspunkt Pi bzw. P₄ und Uöd geschaltet sind. Da an der Gate-Source-Strecke der Transistoren T^₅ und Te* vom Anreicherungstyp gleichfalls eine Schweilspannung in Höhe von Un: abfällt, kann sich an den Punkten P₂ und P₄ in Abhängigkeit vom Schaltzustand der Kippstufe eine Gleichspannung in Höhe von 1 Ute einstellen. Hierzu addiert sich jeweils

bo die Spannungsflanke beim Potentialwechsel an den Punkten Pi und P₃.

Das Swi.iltverhalten der integrierten Schaltung genüß Fig. 1 ergibt sich aus der F i g. 2. in der die Potenlialverlaufe an den Punkten P:. P;. P₍ und P₄ dargestellt

ki sind.

Hs sei angenommen, daß an Pi zunächst die geringe Restspannung des leitenden Transistors T/ a liegt. Sobald durch ein entsprechendes Potential ;;m Punkt P₄

der Transistor Tr2 in den leitenden und der Transistor Τι μ in den sperrenden Zustand übergeht, springt das Potential am Punkt Pi auf die Spannung Uno. Dies ist im Zeitpunkt ίι der Fall. Am Potentialpunkt Pj sinkt entsprechend die Spannung vom Wert V_tM auf die Restspannung des Transistors T/ >· Da am Punkt Pi die Spannung um den Wert Ui>i> springt, muß auch am Punkt P: dieser Spannungsspung erfolgen, das Potential am Punkt P> beträgt somit zum Zeitpunkt u Unn + Un.. Durch die von der Stromquelle vorgegebene Zeitkonstante kann sich das Potential am Punkt P; nunmehr während der frequenzbestimmenden Zeit (2 — Ί wieder bis auf den Wert Un entladen. Sobald der Wert Uri; erreicht wird, werden die Transistoren 7)_; 2 und 77m wiederum umgeschaltet. Dies isi im Zeitpunkt h der Fall, in diesem Augenblick sinkt das Potential am Punkt Pi um den Wert Unn. Folglich muß auch das Potential P2 um diesen Spannungssprung absinken. An P2 stellt sich somit das Potential —Unn + Un: ein. Über den Transistor Ti;s lädt sich nunmehr der Kondensator C\ so lange auf, bis sich an P2 wieder die Spannung -I- Ute einstellt. Diese Aufladezeitkonstante ist wesentlich kürzer wie die Entladezeitkonstante über dem Stromquelletransistor Tot. Entsprechend ist der Potentialverlauf an den Punkten P₃ und P4. Aus dem Potentialverlauf an P» ist ersichtlich, daß die Zeit h — Ί. in der der Aufladeprozeß erfolgt, wesentlich kürzer als die Zeit ?2 — Ί ist. Das Frequenzverhalten wird somit durch den Stromquellentransistor Tn 7 und die wieder entladbare Spannungsflanke mit der sich daraus ergebenden Zeitkonstanten bestimmt. Wie aus den Diagrammen ersichtlich ist, addiert sich die Spannung LOd jeweils zu der Gleichspannung Ute, so daß die Größe der umladbaren Spannungsfianke unabhängig von der Schwellspannung der Anreicherungs-Feldeffekttransistoren ist. Dies wird, wie bereits erwähnt wurde, dadurch erreicht, daß an den Punkten P^ und P₄ über die Spannngsteilerschaltung aus den Transistoren Tn 13, Te μ und Te 15 ein Gleichspannungspotential in der Größe Ute eingestellt wird.

Der Stromquelletransistor Tb 7 vom Verarmungstyp wird mit Hilfe der Spannungsteilerschaltung aus den Transistoren To ίο. Tow und Ton vom Verarmungstyp kompensiert. Wenn beispielsweise die Source-Drain-Strecke des Transistors Tni aufgrund einer veränderten Schwellspannung niederohmiger wird, so muß dieser Effekt auch bei den Transistoren Tow und Ton auftreten. Dann reduziert sich das Potential am Verbindungspunkt zwischen dem Transistor Ton und To 10, so daß der Stromquelletransistor Γο7 schwächer durchgesteuert wird und daher der Entladestrom der Kippstufe reduziert wird.

Die Transistoren Ton und Ton sind nun noch in eine Anzahl von Teiltransistoren aufgeteilt, deren Source-Drain-Strecke jeweils zueinander parallel geschaltet sind und deren Gate-Elektrode jeweils miteinander verbunden sind. Durch diese Maßnahme werden Abweichungen in der Kanalweite des Transistors To 7 kompensiert da ein Fehler der Kanalweite beim Transistor T₀ 7 in gleicher Weise jedoch mehrfach bei den Transistoren Td ι ι und Td 12 auftritt Wenn somit der Transistor To 7 aufgrund einer vergrößerten Kanalweite niederohmiger gegenüber dem Sollwert wird, reduziert sich wiederum der Spannungsabfall am Verbindungspunkt zwischen den Transistoren T_D 11 und T_Dio, so daß sich hieraus wieder eine geringere Durchsteuerung des Transistors Td7 und damit eine Stromreduzierung ergibt Die Aufteilung der Trarsistoren To 11 und Td 12 in Teiltransistoren muß so optimiert werden, daß eine möglichst ideale Kompensation von Abweichungen der Schwellspannung des Transistors Tm und der Kanalweiten auftritt. Bei einem Ausführungsbeispiel wurde der Transistor Tp 11 in 21 Teiltransisioren und der Transistor Tp \2 in 8 Teütransistoren aufgeteilt. Eine optimale Kompensation der Gesamtschaltung ergab sich bei den nachfolgend aufgeführten Verhältnissen, wobei W die Kanalweite eines MOS-Feldeffckttransistors und L die Kanallängc dieses Feldeffekttransistors bedeutet.

Transistor	VV/L
Td ι, To i	20/40
Τ/ 2. Τι; 4	on /^A OU/ Z. V
Tr,.Tr,	50/5
Τι■■(,. Ti; t	25/25
Tm	20/600
T_n iu	10/50
Td ι,	21 Trans, ä 10/50
Tn ,.	7 Trans, ä 10/50+1 Trans. 7,5/50
Ton	5/80
Tt" 14, Tf 15,	Τ,γ,,, 50/5
	Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Integrierte astabile Kippstufe aus kreuzgekoppelten Anreicherungs-IG-FETs als Schalttransistoren, deren Source-Drain-Strecken über Verarmungs-IG-FETs an einem Pol der Versorgungsspannungsquelle liegen, mit in den Koppelungszweigen enthaltenen Kondensatoren und mit einer der Entladung der Koppelkondensatoren der Kippstufe dienenden Stromquelle aus einem IG-FET und einer IG-FETs enthaltenden Spannungsteiierschaltung zwischen den Polen der Versorgungsspannungsquelie, dadurch gekennzeichnet, daß die nicht mit der Stromquelle (Tm) direkt verbundene Spannungsteilerschaltung nur IG-FETs enthält und daß an diesem Spannungsteiler (Ton. 7>_H, T_E[i) eine der Sohwellspannung der Anreicherungs-IG-FhTs proportionale Gleichspannung abgegriffen wird, die über wenigstens jeweils einen Anreicherungs-IG-FET (Tc5, Tf₈) auf die Gate-Elektroden der Schalltransistoren (Tf₂, Te₄) der Kippstufe gegeben wird, so daß sich diese Schaltungspunkte (Pa, P₂) jeweils auf eine der Schwellspannung der Anreicherungstransistoren proportionale Gleichspannung auf- und entladen können.

2. Integrierte astabile Kippstufe nach Anspruch 1, dadurch gekennzeichnet, daß der Spannungsteiler aus einem Verarbeitungs-IG-FET (Tom) und zwei dazu in Reihe geschalteten Anreicherungs-IG-FETs mit kurzgeschlossener Gate-Drain-Strecke (Ten. Tr ti) besteht, und daß die Abgriffsspannung am Verbindungspunkt zwischen dem Verarmungs-IG-FET und den Anreicherungs-IG-FETs auf die Gate-Elektrode, je eines weiteren Anreicherungs-IG-FETs (Ti;', bzw. Γ/τβ) gegeben wird, dessen Source-Drain-Strecke zwischen das Versorgungspotential (Uno) und die Gate-Elektrode des zugehörigen Schalttransistors (Te2 bzw. T/;a) geschaltet ist.

3. Integrierte astabile Kippstufe nach Anspruch 2, dadurch gekennzeichnet, daß der Verarmungs-IG-FET (Td 13) in der Spannungsteilerschaltung hochohmig ist.

4. Integrierte astabile Kippstufe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Kippstufe zur Entladung der Koppelkondensatoren eine Stromquelle aus einem Verarmungs-IG-FET (Tot) enthält und daß eine Kompensationsschaltung (To 10, Ton, Ton) vorgesehen ist, durch die herstellungsbedingte Schwankungen der Schwellspannung des Stromquelletransistors (Toi) bzw. der Kanalweite dieses Transistors kompensiert werden.

5. Integrierte astabile Kippstufe nach Anspruch 4, dadurch gekennzeichnet, daß die Kompensationsschaltung aus einer Spannungsteilerschaltung mit Verarmungs-IG-FETs besteht, deren Spannungsabgriff zur Gate-Elektrode des Stromquelletransistors (Toi) führt, wobei dip Spannungsteilerschaltung so ausgebildet ist, daß eine technologisch bedingte Stromänderung in der Stromquelle durch eine entsprechende Potentialänderung an der Gate-Elektrode des Stromquelletransistors kompensiert wird.

6. Integrierte astabile Kippstufe nach Anspruch 5, dadurch gekennzeichnet, daß in der aus Verarmungs-IG-FET's bestehenden Spannungsteiierschaltung (Tn w. To 11. 7"» 12) ein als Diode geschaltercr erster Transistor 7",9i>) parallel zur Gate-Source-

Strecke eines zweiten Transistors (Tow) geschaltet ist und daß die Drain-Elektrode des zweiten Transistors über einen als Diode geschalteten dritten Verarbeitungs-IG-FET (To 10) mit dem Versorgungspotential verbunden ist.

7. Integrierte astabile Kippstufe nach Anspruch 6, dadurch gekennzeichnet, daß der erste und der zweite Transistor (To 12, 7"_Oii) zur Kompensation von Kanalweitenfehlern in mehrere parallel geschaltete und an den Gates miteinander verbundenen Teiltransistoren aufgeteilt sind, wobei die Zahl der Transistoren und die Kanalweiten so gewählt sind, daß Kanalweitenabweichungen und Abweichungen der Schwellspannung beim Stromquelletransistor optimal korrigiert werden.

8. Integrierte astabile Kippstufe nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß alle Transistoren gleichzeitig auf einem gemeinsamen Halbleiterkörper hergestellt werden, so daß technologisch bedingte Fehler bei allen Transistoren wirksam sind.