DE2657281C3 - MIS-Inverterschaltung - Google Patents
MIS-InverterschaltungInfo
- Publication number
- DE2657281C3 DE2657281C3 DE19762657281 DE2657281A DE2657281C3 DE 2657281 C3 DE2657281 C3 DE 2657281C3 DE 19762657281 DE19762657281 DE 19762657281 DE 2657281 A DE2657281 A DE 2657281A DE 2657281 C3 DE2657281 C3 DE 2657281C3
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- mis
- effect transistor
- mis field
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Description
Bekannte MIS-Inverterschaltungen haben den Nachteil,
daß bei bestimmten Pegeln der Eingangsspannung sich ein Gleichgewichtszustand ausbilden kann, bei dem
die Ausgangsspannung im Undefinierten Bereich zwischen der logischen »0« und der logischen »1« liegt. Bei
diesem Gleichgewichtszustand fließt kein Umladestrom zu den Knotenkapazitäten. Auch in der Umgebung des
Gleichgewichtszustands sind die Umladeströme sehr klein, so daß dieser kritische Bereich relativ langsam
verlassen wird.
Die Erfindung beschäftigt sich mit einer bezüglich eines zweiphasigen Taktsystems getakteten MIS-Inverterschaltung,
d.h. mit einer Inverterschaltung, deren logischer Zustand nur während der beiden Taktimpulse
des Taktsystems entsprechend einem logischen Eingangssignal sich ändern soll.
In integrierten Schaltungen oder auch bei Schaltungssystemen mit derartigen Schaltungen besteht aber die
Schwierigkeit, daß der Eingangsimpuls bezüglich seiner Flankensteilheit und seiner Phasenlage zu den Taktsignalen
des Taktsystems nur schwer festlegbar ist, was beispielsweise auf Signallaufzeiten zurückgeführt werden
kann.
Die Erfindung betrifft eine MIS-Inverterschaltung zur Erzeugung eines bezüglich eines zweiphasigen Taktsystems synchronisierten Pulses aus einem Eingangspuls gemäß dem Oberbegriff des Anspruchs 1. Eine solche MIS-Inverterschaltung war aus der DE-OS 23 15 201 bekannt Bei dieser MIS-Inverterschaltung ist die Zuleitungselektrode des fünften MIS-Feldeffekttransistors über einen Lasttransistor mit der Spannungsversorgung verbunden. Der fünfte MIS-Feldeffekttransistor und der Lasttransistor stellen hierbei einen Inverter dar. Der Ausgang dieses Inverters ist über die Source-Drain-Strecke eines mit dem zweiten Taktsignal gesteuerten MIS-Feldeffekttransistors mit der Gate-Elektrode des zweiten MIS-Feldeffekttransistors verbunden.
Aufgabe der Erfindung ist eine demgegenüber schnellere MIS-Inverterschaltung mit geringerem Schaltungsaufwand zur Erzeugung eines bezüglich eines zweiphasigen Taktsystems synchronisierten Pulses aus einem Eingangspuls, dessen Flankensteilheit und Phasenlage zum Taktsystem beliebig ist
Die Erfindung betrifft eine MIS-Inverterschaltung zur Erzeugung eines bezüglich eines zweiphasigen Taktsystems synchronisierten Pulses aus einem Eingangspuls gemäß dem Oberbegriff des Anspruchs 1. Eine solche MIS-Inverterschaltung war aus der DE-OS 23 15 201 bekannt Bei dieser MIS-Inverterschaltung ist die Zuleitungselektrode des fünften MIS-Feldeffekttransistors über einen Lasttransistor mit der Spannungsversorgung verbunden. Der fünfte MIS-Feldeffekttransistor und der Lasttransistor stellen hierbei einen Inverter dar. Der Ausgang dieses Inverters ist über die Source-Drain-Strecke eines mit dem zweiten Taktsignal gesteuerten MIS-Feldeffekttransistors mit der Gate-Elektrode des zweiten MIS-Feldeffekttransistors verbunden.
Aufgabe der Erfindung ist eine demgegenüber schnellere MIS-Inverterschaltung mit geringerem Schaltungsaufwand zur Erzeugung eines bezüglich eines zweiphasigen Taktsystems synchronisierten Pulses aus einem Eingangspuls, dessen Flankensteilheit und Phasenlage zum Taktsystem beliebig ist
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen
Schaltungsmaßnahmen gelöst
Die MIS-inverterschaltung nach der Erfindung hat im übrigen gegenüber der bekannten den Vorteil, daß bei
jo der erstgenannten ein quasi-stabiler Gleichgewichtszustand
vermieden ist, der sich dann ausbilden kann, wenn die Spannung an der Gate-Elektrode des zweiten
MIS-Feldeffekttransistors der Serienschaltung annähernd gleich ist der Spannung an deren Verbindungspunkt.
Die MIS-Inverterschaltung nach der Erfindung wird im folgenden anhand der Zeichnung erläutert, deren
F i g. 1 die Grundschaltung einer MIS-Inverterschaltung zeigt, von der bei der Erfindung ausgegangen wird,
deren
F i g. 2 bis 4 Abwandlungen der MIS-Inverterschaltung
gemäß der F i g. 1 betreffen, deren
F i g. 5 die Schaltungsanordnung einer ersten Ausführungsform der MIS-Inverterschaltung nach der Erfindung,
deren
F i g. 6 die Schaltungsanordnung einer zweiten Ausführungsform der MIS-Inverterschaltung nach der
Erfindung, deren
F i g. 7 die Schaltungsanordnung einer dritten Ausfüh-
F i g. 7 die Schaltungsanordnung einer dritten Ausfüh-
5(i rungsform der MIS-inverterschaltung nach der Erfindung
zeigen und deren
Fig.8 zur Erläuterung der Funktionsweise der MIS-Inverterschaltung nach der Erfindung dient.
Die Schaltungsanordnung gemäß der F i g. 1 zeigt einen bekannten getakteten Inverter mit den beiden über die Source-Drain-Strecken in Serie geschalteten MIS-Feldeffekttransistoren Γ2 und Γ3. An die Gate-Elektrode des zweiten MIS-Feldeffekttransistors Tl, dessen Source-Elektrode an dem Bezugspotential
Die Schaltungsanordnung gemäß der F i g. 1 zeigt einen bekannten getakteten Inverter mit den beiden über die Source-Drain-Strecken in Serie geschalteten MIS-Feldeffekttransistoren Γ2 und Γ3. An die Gate-Elektrode des zweiten MIS-Feldeffekttransistors Tl, dessen Source-Elektrode an dem Bezugspotential
Wi Uss bzw. an Masse liegt, wird über die Source-Drain-Strecke
eines ersten MIS-Feldeffekttransistors Ti das Eingangssignal bei fangelegt. Das erste Taktsignal Φ 1
liegt an der Gate-Elektrode dieses ersten MIS-Feldeffekttransistors Ti. Mit der Spannungsquelle Udd sind
<v> sowohl die Drain-Elektrode als auch die Gate-Elektrode
des als Lasttransistor wirksamen zweiten MIS-Feldeffekttransistors Γ3 der Serienschaltung verbunden. Das
zweite Taktsignal Φ 2 erhält die Gate-Elektrode des
vierten MIS-Feldeffekttransistors 74, dessen Source-Drain-Strecke
zwischen dem gemeinsamen Verbindungspunkt der beiden die Serienschaltung bildenden
MIS-Feldeffekttraiisitors 72 und Γ3 und dem Ausgang
A liegt CI bedeutet die Ausgangskapazität der getakteten MlS-Inverterschaltung.
Zu jedem Verhältnis der /}-Werte der beiden
MIS-Feldeffekttransistoren 72 und 73
wobei der Source-Drain-Strom
= fiUe-υ,ύ
10
15
ist, gibt es an der Gate-Elektrode des MIS-Feldeffekttransistors
72 ein Ug, bei dem ein stationärer Fall mit Ua = Ug vorhanden ist, d. h. ein Fall mit vernachlässigbarem
Kondensatorladestrom ic- Dabei gilt i\ — h,
welche Ströme in der F i g. 1 eingetragen sind. Dieser Zustand wird nur längs? m entsprechend einem Eingangssignal
Ue verlassen werden. Hier schafft die MIS-Inverterschaltung nach der Erfindung Abhilfe.
Anstelle der zwischen den gestrichelten Linien 1 und
2 der F i g. 1 dargestellten MIS-Inverterschaltungsteile
können auch solche gemäß den Fig.2 bis 4 in der MIS-Inverterschaltung nach der Erfindung mit gewissen
Vorteilen verwendet werden. Während bei der Inverterstufe gemäß der F i g. 3 das zweite Taktsignal Φ 2 euch
noch an die Gate-Elektrode des an der Spannungsversorgung Udo liegenden dritten MIS-Feldeffekttransistors
liegt, wird bei der Schaltungsanordnung gemäß Fig.2 noch ein weiterer MIS-Feldeffekttransistor 76, J5
dessen Gate-Elektrode an der Spannungsversorgung Udo Hegt, zwischen dem dritten MIS-Feldeffekttransistor
73 eingefügt
Die F i g. 4 zeigt einen MlS-Inverterschaltungsteil mit
einem komplementären Paar von MIS-Feldeffekttransistören
T2 und 73, an dessen gemeinsamen Verbindungspunkt ein Übertragungsgatter mit zwei parallelgeschalteten
MIS-Feldeffekttransistoren 77 und 78 liegt, an deren Gate-Elektroden das zweite Taktsignal
Φ 2 angelegt wird.
Bei der ersten Ausführungsform der MIS-Inverterschaltung nach der Erfindung gemäß der F i g. 5, bei der
von der MIS-Inverterschaltung der F i g. 1 ausgegangen wird, ist der gemeinsame Verbindungspunkt der beiden
MIS-Feldeffekttransistoren 72 und 73 mit der Gate-Elektrode eines fünften MIS-Feldeffekttransistors
T5 verbunden, dessen Source-Drain-Strecke zwischen
der Gate-Elektrode des zweiten MIS-Feldeffekttransistors 72 der Serienschaltung 72 und 73 und dem
Bezugspotential Uss liegt Durch diesen fünften MIS-Feldeffekttransistor 75, der als Entladetransistor am
Gate des zweiten MIS-Feldeffekttransistors wirksam ist, erhält die MIS-Inverterschaltung gemäß der F i g. 1
eine Vorzugslage.
Bei bevorzugter Anwendung mit einer nachfolgenden bo
digitalen Differenzierschalt-T.g .;'?>d folgende Bedingungen
einzuhalten:
a) Der Ausgangswiderstand des am Eingang E liegenden Inverters G1 muß so klein sein, daß trotz
des leitenden MIS-Feldeffekttransistors 75 der MIS-Feldeffekttransistors 72 eine zum Durchschalten
genügend hohe Eingangsspannung erhält.
b) Der aus den MIS-Feldeffekttransistoren 72, 73, 74 und 75 bestehende Schaltungsteil muß schnell
genug ausgelegt sein, so daß er innerhalb der Taktimpulsdauer den Endzustand der logischen »0«
oder logischen »1« annimmt
Die MIS-Inverterschaltung nach der Erfindung gemäß der F i g. 5 kann unter Verwendung der in den
Fig.2 bis 4 gezeigten MIS·Invertei-schaltungsteile
abgewandelt werden. Am Ausgang A ist der mit dem Taktsignal Φ 1 gesteuerte Ausgangsinverter G 2 geschaltet
Bei der Schaltungsanordnung gemäß der Fig.5 ist
nach der obengenannten Bedingung a) ein Inverter G1
mit kleinem Ausgangswiderstand erforderlich. Dieser Nachteil wird bei der Schaltungsanordnung gemäß der
F i g. 6 durch Einfügung eines MIS-Feldeffekttransistors 76, an dessen Gate-Elektrode das Taktsignal Φ 2
angelegt wird, in Serienschaltung zum fünften MIS-Feldeffekttransistors
TS vermieden. Damit ist die Verwendung eines einfachen Standard-Inverters geringer Leistung für den Inverter Gl möglich, da keine
Ladung abfließen kann, während der zwischen dem Inverter Gl und der Gate-Elektrode des zweiten
MIS-Feldeffekttransistors 72 liegenden MIS-Feldeffekttransistor 71 leitend ist Die bei er MIS-Inverterschaltung
nach der Erfindung bewirkte Mitkopplung wird daher erst wirksam wenn der MIS-Feldeffekttransistor
76 leitend ist
Bei dem Ausführungsbeispiel gemäß der F i g. 7 einer MIS-Inverterschaltung nach der Erfindung sind die
Gate-Elektroden der beiden MIS-Feldeffekttransistoren 72 und 73 des Inverterschaltungsteils über den
Inverter G 3 verbunden. Dies hat den Vorteil, daß die über den fünften MIS-Feldeffekttransistor 75 erzielte
Mitkopplungswirkung am schnellsten wirksam wird. Dieser Inverter G 3 wird vorzugsweise in Form einer
Serienschaltung zweier weiterer MIS-Feldeffekttransistoren in üblicher Weise realisiert
Obwohl bei der Schaltungsanordung gemäß der F i g. 6 ein relativ hochohmiger Inverter G1 am Eingang
E verwendet werden kann, ist eine MIS-Inverterschaltung gemäß der F i g. 5 schneller, da die Mitkopplungswirkung
des SchaUungsteils mit den MIS-Feldeffekttransistoren
72, 73 und 75 schon bei Beginn des Taktsignals Φ 1 einsetzt
Zur Erläuterung der bei der MIS-Inverterschaltung nach der Erfindung erzielten Mitkopplung sind in der
F i g. 8 die beiden Taktsignale Φ 1 und Φ 2 des Taktsystems in zeitlicher Reihenfolge aufgetragen.
Darunter ist ein Eingangssignal Ue mit relativ geringer Flankensteilheit eingezeichnet, dessen Vorderflanke
noch in den Taktbereich des Taktsignals Φ 1 fällt so daß ein Signal an der Gate-Elektrode des MIS-Feldeffekttransistors
72 auftritt. Dadurch wird das Potential am gemeinsamen Verbindungspunkt der beiden MIS-Feldeffekttransistoren
72 und 73 zwar abgesenkt an dem gemeinsamen Verbindungspunkt liegt aber solange keine eindeutige logische »0« an, als die Schwellspannung
des MIS-Feldeffekttransiators 75 nicht unterschritten
und dieser damit sperrend wird. Von der Gate-Elektrode E' des MIS-Feldeffekttransistors 72
kann daher die während des Taktimpulses Φ1 im ansteigenden Teil des Eingangssignals Ue noch aufgebrachte
Ladung wieder abfließen, so daß sich ein Ausgangssignal Ua mit einer eindeutigen logischen »0«
gemäß der F i g. 8 solange einstellt bis sich der nächste Puls des Taktimpulssignals Φ 1 einstellt.
Aufgrund dieses Verhaltens ist eine MIS-Inverterschaltung nach der Erfindung von besonderem Vorteil
bei digitalen Differenzierschaltungen, da die Flanke eines Eingangssignals Ue im »Graubereich« zwischen
einer logischen »0« und einer logischen »1« nicht differenziert wird.
Die MIS-Inverterschaltung nach der Erfindung kann in jeder zur Herstellung von integrierten M IS-Schaltungen
geeigneten Technik, der MOS-, der CMOS- oder auch der Siliciumgate-Technik, realisiert werden.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. MlS-Inverterschaltung zur Erzeugung eines
bezüglich eines zweiphasigen Taktsystems synchronisierten Pulses aus einem Eingangspuls, der über die
Source-Drain-Strecke eines ersten MIS-Feldeffekttransistors,
an dessen Gate-Elektrode das erste Taktsignal liegt, an die Gate-Elektrode eines
zweiten an dem Bezugspotential liegenden MIS-Feldeffekttransistors der Serienschaltung mindestens
zweier MIS-Feldeffekttransistoren eines MIS-Inverterschaltungsteils
gelegt wird, bei der der synchronisierte Puls am gemeinsamen Verbindungspunkt der beiden MIS-Feldeffekttransistoren über
die Source-Drain-Strecke eines vierten MIS-Feldeffekttransistors,
an dessen Gate-Elektrode das -zweite Taktsignal liegt, abgegriffen wird, der gemeinsame
Verbindungspunkt über einen fünften MIS-Feldeffekttransistor,
dessen Source-Drain-Strecke die Gate-Elektrode des zweiten MIS-Feldeffekttransistors
mit dem Bezugspotential verbindet und dessen Gate-Elektrode mit dem Verbindungspunkt verbunden
ist, auf die Gate-Elektrode des zweiten MIS-Feldeffekttransistors rückgekoppelt ist, und die
Spannungsversorgung über einen dritten MIS-FeIdeffekttransistor der Serienschaltung erfolgt, d a durch
gekennzeichnet, daß eine der beiden Zuleitungselektroden der Drain-Source-Strecke des
fünften MIS-Feldeffekttransistors (TS) unmittelbar mit der Gate-Elektrode des zweiten MIS-Feldeffekttransistors
(T2) verbunden ist
2. MIS-Inverterschaltung nach Anspruch 1, dadurch
gekennzeichnet, daß in Source-Drain-Serienschaltung zum fünften MIS-Feldeffekttransistor
(TS) ein sechster MIS-Feldeffekttransistor (TS) geschaltet ist, dessen Source-Elektrode auf dem
Bezugspotential (Uss) Hegt und an dessen Gate-Elektrode das Taktsignal Φ 2 angelegt wird.
3. MIS-Inverterschaltung nach Anspruch 1 und/ oder 2, dadurch gekennzeichnet, daß die Gate-Elektroden
der beiden MIS-Feldeffekttransistoren (T2 und Γ3) der Serienschaltung des Inverterschaltungsteils
über einen Inverter (G 3) verbunden sind.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762657281 DE2657281C3 (de) | 1976-12-17 | 1976-12-17 | MIS-Inverterschaltung |
GB5111777A GB1557508A (en) | 1976-12-17 | 1977-12-08 | Inverter circuit |
IT3057977A IT1088438B (it) | 1976-12-17 | 1977-12-12 | Circuito invertitore di tipo cosiddetto mis |
FR7737677A FR2374782A1 (fr) | 1976-12-17 | 1977-12-14 | Circuit inverseur a transistors integres mis |
JP14998677A JPS5375850A (en) | 1976-12-17 | 1977-12-15 | Mis inverter circuit |
ES465142A ES465142A1 (es) | 1976-12-17 | 1977-12-16 | Un circuito inverso mis (metal-aislador-semiconductor). |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19762657281 DE2657281C3 (de) | 1976-12-17 | 1976-12-17 | MIS-Inverterschaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2657281A1 DE2657281A1 (de) | 1978-06-22 |
DE2657281B2 DE2657281B2 (de) | 1980-01-03 |
DE2657281C3 true DE2657281C3 (de) | 1980-09-04 |
Family
ID=5995827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762657281 Expired DE2657281C3 (de) | 1976-12-17 | 1976-12-17 | MIS-Inverterschaltung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5375850A (de) |
DE (1) | DE2657281C3 (de) |
ES (1) | ES465142A1 (de) |
FR (1) | FR2374782A1 (de) |
GB (1) | GB1557508A (de) |
IT (1) | IT1088438B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2419142A1 (fr) * | 1978-03-06 | 1979-10-05 | Citroen Sa | Tete de rodage |
US4441037A (en) * | 1980-12-22 | 1984-04-03 | Burroughs Corporation | Internally gated variable pulsewidth clock generator |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2045050A5 (de) * | 1969-05-30 | 1971-02-26 | Semi Conducteurs | |
JPS4897468A (de) * | 1972-03-27 | 1973-12-12 | ||
JPS5318308B2 (de) * | 1973-03-05 | 1978-06-14 |
-
1976
- 1976-12-17 DE DE19762657281 patent/DE2657281C3/de not_active Expired
-
1977
- 1977-12-08 GB GB5111777A patent/GB1557508A/en not_active Expired
- 1977-12-12 IT IT3057977A patent/IT1088438B/it active
- 1977-12-14 FR FR7737677A patent/FR2374782A1/fr active Granted
- 1977-12-15 JP JP14998677A patent/JPS5375850A/ja active Pending
- 1977-12-16 ES ES465142A patent/ES465142A1/es not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2657281A1 (de) | 1978-06-22 |
GB1557508A (en) | 1979-12-12 |
FR2374782A1 (fr) | 1978-07-13 |
ES465142A1 (es) | 1978-10-01 |
DE2657281B2 (de) | 1980-01-03 |
FR2374782B1 (de) | 1983-02-18 |
IT1088438B (it) | 1985-06-10 |
JPS5375850A (en) | 1978-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0483537B1 (de) | Stromquellenschaltung | |
DE68912617T2 (de) | Spannungsseitige MOS-Treiberschaltung. | |
DE2233286C3 (de) | Datenübertragungsstufe | |
DE3327260A1 (de) | Schmitt-trigger | |
DE3879004T2 (de) | Empfaengerschaltung mit hysterese. | |
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE2553517B2 (de) | Verzögerungsschaltung mit Feldeffekttransistoren | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2625007A1 (de) | Adressenpufferschaltung in einem halbleiterspeicher | |
DE2837855C2 (de) | Impulswandler zur Taktversorgung von digitalen Halbleiterschaltungen | |
DE2514462A1 (de) | Schaltungsanordnung zur umwandlung eines spannungspegels | |
DE2802595C2 (de) | Schaltungsanordnung mit Feldeffekttransistoren zur Spannungspegelumsetzung | |
DE3237778A1 (de) | Dynamisches schieberegister | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
EP0027919A2 (de) | Verfahren zur Herstellung von Hochspannungs-MOS-Transistoren enthaltenden MOS-integrierten Schaltkreisen sowie Schaltungsanordnung zum Schalten von Leistungsstromkreisen unter Verwendung derartiger Hochspannungs-MOS-Transistoren | |
DE3323446A1 (de) | Eingangssignalpegelwandler fuer eine mos-digitalschaltung | |
DE2415098A1 (de) | Ausschnittdetektor | |
DE69307612T2 (de) | Pulsgesteuerter Umwandler und elektronische Motorsteuerung | |
DE2657281C3 (de) | MIS-Inverterschaltung | |
EP0024549B1 (de) | TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren | |
DE3314655A1 (de) | Cmos-pufferverstaerker | |
DE3309396A1 (de) | Schaltungsanordnung zur pegelanpassung | |
DE3323799C2 (de) | ||
DE4004381A1 (de) | Eingangspuffer | |
DE3405809C2 (de) | Ausgangsstufe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |