DE3015936A1 - Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme - Google Patents

Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme

Info

Publication number
DE3015936A1
DE3015936A1 DE19803015936 DE3015936A DE3015936A1 DE 3015936 A1 DE3015936 A1 DE 3015936A1 DE 19803015936 DE19803015936 DE 19803015936 DE 3015936 A DE3015936 A DE 3015936A DE 3015936 A1 DE3015936 A1 DE 3015936A1
Authority
DE
Germany
Prior art keywords
mask
production
film transistor
gate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803015936
Other languages
English (en)
Inventor
Albrecht G. Prof. Dr. 4600 Dortmund Fischer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fischer albrecht G profdr
Original Assignee
Fischer albrecht G profdr
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fischer albrecht G profdr filed Critical Fischer albrecht G profdr
Priority to DE19803015936 priority Critical patent/DE3015936A1/de
Publication of DE3015936A1 publication Critical patent/DE3015936A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)

Description

  • Beschreibung:
  • Die vorliegende Erfindung baut auf dem technischen Stand auf, der im Artikel des Verfassers, betitelt: "Flache Fernsehbildschirme" in der Nachrichtentechnischen Zeitschrift Band 33 (l980) im Februar-, März- und Aprilheft beschrieben worden ist.
  • Das hier beschriebene neue Verfahren gestattet es, den zum flimmerfreien Adressieren der Bildpunkte der elektrooptischen Wandlerschicht benötigten großflächigen Dünnfilmtransistormatrix- Schalt- und Speicherkreis vollintegriert mit den seitlichen Schieberegistern auf einfache Weise im Vakuum aufzudampfen, so daß die#elektrooptische Wandlerschicht (z.B. Elektrolumineszenz oder Flüssigkristall) direkt darauf aufgebracht werden kann.
  • Die bisher auch von anderen (z.B. F.C. Luo, W.A. Hester, IEEE Trans. ED-27, 223 (1980)) benutzten Aufdampf-Lochniasken gestatteten nicht, die kritische Spalt-Dimension (Kanal länge) zwischen den Source- und Drain-Elektroden enger als beispielsweise 30 vm zu machen, und stets darauf genau-passende Gate-Elektroden zuverlässig herzustellen Deshalb war es bisher unmöglich, das schnelle horizontale Schieberegister, in dem die TFTs beim flachen Fernsehbildschirm 10 MHz-Schaltfähigkeit haben müssen, in einem einzigen Arbeitsgang vollintegriert mit dem X-Y-Bildmatrix-Schaltkreis und dem langsamen Schieberegister (SR) aufzudampfen. Nur das langsame SR war bisher integrierbar (unsere Patentanmeldung P 28 20 328.3). Es muß aber das Ziel der Entwicklung bleiben (wie es in der Abbildung 21 des obenzitierten NTZ-Artikels an Hand eines Vorführungs-Modells demonstriert worden ist} die Einzelmodul-Platten, aus denen der spätere quadratmetergroße Wandbildschirm zusammengesetzt wird (oder, zuvor, die Taschenfernseher-Bildplatten) vollintegriert mit Schieberegistern aufzudampfen. Denn wenn man stattdessen die Schieberegister mit Vielfachkontakt-Steckern seitlich als Hybride am Bildschirm anbringen muß, gehen die Vorteile der Kompaktheit und Einfachheit, welche ja das Motiv für diese ganze Entwicklung ausmachen, verloren.
  • Monolith-Struktur bedeutet aber, daß man die TFT-Herstel1.ungsmethode, die man für die ans#pruchsvollen Hochfrequenz-TFTs des horizontalen Schieberegisters nimmt, auch für die einfachen X-Y-Matrix-TFTs der Bildfläche, die viel tausendfach vorkommen, anwenden muß. Dies bedingt also größbnögliche Einfachheit für diese neue TFT-Herstellungsmethode.
  • Die bisher bekannten Fotolack-Verfahren zur Herstellung von TFTs mit selbstregistrierenden TFTs (z.B. H.A. Klasens, H. Koelmans, Solid-State Electronics 7, p. 702 (1964), oder A. Fischer, Dt.Pa-tentanmeldung P 30 13 385.8) erforderten folgende 16 mühevollen Extra-Schritte bei der Herstellung, im Vergleich zu einem einzigen Schritt beim normalen Aufdampfen durch Lochmasken im ununterbrochenen Vakuum (unteres Gate, erster Isolator sind bereits hergestellt): 1) Unterbreche Vakuum 2) Entferne Substrat aus der Registrierung am Substrat-Rahmen 3) Beschleudere das Substrat mit Positiv-Fotolack, trockne Fotolack 4) Belichte Substrat von unten mit UV durch zusätzliche, in Registrierung gebrachte SD-Lochmaske 5) Enttiickle, spüle, trockne, härte Fotolackschicht 6) Bringe Substrat zurück auf Substrat-Rahmen 7) Evakuiere Rezipienten 8) Bedampfe Substrat mit Metall für S,D 9) Unterbreche Vakuum zum zweiten Mal 10) Entferne Substrat vom Rahmen 11) Tauche Substrat in Azeton, für Liftoff des Metalls von den unerwUnschten Flächen, insbesondere Halbleiterkanal, und Entfernen des Fotolacks 12) Spüle, trockne 13) Montierte Substrat erneut auf Substratrahmen, mit genauer Registrierung wie zuvor 14) Evakuiere Rezipient 15) Reinige Substrat von Restschichten durch Beglimmen 16) Bedampfe durch Maske mit Halbleiter.
  • Es ist klar, daß dies eine Massenproduktion stark erschwert, und daß ungezählte Fehlermöglichkeiten eingeführt werden.
  • Erfindungsgemäß verläuft das Verfahren zur Herstellung von selbstregistrierenden Elektroden für Präzisions-TFTs viel einfacher wie folgt, unter Verwendung des neuen Salz-Liftoffs (wiederum sind unteres Gate und unterer Gate-Isolator bereits hergestellt): 1) Bedampfe Isolator durch Gatemaske mit 50 nm Kaliumchlorid-Salzschicht 2) Bedampfe diese Struktur durch SD-Maske mit Metall 3) Unterbreche Vakuum 4) Tauche Substrat samt Rahmen in Wasser für Liftoff (Salz löst sich, Metall-Schicht über SD-Spalte schwimmt weg) 5) Spüle und trockne 6) Bringe Substrat zurück in den Rezipienten 7) Evakuiere 8) Beglimme Substrat zwecks Oberflächenreinigung 9) Bedampfe mit Halbleiter durch Lochmaske.
  • Insgesamt sind also 7 mühe!olle, teure und fehlerbeladene Schritte eliminiert worden.
  • Man bemerkt, daß hier Doppelgate-TFTs bevorzugt werden, gegenüber Einzelgate-TFTs. Der Grund ist, daß unsere Versuche ergeben haben, daß Doppelgate-TFTs infol ge des mechanischen und Lichtschutzes, welchen die Gate-Elektroden dem Halbleiter gewähren, stabiler und robuster sind. Außerdem haben Doppelgate-TFTs durch die größere Gate-Wirkung mehr als doppelt höhere Steilheit als Einzelgate-TFTs. Würde man diese Doppelgate-TFT-Struktur durch reine Fotolack-Technik herstellen wollen (z.B. J.C. Erskine, A. Cserhati, z. Vac. Sci. Technol.
  • 15, p. 1823 (1978)),würden die erforderlichen Prozeß-Schritte und damit ver-Uundene Fehlermöglichkeiten (mit Vakuum-Unterbrechung pro Schicht, mit jedmaliger Neu-Registrierung bei Fotolack-Belichten) untunlich hoch anwachsen.
  • Das heißt, daß die vorteilhaften Doppelgate-TFTs für die reine Fotolackniasken-Technologie unerreichbar sind, während sie mit unserer Lochmaksen-Technologie ohne weiteres möglich sind, auch mit neuem Selbstregistrierungs-Prozess Denn nach Aufdampfen des Halbleiters (siehe oben) wird jetzt, durch die schon vorher benutzte Isolatormaske, der zweite Gate-Isolator aufgedampft, dann durch die schon zweimal vorbenutzte Gatemaske das obere Gate, wobei diese Maske mit sich selbst kongruent ist, dank unserer vorveröffentlichten Kuqelbolzen- und Sockel-Anpassungsmethode (A. Fischer, Microelectronics 7,5 (1976j Fig. 6).
  • Von Verfechtern von Fotolack-TFTs mit anodisch-oxidierten Gate-Isolatoren aus Tantaloxid (Dielektrizitätskonstante E = 32) wurde geltend gemacht, ihre Naßprozeß-TFTs seien überlegen,wegen der hohen Influenzwirkung des Gates.
  • Jedoch sind unsere ~Trockenprozeß"-floppelgate-TFTs mit unserem aus billig aufzudampfendem Aluminosilikat (Duchschlagsfestigkeit 1.4 lo' V/cm, Patentanmeldung P 30 lo 341.4), da sie nur 2000nm dicke Isolatorschichten brauchen, um 300 V standzuhalten, gtabil und reproduzierbar und erreichen ON-OFF-Widerstandsverhältnisse vonlo.
  • Ein von Fotolackmasken-Liebhabern gegen die Lochmaskentechnik vorgebrachtes Argument ist, daß sich beim Aufdampfen nach mehreren Benutzungen von der Unterseite der Lochmasken Flocken ablösen und auf andere Masken fallen, damit Aufdampf-Fehler verursachend.
  • Dies könne bei Fotolackmasken, die ja immer nur einmal benutzt werden, nicht passieren.
  • In Wahrheit tritt dieses störende Abflocken erst nach etwa 10 Bedampfungen der Metall- und der Isolator-Lochmasken auf. (Die dünnen Halbleiterschichten flocken überhaupt nicht). Damit dies jedoch garnicht erst passiert, benutzen wir erfindungsgemäß folgende neue Lochmasken-Reinigungsmethode: Jede Maske mit Rahmen wird zunächst gesondert auf der Unterseite mit ca. 10 nm KCI-Salz bedampft. Nach 2 - 3 folgenden Bedampfungszyklen mit Metall oder Isolator wird die Maske mit Rahmen dann in der Wartungsperiode herausgenommen und in Wasser getaucht, wobei sich alle Aufdampfschichten mühelos vollständig abtrennen. Ein unidirektionaler Wasserstrom führt die abgelösten Flocken in Flußrichtung weg, ehe sie sich in den Lochmasken-Uffnungen festsetzen können.
  • Die benutzten Bimetall-Loch-Masken werden übrigens von uns gemäß der in Patentanmeldung P 30 o9 579.5 offenbarten neuen Methode hergestellt. Nur mit diesen ist unser Prozeß durchführbar.
  • Ein weiterer Fortschritt ist erfindungsgemäß die Anordnung der Perforationen in den Lochmasken. Wir haben erreicht, daß wir mit nur 9 Masken auskommen, wobei nur einfache rechteckige Perforationen vorkommen. Denn würde man Masken-Uffnungen, die aus mehreren zusammengesetzten Rechtecken oder aus konvexen gebogenen Kanten bestehen, benutzen, dann würden sich die freistehenden Ecken oder Zungen verbiegen, wodurch ungenaue Aufdampfschichten resul-tieren würden.
  • Einen erfindungsgemäßen Masken-Layout für den Bildmatrix-Elementarschaltkreis einer Elektrolumineszenz-Bildplatte zeigt Abb. 1. Die Aufeinanderfolge der Prozeßschritte ist in der Tabelle dargestellt. Nur 9 Masken und 15 Aufdampfungen, die vollautomatisch ablaufen können, sind nötig, eine voll-gebrauchsfähige Matrixplatte herzustellen. Dabei war zu beachten, daß die geerdete Leitungsschicht zuoberst liegt und somit die empfindliche Gate-Zuleitungv von. der Influenzwirkung der alles bedeckenden letzten Elektrolumineszenz-Display-Hinterelektrode schützt.
  • Dieser Layout berücksichtigt, daß die Photomaske für die Herstellung der Gate-Aufdampfmaske 1 mittels einer kombinierten Draht-Lochmaske (Abb. AL ) hergestellt werden muß, mit nur einem gespannten INVAR-Draht pro Elementar-Spalte, oder Zeile. Die mit Negativ-Fotolack beschichtete Chrom-Glas-Platte wird also durch die Draht-Lochmaske UV-belichtet und sodann entwickelt und geätzt. Damit lassen sich Gates von nur 10 vm Breite bequem herstellen.
  • Weiterhin berücksichigt dieser Layout, daß die Display-Elektrode 8 ziemlich in der Mitte der Fläche des Elementarschaltkreis-Areals liegen muß, nicht etwa nahe dem Rande. Denn nur so läßt es sich verhindern, daß die später zu besprechende Feed-through-Elektrode störend auf benachbarte Elementarschaltkreise überlappt.
  • Ein weiterer erfindungsgemäßer Fortschritt erfolgte bei der Aufdampfung der isolierenden Abdeckschicht über alles. Ihre Herstellung würde, bei Aufdampfung durch Lochmasken, mindestens 3 zusätzliche Masken erfordern, denn sie muß pro Elementarzelle ein "Via" haben, durch das die Display-Hinterelektrode mit der Elektrode des Last-TFTs Kontakt macht. Außerdem müssen Vias vorhanden sein, damit man das Funktionieren der Schaltkreise mit Nadelelektroden testen kann. Letztlich müssen die seitlichen Anschlußkontakte der Matrixplatte vom Isolator unbedeckt bleiben.
  • Hier hilft wieder unsere Salz-Liftoff-Methode, die wir bereits zur Herstellung von selbstregistrierenden TFT-Elektroden vorteilhaft benutzten. Wenn nur eine dünne isolierende Abdeckschicht §'über alles" benötigt wird (z.B. bei Benutzung von Gleichstrom-EL-Schichten, oder bei der Zweiplatten-Displaystruktur nach Abb. 3), bedampft man die Lasttransistor-Elektrode 8 (und die anderen Stellen, wo man keine Abdeckschicht will, z.B. Seiten-Anschluß-Kontakte), mit KCl-Salz, ehe man die Abdeckschicht "über alles" ohne Maske aufdampft. Danach muß das Vakuum unterbrochen, die Maske herausgenommen und in fließendes Wasser getaucht werden, damit Liftoff erfolgt, wie vorher beschrieben.
  • Will man die in Abb. q gezeigte Einplatten-Displaystruktur verwirklichen, dann muß die Abdeckschicht Uber alles sehr dick (mindestens 10 fim dick) sein, damit das elektrische Wechselfeld der EL-Hinterelektrode nicht durch Influenz störend in den Elementarschaltkreis hineinkoppelt. Diese dicke Abdeckschicht wurde bisher durch Aufbringen einer Fotolackschicht auf die Matrixplatte und Erzeugung von Vias auf fotolithographischem Weg, verifiziert. Eine solche Fotolackschicht ist jedoch kein guter elektrischer Isolator, und keine gute, stabile Unterlage für die darauffolgenden metallischen EL-Hinterelektroden, Isolierschicht und Elektrolumineszenzschicht.
  • Hier hilft erfindungsgemäß eine aufgedampfte dicke anorganische Schicht mit eingebauter Feedthrough-Elektrode.
  • Erfindungsgemäß ist die Maske, durch welche die Last-TFT-Elektrode 8 aufgedampft worden war, jetzt nämlich nicht, wie üblich, mit der Goldschicht nahe dem Glassubstrat ("Gold nach oben") installiert worden, sondern umgekehrt (Goldsc#icht nach unten (Abb. 5)). Da die Uffnung im INVA-Blech durch Unterätzung trichterförmig erweitert ist (Abb. 5), liegt diese Lochmaske jetzt nicht eng an.
  • Deshalb kann man sie, nach Aufdampfung der 10 pm hohen Chromnickel-Feedthrough-Flecken, von diesen abheben, ohne daß sie abbrechen.
  • Durch diese invers-installierte Maske 8 dampfen wir nun also lo pm dicke, kegelförmig verbreiterte "Berge" aus Nickel oder Chromnickel auf. Der Leser versteht jetzt, warum der Display-Kontakt 8 in der Mitte des Areals, nicht am Rande, liegen mußte. Sonst hätte nämlich durch Streuung der Aufdampfschicht Obergreifen auf benachbarte Elemente stattfinden können.
  • Als letztes wird dann wieder, durch dieselbe Maske, eine dünne Liftoff-Schicht aus KCI aufgedampft.
  • Nun wird ohne jede Maske die Abdeck-Isolatorschicht über alles 10 vm dick aufgedampft. Hierfür hat sich als Material Sb O oder auch SiO bewährt. Als Aufdampfquelle eignet sich hierfür ein stromghEizter bedeckter Kasten aus Tantalblech(flDrurnheller#SourceU), oder aber auch die normale, für alles Bisherige benutzte Quelle (gemäß unserer Patentanmeidung P 30 lo 340.3) Ein hochfrequenzgeheizter Tantal- oder Wolframtiegel, in den das Material in Form von Pillen aus diesem Reservoir sukzessive eingeworfen und jeweils restlos verdampft wird.
  • Diese Methode hat den Vorteil, daß man nach vollständiger Verdampfung einer bestimmten Zahl von kalibrierten Pillen weiß, wie dick die Aufdampfschicht ist, ohne einen der störanfälligen Schwingquarz-Dicken-Sensoren benutzen zu müssen.
  • Außerdem ist ein stromgeheizter Tiegel eine zuverlässigere und von der Anschaffung her billigere Aufdampfquelle als die 6-TeSel-Elektronenkanone (bei der zudem die Drehdurchführung ständig Wasserdampf ins Vakuumsvstem emittiert, wenn man nicht gemäß unserer P 30 lo 925.2 durch Gallium-Kühlung statt Wasserkühlung des Drehtiegels Abhilfe schafft).Unsere Pillenpresse zur bequemen Selbstherstellung der kalibrierten Aufdampf-Tabletten ist in Abb. 6 gezeigt.
  • Die Benutzung dieses vereinfachten GlUhtiegel-TFT-Aufdampf-Verfahrens wurde übrigens erst möglich, nachdem wir den bei niedrigerer Temperatur als d#s vorher benutzte Al 0 aufzudampfenden Isolator Mullit (P 30 lo 341.1) gefunden hatten (der außerdem eine höhere Durchschlagsfestigkeit hat, da er glasig, nicht polykristallin,ist).
  • Nachdem die Abstands-Isolatorschicht aufgedampft ist, muß das Vakuum unterbrochen, die Substratplatte mit Rahmen herausgenommen und in Wasser getaucht werden, damit die Höcker über den Feedthrough-Elektroden per Salz-Liftoff abfa#-len. Dies ist also die zweite Vakuum-Unterbrechung im Matrix-Aufdampfprozeß.
  • Nun werden die Display-Hinterelektroden durch die Drahtmaske 9 aufgedampft @ Bei Gebrauch der Substratplatte als Einplattenstruktur-Hinterwand für eine Gleichstrom-Elektrolumineszenz braucht übrigens die Abdeckschicht nicht 10 pm dick zu sein, sondern 100 nm Mullit genügen, mit Salz-Liftoff-Vias zwecks Kontaktierung. Dies ist ein weiterer Vorteil für die auch sonst erstrebenswerten 12 Volt-Gleichstrom-EL-Hochkontrast-Leuchtschicht (siehe eingangs zitierten NTZ-Artikel des Autors).
  • Betrifft: Patentanmeldung.
  • Be ze i chn un g : Herstellungsverfahren für Dünn fi 1 mtrans i s tor-Großmatri zen für flache Bildschirme.
  • Zusammenfassung: Für Flachbildschirme mit voll-integrierten seitlichen Registern wird ein Herstellungsverfahren beschrieben, bei dem der benötigte großflächige Matrixschaltkreis aus hochspannungs- und hochfrequenzfähigen Djppelgate-DUnnfilmtransistoren mit selbstregistrierenden Elektroden (neues Liftoff-Verfahren) besteht, die durch nur 9 Lochmasken mit rechteckigen Öffnungen bei nur zwei Vakuum-Unterbrechungen aus nur drei Materialien, und ohne störanfälligen Elektronenstrahlofen und Schwingquartz-Dickenkontrolle, halbautomatisch vakuumaufgedampft werden kann, wobei dieser Aufdampfschaltkreis sich zum direkten Aufbringen der elektrooptischen Wandlerschicht eignet.
  • Maßgeblich für das Gelingen dieses neuen Verfahrens ist die Verwendung der neuen Salz-Liftoff-Methode zur Herstellung von selbstregistrierenden DUnnfilmtransistor-Elektroden, zur Herstellung von Vias und zum Reinigen der Aufdampfmasken, und die Verwendung des neuen Masken-Layouts, bei dem nur 9 Lochmasken benötigt werden für die vollständige Vakuum-Herstellung der Matrix-Substratplatte, auf die dann nur noch die elektro-optische Wandlerschicht aufzubringen ist.

Claims (5)

  1. Patentansprüche: y Herstellungsverfahren für Doppelgate-DUnnfi lmtransistor-GroF3matrizen mittels Aufdampfung durch Lochmasken, dadurch gekennzeichnet, daß zu den Gate-Elektroden registrierende Source-Drain-Elektroden mittels Salz-Liftoff hergestellt werden, wobei man die abzuhebenden Metall filme mit vorher aufgedampftem, löslichen Material unterlegt und dann das Substrat in das Lösungsmittel eintaucht.
  2. 2) Verfahren zur Herstellung von zusammenhängenden Isolator-Aufdampfschichten mit Vias für Feedthrough-Elektroden in Dünnfilmtransistormatrizen, dadurch gekennzeichnet, daß man das Substrat an den Stellen im aufgedampften Isolatorfilm, wo man ein Via wünscht, vorher mit einem löslichen Material bedampft und sodann das Substrat zwecks Liftoff in das Lösungsmittel taucht.
  3. 3) Verfahren zur Befreiung der Aufdampf-Lochmasken von alten Aufdampf-Filmen, dadurch gekennzeichnet, daß man die neuen Lochmasken zunächst mit einer Schicht aus löslichem Material bedampft und nach Aufbau von weiteren Schichten zwecks Liftoff in das Lösungsmittel taucht.
  4. 4) Verfahren nach Anspruch 1 - 3, dadurch gekennzeichnet, daß die zunächst aufgedampfte lösliche Schicht Kaliumchlorid ist, und das Lösungsmittel Wasser.
  5. 5) Herstellungsverfahren nach Anspruch 1 - 5, dadurch gekennzeichnet, daß zur Vakuum-Aufdampfung des Dünnfilmtransistormatrix-Schaltkreises ein Maskenlayoui gemäß Abb. vewmendet wird, bei dem die kritische Gate-Maske mittels gespann ter Drähte darstellbar ist, bei dem die Erdleitung geradli nig durch den Elementarschaltkreis verläuft und zugleich auch Kondensatorelektrode und Last-Transistor-Source-Elektrode ist, bei dem für die überkreuzisolatoren. Dünnfi Imtransistorgate-Isolatoren, Kondensator-Dielektrikum, für die Abdeckschichl über alles und zugleich Abstandshalterschicht, insgesamt nur eine einzige Iso lator-Aufdampf-Lochmaske benötigt wird, bei dem durch Weglassung der Maske 7 alle Dünnfilmtransistoren zu Testzwecken einzeln und unverbunden erhältlich sind, bei dem trotz Bedeckung mit der letztlichen Abdeckschicht noch Testpunkte und Seiten-Anschlußzungen zugänglich bleiben, bei dem nur 9 Lochmasken mit einfachen rechteckigen Uffnungen benötigt werden, und wo mit einem einzigen Maskensatz eine Flachfernseh-Matrix-Grundplatte mit 85 % aktiver Displayfläche herstellbar ist, die sich sowohl für Einplatten- als auch für Zweiplatten-Displays, mit oder ohne dicker Abstandshalterschicht, für sämtliche Gleichstrom- oder Wechselstrom-betriebene elektrooptischen Wandlerschichten eignet.
DE19803015936 1980-04-25 1980-04-25 Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme Withdrawn DE3015936A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803015936 DE3015936A1 (de) 1980-04-25 1980-04-25 Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803015936 DE3015936A1 (de) 1980-04-25 1980-04-25 Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme

Publications (1)

Publication Number Publication Date
DE3015936A1 true DE3015936A1 (de) 1981-10-29

Family

ID=6100895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803015936 Withdrawn DE3015936A1 (de) 1980-04-25 1980-04-25 Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme

Country Status (1)

Country Link
DE (1) DE3015936A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3311923A1 (de) * 1982-04-01 1983-10-13 Kabushiki Kaisha Suwa Seikosha, Tokyo Duennfilmtransistoranordnung
EP0545694A2 (de) * 1991-12-02 1993-06-09 Canon Kabushiki Kaisha Bildanzeigevorrichtung mit verminderter Zellenabstandsschwankung und Verfahren zu dessen Herstellung
US5633182A (en) * 1991-12-02 1997-05-27 Canon Kabushiki Kaisha Method of manufacturing an image display device with reduced cell gap variation
JP2018087980A (ja) * 1999-08-31 2018-06-07 株式会社半導体エネルギー研究所 液晶表示装置、プロジェクター

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3311923A1 (de) * 1982-04-01 1983-10-13 Kabushiki Kaisha Suwa Seikosha, Tokyo Duennfilmtransistoranordnung
EP0545694A2 (de) * 1991-12-02 1993-06-09 Canon Kabushiki Kaisha Bildanzeigevorrichtung mit verminderter Zellenabstandsschwankung und Verfahren zu dessen Herstellung
EP0545694A3 (en) * 1991-12-02 1993-10-27 Canon Kk Image display device with reduced cell gap variation and method of manufacturing the same
US5317433A (en) * 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
US5633182A (en) * 1991-12-02 1997-05-27 Canon Kabushiki Kaisha Method of manufacturing an image display device with reduced cell gap variation
JP2018087980A (ja) * 1999-08-31 2018-06-07 株式会社半導体エネルギー研究所 液晶表示装置、プロジェクター
JP2018197859A (ja) * 1999-08-31 2018-12-13 株式会社半導体エネルギー研究所 液晶表示装置

Similar Documents

Publication Publication Date Title
DE3325134C2 (de)
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE3783870T2 (de) Transistor-gesteuerter elektrooptischer anzeigeschirm und verfahren zu seiner herstellung.
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE4112078C2 (de) Anzeigevorrichtung
DE19603451C2 (de) Organische elektrolumineszente Anzeigevorrichutng und Verfahren zur Herstellung derselbigen
DE2653076C2 (de) Elektrolumineszente Darstellungsplatte
EP0910128B1 (de) Herstellung von organischen elektrolumineszierenden Bauteilen
DE3884891T2 (de) Aktive Matrixzelle und deren Herstellungsverfahren.
DE69814664T2 (de) Feldemissionsvorrichtungen
CN100507692C (zh) 液晶显示器件及其制造方法
DE3636220A1 (de) Verfahren zum abscheiden von gate-elektrodenmaterial fuer duennfilm-feldeffekttransistoren
DE3636221A1 (de) Verfahren zum herstellen von duennfilm-transistoren
DE102015116281A1 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE3832991A1 (de) Zellstruktur fuer matrix-adressierte fluessigkristallanzeigen und verfahren zu deren herstellung
DE10133686C2 (de) Organisches, elektrolumineszierendes Display und dessen Herstellung
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE2358816A1 (de) Verfahren zur herstellung von platten fuer gasentladungs-anzeigetafeln
CN107170752A (zh) 一种阵列基板制备方法、阵列基板和显示装置
DE2708654A1 (de) Fluoreszierendes anzeigeelement
DE3636232A1 (de) Duennfilm-feldeffekttransistor und verfahren zu seiner herstellung
DE3015936A1 (de) Herstellungsverfahren fuer duennfilmtransistor-grossmatrizen fuer flache bildschirme
DE112014005617T5 (de) Verminderung unerwünschter kapazitiver Kopplung in Transistorvorrichtung
DE2802822C2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee