DE2938043C2 - - Google Patents
Info
- Publication number
- DE2938043C2 DE2938043C2 DE19792938043 DE2938043A DE2938043C2 DE 2938043 C2 DE2938043 C2 DE 2938043C2 DE 19792938043 DE19792938043 DE 19792938043 DE 2938043 A DE2938043 A DE 2938043A DE 2938043 C2 DE2938043 C2 DE 2938043C2
- Authority
- DE
- Germany
- Prior art keywords
- clock
- signal
- output
- control
- majority decision
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012544 monitoring process Methods 0.000 claims description 26
- 230000000903 blocking effect Effects 0.000 claims description 25
- 230000003111 delayed effect Effects 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung geht aus von einem redundanten Taktversorgungssystem
mit einer Anzahl von gleichartig aufgebauten Taktgeneratoren
nach dem Oberbegriff des Patentanspruchs 1.
Eine derartige Anordnung ist aus der DE-AS 20 40 037 bekannt.
Hierbei werden die einzelnen Taktgeneratoren des Systems mit
dem Ausgangssignal desjenigen Taktgenerators in Phasenübereinstimmung
gebracht, dessen Phasenlage zwischen den Phasen der
übrigen Taktgeneratoren liegt. Damit lassen sich die folgenden
an ein auswahlsicheres Taktversorgungssystem zu stellenden Forderungen
nicht erfüllen: Das Zu- und Abschalten einzelner Taktgeneratoren
soll ohne Beeinflussung der weiterlaufenden Taktgeneratoren
möglich sein, und das System soll auch dann noch
arbeitsfähig sein, wenn nur noch ein einziger Taktgenerator
fehlerfrei arbeitet und alle übrigen Taktgeneratoren defekt
sind.
Aufgabe der vorliegenden Erfindung ist es, diese Forderungen
bei einem Taktversorgungssystem der eingangs genannten Art zu
erfüllen und gleichzeitig eine hohe Frequenzgenauigkeit und
eine hohe Genauigkeit des Phasengleichlaufs sicherzustellen.
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden
Merkmale des Patentanspruches 1 gelöst.
Das erfindungsgemäße Taktversorgungssystem weist durch
seinen redundanten Aufbau aus mehreren Taktgeneratoren
eine hohe Ausfallsicherheit auf. Die Taktgeneratoren
des Systems sind stets einwandfrei synchronisiert und
können beliebig zu- und abgeschaltet werden.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Taktversorgungssystems
sind in den Unteransprüchen gekennzeichnet.
Ein Ausführungsbeispiel der Erfindung ist in den
Figuren dargestellt und wird im folgenden im einzelnen
beschrieben. Das dabei erläuterte Zahlenbeispiel und
die angegebenen Bauelemente dienen lediglich zum besseren
Verständnis und beschränken nicht den Schutzumfang.
Es zeigt
Fig. 1 ein erfindungsgemäßes Taktversorgungssystem,
Fig. 2 einen einzelnen Taktgenerator des erfindungsgemäßen
Taktversorgungssystems nach Fig. 1,
Fig. 3 ein Impulsdiagramm,
Fig. 4 einen Überwachungsschaltkreis,
Fig. 5 einen Mehrheitsentscheider.
Fig. 1 zeigt ein vierkanalig aufgebautes ausfallsicheres
Taktversorgungssystem mit vier gleichartig aufgebauten
Taktgeneratoren 1, 2, 3, 4. Die Taktgeneratoren sind
untereinander über Kontrolltaktleitungen L 11, L 12; L 21,
L 22; L 31, L 32; L 41, L 42 verbunden. Durch Richtungspfeile
ist angedeutet, daß jeder Taktgenerator jeweils zwei Kontrolltaktleitungen
mit Kontrolltaktsignalen speist und
auf jeweils sechs Leitungen Kontrolltaktsignale von den
anderen Taktgeneratoren empfängt. Beispielsweise speist
der Taktgenerator 1 die Kontrolltaktleitungen L 11 und L 12
mit Kontrolltaktsignalen und empfängt Kontrolltaktsignale
auf den Leitungen L 21 und L 22 vom Taktgenerator 2, auf
den Leitungen L 31 und L 32 vom Taktgenerator 3 und auf den
Leitungen L 41 und L 42 vom Taktgenerator 4. Die Ausgänge A 1,
A 2, A 3, A 4 der Taktgeneratoren 1, 2, 3, 4 sind mit den Eingängen
eines Mehrheitsentscheiders 5 verbunden, dessen Ausgang
6 ein Mehrheitstaktsignal führt, welches das gewünschte
ausfallsichere Taktsignal des gesamten Systems darstellt. In hochzuverlässigen
Systemen können auch mehrere Mehrheitsentscheider 5
mit parallelgeschalteten Eingängen vorgesehen sein, die
jeweils eines von mehreren redundant betriebenen Systemen
mit einem Taktsignal versorgen.
Der Mehrheitsentscheider 5 kann bei einer geradzahligen
Anzahl von Taktgeneratoren keine echte Mehrheitsentscheidung bilden,
wenn an der einen Hälfte seiner Eingänge
andere Signalzustände als an der anderen Hälfte
seiner Eingänge herrschen. Bei einer geradzahligen Anzahl
von Taktgeneratoren muß daher der Mehrheitsentscheider 5
so aufgebaut oder programmiert werden, daß
er bei gleicher Anzahl von unterschiedlichen Signalzuständen
an seinen Eingängen einem Signalzustand den
Vorzug gibt. Konkret heißt das im vorliegenden Ausführungsbeispiel,
daß der Mehrheitsentscheider 5 ein
H-Signal am Ausgang 6 abgeben wird, wenn an zwei Eingängen
ein H-Signal und an zwei Eingängen ein L-Signal
ansteht. Ebenso wird der Mehrheitsentscheider natürlich
ein H-Signal abgeben, wenn an drei oder vier Eingängen
ein H-Signal ansteht.
Fig. 2 zeigt den Aufbau des Taktgenerators 1 im einzelnen.
Der Taktgenerator 1 enthält einen spannungsgesteuerten
Oszillator VCXO. Die Frequenz des spannungsgesteuerten
Oszillators kann beispielsweise durch einen externen
Kondensator bestimmt werden. Ein besonders frequenzgenaues
Taktsignal wird erhalten, wenn - wie dargestellt
- der Oszillator mit einem Schwingquarz beschaltet
wird. Der Oszillator wird damit zu einem
spannungsgesteuerten Quarzoszillator,
dessen vom Schwingquarz bestimmte
Frequenz durch die Steuerspannung in einem kleinen
Bereich geändert werden kann. Beispielsweise kann bei
einem derartigen spannungsgesteuerten Quarzoszillator
die Ausgangsfrequenz zwischen 19,965 MHz und 20,035 MHz
durch Veränderung der Steuerspannung von 0 V bis 5 V
"gezogen" werden.
Der Steuerspannungseingang des Oszillators VCXO ist
über einen Spannungsteiler R 1, R 2 und eine Diode D mit
Vorwiderstand R 3 mit einem Tiefpaßfilter LPF
(low-pass filter) verbunden, dessen Eingang mit dem
Ausgang eines Phasenkomparators PC (phase-comparator)
verbunden ist. Der Referenzeingang RI (reference input)
des Phasenkomparators PC ist mit dem Ausgang A M eines
Mehrheitsentscheiders V und der Variableneingang
VI ist mit dem Ausgang A 11
des Mehrheitsentscheiders V verbunden.
Es wird angenommen, daß das Potential P der Versorgungsspannung
+5 V beträgt. Der Phasenkomparator PC gibt bei
Phasengleichheit seiner Eingangssignale eine Ausgangsspannung
ab, die in der Mitte des Potentials der Versorgungsspannung
liegt, also bei +2,5 V. Das Tiefpaßfilter
LPF üblicher Bauart ist mit einer definierten
Drift versehen. Der nichtinvertierende Eingang seines
Operationsverstärkers ist an ein Potential gelegt,
das geringfügig kleiner ist als die Ausgangsspannung
des Phasenkomparators PC bei Phasengleichheit, beispielsweise
also +2,49 V. Dieses Potential wird durch
die Widerstände R 4 und R 5 eingestellt. Die Ausgangsspannung
des Tiefpaßfilters LPF wird sich daher stets
langsam dem Wert 0 V nähern. Eine andere Möglichkeit zur
Einstellung einer bestimmten Drift besteht darin, den
eigentlich zur Offsetkompensation vorgesehenen Eingang
des Operationsverstärkers entsprechend zu beschalten.
Die genaue Einstellung der Frequenz des Oszillators VCXO
erfolgt über den Spannungsteiler, der ein Potentiometer
R 1 gegen Masse und einen ohmschen Widerstand R 2 gegen
das Potential P der Versorgungsspannung aufweist. Die
am Spannungsteiler R 1, R 2 eingestellte Steuerspannung
kann nur geändert werden, wenn die Ausgangsspannung
des Tiefpaßfilters LPF größer ist als die Schwellenspannung
der Diode D. Kleinere Filterausgangsspannungen
werden durch die Diode D gesperrt. Da aber die Filterausgangsspannung
driftet, wird sie - vorausgesetzt, daß
der Taktgenerator 1 alleine betrieben wird - stets nach
einiger Zeit gesperrt und die Frequenz des Oszillators
VCXO wird dann alleine durch die am Spannungsteiler R 1, R 2
eingestellte Steuerspannung bestimmt.
Der Taktausgang des Oszillators VCXO ist über einen
Frequenzteiler FD geführt, der die
Oszillatorfrequenz um ein vorgegebenes Teilerverhältnis
herabsetzt. Die Frequenzteilung ist erforderlich, wenn
die Frequenz des gewünschten Mehrheitstaktsignals kleiner
ist als die Frequenz des Oszillators. Eine Frequenzteilung
ist auch vorteilhaft, um die Frequenzen der miteinander
zu vergleichenden Taktsignale in den Arbeitsbereich
des Phasenkomparators PC zu bringen.
Der Ausgang des Frequenzteilers FD, der mit dem um einen
Teilerfaktor untersetzten Taktsignal des Oszillators VCXO
belegt ist, ist über ein Verzögerungsglied 7, 8 auf
einen ersten Verstärker 11 und auf einen zweiten Verstärker
12 geführt. Das Verzögerungsglied besteht aus
einem Längswiderstand 8 und einem Querkondensator 7.
Als Verstärker 11, 12 sind im Ausführungsbeispiel Treiber
mit 3 Ausgangszuständen vorgesehen. Eine geeignete integrierte
Schaltung mit zwei derartigen Treibern wird
unter der Typenbezeichnung SN 55113 von der Firma Texas
Instruments vertrieben.
Die beiden Verstärker 11 und 12 weisen Sperreingänge
auf, die mit einem logischen L-Signal den Verstärkerausgang
hochohmig schalten, unabhängig vom Signal am
Verstärkereingang und somit den Verstärker sperren. Der
Sperreingang des Verstärkers 11 ist mit dem Ausgang
eines NOR-Gatters 9 verbunden, dessen Eingänge mit
einem Zeitglied TD 1 und mit einem Überwachungsschaltkreis
U 1 verbunden sind. Der Sperreingang
des Verstärkers 12 ist mit dem Ausgang eines NOR-Gatters
10 verbunden, dessen Eingänge mit einem Zeitglied TD 2
und ebenfalls mit dem Überwachungsschaltkreis U 1 verbunden
sind. Die Zeitglieder TD 1 und TD 2 sind beispielsweise
monostabile Kippstufen, die jeweils beim
Einschalten der Versorgungsspannung angestoßen werden.
Das Zeitglied TD 2 hat eine größere Impulsdauer als das
Zeitglied TD 1. Die Verstärker 11 und 12 werden somit nach
dem Einschalten der Versorgungsspannung jeweils für eine
bestimmte Zeit gesperrt. Sie können außerdem bei einem
Sperrsignal des Überwachungsschaltkreises U 1 gesperrt
werden.
Die Verstärker 11 und 12 erzeugen Kontrolltaktsignale,
die in die Kontrolltaktleitungen L 11 und L 12 eingespeist
werden. Das Kontrolltaktsignal vom Verstärker 11 auf der
Kontrolltaktleitung L 11 ist geringfügig verzögert gegenüber
dem Kontrolltaktsignal vom Verstärker 12 auf der
Kontrolltaktleitung L 12. Der mit dem unverzögerten
Kontrolltaktsignal belegte Ausgang A 1 des Verstärkers 12
ist der eigentliche Ausgang des Taktgenerators 1 und ist
auf den in Fig. 1 dargestellten Mehrheitsentscheider 5
geführt.
Die Kontrolltaktsignale auf dem Kontrolltaktleitungspaar
L 11, L 12, also die Kontrolltaktsignale des
eigenen Oszillators, werden über Entkoppelschaltkreise
DC 11 und DC 12 auf die Eingänge
E 11 und E 12 des Mehrheitsentscheiders V gegeben.
Die Kontrolltaktsignale des Taktgenerators 2 auf dem
Kontrolltaktleitungspaar L 21, L 22, sowie die Kontrolltaktsignale
des Taktgenerators 3 auf dem Kontrolltaktleitungspaar
L 31, L 32 und die Kontrolltaktsignale
des Taktgenerators 4 auf dem Kontrolltaktleitungspaar
L 41, L 42 werden über nicht näher bezeichnete Entkoppelschaltkreise
auf die Eingänge E 21, E 22 sowie E 31, E 32
und E 41, E 42 gegeben. Die Entkoppelschaltkreise verhindern,
daß bei einem Ausfall des Mehrheitsentscheiders
V ein falsches Signal auf alle acht Kontrolltaktleitungen
aufgeprägt werden kann. Beim Ausfall
eines Entkoppelschaltkreises wird jeweils nur das
Kontrolltaktleitungspaar eines Taktgenerators stillgelegt.
Der Eingang des Entkoppelschaltkreises DC 11 ist über
einen ohmschen Widerstand R 11 gegen das Potential P der
Versorgungsspannung geschaltet. Dieser Eingang liegt daher
auf H-Signal, wenn der Verstärker 11 kein Ausgangssignal
abgibt. Der Eingang des Entkoppelschaltkreises
DC 12 ist über einen ohmschen Widerstand R 12 gegen
Masse geschaltet. Dieser Eingang liegt daher auf L-Signal,
wenn der Verstärker 12 kein Ausgangssignal abgibt. Die
übrigen Entkoppelschaltkreise sind entsprechend beschaltet.
Als Entkoppelschaltkreis können übliche Grundgatter
verwendet werden.
Der Mehrheitsentscheider V bildet durch einen Mehrheitsentscheid
aus den acht Kontrolltaktsignalen auf seinen
Eingängen E 11 bis E 42 ein Referenztaktsignal, das am
Ausgang A M erscheint. Bei "Stimmengleichheit" wird
dem H-Signal der Vorzug gegeben, d. h., wenn vier
Kontrolltaktsignale auf L-Signal und vier Kontrolltaktsignale
auf H-Signal liegen, so setzt sich das H-Signal
am Ausgang A M als Referenztaktsignal durch.
Am zweiten Ausgang A 11 des Mehrheitsentscheiders V erscheint
jeweils das verzögerte Kontrolltaktsignal, beim
Taktgenerator 1 also das Kontrolltaktsignal vom Verstärker
11, das in den Eingang E 11 des Mehrheitsentscheiders
V eingespeist wird. Die Signallaufzeit zwischen
dem Eingang E 11 und dem Ausgang A 11 des Mehrheitsentscheiders
V ist die gleiche wie zwischen den weiteren Eingängen
E 12-E 42 und dem Ausgang A M . Der Mehrheitsentscheider
V hat Sperreingänge K 2, K 3, K 4, die jeweils
einem der Kontrolltaktleitungspaare der übrigen Taktgeneratoren
2, 3, 4 zugeordnet sind und die jeweils
mit Überwachungsschaltkreisen U 2, U 3, U 4 verbunden sind.
Die Überwachungsschaltkreise, deren Aufbau und Funktion
anhand der Fig. 3 später erläutert wird, sind eingangsseitig
jeweils mit einem Kontrolltaktleitungspaar verbunden.
Erkennt ein Überwachungsschaltkreis den Ausfall
eines Kontrolltaktsignals auf dem Kontrolltaktleitungspaar,
so wird ein Sperrsignal auf den zugehörigen
Sperreingang gegeben, welches bewirkt, daß die Signale
des betreffenden Kontrolltaktleitungspaares beim
Mehrheitsentscheid nicht mehr berücksichtigt werden.
Die beiden Ausgänge A M und A 11 des Mehrheitsentscheiders
V sind mit den Eingängen des Phasenkomparators
PC verbunden. Das Referenztaktsignal am Ausgang A M ist
auf den Referenzeingang RI geschaltet. Das Kontrolltaktsignal
am Ausgang A 11, das immer mit der Frequenz
des eigenen Oszillators schwingt, ist auf den Variableneingang
VI geschaltet. Der Phasenkomparator PC führt
beispielsweise den Phasenvergleich jeweils bei den
negativen Flanken seiner beiden Eingangstaktsignale
durch. Liegt am Variableneingang VI eine niedrigere
Frequenz als am Referenzeingang RI, so steigt die
Spannung am Ausgang des Tiefpaßfilters LPF an, bis der
Oszillator VCXO so weit gezogen ist, daß seine Frequenz
mit der Frequenz des Referenztaktsignals übereinstimmt.
Liegt dagegen am Variableneingang VI eine höhere
Frequenz als am Referenzeingang RI, so sinkt die
Spannung am Ausgang des Tiefpaßfilters LPF, bis die
Frequenz des Oszillators VCXO den niedrigeren Wert der
Frequenz des Referenztaktsignals annimmt.
Fig. 3 zeigt ein Impulsdiagramm der wichtigsten Signale
in stark zeitlich gedehnter Darstellung. Die Signale
sind mit den Bezeichnungen der Leitungen bzw. Bauelemente
gekennzeichnet, auf denen sie erscheinen. In der ersten
Zeile ist das Ausgangssignal des spannungsgesteuerten
Oszillators VCXO, bzw. so vorhanden, des Frequenzteilers
FD dargestellt. Die zweite Zeile zeigt das verzögerte
Kontrolltaktsignal auf der Kontrolltaktleitung
L 11, wobei die Verschiebung gegenüber dem Signal VCXO (FD)
durch die Laufzeit des Verstärkers 11 und die Verzögerungszeit
des Verzögerungsgliedes 7, 8 bedingt ist. Die
dritte Zeile zeigt das unverzögerte Kontrolltaktsignal
auf der Kontrolltaktleitung L 12, das um die Laufzeit
des Verstärkers 12 gegenüber dem Signal VCXO (FD) verschoben
ist. Die Signale auf den Eingängen E 11 und E 12
des Mehrheitsentscheiders entsprechen den Kontrolltaktsignalen
unter Berücksichtigung der Laufzeit der Entkopplerschaltkreise.
Das Signal am Ausgang A 11 des
Mehrheitsentscheiders weist gegenüber dem Signal am
Eingang E 11 die gleiche Laufzeitverschiebung auf wie
das Signal am Ausgang A M des Mehrheitsentscheiders
gegenüber den Signalen an seinen weiteren Eingängen,
beispielsweise E 12.
Zur Erläuterung der Wirkungsweise des erfindungsgemäßen
Taktversorgungssystems wird zunächst angenommen, daß
lediglich der Taktgenerator 1 in Betrieb ist, während
die Taktgeneratoren 2, 3, 4 nicht in Betrieb sind. In
der praktischen Ausführung eines solchen Taktversorgungssystems
kann jeder Taktgenerator auf einer
eigenen Leiterplatte untergebracht sein, die in ein
entsprechend ausgebildetes Gehäuse gesteckt werden. Dabei
kann bei der Inbetriebnahme oder beim späteren
Austauschen defekt gewordener Taktgeneratoren der Zustand
eintreten, daß lediglich eine Leiterplatte mit
einem Taktgenerator gesteckt ist.
Wenn lediglich der Taktgenerator 1 in Betrieb ist, so
treten nur die in Fig. 3 dargestellten Signale auf. Für
das Referenztaktsignal am Ausgang A M des Mehrheitsentscheiders
V werden bei einem derartigen Betriebszustand
nur die Kontrolltaktsignale an den Eingängen E 11 und
E 12 berücksichtigt. Da sich bei Ungleichheit der
Signale E 11 und E 12 das H-Signal durchsetzt, erscheinen
an den beiden Eingängen des Phasenkomparators PC nach
der Laufzeit des Mehrheitsentscheiders V die negativen
Flanken der Signale an den Eingängen RI und VI zur
gleichen Zeit. Mit idealen Bauelementen würde die
Spannung am Ausgang des Tiefpaßfilters LPF und damit
auch die Oszillatorfrequenz konstant bleiben. In der
Praxis ergibt sich jedoch ein Driften der Ausgangsspannungen
des Tiefpaßfilters durch geringfügige Laufzeitunterschiede,
Toleranzen bei den Widerstands-
und Kapazitätswerten der Bauelemente und durch Unterschiede
bei den Offsetströmen und Offsetspannungen der
verwendeten Verstärker. Um das Driften der Ausgangsspannung
des Tiefpaßfilters LPF in Richtung und Größe
zu definieren, ist der nichtinvertierende Eingang des
Operationsverstärkers im Tiefpaßfilter in der bereits
beschriebenen Weise an den Spannungsteiler R 4, R 5 gelegt.
Das Driften der Ausgangsspannungen des Tiefpaßfilters LPF
in Richtung auf kleinere Spannungwerte hat zur Folge,
daß der Oszillator VCXO des Taktgenerators nach einiger
Zeit mit seiner kleinstmöglichen Frequenz innerhalb
des Ziehbereichs schwingt, die durch die am Spannungsteiler
R 1, R 2 eingestellte Steuerspannung bestimmt
wird.
Wird zusätzlich zum ersten Taktgenerator noch ein zweiter
Taktgenerator gesteckt und damit in Betrieb genommen,
so sind die beiden Verstärker des neu hinzu geschalteten
Taktgenerators zunächst über die beiden Zeitglieder
gesperrt. Der Oszillator des zweiten Taktgenerators
schwingt an, die Ausgangsspannung des Tiefpaßfilters
driftet, bis sie die Schwellenspannung der Diode D unterschreitet
und der Oszillator läuft auf eine Frequenz, die
durch die an seinem vorgeschalteten Spannungsteiler eingestellte
Steuerspannung bestimmt ist. Nach Ablauf der
Freigabeverzögerung durch das Zeitglied TD 1 wird der erste
Verstärker 11 im zweiten Taktgenerator freigegeben. Durch
unvermeidliche Toleranzen und Ungenauigkeiten beim Abgleich
können die Frequenzen der Oszillatoren in beiden
Taktgebern geringfügig voneinander abweichen. Es muß
daher zunächst eine Synchronisation beider Taktgeneratoren
vorgenommen werden. Die Synchronisation des
zweiten Taktgenerators auf die Frequenz des bereits
laufenden ersten Taktgenerators ist abhängig davon,
ob die Frequenz des Oszillators des bereits laufenden
Taktgenerators höher oder niedriger liegt als die
Frequenz des Oszillators des neu hinzugeschalteten
Taktgenerators:
Wenn die Frequenz des Oszillators des bereits laufenden
Taktgenerators, z. B. 19,98 MHz größer ist als die
Frequenz des Oszillators des neu hinzugeschalteten
Taktgenerator, z. B. 19,97 MHz, so kann der erste,
bereits laufende Taktgenerator nicht auf die niedrigere
Frequenz des hinzugeschalteten zweiten Taktgenerators
gezogen werden, da der Oszillator des bereits laufenden
Taktgenerators bereits mit seiner kleinstmöglichen
Frequenz schwingt, die von der am Spannungsteiler R 1,
R 2 eingestellten Steuerspannung bestimmt ist. Im neu
hinzugeschalteten zweiten Taktgenerator liegt am
Referenzeingang des Phasenkomparators eine höhere
Frequenz als am Variableneingang. Im zweiten Taktgenerator
steigt die Ausgangsspannung des dem Phasenkomparator
nachgeschalteten Tiefpaßfilters und wird
zu der am Spannungsteiler eingestellten Steuerspannung
addiert, bis der Oszillator mit der Frequenz auf der
Kontrolltaktleitung L 11 schwingt. Dies bedeutet, daß
die Frequenz des Oszillators des neu hinzugeschalteten
Taktgenerators auf die Frequenz von 19,98 MHz des bereits
laufenden Taktgenerators synchronisiert wird.
Nach Ablauf der Zeitverzögerung durch die Zeitverzögerungsstufe
TD 2, die größer ist als die Zeit, die
zum Synchronisieren der Taktgeneratoren benötigt wird,
wird der Verstärker 12 freigegeben. Die beiden Taktgeneratoren
laufen jetzt synchron mit 19,98 MHz.
Ist dagegen die kleinstmögliche, durch die am Spannungsteiler
eingestellte Steuerspannung bestimmte Frequenz
des Oszillators bereits laufenden Taktgeneratoren, z. B.
19,98 MHz, kleiner als die kleinstmögliche Frequenz
des neu hinzugeschalteten Taktgenerators, z. B. 19,99 MHz,
so kann der Oszillator des neu hinzugeschalteten zweiten
Taktgenerators nicht nach der kleineren Frequenz gezogen
werden. Zunächst wird wiederum nach Ablauf der Freigabeverzögerung
durch das Zeitglied TD 1 der erste Verstärker
im zweiten Taktgenerator freigegeben. Nunmehr
liegt am Referenzeingang des Phasenkomparators im
bereits laufenden ersten Taktgenerator eine höhere
Frequenz als am Variableneingang. Die Ausgangsspannung
des Tiefpaßfilters im bereits laufenden ersten Taktgenerator
steigt nun in jeder Taktperiode an, bei der
die negative Flanke des Mehrheitstaktsignals im Ausgang
A M früher erscheint als am Ausgang A 11, und wird zu
der am Spannungsteiler eingestellten Steuerspannung
hinzugefügt. Wenn der bereits laufende erste Taktgenerator
die Frequenz des neu hinzugeschalteten zweiten
Taktgenerators von 19,99 MHz erreicht hat, ist der
erste Taktgenerator auf den zweiten Taktgenerator
synchronisiert. Nach Ablauf der Verzögerungszeit des
Verzögerungsgliedes TD 2 des zweiten Taktgenerators
wird dessen Verstärker 12 freigegeben und die beiden
Taktgeneratoren laufen synchron mit 19,99 MHz.
Beim Zuschalten des dritten und vierten Taktgenerators
wiederholt sich der beschriebene Synchronisiervorgang.
Am Ende schwingen die Oszillatoren aller Taktgeneratoren
mit der Frequenz des Taktgenerators, dessen kleinstmögliche,
durch die eingestellte Steuerspannung bestimmte
Frequenz am höchsten liegt. Diese Frequenz hat
dann auch das Mehrheitstaktsignal am Ausgang 6 des Mehrheitsentscheiders
5.
Die Freigabeverzögerung durch das Zeitglied TD 1 bemißt
sich nach der Zeit, die der Oszillator VCXO zum Anschwingen
benötigt, sowie der Zeit, in der die Ausgangsspannung
des Tiefpaßfilters LPF bis auf die
Schwellenspannung der Diode D abgesunken ist. Hierzu
kann beispielsweise eine Freigabeverzögerung von 200 ms
gewählt werden. Die Freigabeverzögerung durch das
Zeitglied TD 2 bemißt sich zusätzlich zur Freigabeverzögerung
durch das Zeitglied TD 1 nach der Zeit,
die zum Synchronisieren der beiden Taktgeneratoren
benötigt wird. Die Freigabeverzögerung durch das Zeitglied
TD 2 kann beispielsweise zu 400 ms gewählt werden.
Wenn gewährleistet ist, daß die Taktgeneratoren stets
nacheinander in Betrieb genommen werden, so können die
Impulsdauer der jeweiligen Zeitglieder in den einzelnen
Taktgeneratoren auf gleiche Zeiten eingestellt werden.
Dies ist möglich, wenn Maßnahmen getroffen werden, um
die Taktgeneratoren nacheinander an die Versorgungsspannung
anzuschließen. Sollen dagegen die Taktgeneratoren
alle gleichzeitig an die Versorgungsspannung angeschlossen
werden können, so läßt sich durch entsprechende
Einstellung der Impulsdauern der Zeitglieder erreichen,
daß die Taktgeneratoren nacheinander synchronisiert
werden. So können beispielsweise die Impulsdauern
der Zeitglieder TD 1 und TD 2 des ersten Taktgenerators
auf 200 ms und 400 ms, die Impulsdauern
der Zeitglieder des zweiten Taktgenerators auf 600 ms
und 800 ms, die Impulsdauern der Zeitglieder des dritten
Taktgenerators auf 1000 ms und 1200 ms und schließlich
die Impulsdauern der Zeitglieder des vierten Taktgenerators
auf 1400 ms und 1600 ms eingestellt werden.
Wenn nunmehr einer der laufenden Taktgeneratoren ausfällt,
so kann bei einem Teil der Fehler der Überwachungsschaltkreis
des defekten Taktgenerators den
Ausfall erkennen und ihn durch Sperren des ersten und
zweiten Verstärkers 11 und 12 unschädlich machen und
durch die Kontrollanzeige S 1 melden. Dies ist möglich,
wenn im Mehrheitsentscheider V, im Phasenkomparator
PC, im Tiefpaßfilter LPF, im Oszillator VCXO oder im
Frequenzteiler FD ein Defekt auftritt. Es können jedoch
auch andere Fehler auftreten, beispielsweise Leitungsbruch
oder Leitungsschluß auf den Kontrolltaktleitungen,
Versorgungsspannungsausfall bei einem Taktgenerator,
Defekte in den Verstärkern 11 oder 12 oder in den
Entkopplungschaltkreisen DC 11 oder DC 12. Um auch diese
Fehler zu erfassen, ist in jedem Taktgenerator eine
Kontrolle der anderen Taktgeneratoren durch die Überwachungsschaltkreise
U 2, U 3 und U 4 vorgesehen. Wenn
diese Überwachungsschaltkreise einen Fehler auf einem
Kontrolltaktleitungspaar erkennen, so wird dies angezeigt
und das gestörte Kontrolltaktleitungspaar wird
beim Mehrheitsentscheid nicht mehr berücksichtigt.
Fig. 4 zeigt den Aufbau des Überwachungsschaltkreises U 1
des Taktgenerators 1. Das Prinzip dieses Überwachungsschaltkreises
besteht darin, daß nachtriggerbare Zeitstufen
21 und 22 jeweils mit der positiven Flanke der
Kontrolltaktsignale angestoßen werden. Die Abfallverzögerung
der Zeitstufen ist etwas größer als eine
Periodendauer bei der kleinstmöglichen Frequenz. Die
Ausgangssignale der Zeitstufen 21 und 22 liegen daher
immer auf H-Signal, solange in jeder Periode ein Taktsignal
erscheint. Ein Abfall einer Zeitstufe erfolgt
nur dann, wenn ein Kontrolltaktsignal ausbleibt.
Die Kontrolltaktsignale auf den Kontrolltaktleitungen
L 11 und L 12 werden über die Entkoppelschaltkreise DC 11
und DC 12 auf die beiden nachtriggerbaren Zeitstufen 21
bzw. 22 gegeben. Die Ausgänge der beiden nachtriggerbaren
Zeitstufen 21 und 22 sind auf die Eingänge eines
NAND-Gatters 20 geschaltet. Dem NAND-Gatter 20 ist ein
weiteres NAND-Gatter 16 und diesem ein NAND-Gatter 23
nachgeschaltet. Im ungestörten Betrieb liegen die
Ausgänge der beiden nachtriggerbaren Zeitstufen 21 und 22
ständig für H-Signal. An den Ausgängen der NAND-Gatter
20 und 23 erscheint ständig ein L-Signal. Wenn ein
Takt in einem der Kontrolltaktsignale auf den Kontrolltaktleitungen
ein L 11 oder L 12 ausbleibt, so wechselt
der Ausgang der betreffenden Zeitstufe 21 oder 22 auf
L-Signal. Am Ausgang des NAND-Gatters 20
erscheint ein H-Signal,
das von der Anzeige S 1 gemeldet wird. Über das Gatter 23
wird außerdem ein H-Signal zum Sperren der NOR-Gatter 9
und 10 und damit der Verstärker 11 und 12 abgegeben.
Als weiteres Überwachungskriterium wird durch ein
Exklusiv-ODER-Gatter 17 ein Vergleich der beiden
Kontrollsignale untereinander durchgeführt. Der Ausgang
des Exklusiv-ODER-Gatters 17 ist auf einen invertierenden
Eingang des NAND-Gatters 20 geschaltet. Außerdem
wird in einem weiteren Exklusiv-ODER-Gatter 18 ein
Vergleich des verzögerten Kontrolltaktsignals auf der
Kontrolltaktleitung L 11 mit dem Signal am Ausgang A 1
des Taktgenerators 1 durchgeführt.
Beim beschriebenen Synchronisiervorgang meldet der bisher
beschriebene Überwachungsschaltkreis U 1 einen Fehler
an der Anzeige S 1. Um jedoch eine Sperre der Gatter 9
und 10 beim Synchronsiervorgang zu verhindern, ist der
zweite Eingang des NAND-Gatters 16 mit dem Ausgang
der nachtriggerbaren Zeitstufe 22 verbunden, die ihrerseits
vom verzögerten Kontrolltaktsignal angestoßen
wird, das jedoch erst nach Ablauf der Freigabeverzögerung
durch das Zeitglied TD 2 erscheint. Das NAND-
Gatter 16 wird dadurch solange gesperrt, bis der Verstärker
12 freigegeben wird und der Ausgang der Zeitstufe
22 ein H-Signal führt.
Ein weiteres NAND-Gatter 15 ist zum Erkennen von
Leitungsbrüchen auf der Kontrolltaktleitung L 12 vorgesehen.
Die Eingänge des NAND-Gatters 15 sind mit dem
Ausgang des Entkoppelschaltkreises DC 12 und über ein
weiteres Invertierglied 19 mit dem Ausgang der Zeitstufe
22 verbunden. Im ungestörten Betrieb wird das
ständige H-Signal der Zeitstufe 22 vom Invertierglied 19
in ein ständiges L-Signal invertiert. Bei einem Leitungsbruch
der Kontrolltaktleitung L 12 führt der Ausgang des
NAND-Gatters 15 ständig L-Signal, das über das weitere
NAND-Gatter 23 zum Sperren der NOR-Gatter 9 und 10 und
damit der Verstärker 11 und 12 ausgegeben wird.
Die weiteren Überwachungsschaltkreise U 2, U 3, U 4 sind
in gleicher Weise aufgebaut, jedoch ist die Beschaltung
dieser Eingänge und Ausgänge modifiziert, wie in Fig. 1
ersichtlich ist. Der obere Eingang der weiteren Überwachungsschaltkreise
U 2, U 3, U 4 wird nicht mit dem
Ausgang A 1 des Taktgenerators, sondern mit dem das
Referenztaktsignal führenden Ausgang A M des Mehrheitsentscheiders
V beschaltet. Die beiden weiteren
Eingänge der weiteren Überwachungsschaltkreise U 2, U 3,
U 4 werden jeweils mit einem der Kontrolltaktleitungspaare
L 21, L 22 bzw. L 31, L 32 bzw. L 41, L 42 verbunden.
Die Störungsmeldungsausgänge der weiteren Überwachungsschaltkreise
werden jeweils mit einer Anzeige verbunden,
beispielsweise wird der Störungsmeldungsausgang des
Überwachungsschaltkreises U 2 mit einer Anzeige S 2 verbunden.
Die Sperrsignalausgänge der Überwachungsschaltkreise
U 2, U 3, U 4 werden jeweils mit den Sperreingängen
des Mehrheitsentscheiders V für das betreffende
Kontrolltaktleitungspaar verbunden. Durch
ein Sperrsignal eines Überwachungschaltkreises wird
das entsprechende Kontrolltaktleitungspaar bei Mehrheitsentscheid
nicht mehr berücksichtigt.
In Fig. 4 ist der Aufbau eines Überwachungsschaltkreises
mit logischen Schaltelementen dargestellt. Es ist jedoch
insbesondere auch möglich, die logischen Funktionen
eines derartigen Überwachungsschaltkreises mit Hilfe
eines programmierbaren Festwertspeichers (PROM) zu
realisieren. Ein derartiger Überwachungsschaltkreis besteht
dann aus den beiden Zeitgliedern 21 und 22 und
einen Festwertspeicher, dessen Adreßeingänge mit den
Ausgängen der beiden Zeitstufen, den Kontrolltaktleitungen,
und dem Ausgang A 1 bzw. A M beschaltet sind.
Die Signale auf diesen Leitungen bilden die Adressierung
des Festwertspeichers. In Abhängigkeit von der jeweiligen,
durch die Eingangssignale bestimmte Adresse
gibt der Festwertspeicher Binärworte aus, die als
Störungsmeldung und als Sperrsignale für das betreffende
Kontrolltaktleitungspaar interpretiert werden.
Fig. 5 zeigt einen aus logischen Bauelementen aufgebauten
Mehrheitsentscheider V. Der Mehrheitsentscheider V
realisiert die Forderung, daß bei einer geradzahligen
Anzahl von Signaleingängen das H-Signal bei "Stimmengleichheit"
bevorzugt wird. Der dargestellte Mehrheitsentscheider
V soll ein H-Signal ausgeben, wenn
auf vier oder mehr als vier seiner Eingänge E 11, E 12,
E 21, E 22, E 31, E 32, E 41, E 42 ein H-Signal ansteht. Ansonsten
soll er ein L-Signal abgeben. Weiterhin soll
der Mehrheitsentscheider V Signale auf einem Eingangsleitungspaar
beim Mehrheitsentscheid nicht berücksichtigen,
wenn am betreffenden Sperreingang ein Sperrsignal
erscheint. Es sollen beispielsweise die Signale
auf den Eingängen E 21 und E 22 nicht mehr berücksichtigt
werden, wenn am zugehörigen Sperreingang K 2 ein Sperrsignal
ansteht.
Der Mehrheitsentscheider V enthält acht NOR-Gatter 24
bis 31 mit je 5 Eingängen. Die Eingänge der NOR-Gatter 24
bis 31 sind jeweils mit fünf der Eingänge E 11 bis E 42
des Mehrheitsentscheiders verbunden, wobei die Eingangsbeschaltung
der NOR-Gatter 24 bis 31 mit den Eingängen
des Mehrheitsentscheiders in zyklischer Vertauschung
vorgenommen ist. Die Ausgänge der NOR-Gatter 24
bis 31 sind mit den Eingängen eines weiteren NOR-Gatters
32 verbunden, dessen Ausgang A M das Referenztaktsignal
führt. Der Eingang E 11 ist über ein Laufzeitglied 36
mit dem Ausgang A 11 verbunden. Durch ein entsprechendes
Laufzeitglied 36 kann erreicht werden, daß die Signallaufzeit
zwischen dem Eingang E 11 und dem Ausgang A 11
die gleiche ist wie zwischen den weiteren Eingängen,
beispielsweise zwischen dem Eingang E 42 und dem Ausgang
A M .
Jeweils einem Eingangspaar des Mehrheitsentscheiders V
ist eine aus Gattern aufgebaute Schaltung zugeordnet,
die den Zweck hat, daß bei einem Sperrsignal eines Überwachungsschaltkreises
die Signale auf diesem Eingangsleitungspaar
den Mehrheitsentscheid nicht mehr beeinflussen.
Für das Eingangsleitungspaar E 21, E 22 besteht
diese Gatter-Schaltung aus einem UND-Gatter 33, einem
ODER-Gatter 34 und einem Invertierglied 35. Die Eingänge
des ODER-Gatters 34 sind mit dem Eingang E 22 und
dem Sperrsignaleingang K 2 verbunden. Die Eingänge des
UND-Gatters 33 sind mit dem Eingang E 21 und mit dem
Invertierglied 35 verbunden, das seinerseits eingangsseitig
mit dem Sperreingang K 2 beschaltet ist. Wenn
auf dem Sperreingang K 2 ein H-Signal als Sperrsignal
erscheint, so wird dieses auf den Ausgang des ODER-
Gatters 34 durchgeschaltet, so daß am Ausgang des
ODER-Gatters 34 ständig ein H-Signal ansteht. Das
H-Sperrsignal wird im Invertierglied 35 in ein L-Signal
invertiert und sperrt das UND-Gatter 33. Am Ausgang
des UND-Gatters 33 erscheint somit ständig ein L-Signal.
Unabhängig von den Signalen auf den Eingängen E 21 und
E 22 wird somit ein H-Signal und L-Signal in die eigentliche
Mehrheitsentscheiderlogik eingespeist.
Allgemein kann ein derartiger Mehrheitsentscheider V
für eine geradzahlige Anzahl n von Eingängen aus ebensovielen
NOR-Gattern aufgebaut werden, die jeweils n/2 + 1
Eingänge aufweisen und deren Ausgänge über ein weiteres
NOR-Gatter mit n-Eingängen verknüpft werden.
Ein derartiger Mehrheitsentscheider kann aber auch mit
Hilfe eines programmierten Festwertspeichers realisiert
werden, beispielsweise mit einem Read Only Memory ROM,
einem Programmable Read Only Memory PROM oder einem Programmable
Logik Array PLA. Die Signale auf den Eingängen
und die Sperrsignale bilden hierbei die Adressen
für den Festwertspeicher, der in Abhängigkeit von der
jeweils anliegenden Adressierung ein binäres Wort ausgibt,
welches als Referenztaktsignal bzw. als Variablentaktsignal
auf die Eingänge des Phasenkomparators PC
geschaltet wird.
Claims (4)
1. Taktversorgungssystem mit einer Anzahl von gleichartig aufgebauten
Taktgeneratoren, die jeweils einen Phasenregelkreis
mit einem spannungsgesteuerten Oszillator sowie einen Phasenkomparator
enthalten, wobei die Taktsignale sämtlicher Oszillatoren
einem Mehrheitsentscheider (5) zum Bilden des Systemtaktes
zugeführt sind, gekennzeichnet durch
folgende Merkmale:
- a) jeder Taktgenerator (1) enthält einen weiteren Mehrheitsentscheider (V), dessen Eingänge (E 11, E 12; E 21, E 22; E 31, E 32; E 41, E 42) mit jeweils zwei vom eigenen Oszillator (VCXO) abgeleiteten Kontrolltaktsignalen (E 11, E 12) und mit jeweils zwei von den Oszillatoren der anderen Taktgeneratoren (2, 3, 4) abgeleiteten Kontrolltaktsignalen (E 21, E 31, E 32, E 41, E 42) beaufschlagt sind,
- b) die Kontrolltaktsignale werden jeweils mittels zweier abschaltbarer Verstärker erzeugt, von denen der erste Verstärker (11) eingangsseitig über ein Verzögerungsglied (7, 8) mit dem Taktausgang des Oszillators (VCXO) des zugehörigen Taktgenerators (1) und der zweite Verstärker (12) eingangsseitig unmittelbar mit dem Taktausgang des Oszillators (VCXO) des zugehörigen Taktgenerators (1) verbunden ist,
- c) der Mehrheitsentscheider (V) bildet aus den ihm eingangsseitig zugeführten Kontrolltaktsignalen ein Referenztaktsignal, dessen Taktimpulse jeweils den Kontrolltaktimpulsen auf der Mehrzahl seiner Eingänge entsprechen,
- d) der Referenzeingang (RI) des Phasenkomparators (PC) ist mit dem Referenztaktsignal des Mehrheitsentscheiders (V) und der Variableneingang (VI) des Phasenkomparators (PC) ist mit dem verzögerten Kontrolltaktsignal vom ersten Verstärker (11) beaufschlagt.
2. Taktversorgungssystem nach Anspruch 1, dadurch
gekennzeichnet, daß dem ersten und dem
zweiten Verstärker (11, 12) zum Erzeugen der Kontrolltaktsignale
jeweils eine Sperrschaltung (9, TD 1 bzw.
10, TD 2) zugeordnet ist, die beim Anlegen der Versorgungsspannung
den betreffenden Verstärker für eine
vorgegebene Zeitdauer sperrt.
3. Taktversorgungssystem nach Anspruch 1, dadurch
gekennzeichnet, daß in jedem Taktgenerator
den beiden Kontrolltaktsignalen aller Taktgeneratoren
(1, 2, 3, 4) jeweils ein Überwachungsschaltkreis
(U 1, U 2, U 3, U 4) zugeordnet ist, der bei einer Störung
den Mehrheitsentscheider (V) so beeinflußt, daß die
beiden Kontrolltaktsignale beim Mehrheitsentscheid nicht
mehr berücksichtigt werden.
4. Taktversorgungssystem nach Anspruch 1, dadurch
gekennzeichnet, daß in jedem Taktgenerator
(z. B. 1) der Steuerspannungseingang des
Oszillators (VCXO) an den Mittelpunkt eines Spannungsteilers
(R 1, R 2) geschaltet ist, dessen Mittelpunkt
über eine Diode (D) mit dem Ausgang des Tiefpaßfilters
(LPF) verbunden ist, und daß Maßnahmen für eine definierte
Drift der Filterausgangsspannung getroffen sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792938043 DE2938043A1 (de) | 1979-09-20 | 1979-09-20 | Redundantes taktversorgungssystem |
JP13057780A JPS5654128A (en) | 1979-09-20 | 1980-09-19 | Timing unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19792938043 DE2938043A1 (de) | 1979-09-20 | 1979-09-20 | Redundantes taktversorgungssystem |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2938043A1 DE2938043A1 (de) | 1981-04-09 |
DE2938043C2 true DE2938043C2 (de) | 1988-07-14 |
Family
ID=6081364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792938043 Granted DE2938043A1 (de) | 1979-09-20 | 1979-09-20 | Redundantes taktversorgungssystem |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPS5654128A (de) |
DE (1) | DE2938043A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992012576A1 (en) * | 1991-01-09 | 1992-07-23 | Nokia Telecommunications Oy | An oscillator unit with improved frequency stability |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU549343B2 (en) * | 1981-06-08 | 1986-01-23 | British Telecommunications Public Limited Company | Phase locking |
FR2546691B1 (fr) * | 1983-05-27 | 1985-07-05 | Cit Alcatel | Base de temps asservie |
DE3924907A1 (de) * | 1989-07-27 | 1991-01-31 | Siemens Ag | Redundante taktgeberanordnung |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1238582A (de) * | 1969-08-15 | 1971-07-07 |
-
1979
- 1979-09-20 DE DE19792938043 patent/DE2938043A1/de active Granted
-
1980
- 1980-09-19 JP JP13057780A patent/JPS5654128A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992012576A1 (en) * | 1991-01-09 | 1992-07-23 | Nokia Telecommunications Oy | An oscillator unit with improved frequency stability |
Also Published As
Publication number | Publication date |
---|---|
DE2938043A1 (de) | 1981-04-09 |
JPS5654128A (en) | 1981-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69222980T2 (de) | Schaltung und Verfahren zum Umschalten zwischen redundanten Takten in einem Phasenregelkreis | |
EP0038947A2 (de) | Programmierbare logische Anordnung | |
EP0594670B1 (de) | Vorrichtung zur erzeugung von schwingungen und deren anwendung | |
DE2428495A1 (de) | Anordnung zur stoerungsunterdrueckung in synchronisierten oszillatoren | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE2915944A1 (de) | Verfahren zur erzeugung von elektrischen signalen und anordnung zur durchfuehrung des verfahrens | |
DE2853546C2 (de) | Prüfschaltung für mindestens zwei synchron arbeitende Taktgeber | |
DE2938043C2 (de) | ||
DE2433885B2 (de) | Verfahren und vorrichtung zum synchronisieren der eingangsschaltung eines elektronischen testinstruments auf zu pruefende signalfolgen | |
DE2655443B2 (de) | Vervielfachte Zeitsteuerung zum Erzeugen von Zeitsignalen für Installationen mit signalverarbeitenden Schaltungen | |
DE69409903T2 (de) | Digitaler Phasenkomparator | |
DE2926857A1 (de) | Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung | |
EP1025501A1 (de) | Verfahren und vorrichtung zur überprüfung einer fehlerüberwachung einer schaltung | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
EP0108284B1 (de) | Taktstromversorgung für ein Multimikrocomputersystem in Eisenbahnsicherungsanlagen | |
DE3924907A1 (de) | Redundante taktgeberanordnung | |
DE4442306A1 (de) | Verfahren und Anordnung zur Ermittlung von Phasenänderungen eines Referenz-Eingangssignals eines Phasenregelkreises | |
EP0588050B1 (de) | Anordnung zur Erzeugung eines Taktsignals mit bitgenauen Lücken | |
DE2525438A1 (de) | Ueberwachungsanordnung zur ueberwachung zentraler einrichtungen | |
EP0862289A2 (de) | Verfahren zum Prüfen von Taktpfaden und Netzelement zur Durchführung des Verfahrens | |
DE8814954U1 (de) | Lichtschranken-Sicherheitseinrichtung | |
DE2326316C2 (de) | Verfahren und Anordnung zur Zählersynchronisierung | |
DE2516973A1 (de) | Pruefanordnung | |
EP0098571A2 (de) | Taktgeberanordnung für ein redundantes Steuersystem | |
DE3485885T2 (de) | Digitale phasenriegelschleife fuer multiple frequenzen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |