DE2433885B2 - Verfahren und vorrichtung zum synchronisieren der eingangsschaltung eines elektronischen testinstruments auf zu pruefende signalfolgen - Google Patents
Verfahren und vorrichtung zum synchronisieren der eingangsschaltung eines elektronischen testinstruments auf zu pruefende signalfolgenInfo
- Publication number
- DE2433885B2 DE2433885B2 DE19742433885 DE2433885A DE2433885B2 DE 2433885 B2 DE2433885 B2 DE 2433885B2 DE 19742433885 DE19742433885 DE 19742433885 DE 2433885 A DE2433885 A DE 2433885A DE 2433885 B2 DE2433885 B2 DE 2433885B2
- Authority
- DE
- Germany
- Prior art keywords
- time interval
- window
- bits
- signal
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Time-Division Multiplex Systems (AREA)
Description
Die Erfindung betrifft ein Verfahren bzw. eine Vorrichtung gemäß den Obergriffen der Ansprüche 1
und 10.
Elektronische Testinstrumente wie Oszilloskopc enthalten typischerweise eine Triggereinrichtung für
die Synchronisation des Testinstruments auf ein zu testendes Gerät oder System. Üblicherweise wird das
Testinstrument dadurch getriggert, daß gewisse spezielle analoge Eigenschaften eines Eingangssignals
vom getesteten System erfaßt werden. Eine Triggerung wird z. B. unter Verwendung der Amplitude, der
Frequenz oder des Anstiegs des Eingangssignals vorgenommen. Wenn das Eingangssignal analog ist, bil-
den diese Größen normalerweise eine geeignete Basis für die Triggerung des Testinstrurnents. Wenn das zu
testende System jedoch ein digitales System ist, reichen diese Größen für eine Triggerung nicht aus. Die
grundsätzliche Schwierigkeit besteht darin, daß das Eingangssignal von dem digitalen System typischerweise
eine binäre Folge von »hohen« und »niedrigen« Spannungsniveaus ist, die die Bits »1« bzw. »0« darstellen.
Alle Teile dieses Eingangssignais t iben ähnliche Amplituden, ähnliche Anstiegszeiten und ähnlichen
7requenzgehalt. Dementsprechend ist es unmöglich, einen eindeutigen Triggerpunkt im Eingangssignal
durch Erfassung einer dieser Größen auszuwählen. Es ist daher sehr schwierig, übliche
Testgeräte wie Oszilloskope für die Prüfung und Störungssuche in digitalen Systemen zu verwenden, da
auf dem Testgerät nur ein verschwommenes oder zitterndes Bild erscheint, wenn das Testgerät nicht richtig
auf die vom getesteten System kommenden Signale synchronisiert ist. Statt dessen sind daher spezielle logische
Schaltungen und andere spezielle elektronische Werkzeuge entwickelt worden, die den zu testenden
digitalen Systemen angepaßt sind. Diese speziellen Testgeräte werden benutzt, um das spezielle digitale
System zu prüfen, zu dem sie passen. Es ist jedoch schwierig und zeitraubend, spezialisierte logische
Testgeräte zu entwickeln, die funktionieren, wenn das
digitale System mit seiner normalen Arbeitsgeschwindigkeit arbeitet. Statt dessen wird vielfach im Einzelschrittbetrieb
geprüft, in welchem das digi'alc System
künstlich Bit für Bit durch seinen Arbeitszyklus geschaltet wird. Da aber viele Fehler nur auftreten, wenn
das System mit höherer Geschwindigkeit arbeitet, bleiben solche Fehler bei der Einzelschrittprüfung uncntdeckt.
Aus der US-PS 3 598979 ist eine Einrichtung bekannt,
diu digitale Eingangssignalc auf das Auftreten von Bitfolgen untersucht, die einem vorgegebenen
Muster entsprechen und die bei Übereinstimmung ein Signal abgibt. Eine solche Einrichtung eignet sich aber
nicht für Synchronisierungszwecke, da sie bei Mehrdeutigkeit der untersuchten Bitfolgen keine eindeutigen
Synchronisiersignale abgeben könnte.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren bzw. eine Vorrichtung der eingangs
genannten Art zu schaffen, das bzw. die sich bei verschiedenen digitalen Systemen verwenden läßt
und eine eindeutige Synchronisation auch bei hoher Arbeitsgeschwindigkeit des digitalen Systems gewährleistet.
Die Lösung dieser Aufgabe ist in den Ansprüchen 1 bzw. 10 gekennzeichnet.
Dieses Verfahren bzw. diese Vorrichtung ist z.B. nützlich in Verbindung mit Strukturen von Datensammelschienen,
in denen die Information von vielen Quellen in einem Datenkanal enthalten ist. Zum Beispiel
ist in vielen Computern und Tischrechnern eine Hauptdatensammelleitung vorhanden, auf der Daten
vieler Quellen sowie Speicheradressen übertragen werden, die die Quelle und/oder den Bestimmungsort
der Daten angeben. Auch Befehle können über eine solche Datensammelschiene übertragen werden. In
vielen Fällen ist eine zusätzliche Leitung vorgesehen, die ein hohes Spannungsniveau hat, wenn die entsprechenden
Informationsbits auf der Hauptdatensammelschiene Adressen darstellen, und die anderenfalls
ein niedrigeres Spannungsniveau hat. Wenn nur die auf die Übertragung gewisser Adressen folgende Information
überprüft werden soll, kann die zusätzliche Leitung das »Fenster« erzeugen, innerhalb dessen sichergestellt
ist, daß das Auftreten einer speziellen Eit folge auf der Datensammelschiene eine Adresse und
nicht Daten oder einen Befehl darstellt. Wie oben erörtert wurde, kann das Auftreten einer speziellen
Bitfolge (einer eindeutigen Adresse) innerhalb des »Fensters« ein Triggersignal erzeugen, welches das
Testinstrument auf das digitale System synchronisiert, so daß die Information wiedergegeben wird, die auf
der Datensammelschiene der speziellen Adresse folgt. Das »Fenster« kann auch durch andere Einrichtungen
definiert werden, z.B. durch die Zählung einer bestimmten Zahl von Taktzyklen von einem auf einem
bestimmten Kanal erfaßten Ereignis an, oder durch '5 Messung eines absoluten Zeitjntervalls von einem auf
einem Kanal erfaßten Ereignis. Im Falle eines mehrkanaligen Gerätes kann es auch wünschenswert sein,
daß ein spezielles serielles Bitmuster, welches auf einem Kanal erscheint, nur dann einen Trigger erzeugt.
wenn es auf ein spezielles paralleles Bitmuster erfolgt,
welches über einige der Kanäle auftritt. Gemäß einer anderen nützlichen Ausfuhrungsform kann ein »-Fenster«
auf eine der oben erörterten Weisen geöffnet werden und anschließend nur durch das Auftreten der
gesuchten speziellen Bitfolge geschlossen werden.
Vorteilhafte Ausführungsformen bzw. Weiterbildungen der Erfindung sind in den Unteransprüchen
gekennzeichnet.
Die Erfindung wird im folgenden an Hand von Ausf ührungsbeispielcn in Verbindung mit der Zeichnung
erläutert. Es zeigt
Fig. 1 die Signale auf verschiedenen Datenkanälen eines digitalen elektronischen Instrumentes mit einem
Kanal, der Information zum Auslösen der Abgabe eines Triggersignals ?u einem Testinstrument enthält,
Fig. 2 Signale einer Ausführungsform der Erfindung, bei der ein zweiter Kanal Zeitfenster erzeugt,
innerhalb derer ein Trigger ausgesandt werden kann, Fig. 3 ein durch das Intervall zwischen zwei Ereignissen
auf einem bestimmten Kanal erzeugtes Zeitfenster,
Fig. 4 ein Zertfenster, dessen Öffnung und Schließung
durch eine Anzahl von Taktzyklen oder ein absolutes Zeitintervall festgelegt sind, welches von einem
Ereignis auf einem bestimmten Kanal aus gemessen wird,
Fig. 5 ein Fenster, das eine vorbestimmte Zeit nach einem Ereignis geöffnet wird und das bis zur Auslösung
eines Triggersignals offenbleibt, Fig. 6 ein Zeitfenster, das von einem auslösender
Ereignis an gemessen wird, welches in dem gleichzeitigen Auftreten spezieller Bits auf mehreren Kanäler
besteht,
Fig. 7 ein Ausfühlungsbeispiel der Erfindung, be welchem ein vorbestimmtes Bitmuster gespeicher
und in einen Komparator übertragen wird, wo es mi der Bitfolge auf einem bestimmten Kanal verglichei
wird, um ein Triggersignal an das Testinstrument aus zu lösen,
Fig. 8 die Erzeugung verschiedener Zeitfenste
und deren Benutzung in Verbindung mit der L.rken nung eines seriellen Codes, um ein Triggersignal aus
zulcscn.
In Fig. 1 sind typische Folgen vor »1«- und »0« Bits auf 4 Kanälen eines zu testenden mehrkanaligei
Gerätes dargestellt. Entsprechend einer Ausfüh rungsform der vorliegenden Erfindung wird das Sign;i
auf einem dieser Kanüle (im vorliegenden Beispii
Kanal 4) erfaßt, und immer dann ein Triggersignal an
das elektronische Testinstrument gesandt, wenn die Bitfolge in Kanal 4 einem vorbestimmten Bitmuster
entspricht. Zum Beispiel könnte das Testinstrument gctriggert werden, wenn eine Folge »0, 0, 1, 0« erscheint,
wie in Fig. 1 dargestellt ist. Das gewählte vorgegebene Bitmuster sollte vorzugsweise eine Folge
sein, die für den speziellen benutzten Kanal eindeutig ist. Wenn das zu testende Gerät z.B. ein digitaler
Rechner ist, kann die spezielle gewählte Bitfolge eine Folge sein, die einer bestimmten Operation entspricht,
die einmal während eines Arbeitszyklus vorkommt. Alternativ dazu kann die gewählte Bitfolge auch das
zusammentreffende Auftreten zweier bestimmter Operationen darstellen, von denen jede während
des Operationszyklus öfters auftritt, die jedoch in direkter Verbindung miteinander nur einmal auftreten.
Fig. 2 veranschaulicht eine Ausführungsform der Erfindung, die nützlich ist, wenn kein eindeutiges Muster
vorhanden ist, auf das die Aussendung eines Triggersignals gegründet werden kann. Kanal 4 trägt wiederum
eine Information, die erfaßt wird, um anzuzeigen, wann ein Triggersignal zum Testinstrument
gesendet werden soll. In diesem Ausführungsbeispiel wird das Triggersignal jedoch nur freigegeben,
wenn ein Zusammenpassen zwischen einer Bitfolge auf Kanal 4 und dem vorgegebenen Muster
vollständig innerhalb eines bestimmten »Zeitfensters« auftritt. Der Kanal 5 trägt Information, die für die Erzeugung
des »Fensters« benutzt werden kann. Beispielsweise sei angenommen, daß das Triggersignal
ausgesandt werden soll, wenn auf Kanal 4 das Bitmuster »0,0,1,0« erscheint. Es ist ersichtlich, daß diese
spezielle Bitfolge nicht eindeutig ist, sondern zweimal auftritt. Diese beiden Folgen sind mit 11 und 13 bezeichnet.
Auf Kanal 5 erscheint jedoch eine Serie von »Fenstern«, die zur Veranschauüchung jeweils als
5 Einheiten lange Folgen von »1«-Bits dargestellt sind. Zwei dieser Fenster sind mit 15 bzw. 17 bezeichnet.
Es ist ersichtlich, daß die Bitfolge 11 vollständig in das Zeitfenster 15 fällt, während die Bitfolge 13
nicht vollständig in ein Fenster fällt. Gemäß diesem Ausführungsbeispiel der Erfindung würde also die
Bitfolge 11 ein Triggersignal auslösen, welches durch die Bitfolge 13 erzeugt würde.
Fi g. 3 zeigt wiederum ein auf Kanal 4 vorhandenes
Signal, das zur Auslösung eines Triggers benutzt wird. Weiterhin ist in Fig. 3 ein Signal auf einem anderen
Kanal, nämlich auf Kanal 5 gezeigt, welches zur Definition eines Zeitfensters benutzt werden kann. Gemäß
diesem Ausführungsbeispiel der Erfindung wird das Zeitfenster als das Zeitintervall zwischen dem Auftreten
der beiden »1«-Bits 19 und 21 auf Kanal 5 definiert. Wenn diese beiden Bits zur Definition des Anfangs-
und des Endpunktes des Zeitintervalls benutzt werden, ist das Fenster 5 Taktzyklen lang, wie aus der
Kurve mit der Bezeichnung »Fenster« ersichtlich ist. Selbstverständlich ist der mit »Fenster« bezeichnete
Kanal nur zur Erläuterung dargestellt. Ein tatsächlicher Kanal wird dafür nicht benötigt, da das Auftreten
der Impulse 19 und 21 für die Definition des Fensters ausreichend ist.
Fig. 4 zeigt wiederum den Triggerkanal 14 zusammen mit einem Kanal 5, auf dem ein Impuls 22 erscheint.
Gemäß dieser Ausführungsform der Erfindung wird der Impuls 22 benutzt, um eine Zeitperiode
Λ auszulösen, nach welcher das Fenster offen ist.
Diese Zeitperiode I1 kann entweder eine vorbestimmte
Zahl von Taktzyklen oder aber ein absolutes Zeitintervall sein. Wenn gewünscht wird, daß der Impuls
22 die Öffnung des Fensters unmittelbar bewirkt, wird die Zeit r, zur Null gemacht. Nachdem das Fenster
einmal offen ist, kann seine Dauer gemäß verschiedenen Ausführungsformen der Erfindung festgelegt
werden durch eine vorbestimmte Anzahl von Taktzyklen oder ein absolutes Zeitintervall. Zur Erläuterung
ist in der Zeichnung als Fensterbreite ein Intervall von 5 Taktzyklen dargestellt.
Die Zählung der Taktzyklen kann z.B. durch übliche Zählschaltungen in Verbindung mit Impulsen von
einem Taktgeber erfolgei·, der entweder in das zu testende Instrument eingebaut ist oder ein externes Gerät
ist.
Fig. 5 erläutert ein Ausführungsbeispiel der Erfindung,
in welchem ein Impuls 24 eine Zeitperiode i2 vor der Öffnung eines Fensters auslöst, so wie es oben
in Verbindung mit Fig. 4 beschrieben worden ist. Jedoch bleibt gemäß dieser Ausführungsform das Fenster
so lange offen, bis eine Bitfolge auf dem Kanal 4 erfaßt wird, die einem vorbestimmten Muster entspricht,
zu welchem sie passen muß, damit ein Triggersignal ausgelöst wird. Auf diese Weise wird die
Dauer des Fensters durch das Ereignis selbst bestimmt, welches ermittelt werden soll.
Fig. 6 zeigt ein »Fenster«, das z.B. durch eine Anzahl von Taktzyklen definiert ist, die auf ein anfängliches
Ereignis folgen, so wie es auch in Verbindung mit Fig. 4 beschrieben worden ist. Gemäß dieser
Ausführungsform der Erfindung ist jedoch das anfängliche Ereignis das Auftreten eines speziellen Bitmusters
bei paralleler Betrachtung mehrerer anderer Kanäle. Zum Zwecke der Veranschauüchung sind drei
Kanäle 1, 2 und 3 dargestellt, und das Zusammenfallen von drei »1«-Bits auf diesen Kanälen (bezeichnet
mit 23) ist das auslösende Ereignis, von welchem an das Fenster gemessjen werden soll. Obwohl das Fcnster
hier als durch eine vorbestimmte Anzahl von Taktzyklen nach dem auslösenden Ereignis bestimmt
dargestellt ist, versteht es sich, daß auch andere Verfahren benutzt werden können, um den Endpunkt des
Fensters zu bestimmen. Zum Beispiel können auch das Auftreten einer anderen Koinzidenz auf verschiedenen
Kanälen oder das Auftreten eines einzelnen »1 «-Bits auf einem vorbestimmten Kanal benutz!
werden.
In Fig. 7 ist ein Datenkanal 25 dargestellt, der Information trägt, die zur Auslösung eines Triggersignals
an das Testinstrument 27 benutzt wird, welche; hier zum Zwecke der Veranschaulichung als ein Oszilloskop
dargestellt ist. Der Datenkanal 25 wird seriell in eine erste Speichereinrichtung 29 eingegeben, welches
z.B. ein Schieberegister, ein Speicher mit wahl freiem Zugriff oder eine angezapfte Verzögerungsleitung
sein kann. Ein anderer Eingang der Speichereinrichtung 29 ist ein Taktsignal 30, welches für die
Steuerung der Dateneingabegeschwindigkeit von-
to Kanal 25 benutzt wird. Die aufeinanderfolgender »1«- oder »0«-Zustände der Information auf dem
Datenkanal 25 sind durch die Bezeichnungen B0... Bn
dargestellt. Diese Informationsbits werden kontinuierlich durch einen Komparator 39 überwacht, dei
z. B. ein binärer Komparator mit der Möglichkeit einei
Übersteuerung für unbeachtliche Bits sein kann. Eine
weitere Speichereinrichtung 33 enthält ein vorbe stimmtes Bitmuster. Die Elemente dieses Bitmusten
sind in der Zeichnung mit R0... Rn bezeichnet. In der
zweiten Speichereinrichtung 33 ist weiterhin eine Folge von Bits D0... Dn gespeichert, wc'che »1«
(»wahr«) sind, wenn der Zustand des entsprechenden Bits im Datenkanal irrelevant für die Erzeugung des
Triggersignals ist. Die Bits D0... Dn erzeugen so die
Übersteuerung für unwesentliche Bits. Die Speichereinrichtung 33, welche das vorbestimmte Bitmuster
speichert, kann z.B. ein Schieberegister, eine Folge von Schaltern oder ein Festwertspeicher (ROM) sein.
Im Betrieb werden die Zustände der Bits R0... Rn und
D0... Dn kontinuierlich durch den Komparator überwacht,
in welchem jedes Bit mit den entsprechenden Bits der Folge B0... Bn des Datenkanals verglichen
wird. Wenn die relevanten Bits der Bitmuster B0... Bn
und R0... Rn zusammenfallen, erzeugt der Komparator
ein Triggersignal 35, welches an das Testinstrument 27 abgegeben wird, um dieses auf das zu prüfende
Instrument synchronisieren.
In Fig. 8 ist ein Seriencode-Erkennungsblock 37 gezeigt, der eine schematische Darstellung der Speicher-und
Komparatorblöcke aus Fig. 7 ist. Ein Signal wird der Eingangsklemme eines Schalters 39 zugeführt.
Dem Schalter 39 wird ein Signal zugeführt, um ein »Fenster« für die Festlegung eines Zeitintervalls,
innerhalb dessen ein Triggersignal erzeugt werden kann, zu bewirken. Mittels des Schalters 39 sind drei
verschiedene Möglichkeiten zur Erzeugung des Fensters möglich, und zwar abhängig davon, mit welcher
der Klemmen Wl, WR, WO der Schalter verbunden ist. Wenn z. B. der Schalter mit dem Kontakt Wl (Eingangsfenstcr)
verbunden ist, wird das Fenstersignal einem UND-Glied 41 zugeführt, dessen anderer Eingang
ein Taktkanal ist, der dazu dient, die Eingabe von Daten in den Seriencode-Erkennungsblock 37
fortschreiten zu lassen. Da das Ausgangssignal des Gatters 41 »AUS« ist, solange nicht das Fenstcrsignal
»EIN« ist, werden keine Daten in den Erkcnnungsblock 37 vorgeschoben, solange das Fenster nicht offen
ist, d.h. solange kein »EIN«-Signal am Schalter 39 erscheint. Alternativ dazu kann das Fcnstersignal
auch der Klemme WO (Ausgangsfenster) des Schalters 39 zugeführt werden. In diesem Falle wird das
Fcnstersignal zu einem UND-Glied 43 geführt, welches sich in der Ausgangslcitung des Erkennungsblocks 37 befindet. Solange nicht das Fcnsiersignal
»EIN« ist, kann kein Triggersignal am Ausgang des UND-Gliedes 43 erscheinen, auch wenn innerhalb des
Blocks 37 eine Codeerkennung stattgefunden hat. Noch eine andere Möglichkeit zum Einsatz der Fensterfunktion
besteht darin, daß das Fenstersignal mit der Klemme WR (Rückstellfenster) verbunden wird.
In diesem Fall wird das Fenstersignal einem Rückstelleingang des Erkennungsblocks 37 zugeführt, wo
es den gesamten Block 37 zurückstellt, um ihn fur den Empfang von Eingangsdaten vorzubereiten, die
mit einem vorbestimmten Bitmuster verglichen werden sollen.
Im vorliegenden Ausführungsbeispiel der Erfindungwird das dem Schalter 39 zuzuführende Fcnstersignal
dadurch erzeugt, daß zwei Schalteinrichtungen 49 und 51 mit mehreren Klemmen zusammen mit
mehreren logischen Blöcken verwendet werden, wie weiter unten näher beschrieben ist. Die Triggcrcinrichtung
45 spricht nur auf die Anstiegsflanke eines Impulses an. Wenn daher ein Impuls auf den Eingang
5 der Triggereinrichtung 45 gegeben wird, wird am Ausgang Q durch die Ansticgsflanke des eingegebenen
Impulsesein Ausgangssignal erzeugt. Das Ausgangssignul
bleibt im »EIN«-Zustand, bis ein Impuls am Eingang R ankommt. Zu diesem Zeitpunkt gehl
das Ausgangssignal auf 0 zurück. Die Triggereinrichtung 45 kann z.B. ein übliches digitales Flipflop odei
eine Verriegelung sein, vor dessen bzw. deren Eingange
.S" und R jeweils ein elektronisches Diiferenzicrgüed
gesetzt ist. Die Triggercinrichtung 45 kann aber auch in üblicher Weise unter Benutzung elektronischcr
Standardgatter und einer Flipflopschaltung aufgebaut sein. Eine Verzögerungseinrichtung Al
stellt schematisch eine digitale Schaltung dar, die eine Verzögerungszeit erzeugt, welche entweder eine feste
Anzahl von Taktzyklen oder ein absolutes Zeitinter-
»5 vall ist. Die Verzögerungseinrichtung 47 kann z.B.
elektronische Zählschaltungen in Verbindung mit einem Taktgeber enthalten. Ein Intervallgenerator 53
dient dazu, ein anderes Zeitintervall zu erzeugen, welches ebenfalls entweder ein absolutes Zeitintervall
»ο oder eine vorgegebene Anzahl von Taktzyklen sein
kann. Der Intervallgenerator 53 kann in ähnlicher Weise aufgebaut sein wie die Verzögerungseinrichtung
47.
Die verschiedenen Möglichkeiten, auf die ein Fenster
erzeugt werden kann, ergeben sich aus den verschiedenen
Stellungen der Schalteinrichtungcn 49 und 51. Diese Schalter arbeiten in Tandem-Anordnung,
wie in der Zeichnung durch die gestrichelte Linie angedeutet ist. Wenn z.B. die Schalteinrichtung 51 auf
FR (Freilauf) gestellt ist. wird ein kontinuierliches »EIN«-Signal zum Schalter 39 gesandt. Der Scriencode-Erkennungsblock
37 arbeitet daher unabhängig von irgendwelchen Fenstersignalen.
Wenn die Schaltereinrichtung 51 auf G (Gatter] gestellt ist, wird ein Eingangssignal 55 direkt zum
Schalter 39 und damit zum Erkennungsblock 37 wcitergeleitct.
Es wird daher ein Fenster geöffnet, wenn das Eingangssignal 55 »EIN« ist. Das Eingangssignal
55 und auch ein weiteres Eingangssignal 57 "können unmittelbar von verschiedenen Kanälen eines zu testenden
digitalen Gerätes oder von logischen Kombinationen der Information in diesen Kanälen abgcleitei
werden.
Ein »Start-Stop«-Fenstcr kann erzeugt werden, indem
die Schalteinrichtung 51 auf 55 (Start-Stop) gestellt wird. Bei dieser Stellung der Schalteinrichtung
51 steht die Schalteinrichtung 49 gleichzeitig in der entsprechenden Stellung 55'. Es ist ersichtlich, dal?
das Eingangssignal 55 dem Eingang S der Triggereinrichtung
45 zugeführt wird und daß das Ausgangssignal am Ausgang Q der Triggereinrichtung 45 dem
Kontakt SS der Schalteinrichtung 51 zugeführt wird
Daher wird von der Schalteinrichtung 51 ein »EIN«- Signal an die Schalteinrichtung 39 in Abhängigkeil
von der Anstiegsflanke des »EIN«-Signals am Eingang 55 abgegeben. Dieses Signal bleibt so lange
»EIN«, bis die Anstiegsflanke eines Signalimpulses am Eingang R der Triggereinrichtung 45 erfaßt wird.
Ein solcher Signalimpuls ist ein Eingangsimpuls 57, der über die Klemme 55' der Schalteinrichtung 49
dem Eingang R zugeführt wird. Bei Auftreten eines solches Impulses geht das Ausgangssignal Q der Triggercinrichtung
45 auf Null zurück, und das von dei Schalteinrichtung 51 abgegebene Fcnstersignal wird
abgeschaltet.
Wenn die Schalteinrichtung 51 auf A (Arm) steht,
wird ein Fenstersignal an den Schalter 39 abgegeben,
wenn am Hingang 55 ein Eingangsimpuls empfangen
wird, wie es oben bereits beschrieben ist. Da jedoch die Schalteinrichtung 49 auf den Kontakt A' gestellt
wird, der seinerseits mit dem Ausgang des Seriencode-Erkennungsblocks 37 verbunden ist, bleibt das
Fenster so lange »EIN«, bis der Erkcnnungsblock 37 ein Bitmuster erkannt hat und ein Ausgangssignal erzeugt
hat. Dieses Ausgangssignal wird dem Eingang R der Triggereinrichtung 45 zugeführt, wodurch dessen
Ausgang Q abgeschaltet wird. In dieser Schaltstellung wird also ein Fenster durch ein Eingangssignal geöffnet
und bleibt so lange offen, bis eine Code-Erkennung stattgefunden hat.
Wenn die Schalteinrichtung 51 auf AD (Arm mit
Verzögerung) gestellt wird, ist die Öffnung des Fensters wiederum abhängig vom Empfang eines Eingangssignalimpulses
am Eingang 55, jedoch wird in diesem Fall so lange kein Impuls zum Schalter 39 gesandt,
bis eine bestimmte Zeit nach dem Empfang des Impulses am Eingang 55 verstrichen ist. Die Zeitverzögerung
wird durch die Verzögerungseinrichtung 47 vorgegeben und kann entweder in absoluter Zeit odei
als eine Anzahl von Taktzyklen gemessen werden, wii oben bereits beschrieben ist. Aus der Zeichnung is
ersichtlich, daß das Fenster wiederum so lange offer bleibt, bis eine Code-Erkennung stattgefunden hat
wodurch ein Signal zum Eingang R der Triggerein richtung 45 über den Kontakt AD' der Schalteinrich
Hing 49 gesandt wird.
Schließlich kann die Schalteinrichtung 51 auf AD,
ίο (Verzögerung mit Intervall) gestellt werden, und ir
diesem Falle erfolgt die Öffnung des Fensters eine be stimmte Zeit nach dem Empfang eines Signals an
Eingang 55, wie oben bereits beschrieben ist. Die Breite des Fensters wird ir. diesem Fall jedoch durcl·
den Intervallgenerator 53 festgelegt, der einen Impul: über den Kontakt ADI' der Schalteinrichtung 49 ai
den Eingang R der Triggereinrichtung 45 abgibt. Die Breite des Fensters kann somit ein vorgegebenes ab
solutes Zeitintervall oder eine vorgegebene Anzah von Taktzyklen sein.
Hierzu 3 Blatt Zeichnungen
Claims (15)
1. Verfahren zum Synchronisieren der Eingangsschaltung eines elektronischen Testinstruments
für die Untersuchung digitaler Signale auf zu prüfende, ausO- und L-Bits bestehende Signalfolgen
auf einem oder mehreren Kanälen eines mehrkanaligen, digitalen elektronischen Systems,
dadurch gekennzeichnet, daß die Bits eines ersten Eingangssignals auf das Auftreten von Bitfolgen
untersucht werden, die einem vorgegebenen Bitmuster entsprechen, daß ein als Zeitfenster
dienendes Zeitintervall festgelegt wird und daß dem Testinstrument ein Triggersign.al zugeführt
wird, wenn die Bitfolge dem vorgegebenen Bitmuster innerhalb des Zeitfensters entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsbits in einem
zweiten Eingangssignal erfaßt werden und das Zeitfenster als die Dauer einer ununterbrochenen
Folge von !.-Impulsen definiert ist, die in dem
zweiten Eingangssignal erfaßt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsbits in einem
zweiten Eingangssignal erfaßt werden und daß das Zeitfenster durch die Zeitdauer zwischen zwei
aufeinanderfolgenden L-Bits im zweiten Eingangssignal festgelegt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsbits in einem
zweiten Eingangssignal erfaßt werden, daß ein erstes zugeordnetes Zeitintervall, das vom Auftreten
eines L-Bits im zweiten Eingangssignal anläuft, definiert wird und daß ein zweites zugeordnetes
Zeitintervall definiert wird, das vom Ende des ersten zugeordneten Zeitintervalls an läuft, wobei
das zweite Zeitintervall als Zeitfenster dient.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das erste zugeordnete Zeitintervall
als eine vorgegebene Anzahl von Taktzyklen des zu testenden Systems definiert ist.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das erste zugeordnete Zeitintervall
als eine vorgegebene absolute Zeitdauer definiert ist.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das zweite zugeordnete Zeitintervall
als eine vorgegebene Anzahl von Taktzyklen des zu testenden Systems definiert ist.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß das zweite zugeordnete Zeitintervall
als vorgegebene absolute Zeitdauer definiert ist.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Informationsbits in einer
Vielzahl von Eingangssignalen erfaßt und das Auftreten eines vorbestimmten Zusammenfalls
dieser Bits ermittelt wird, daß ein erstes zugeordnetes Zeitintervall definiert wird, das von dem Zusammeriiall
der Bits an läuft, und daß ein zweites zugeordnetes Zeitintervall definiert wird, das vom
Ende des ersten Zeitintervalls an läuft, wobei das zweite Zeitintervall als Fenster dient.
10. Vorrichtung zum Synchronisieren der Eingangsschaltung
eines elektronischen Testinstruments für die Untersuchung digitaler Signale auf zu prüfende aus 0- und L-Bits bestehende Signal-
folgen auf einem oder mehreren Kanälen eines zu testenden mehrkanaligen, digitalen elektronischen
Systems, gekennzeichnet durch eine erste Speichereinrichtung (29) zum Speichern eines
eine Folge von L- oder O-Bits enthaltenden digitalen Signals von einem der Kanäle des zu testenden
Systems, durch eine zweite Speichereinrichtung (33) zum Speichern eines vorgegebenen
Bit-Musters, durch eine Vergleichseinrichtung (31), die mit der ersten und der zweiten Speichereinrichtung
verbunden ist und die in diesen gespeicherten digitalen Signale miteinander vergleicht
und bei deren gegenseitiger Entsprechung ein Triggersignal an das Testinstrument abgibt,
sowie durch eine Einrichtung (47, 53) zur Erzeugung von Zeitintervallen, die ein Zeitfenster erzeugt
und in der Vergleichseinrichtung die Erzeugung eines Triggersignals außerhalb des Zeitfensters
sperrt.
11. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die Einrichtung zur Erzeugung
von Zeitfenstern eine auf die Anstiegsflanke eines Eingangsimpulses ansprechende Triggereinrichtung
(45), eine mit der Triggereinrichtung verbundene Verzögerungseinrichtung (47) zur Erzeugung
eines ersten zugeordneten Zeitintervalls, eine mit der Verzögerungseinrichtung verbundene
Intervalleinrichtung zur Erzeugung eines zweiten zugeordneten Zeitintervalls sowie eine mit der
Triggereinrichtung, der Verzögerungseinrichtung, der Intervalleinrichtung und der Vergleichseinrichtung
(31) verbundene Schalteinrichtung (49) aufweist, die den Signalfluß zwischen der Einrichtung
zur Erzeugung von Zeitfenstern und der Vergleichseinrichtung steuert.
12. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Verzögerungseinrichtung
(47) ein vorgegebenes absolutes Zeitintervall erzeugt.
13. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Verzögerungseinrichtung
(47) eine vorgegebene Anzahl von Taktzyklen des zu testenden Systems erzeugt.
14. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die Intervalleinrichtung (53)
ein vorgegebenes absolutes Zeitintervall erzeugt.
15. Vorrichtung nach Anspruch 11, dadurch
gekennzeichnet, daß die Intervalleinrichtung (53) eine vorgegebene Anzahl von Taktzyklen des zu
testenden Systems erzeugt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US38120773 US3843893A (en) | 1973-07-20 | 1973-07-20 | Logical synchronization of test instruments |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2433885A1 DE2433885A1 (de) | 1975-03-13 |
DE2433885B2 true DE2433885B2 (de) | 1976-10-14 |
DE2433885C3 DE2433885C3 (de) | 1982-03-04 |
Family
ID=23504117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2433885A Expired DE2433885C3 (de) | 1973-07-20 | 1974-07-15 | Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3843893A (de) |
JP (1) | JPS5528509B2 (de) |
DE (1) | DE2433885C3 (de) |
FR (1) | FR2245957B1 (de) |
GB (1) | GB1475382A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4100532A (en) * | 1976-11-19 | 1978-07-11 | Hewlett-Packard Company | Digital pattern triggering circuit |
JPS5985972U (ja) * | 1982-12-01 | 1984-06-11 | 株式会社日立製作所 | 音声合成lsiの故障診断回路 |
US4534030A (en) * | 1982-12-20 | 1985-08-06 | International Business Machines Corporation | Self-clocked signature analyzer |
US4631697A (en) * | 1983-08-11 | 1986-12-23 | Duffers Scientific, Inc. | Signal controlled waveform recorder |
USRE34843E (en) * | 1983-08-11 | 1995-01-31 | Duffers Scientific, Inc. | Signal controlled waveform recorder |
US6026350A (en) * | 1996-08-30 | 2000-02-15 | Hewlett Packard Company | Self-framing serial trigger for an oscilloscope or the like |
GB9714130D0 (en) * | 1997-07-05 | 1997-09-10 | Deas Alexander R | In situ memory characterisation tool |
US6466007B1 (en) | 2000-08-14 | 2002-10-15 | Teradyne, Inc. | Test system for smart card and indentification devices and the like |
GB0026849D0 (en) * | 2000-11-03 | 2000-12-20 | Acuid Corp Ltd | DDR SDRAM memory test system with fault strobe synchronization |
US20050261853A1 (en) * | 2004-05-18 | 2005-11-24 | Dobyns Kenneth P | Method and apparatus for detecting multiple signal anomalies |
US11002764B2 (en) * | 2019-02-12 | 2021-05-11 | Tektronix, Inc. | Systems and methods for synchronizing multiple test and measurement instruments |
CN111505593B (zh) * | 2020-04-30 | 2022-03-29 | 北京无线电测量研究所 | 一种频综综合测试***及测试方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1115233B (de) * | 1956-07-20 | 1961-10-19 | Exxon Research Engineering Co | Verfahren zur Herstellung von Aluminiumalkoholaten |
FR1582790A (de) * | 1968-01-16 | 1969-10-10 | ||
FR1568083A (de) * | 1968-01-26 | 1969-05-23 | ||
BE756827A (fr) * | 1969-09-30 | 1971-03-30 | Int Standard Electric Corp | Perfectionnements aux systemes de transmission de |
DE2049947C3 (de) * | 1970-10-10 | 1980-10-02 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Anordnung zum Erkennen einer im bitseriellen Datenfluß auftretenden vorgegebenen Bitfolge |
CH522982A (de) * | 1971-03-24 | 1972-05-15 | Siemens Ag Albis | Verfahren und Einrichtung zur Synchronisation des empfangsseitigen Kanalverteilers in PCM-Zeitmultiplex-Anlagen |
US3766316A (en) * | 1972-05-03 | 1973-10-16 | Us Navy | Frame synchronization detector |
-
1973
- 1973-07-20 US US38120773 patent/US3843893A/en not_active Expired - Lifetime
-
1974
- 1974-07-11 GB GB3075874A patent/GB1475382A/en not_active Expired
- 1974-07-15 DE DE2433885A patent/DE2433885C3/de not_active Expired
- 1974-07-18 FR FR7425019A patent/FR2245957B1/fr not_active Expired
- 1974-07-19 JP JP8373774A patent/JPS5528509B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3843893A (en) | 1974-10-22 |
DE2433885A1 (de) | 1975-03-13 |
GB1475382A (en) | 1977-06-01 |
JPS5041587A (de) | 1975-04-16 |
FR2245957A1 (de) | 1975-04-25 |
DE2433885C3 (de) | 1982-03-04 |
FR2245957B1 (de) | 1979-08-24 |
JPS5528509B2 (de) | 1980-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2023741C3 (de) | Testeinrichtung für komplexe elektronische Logikbaugruppen | |
DE3415004C2 (de) | ||
EP0318768B1 (de) | Logikanalysator | |
DE2658611A1 (de) | Vorrichtung zur erzeugung und zum empfang von digitalwoertern | |
DE2644733C3 (de) | Verfahren und Vorrichtung zum direkten Überprüfen des fehlerfreien Betriebs von Speichern bei der sequentiellen Datenverarbeitung | |
DE3002199A1 (de) | Komparator | |
DE2433885B2 (de) | Verfahren und vorrichtung zum synchronisieren der eingangsschaltung eines elektronischen testinstruments auf zu pruefende signalfolgen | |
DE2551686C2 (de) | Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht | |
DE19536226C2 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
CH632606A5 (de) | Vorrichtung zur durchfuehrung arithmetischer operationen. | |
DE2508716A1 (de) | Pruefmodul fuer komplexes pruefsystem | |
DE3237221A1 (de) | Logikanalysator | |
DE2750155A1 (de) | Monitor zur bestimmung des operationsstatus eines digitalen systems | |
DE1252727B (de) | Verfahren zum störungsfreien Empfang übertragener Daten | |
EP0186040A1 (de) | Integrierter Halbleiterspeicher | |
DE2441549A1 (de) | Phasendetektor | |
DE3936932A1 (de) | Triggersignalerzeuger fuer oszilloskope | |
DE102004044815A1 (de) | Datenverarbeitungsvorrichtung mit Taktrückgewinnung aus unterschiedlichen Quellen | |
DE2137126A1 (de) | Verfahren zur Abtastung eines vor gegebenen Prozentsatzes von Signalen aus einer Signalfolge mit unterschiedlicher Amplitude | |
DE2641727A1 (de) | Verfahren und anordnung zur ermittlung von fehlern in einer speichervorrichtung | |
DE1286547B (de) | Elektrischer Analog/Digital-Umsetzer fuer mehrere Analogwerte nach der Vergleichsmethode | |
DE4407948C2 (de) | Schnittstelle | |
DE2048427A1 (de) | Trigonometrischer Signal Generator | |
DE2131353A1 (de) | Transponder | |
DE2525438A1 (de) | Ueberwachungsanordnung zur ueberwachung zentraler einrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |