DE2929273A1

DE2929273A1 - Mischvorrichtung fuer tonsignale

Info

Publication number: DE2929273A1
Application number: DE19792929273
Authority: DE
Inventors: Etsuo Shibazaki; Hiroshi Takahashi; Yoshihito Yamamoto
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-07-20
Filing date: 1979-07-19
Publication date: 1980-01-31
Also published as: US4275268A; NL7905596A; NL191165B; ATA498579A; AT381423B; GB2028055B; NL191165C; JPS5516520A; FR2431798A1; JPS6334480B2; GB2028055A; CA1131564A; DE2929273C2; AU4903379A; FR2431798B1; AU528717B2

Description

Patentanwälte

Di-I -Ing. H M! TSi¹HEnUCH riif.l -ItI^j K. (iUNSCHMAUN Wi

Pr γη- nut. W KCRBlH ^ \ ~

DhI-1.13 J- SCHWlHT-EVERS

i-it'Wr 10. BCS(¹MOMCiO 22

19. Juli 19

Sony Corporation 7-35 Kitashinagawa 6-chome Shinagawa-ku Tokyo/Japan

Mischvorrichtung für Tonsignale

Die Erfindung bezieht sich allgemein auf eine Mischvorrichtung für Audio- oder Tonsignale und insbesondere auf eine Vorrichtung zum direkten Mischen digitalisierter Tonsignale·

Eine Digitalsignal-Mischvorrichtung herkömmlichen Aufbaus ist in Fig. 1 dargestellt, wobei digitalisierte S-Kanal-Tonsignale, wobei S ganzzahlig ist, in einem gewünschten Mischverhältnis gemischt werden, um neue digitalisierte

909885/0883

2829273

— ft —

mehrkanalige Tonsignale zu erzeugen.

In Fig. 1 werden S-Kanal-Digitaleingangssignale jeweils über Eingangsanschlüsse 1 Digital/Analog-Umsetzern 2 (D/A-Umsetzer) zugeführt, um mehrkanalige Analogeingangssignale zu erzeugen. Andere mehrkanalige Analogsignale wie Mikrophonsignale werden von entsprechenden Eingangsanschlüssen 3 Verstärkern 4 zugeführt. Ausgangssignale der jeweiligen D/A-Umsetzer 2 und der Verstärker 4 werden selektiv umgeschaltet durch entsprechende Umschalter 5 und entsprechenden analogen Tonsteuerschaltungen 6 zugeführt. Ausgangssignale von diesen Tonsteuerschaltungen 6 werden dann einer Analogsignalmischschaltung 7 zugeführt. Gemischte Ausgangssignale der Analogsignalmischschaltung 7 werden zum Teil einer analogen Echoaddiereinrichtung 11 zugeführt, wobei deren Ausgangssignale über Schalter 5¹ und weiter über andere Tonsteuerschaltungen 6 der Analogsignalmischschaltung zugeführt werden. T-Kanal-Analogausgangssignale, wobei T ganzzahlig ist, von der Mischschaltung 7 werden jeweils Analog/Digital-Umsetzern8 (A/D-Umsetzer) zugeführt, um mehrere Digitalausgangssignale an entsprechenden Ausgangsanschlüssen 9 zu erhalten. An Ausgangsanschlüssen können direkt Analogausgangssignale erhalten werden.

Diese Digitalsignal-Mischvorrichtung hat jedoch folgende Nachteile. Da nämlich D/A-Umsetzer und A/D-Umsetzer bei dieser Vorrichtung verwendet werden, wird Quantisierungsrauschen in die Ausgangssignale der A/D-Umsetzer eingemischt. Da weiter das Mischen in analoger Form durchgeführt

909885/0883

wird, tritt eine Verzerrung auf aufgrund der Nicht linearität der Eingangs/Ausgangs-Charakteristik der Anal^ogsignal-Mischschaltung. Weiter kann die Analogsignal-Mischschaltung leicht durch externes Rauschen beeinflusst werden, weshalb Rauschen, das aufgrund dieses obigen externen Rauschens auftritt, auch in deren Ausgangssignale eingemischt wird.

Es ist Aufgabe der Erfindung unter Vermeidung dieser Nachteile eine Digitalsignal-Mischvovrichtung anzugeben, durch die Signale in digitaler Form direkt mischbar sind.

Gemäss dem wesentlichen Merkmal der Erfindung wird eine

von
Vorrichtung zum Mischen S-Kanal-Digitaleingangssignalen zum Erhalten von T-Kanal-Digitalausgangssignalen vorgesehen, die aufweist,

einen Speicher zum Speichern von Matrixelementen fs χ Tj in digitaler Form,

eine Schaltung zum Bestimmen der Matrixelemente abhängig von einem gewünschten Mischverhältnis zwischen den S-Kanal-Digita!eingangsSignalen,

eine Schaltung zur Zufuhr der Matrixelemente von der obigen Bestimmungsschaltung zum Speicher und eine Schaltung zum Arbeiten der S-Kanal-Digitaleingangssignale mit den von dem Speicher ausgelesenen Matrixelementen, um so T-Kanal-Digitalausgangssignale zu erzeugen.

Durch die Erfindung wird also eine Digitalsignal-Mischvorrichtung angegeben, durch die rauschfreie Digitalsignale erhalten werden können. Weiter wird

909885/0883

eine Digitalsignal-Mischvorrichtung angegeben, bei der der Mischzustand bei einfachem Aufbau leicht geändert werden kann.

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispiele näher erläutert. Es zeigen

Fig. 1 ein Blockschaltbild einer bereits erläuterten herkömmlichen Digitalsignal-Mischvorrichtung, Fig.2 ein Blockschaltbild eines Ausführungsbeispiels der Erfindung,

Fig. 3 ein Blockschaltbild einer praktischen Ausführungsform eines Teils der Vorrichtung gemäss Fig. 2, Fig. 4A - 4M Signalverläufe zur Erläuterung der Erfindung, Fig. 5A - 5E Signalverläufe zur Erläuterung der Erfindung, Fig. 6 eine Darstellung einer charakteristischen Kurve zur Erläuterung der Erfindung,

Fig. 7A - 7K Signalverläufe zur Erläuterung der Erfindung, Fig. 8 ein Blockschaltbild einer praktischen Ausführungsform eines Teils der Vorrichtung gemäss Fig. 2.

Die Beschreibung erfolgt nun anhand eines Ausführungsbeispiels der Erfindung, das in Fig. 2 dargestellt ist, wobei Bauelemente_;die denen gemäss Fig. 1 entspreche^mit den gleichen Bezugszeichen versehen sind.

In Fig. 2 sind Eingangsanschlüsse für mehrere Analogeingangssignale vorgesehen und zwar Mikrophonsignal-Eingangsanschlüsse 3a und Hilfssignal-Eingangsanschlüsse 3b. Ein Verstärker 4 verstärkt die Mikrophonsignale. Ein verstärktes Analogsignal von jedem Verstärker 4 und ein

909885/0883

Eingangs-Analogsignal von jedem Eingangsanschluss 3b wird durch jeweils einen Umschalter 15 umgeschaltet und jeweils einer Abtastspeicher- und A/D-Umsetzerschaltung 16 zugeführt. Beim Digitaleingangssignal von jedem Eingangsanschluss 1 und ein Digitalsignal von jeder A/D-Umsetzerschaltung 16 wird mittels jeweils eines Umschalters 17 umgeschaltet und jeweils einer digitalen Tonsteuerschaltung 18 zugeführt. Das am Ausgang jeder Tonsteuerschaltung 18 auftretende Digitale ingangssignal wird einer digitalen Signalmisch- und Arbeitschaltung zugeführt, um ein Digitalausgangssignal zu erzeugen, das dann an jedem Ausgangsanschluss 9 erhalten wird. Es ist auch möglich, dass D/A-Umsetzer 21 an einem Teil der Ausgangsanschlüsse 9 angeschlossen sind, wie das in Strichlinien dargestellt ist, um an Ausgangsanschlüssen 10 Analogausgangssignale zu erhalten.

Weiter werden die Digitalausgangssignale der digitalen Signalmisch- und Arbeiiaschaltung 19 zum Teil einer digitalen Echoaddiereinrichtung 22 zugeführt, wobei Ausgangsignale davon über entsprechende Schalter 17' und Tonsteuerschaltungen 18 der digitalen Signalmisch- und Arbeitschaltung 19 zugeführt werden.

Die digitale Signalmisch- und Arbeifeschaltung 19 ist so ausgebildet, dass sie S-Kanal-Digitaleingangssignale mischt, um T-Kanal-Digitalausgangssignale zu erhalten. Diese Signalmisch- und Arbeitsschaltung 19 ist mit einem Digitalspeicher 27 zum Speichern von Matrixelementen [β χ TJ in digitaler Form versehen, wie das mit Bezug auf Fig. 3 weiter unten ausführlich erläutert werden wird.

909885/0883

"-Schaltung 20 bestimmt die einem gewünschten .ngangssignale zur 27. Die digitale Signal-Schaltung 19 weist weiter eine Matrixnq 67 auf zum Arbeiten der S-Kanal-

ale mit aufeinanderfolgend ausgelesenen α-jrv! Di ~ϊ+-alspeicher 27.

C ; α :i ι -:; :: ':; ■J '-. i T c. r ι s t: e:. ι c r s c in a 11:;.: ι c; 18 ist a η s i c h üblich, urin wem·. Grenz f recru erzen, viie niedrige Grenzfrequenz, hohe Greazfrequenz, Sassfrequenz, Sopranfrequenz und Gesprächsfrequenz, bestimmt sind, können verschiedene Frequenz-Ausgangspegel-Charakteristiken erhalten werden.

Im Folgenden werden die Digitalsignalmisch- und -Arbeitsschaltung 19 und die Matrixelement-Bestimmungsschaltung mit Bezug auf Fig. 3 erläutert. Die Matrixelement-Bestimmungsschaltung 20 ist mit einer Analogsignal-Mischschaltung 49 versehen, wobei S-Kanal-Analogeingangssignale deren Eingangsanschlüsse 49-11 bis 49 - IS zugeführt werden, um T-Kanal-Analogausgangssignale gewünschten Mischverhältnisses an deren Ausgangsanschlüsse 49 bis 49 - OT zu erhalten. Ein Beispiel der Analogsignal-Mischschaltung 49 ist in Fig. 8 dargestellt, die weiter unten erläutert werden wird. Gemäss der Erfindung kann die Analogsignal-Mischschaltung 49 als Blackbox angesehen werden, wobei die Beziehung zwischen den Analogeingangssignalen VI₁ bis VI„ und den Analogausgangssignalen VO^ bis V0„ sich durch die folgende Determinante ergibt:

909885/0883

VO, VO,

VO

VI.

VI,

wobei [_aJ eine Matrix ist, die die Kenndaten der Mischschaltung 49 angibt und wie folgt ausgedrückt werden kann:

A₁ A,

^A1,2 "· ^A1,S

^A2,2 ·'· ^A2,S

ι ο

A₁

T, S

Für den Fall einer Eingangssignalverschiebung oder eines - Offset und einer Temperatur drift nehmen die Analogausgangsspannungen Werte von VO / - VO' an, wenn die Analogeingangssignale VI₁ - VI_g alle zu OV werden, wodurch sich die obige Gleichung (1) ergibt zu:

VO₂ - VO₂'

vo_T -

-H

VI,

909885/0883

Jedoch wird zur Kürze der Erläuterung im Folgenden auf die Gleichung (1) zurückgegriffen.

Selbstverständlich genügt es, um die Elemente fs χ T J der Matrix j~Aj zu kennen, die Analogausgangsspannungen VO₁ - V0_T zu messen, wobei eines der Analogeingangssignale VI₁ - VI„ nacheinander 1 V gemacht wird, wobei die anderen

0 V sind. Eine Spannung, eine Analogspannung, jedes Elements dieser Matrix Γα] wird in ein Digitalsignal umgesetzt, das dann dem Digitalspeicher 27 zur Speicherung darin zugeführt wird.

Die Matrixelement-Bestimmungsschaltung 20 gemäss Fig. 3 enthält weiter eine Ansteuerschaltung 48 zum Ansteuern der Analogsignal-Mischschaltung 49. In dieser Ansteuerschaltung 48 sind jeweilige Ansteuerkreise, die wie dargestellt ausgebildet sind, zwischen Eingangsanschlüssen 48 - 11 bis 48 - IS und Ausgangsanschlüssen 48 - 01 bis 48 - OS vorgesehen. Diese Ansteuerkreise bestehen jeweils aus beispielsweise MOS-Feldeffekttransistoren Q₁ und Q₂ und einem Inverter 66, derart, dass die Ausgangsanschlüsse 48 - 01 bis 48 - OS entweder eine Spannung von 1 V von einer Versorgung + B oder eine Spannung auf Erd- bzw. Massepotential,d.h. 0 V, abgeben, abhängig von einer " 1 " oder " 0 " der Eingangssignale_/ die den Eingangsanschlüssen 48-11 bis 48 - IS zugeführt werden. D.h., wenn das Eingangssignal " 1 " ist, werden der Transistor Q₁ durchgeschaltet und der Transistor Q„ gesperrt zur Abgabe der Spannung von 1 V während dann, wenn das Eingangssignal " 0 " ist, der Transistor Q₁ gesperrt und der Transistor

909885/0883

Q_ durchgeschaltet ist zur Abgabe der Spannung von O V.

Weiter ist ein Abtastimpulsgenerator 47 oder Decoder vorgesehen, der durch den Codeinhalt eines Zählers 43 angesteuert ist zur zyklischen Erzeugung eines Äusgangssignals " 1 " an einem seiner Ausgangsanschlüsse

47 - 01 bis 47 - OS der Reihe nach. Ein am Ausgangsanschluss 47 - OS erhaltenes Ausgangssignal des Abtastimpulsgenerators 47 und ein anderes Ausgangssignal das an irgendeinem anderen Ausgangsanschluss 47 - OC davon erhalten wird, werden jeweils an den Eingangsanschluss

48 - 11 bzw. den Eingangsanschluss 48-1 ( C + 1 ) der Ansteuerschaltung 48 angelegt.

Weiter ist eine A/D-Umsetzerschaltung 50 mit beispielsweise 12 Bit vorgesehen. Diese Umsetzerschaltung 50 besteht aus einer dem Wert von T entsprechenden Anzahlvon A/D-Umsetzern 50-1 bis 50 - T , die jeweils mit den Ausgangsanschlüssen 49 - 01 bis 49 - OE der Analogsignal-Mischschaltung 49 verbunden sind. Mit dem Ausgang der A/D-Umsetzerschaltung 50 ist eine Verriegelungsschaltungsanordnung 51 verbunden. Die Verriegelungsschaltungsanordnung 51 besteht aus einer der Zahl T entsprechenden Anzahl von Verriegelungsschaltungen 51-1 bis 51 - T jeweils entsprechend den A/D-Umsetzern 50-1 bis 50 - T. Die Ausgangsanschlüsse 52-1 bis 52 - T der Verriegelungsschal tungsanordnung 51 bilden auch die Ausgangsanschlüsse der Matrixelement-Bestimmungsschaltung 20 .

909885/0883

Im Folgenden wird ein Taktimpulsgenerator 68 erläutert. Ein Taktimpuls von diesem Taktimpulsgenerator 68 wird nicht nur in der Matrixelement-Bestimmungsschaltung 20, sondern auch in der Digitalsignalmisch- und -Arbeitsschaltung 19 verwendet. Dieser Taktimpulsgenerator 68 enthält einen Hauptoszillator 40, der ein Rechteckwellen-Taktimpulssignal ( 1. Taktimpulssignal ) von beispielsweise 2 MHz mit einem Tastverhältnis von 50 % erzeugt, wie das in Fig. 4A dargestellt ist. Die ersten Taktimpulse werden einem S-stufigen Zähler 41 , mit beispielsweise S = 40, zugeführt inpem sie gemäss 1, 2, S gezählt werden, wie das in Fig. 4B dargestellt ist, und ein zweiter Taktimpuls wird mit einer Frequenz von 50 kHz wie gemäss Fig. 4C jedesmal erzeugt, wenn der Zählerstand S gezählt worden ist. Dieses zweite Taktimpulssignal ist in Fig. 4D mit verringerter Zeitbasis dargestellt. Das zweite Taktimpulssignal wird einem U-stufigen Zähler 42, mit beispielsweise U = 50, zugeführt, wo es gemäss 1, 2 ... U gezählt wird, wie das in Fig. 4E dargestellt ist, wobei ein dritter Taktimpuls davon mit einer Frequenz von IkHz jedesmal abgeleitet wird, wenn der Zählerstand U gezählt worden ist. Dieser dritte Taktimpuls wird einem S-stufigen Zähler 43, mit beispielsweise S = 40, zugeführt, indem er gemäss ... C-1, C, C + 1, .. gezählt wird_;wie das in Fig. 4H dargestellt ist.

Die Fig. 41 und 4J zeigen Signalverläufe der Eingangsspannungen an den Eingangsanschlüssen 49-1 (C + 1) und 49-1 (C + 2) der Analogsignal-Mischschaltung 49 und Fig. 4K zeigt den Signalverlauf einer Ausgangsspannung der Analogsignal-Mischschaltung 49 an deren

909885/0883 ' ^₀

ORIGINAL INSPECTED

Ausgangsanschluss 49-0 (C + 1 ). Diese Spannung erreicht einen konstanten Wert nach einer vorgegebenen Übergangszeit t₁/ nachdem die Eingangsspannung, die dem Eingangsanschluss 49-1 ( C + 1) zugeführt ist, angestiegen ist, wie das in Fig. dargestellt ist. Fig. 4L zeigt das Ausgangssignal des A/D-Umsetzers 50 - ( C + 1 ). In diesem Fall wird ein Ausgangssignal des Zählers 42 einem Decoder 44 zugeführt, und wenn während des Zählens von 1 - ü durch den Zähler 42 der Zählerstand V, mit 1 < V < U₇ gezählt ist, gibt der Decoder 44 einen Startimpuls wie gemäss Fig. 4F ab. Dieser Startimpuls wird der A/D-Umsetzerschaltung 50 zur Durchführung der A/D-Umsetzung zugeführt. Weiter wird der dritte Taktimpuls ( Fig. 4G ) von dem Zähler 42 der VerriegelungsSchaltunganordnung 51 so zugeführt, dass die Inhalte der A/D-Umsetzerschaltung 50 durch die Verriegelungsschaltungsanordnung 51 mit der Zeitsteuerung durch den dritten Taktimpuls verriegelt wird, wie das in Fig. 4M dargestellt ist.

Daher werden, wenn die Eingangsanschlüsse 49-11 bis 49 - IS der Analogsignal-Mischschaltung 49 der Reihe nach mit einer Spannung von 1V versorgt sind, die Elemente der Matrix Γ A J in Digitalsignale durch die A/D-Umsetzerschaltung 50 umgesetzt und durch die Verriegelungsschaltunganordnung 51 verriegelt. Die Verarbeitungszeit dieses einen Zyklus ist 40 ms kurz nach der Handeinstellung der Analogsignal-Mischschaltung 49.

909885/0883

Die Inhalte der Verriegelungsschaltunganordnung 51 werden dem Digitalspeicher 27 der Digitalsignalmisch- und -Arbeitsschaltung 49 zugeführt. Der Digitalspeicher 27 besteht aus T S-stufigen Schieberegistern 27-1 bis 27 - T mit Eingangsanschlüssen

27 - 11 bis 27 - IT bzw. Ausgangsanschlüssen 27 - 01 bis 27 - OT. Dieser Digitalspeicher 27 wird durch den ersten Taktimpuls von dem Hauptoszillator 40 gesteuert.

Die Ausgangssignale der Verriegelungsschaltungsanordnung 51 der Matrixelement-Bestimmungsschaltung 20 werden über eine Schreiblogik-Steuerschaltungsanordnung 53 aus Schreiblogik-Steuerschaltungen 53-1 bis 53 - T den jeweiligen Eingangsanschlüssen 27 - 11 bis 27 -IT des Digitalspeichers 27 zugeführt. Die Schreiblogik-Steuerschaltungen 53-1 bis 53 - T sind gleich aufgebaut, so dass nur die Schreiblogik-Steuerschaltung 53-1 als Baispiel dafür erläutert wird.

In einem Subtrahierer 54 der Schreiblogik-Steuerschaltung 53-1 wird ein Ausgangssignal des Schieberegisters 27-1 des Digitalspeichers 27 von dem Ausgangssignal der Verriegelungsschaltung 51-1 subtrahiert und ein Differenzausgangssignal des Subtrahierers 54 wird Decodern 55 und 56 zugeführt. Die Decoder 55 und 56 sind so ausgebildet, dass sie Ausgangssignale erzeugen, wenn das Ausgangssignal des Subtrahierers 54 + 1 bzw. - 1 beträgt. Die jeweiligen Ausgangssignale der Decoder 55 und 56 werden einem ODER-Glied 57 zugeführt, wobei dessen Ausgangssignal über einen Inverter 58 einem UND-Glied 59 zugführt wird. Während-

ORSGiKAL INSPECTED

909885/0883

dessen werden in der Matrixelement-Bestimmungsschaltung jeweilige Codeinhalte von den Zählern 41 und 43 einem Exclusiv-ODER-Glied 45 zugeführt, wobei dessen Ausgangssignal über einen Inverter 46 dem UND-Glied 59 zugeführt wird. Dann wird das Ausgangssignal der Verriegelungsschaltung 51-1 und ein Ausgangssignal des UND-Glieds einem UND-Glied 60 zugeführt. Das Ausgangssignal des Digitalspeichers 27 an dessen Ausgangsanschluss 27 - 01 wird einem UND-Glied 62 zugeführt, während das Ausgangssignal des UND-Glied 59 über einen Inverter 61 dem UND-Glied 62 zugeführt wird. Dann werden Ausgangssignale der UND-Glieder 60, 62 über ein ODER-Glied 63 dem Eingangsanschluss 27-11 des Schieberegisters 27-1 des Digitalspeichers 27 zugeführt.

Im Folgenden wird die Arbeitsweise bzw. der Betrieb der Schreiblogik-Steuerschaltungen 53 - 1, 53 - 2 ... 53 - T mit Bezug auf die Fig. 5A - 5E näher erläutert. Die Schreiblogik-Steuerschaltungsanordnung 53 wird durch ein Impulssignal vom Inverter 46 gesteuert, dessen Eingang mit dem Exclusiv-ODER-Glied 45 verbunden ist. Die Exclusiv-ODER-Schaltung 45 empfängt die Codeinhalte der Zähler 41 und 43 so, dass das Impulssignal bei jedem Zyklus der Matrixelemente in den Schieberegistern 27 - 1, 27-2, ... 27 - T erzeugt wird. Da die Frequenz des Hauptoszillators 40 zu 2 MHz gewählt ist und die Zähler 41 und 43 durch ( 1/40 ) - Frequenzteiler gebildet sind, erzeugen die Zähler 41 und 43 Ausgangssignale mit 50 kHz bzw. 25 Hz. Folglich beträgt ein Zyklus des Zählers 41 20 its, während ein Zyklus des Zählers 43 40 ms.beträgt.

909885/0883

Folglich ändern sich die Codeinhalte des Zählers 41 alle 500 ns ( entsprechend 20 us/40 ) und die Codeinhalte des Zählers 43 alle 1 ms ( entsprechend 40 ms/40), wie das in den Fig. 5B und 5C dargestellt ist. Das bedeutet, dass, wenn die Codeinhalte des Zählers 41 mit den Codeinhalten des Zählers 43 übereinstimmen, das Impulssignal, das den übereinstimmungs- bzw. Koinzidenzzustand zwischen den Zählern 41 und 43 wiedergibt, von dem Inverter 46 alle 20 J*-s erhalten wird. Der Code des Zählers 43 ändert sich alle 1 ms derart, dass das Impulssignal zeitgesteuert erzeugt wird, wenn der gleiche Code wie der des Zählers 43 in dem Zähler 41 auftritt. Folglich sollte festgehalten werden, dass die Zeitsteuerung, wenn die Impulssignale erzeugt werden, um 500 ns alle 1 ms verschoben wird, wie das in den Fig. 5D und 5E dargestellt ist.

Andererseits muss unter der Annahme, dass 40 Kanäle ( S = 40 ) der Digitaleingangssignale in 30 Kanäle ( T = 30 ) der Digitalausgangssignale umgesetzt werden sollen, der Speicher 27 eine Matrixkapazität von ^40 χ 30J besitzen. Bei diesem Ausführungsbeispiel ist jede Zeile [A.., A.2» ··· A.„1_f miti = 1 bis T, des Speichers 27 durch ein Schieberegister gebildet, das durch das Taktsignal von dem Hauptoszillator 40 angesteuert ist. Folglich können die Matrixelemente [ A... , A.„, ... A.„J

die in den Schieberegistern [ 27 - 1, 27 - 2 27 - T]

gespeichert sind,in 20 us umgewälzt werden. Die Spaltenelemente Ta₁ ., A₂ ., . . . A_ . 3/¹¹¹^t 1 ⁼ 1 ki-^s S,des Speichers 27, die von den Schieberegistern simultan ausgelesen werden,

909885/0883

werden der Matrix-Betriebsschaltung 67 und gleichzeitig der Schreiblogik-Steuerschaltung 53 zugeführt, um die gleichen Spaltenelemente in die Schieberegister Γ 27 - 1, 27-2, ... 27 - TJ während des Intervalls einzuschreiben, in dem die gleichen Matrixelemente in der Verriegelungsschaltung 51 verriegelt sind.

Wie später erläutert werden wird, ist das Ausgangssignal des Inverters 58 im allgemeinen " 1 " gehalten derart, dass das Impulssignal, das von dem Inverter 46 dem UND-Glied 59 zugeführt ist, dem UND-Glied 60 so wie es ist und über den Inverter 61 dem UND-Glied 62 in dessen invertierter Form zugeführt wird. Folglich werden die Ausgangssignale der Verriegelungsschaltung 51 den Eingangsanschlüssen Γ 27 - I₁ , 27 - I₂/ ··· 27 - I_Tj des Speichers 27 zugeführt bei jedem daran angelegten Impulssignal und werden die Ausgangssignale des Speichers 27 deren Eingangsanschlüssen in dem verbleibenden Intervall zugeführt, in dem kein Impulssignal daran angelegt ist. Es ist festzustellen, dass, da sowohl der Speicher 27 als auch der Zähler 41 von dem Taktsignal vom Hauptoszillator 40 angesteuert sind, die Zeitsteuerung_/gemäss derdas Impulssignal von dem Inverter 46 erzeugt ist, mit der Zeitsteuerung, bei der die gleiche Spalte des Speichers 27 daraus ausgelesen wird, in Koinzidenz ist. Weiter werden die Inhalte der Verriegelungsschaltung alle 1ms erneuert derart, dass die Inhalte der Verriegelungsschaltung 51 mit den Inhalten der Spaltenelemente des Speichers 27 übereinstimmen, die von dem Speicher 27 gemäss einer Zeitsteuerung des Impulssignals

909885/0883

292127:

ausgelesen werden, dar. dem UND-Glied 60 zugeführt ist. Folglich werden, wenn das Impulssignal an die Schreiblogik-Steuerschaltung 53 angelegt ist, die Inhalte der Verriegelungsschaltung51 jeweils an die Eingangsanschlüsse des Speichers 27 angelegt, anstelle die aus dem Speicher 27 ausgelesenen Spaltenelemente an dessen Eingangsanschlüsse anzulegen. In dem Intervall, in dem das Impulssignal nicht an die Schreiblogik-Steuerschaltung 53 angelegt ist, ist das Ausgangssignal des Inverters 61 " 1" derart, dass die aus dem Speicher ausgelesenen Spaltenelemente direkt über das UND-Glied 62 und das ODER-Glied 63 an die Eingangsanschlüsse des Speichers 27 angelegt werden. D.h., dass, wenn sich die Inhalte der Verriegelungsschaltung 51 ändern, entsprechende Spaltenelemente des Speichers 27 seauentiell alle 1 ms neu

geschrieben werden. Folglich werden die gesamten Matrixelemente des Speichers 27 in 40 ms neu geschrieben. Weiter ist die Schreiblogik-Steuerschaltung 53 mit einer Rauschen beseitigenden Schaltung versehen, die verhindert, dass die Matrixelemente des Speichers 27 durch geringe Änderungen in den Inhalten der Verriegelungsschaltung 51 neu geschrieben werden. Wie erläutert, wird das Ausgangssignal des Subtrahierers 54 dem Paar aus Decodern 55, 56 zugeführt, die das Ausgangssignal " 1 " abgeben bei einem Zustand der Differenz von " + 1 " bzw. " - 1 " im niedrigstwertigen Bit ( LSB ) zwischen dem Verriegelungsausgang und dem Speicherausgang. Wenn die Ausgangssignale der Decoder 55 und 56 " 1 " sind, wird das Ausgangssi.gnal des Inverters 58 " 0 ", weshalb das Impulssignal dem UND-Glied 60 nicht zugeführt wird. D.h., dass die Ausgangs-

OR₁GlNAL INSPECTED 909885/0883

signale des Speichers 27 stets dessen Eingangsanschlüssen zugeführt werden. Folglich werden selbst dann, wenn die Ausgangssignale der Verriegelungsschaltung 51 aufgrund von Rauschen fluktuieren oder schwanken, die Matrixelemente des Speichers 27 nicht entsprechend der Schwankung neu geschrieben.

Da die Schreiblogik-Steuerschaltung 53 in der obigen Weise vorgesehen ist, wird in der A/D-Umsetzerschaltung 50 der Matrixelement-Bestimmungsschaltung 20 verhindert, dass dann, wenn eine analoge Eingangsspannung nahe einem quantisierten Grenzspannungswert ist, wie in Fig. 6 dargestellt, das digitale Ausgangssignal zwischen beispielsweise einem Code in und einem Code m + 1 schwankt gemäss einem kleinen Eingangsrauschen derart, dass Rauschen in das digitale Ausgangssignal eingemischt ist.

Zu mischende S-Kanal-Digitaleingangssignale CH₁ - CH_g, Signale, die mit den zweiten TaktSignalen synchron sind, werden jeweils den Eingangsanschlüssen 25-1 bis 25 -S zugeführt und einer Parallel-Serien-Umsetzung mittels eines 16-Bit -Last-Schieberegisters 26 unterworfen, das aus S-Zeilenregistern 26-1 bis 26 - S besteht. Dieses Register 26 ist mit einem ersten Taktimpuls ( Fig. 7A ) von dem Hauptoszillator 45 versorgt. Währenddessen werden die Codeinhalte ( Fig. 7B ) des Zählers 41 einem Decoder 36 zugeführt und wenn ein Code S an dem Zähler 41 erhalten wird, gibt der Decoder 36 ein Erfassungssignal ( Fig. 7D) ab, das dem Register 26 als Ladeimpuls ( Fig. 7F ) zugeführt wird. Dieses Erfassungssignal vom Decoder 36 wird

90988B/0883 original inspected

auch einem Inverter 37 zugeführt und ein phaseninvertiertes Signal von diesem wird dem Register 26 als Schiebei„_mpuls ( Fig. 7G ) zugeführt. Fig. 7C zeigt den zweiten Taktimpuls von dem Zähler 41.

Weiter ist eine Multipliziererschaltung aus einer der Zahl T entsprechenden Anzahl von 16-Bit-Multiplizierern 28-1 bis 28 - T vorgesehen, denen die Ausgangssignale ( Fig. 71 ) des Digitalspeichers 27 der Reihe nach zur Multiplikation mit den Ausgangssignalen CH₁ bis CHg ( Fig. 7H ) des Registers 26 zugeführt werden. Entsprechende 32-Bit-Ausgangssignale der Multiplizierer 28-1 bis 28 - T werden jeweils einer 32-Bit-Addierschaltung 29 aus Addierern 29-1 bis 29 - T zugeführt. Ausgangssignale von diesen Addierern 29-1 bis 29 - T werden dann einer 32-Bit-Akkumulatorschaltung 33 aus Akkumulatoren 33-1 bis 33 - T zugeführt. Diese Akkumulatoren 33-1 bis 33 - T werden durch den ersten Taktimpuls vom Hauptoszillator 40 gesteuert. Ausgangssignale dieser Akkumulatoren 33-1 bis 33 - T werden einer UND-Verknüpfungsschaltung 32 aus UND-Gliedern 32-1 bis 32 - T zugeführt. Währenddessen wird der Code des Zählers 41 einem Decoder 30 zugeführt, um ein Erfassungssignal ( Fig. 7E ) davon abzuleiten, wenn der Code " 1 " am Zähler 41 erhalten wird. Dieses Erfassungssignal vom Decoder 30 wird über einen Inverter 31 den UND-Gliedern 32-1 bis 32 -T gemeinsam zugeführt. Dann werden Ausgangssignale dieser UND-Glieder 32-1

ORIGINAL INSPECTED

909885/0883

tffi&i

bis 32 - T jeweils den Addierern 29-1 bis 29 - T zugeführt.

Entsprechende obere 16-Bits der Ausgangssignale ( Fig. 7J ) der Akkumulatoren 33 - 1 bis 33 - T werden jeweils einer 16-Bit-Verriegelungsschaltungsanordnung 34 aus Verriegelungsschaltungen 34-1 bis 34 - T zugeführt, um Digitalausgangssignale ( Fig. 7K) an Ausgangsanschlüssen 35-1 bis 35 - T zu erhalten. Die Verriegelungsschaltungen 34-1 bis 34 - T werden durch die ersten Taktimpulse von dem Hauptoszillator und den Ausgangsignalen des Decoders 30 gesteuert.

Die Multiplizierschaltung 28, die Addierschaltung 29, die ÜND-Verknüpfungsschaltungsanordnung 30 und die Akkumulatorschaltung 33 sind zur Bildung der Matrix-Betriebsschaltung 67 einander zugeordnet.

Im Folgenden wird ein praktisches Ausführungsbeispiel der Analogsignal-Mischschaltung 49 gemäss Fig. 3 anhand der Fig. 8 erläutert. Da die Analogsignal-Mischschaltung gemäss Fig. 8 ansich bekannten Aufbau besitzt, erfolgt lediglich eine vereinfachte Erläuterung in Zusammenhang mit dem Ausführungsbeispiel gemäss Fig.

In Fig. 8 sind ein Dämpfungs- und ein Pegeleinstellglied 70, 71, ein Panoramapotentiometer 72, ein Inverter 73 und ein Zusammensetzglied 74 vorgesehen, die jeweils einen Schaltungsaufbau besitzen, wie er in Fig. 8 am linken Rand dargestellt ist. Weiter sind Eingangsanschlüsse 75,

909885/0883

vorgesehen für Analogeingangssignale, die aus einer der Zahl K ( = 32 ) entsprechenden Anzahlen von Zeilensignal-Eingangsanschlüssen 75 bzw. der Zahl L ( = 8 ) entsprechenden Anzahl von Echorückkehrsignal-Eingangsanschlüssen 76 bestehen. Die Echorückkehrsignale sind Ausgangssignale von einer ( nicht dargestellten ) analogen Echoaddiereinrichtung, die entsprechend der digitalen Echoaddiereinrichtung 22 gemäss Fig. 2 vorgesehen ist. Weiter sind Ausgangsanschlüsse 77-81 für die Analogausgangssignale vorgesehen, die bestehen aus einer der Zahl M ( = 24 ) entsprechenden Anzahl von Mehrkanalsignal-Ausgangsanschlüssen 77, der Zahl N ( = 4 ) entsprechenden Anzahl von 4-Kanal-Ausgangsanschlüssen 78, der Zahl Q ( = 4 ) entsprechenden Anzahl von Echosendesignal-Ausgangsanschlüssen 79, wobei das Echosendesignal der obigen analogen Echoaddiereinrichtung zugeführt ist, der Zahl R ( = 4 ) entsprechenden Anzahl von Zeichensendesignal-Ausgangsanschlüssen 80 bzw. der Zahl P ( = 2 ) entsprechenden Anzahl von Solosignal-Ausgangsanschlüssen 81. Das Zeichensendesignal wird beispielsweise zum Senden eines Signals zu einem Spieler-Kopfmikrophon oder dergl. und das Solosignal zum Prüfen entsprechender Eingangs-Ausgangssignale verwendet. Weiter sind eine der Zahl K entsprechende Anzahl von Eingangsschaltungen 62 vorgesehen, die jeweils mit einer der Zahl K entsprechenden Anzahl von Eingangsanschlüssen 75 verbunden sind, sowie eine der Zahl L entsprechende Anzahl von Eingangsschaltungen 83, die jeweils mit einer der Zahl L entsprechenden Anzahl von Eingangsanschlüssen 76 verbunden sind, sowie eine der Zahl M entsprechende Anzahl von Ausgangsschaltungen 84. Weiter sind Umschalter SW. - SW,,

909885/0883

vorgesehen, und zwar ein Phaseninvertier-ümschalter SW₁, Vorher / Nachher - bzw. Pre / Post- Umschalter SW-, SW.,, ein Gerade/Ungerade-Kanal bzw. Odd/Even-Kanal- und Kanalgeräuschsperre-Umschalter SW₄, ein Bass-Wählschalter SW_C, ein Solo-Wählschalter SW,-, ein 4-Kanal-Wählschalter

0 D

SW₇, ein Solo-Wählschalter SW_g, ein Vorher/Nachher- bzw. Pre/Post-Umschalter SW_g, ein Phaseninvertier-Umschalter SW_1n, ein Kanal-Geräuschsperreschalter SW₁₁, ein Kanal-Wählschalter SW-2' bzw. ein Solo-Wählschalter SW₁-..

Selbstverständlich sind noch zahlreiche weitere Ausbildungen möglich.

Patentanwalt

909885/0883

Claims

DiL)I !tip H- ΜITSCHEHUCiI Dipl-lnn K. r,M>.i?r,riWANN

Dr. Γ;.·ΐ. nat. W K 0 3 3 £ 3
Dipl.-l.iO J Sv';^;i.ii:r - EVERS

19. JuIi 19

Sony Corporation

7-35 Kitashinagawa 6-chome

Shinagawa-ku

Tokyo/Japan

ANSPRÜCHE

hl Vorrichtung zum Mischen von S-Kanal-Digitaleingangssignalen, um T-Kanal-Ausgangssignale zu erhalten,
gekennzeichnet durch

einen Speicher (27) zum Speichern von Matrix elementen Fs χ τ] mit digitaler Form, eine Bestimmungseinrichtung (20) der Matrixelemente abhängig vom gewünschten oder Soll-Mischverhältnis zwischen den S-Kanal-Digital eingangssignalen,

909885/0883

eine Einrichtung zur Zufuhr der Matrixelemente von der Bestimmungseinrichtung (20) zum Speicher (27) und

eine Arbeitseinrichtung (67) zum Arbeiten der S-Kanal-Digitaleingangssignale mit den Matrixelementen, die von dem Speicher (27) ausgelesen sind, um daraus die T-Kanal-Digitalausgangssignale zu erzeugen.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Matrixelement-Bestimmungseinrichtung (20) aufweist:

eine Analogsignal-Mischschaltung (49) mit S-Kanal-Eingangsanschlüssen, an die ein Eingangssignal mit voreingestelltem Pegel sequentiellbei vorgegebener Geschwindigkeit zuführbar ist,

eine der Zahl T entsprechende Anzahl von Analog/ Digital-Umsetzern (50), an die T-Kanal-Ausgangssignale von der Analogsignal-Mischschaltung (49) jeweils angelegt sind, und

eine der Zahl T entsprechende Anzahl von Verriegelungsschaltungen (51)_/die jeweils digitale Ausgangssignale von den Analog/Digital-Umsetzern (50) empfange^ zur Verriegelung der digitalen Ausgangssignale während eines vorgegebenen Intervalls.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Matrixelement-Bestimmungseinrichtung (20) weiter aufweist:

eine der Zahl S entsprechende Anzahl von Ansteuerschaltungen (48), die mit den S-Kanal-Eingangsanschlüssen der Analogsignal-Mischschaltung (49) ver-

909885/0883

2S29273

bunden sind, um die Eingangssignale daran anzulegen, wobei die Ansteuerschaltung (48) aus Verknüpfungsschaltungen (Q₁, Q₂, 66 ) zusammengesetzt ist, die mit der Spannungsquelle mit dem voreingestellten Pegel verbinden, und

einen Abtastimpulsgenerator (47) zur Erzeugung eines Abtastimpulses, der sequentiell der der Zahl S entsprechenden Anzahl der Ansteuerschaltungen (48) zuführbar ist, wobei der Abtastimpuls die Verknüpfungsschaltung (Q₁, Q₂, 66) steuert, um die Spannungsquelle an die S-Kanal-Eingangsanschlüsse bei Auftreten des Abtastimpulses anzulegen.

Vorrichtung nach Anspruch 3, gekennzeichnet durch einen Taktimpulsgenerator (68) mit einem Hauptoszillator (40) und mindestens einem ersten und einem zweiten Zähler (42, 43, 44), wobei der erste Zähler (43,44) das Schwingungssignal vom Hauptoszillator (44) frequenz_teilt zur Steuerung der Analog/Digital-ümsetzer (50) und der Verriegelungsschaltungen (51) und wobei der zweite Zähler (43) das Ausgangssignal vom ersten Zähler (43, 44) um 1/S frequenz_teilt, zur Steuerung des Abtastimpulsgenerators (47) .

Vorrichtung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet,

dass die die Matrixelemente zuführende Einrichtung (53) aufweist:

eine erste Verknüpfungseinrichtung_/ die Ausgangssignale von der Verriegelungsschaltung (51) empfängt, eine zweite Verknüpfungseinrichtung, die Äusgangssignale von dem Speicher (27) empfängt, und eine Einrichtung zum Steuern der ersten und der zweiten Verknüpfungseinrichtung derart, dass die Ausgangs-

909885/0883

signale der Verriegelungsschaltungen (51) an Eingänge des Speichers (27) angelegt sind, wenn die Inhalte der Verriegelungsschaltungen (51) den Spaltenelementen des Speichers (27) entsprechen, die aus diesem ausgelesen sind^ und dass die Ausgangssignale des Speichers (27) an die Eingänge des Speichers (27) im verbleibenden Intervall zurückgeführt sind.

6. Vorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass die Steuereinrichtung mit einem Steuerimpulsgenerator versehen ist, der einen dritten Zähler (41) aufweist, der das Schwingungssignal vom Hauptoszillator (47) um 1/S frequenz_J:eilt, sowie mit einer Erfassungseinrichtung zum Erfassen der Koinzidenz zwischen den Codeinhalten des zweiten Zählers (43) und des dritten Zählers (41) zur Erzeugung eines Steuerimpulses, durch den die erste Verknüpfungseinrichtung durchgeschaltet oder geöffnet und die zweite Verknüpfungseinrichtung gesperrt oder geschlossen wird.

7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die die Matrixelemente zuführende Einrichtung

(53) weiter eine Einrichtung aufweist, um zu verhindern, dass der Steuerimpuls dem ersten und dem zweiten Verknüpfungsglied zuführbar ist, wenn die Differenz zwischen den Codeinhalten der Verriegelungsschaltungen

(51) und dem Speicher (27) kleiner ist als ein vor-

909885/0883

2329273

gegebener Wert.

8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, dass die Verhinderungseinrichtung einen Subtrahierer (54) zum Subtrahieren der Ausgangssignale der Verriegelungsschaltungen (51) von den Ausgangssignalen des Speichers (27) und eine dritte Verknüpfungseinrichtung zwischen dem Steuerimpulsgenerator (51, 45, 46) und der ersten und der zweiten Verriegelungseinrichtung aufweist zur Zufuhr des Steuerimpulses zur ersten und zur zweiten Verknüpfungseinrichtung, wenn das Ausgangssignal des Subtrahierers (54) unter dem vorgegebenen Wert liegt.

9. Vorrichtung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet,

dass der Speicher (27) eine der Zahl T entsprechende Anzahl von Schieberegistern (27 - 1, 27 - 2 ... 27 - T) besitzt, die durch das Schwingungssignal vom Hauptoszillator (40) angesteuert sind, wobei jedes der Schieberegister (27 - 1, ... 27 - T) eine Kapazität der Zeilenelemente der Matrixelemente des Speichers (27) besitzt.

10. Vorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet,

dass die Betriebs- bzw. Arbeitseinrichtung aufweist eine der Zahl T entsprechende Anzahl von Multiplizierern (28), deren jeder Spaltenelemente des Speichers (27) empfängt, zur Multiplikation eines

909885/0883

2923273

vorgegebenen Kanals der Digitaleingangssignale mit den entsprechenden Spaltenelementen des Speichers (27) und

eine Einrichtung zum akkumulativen Addieren der multiplizierten Ausgangssignale van ersten Kanal bis S-Kanal des digitalen Eingangsignals.

909885/0883