DE2918223C2 - Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speichergerät und ein Verfahren zum Synchronisieren bitseriell einlaufender Daten - Google Patents
Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speichergerät und ein Verfahren zum Synchronisieren bitseriell einlaufender DatenInfo
- Publication number
- DE2918223C2 DE2918223C2 DE2918223A DE2918223A DE2918223C2 DE 2918223 C2 DE2918223 C2 DE 2918223C2 DE 2918223 A DE2918223 A DE 2918223A DE 2918223 A DE2918223 A DE 2918223A DE 2918223 C2 DE2918223 C2 DE 2918223C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- read
- computer
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Transfer Systems (AREA)
Description
18*223
relativ weit entfernteSpuren aräuwahleri wären. . . i ίί
Wenn eine Spur ausgewählt ist, so Bt eine'S^chronisationzjwisclfen dem 'Steuergerät/Rechner und den auf :
der Spur ^ufgezeichteten Baten e^prderficlfclA'eiriigen Fällen sind permanente Kennzeichen, z. B. Löchli^^er
Spur zugeordnet, unreinen festen Be^gspunkt zu schafFeKi(BeF^Weich-Sektont-Platten, z. B.FlöppyjlKsks
werden dauernde Kennzeichaii nicht yerwendet Diese Platteii haben eine^gröBere FleJtibilität, da der Benutzer
die Platte auf besondere Anwendungsfälleformatieren kännifEhie^emlich komplizierte Änordnungldient^ur
HereteUungderSynchrpnisationzudiesettHo^py-Disks. - '■;. ■.:■·'-;■' ;' ■·■■ Y-'1" -' ;: ll/rV^'
Bei einer aus der DE-OS 15.24, -779 bekannten Schnittstelleneinnchtuhg der eingangs genannten Art w^ähron
einer besonderen Organisation des Plättenspetchers" Gebrauch gemacht In den Aufzeichnungsspuren des Plattenspeichers
sind Irifömätioi&blöcke, die wiederum in verschiedene Unterabschnitte unterteilt sind, vpn^ünterschiedßcher
Länge hintereinander mit Kennzeichen dargestellt; weiche die Adressen- und Datenteillänge bestimmen,
wobei zwischen den einzelnen Teilen:'des InforinätioiSblocks mf ormationsfreie Abstände von variabler
Länge einstellbar sind. Die Zentraleinheit und der^ Plattenspeiäe'rfand über eine Auswahlschaltung, ein^Daten-Ein-
und Ausgaberegister und eiii Kommaadbfegister verbimden.'Dem Kommändoregister ist eine Dekoäierschaltung
zur Erzeugung von Steuernghideninachgeschälteit, die zwei Zyklussteuerringe zur Definitionäer
Fläche der Aufzeichnungen in verschiedene tjeider und zur weiteren Unterteilung dieser Felder steuert Femer
ist ein der Dekodierschaiturig nachgesciiäifeter Steuerzahler "feit einem Schlüssellängenregister und einem
Dateitfängenregister Verbünden, ün^
zeichnung festzulegen. Durch diese bekannte Anordnung soll mit vergleichsweise geringem Aufwand die Vergleichsoperation
eines Schlüsselfeldes mit einer Suchmaske durch die Zentraleinheit nach Lokalisierung des
Kennwortes im Kennwortfeld verzögeruhgsfrei erfolgen.
Der Erfindung liegt die Aufgabe zugrunde, die eingangs genannte Schnittstelleneinrichtung mit besonders
einfachen, wenigen und kostengünstigen Koftiponenten aufzubauen und eine zuverlässige und rasche Synchronisation
von Rechner und Speicher selbst bei Floppy-Disks ohne zusätzlichen Maschinenaufwand zu gewährleisten.
. ■ ' '25
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale der Ansprüche 1 bzw. 8 gelöst
Da die Adresse des Festwertspeichers bei der Erfindung teilweise durch den letzten Zustand des Festwertspeichers
durch externe Bedingungen (Betriebswahlleitungen) bestimmt wird, wird auch der jeweils nächste Zustand
durch eine Kombination aus dem letzten Zustand des Festwertspeichers und externen Bedingungen abgeleitet
Innerhalb eines vorgegebenen Zyklus wird die nächste Adresse jeweils durch externe Bedingungen beeinflußt,
so daß jederzeit eine Sprungfunktion ausgeführt werden kann. Ein besonderer Vorteil der Erfindung liegt darin,
daß die drei wesentlichen Komponenten der Schnittstelleneinrichtung, nämlich das Serien/Parallel-Schieberegister,
der Festwertspeicher und die Zeitgabeschaltung, relativ preiswerte Komponenten sind, die in der erfindungsgemäßen
Schaltungskonfiguration eine erhebliche Betriebsflexibilität und eine zuverlässige Synchronisation
zwischen Rechner und Speichergerät gewährleisten.
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispiels näher
erläutert In der Zeichnung zeigt
Fig. 1 eine die Merkmale der Erfindung aufweisende Schnittstelleneinrichtung zwischen einem Digitalrechner
und eirem Plattenlaufwerk (Speicher);
F i g. 2 ein Blockdiagramm der Schnittstelleneinrichtung gemäß einem Ausführungsbeispiel der Erfindung;
F i g. 3 ein genaueres Blockschaltbild der Logik- und Zeitgabeeinrichtungen des Steuergeräts gemäß F i g. 2;
F i g. 4 eine grafische Darstellung des Synchronisationsfeldes, wie es zur Synchronisation eines Registers mit
aufgezeichneten Daten verwendet wird; '
F i g. 5 eine grafische Darstellung, welche das Format jedes Sektors jeder Spur bei dem beschriebenen
Ausführungsbeispiel veranschaulicht;
F i g. 6 eine grafische Darstellung des bei dem beschriebenen Ausführungsbeispiel verwendeten Byte-Formats.
Im folgenden wird ein Steuergerät als Schnittstelleneinrichtung zwischen einem Digitalrechner und einem
Magnetplattenaufzeichner oder einer anderen Speichervorrichtung beschrieben. Wenn auch die folgende Beschreibung
auf ein Floppy-Plattenaufzeichnungsgerät gerichtet ist, kann sie auch bei anderen Speichervorrichtungen
mit den gleichen Vorteilen verwendet werden, und zwar insbesondere dann, wenn Daten in serieller
Form wie bei ladungsgekoppelten Bauelementen (CCD) oder Speichern mit einwandigen Domänen aufgezeichnet
werden. In der folgenden Beschreibung werden zahlreichϊ Einzelheiten zur Erleichterung des Verständnisses
angegeben, so z. B. spezielle Wortlängen usw. Es ist klar, daß die Erfindung auf diese Einzelheiten nicht
beschränkt ist Andererseits werden in der folgender1. Beschreibung bekannte Üchaltungsanordnungen hi Blockdiagrammform
gezeigt, um die Beschreibung und Veranschaulichung der Erfindung möglichst übersichtlich zu
halten.
Bei dem beschriebenen Ausführungsbeispiel dienen das Steuergerät und Has Synchronisationsverfahren zur
Bildung einer Schnittstelle zwischen einem Mikrocomputer und einem Minifloppy-PIatten-Aufzeichnungsgerät
Das Steuergerät ist besonders für den verbrauchernahen Bereich, z. B. für den Haushalt, das Hobby oder den
geschäftlichen Bereich in Verbindung mit kleinen Systemen geeignet. Das beschriebene Ausführungsbeispiel des
Steuergeräts wird zur Bildung einer Schnittstelle zwischen einem AppIe-2-Rechner, hergestellt von Apple
Computer, Inc., und einem Shugart-Antrieb bzw. -Laufwerk Nr. SA-400, SA-390 o. dgl. verwendet
Im folgenden wird zunächst auf F i g. 1 Bezug genommen. Das erfindungsger.iäße Magnetplatten-Steuergerät,
das als Steuergerät 12 gezeigt ist, bildet die Schnittstelle zwischen einem Digitalrechner 15 und einem Plattenantrieb
bzw. -Laufwerk *fi. Der Digitalrechner 15 ist über einen Datenbus 13 und einen Adressenbus 14 mit dem
Steuergerät gekoppelt. Das Steuergerät 12 ist über eine Vielzahl von Steuer- und Datenleitungen mit dem
Antrieb 16 gekoppelt. Die Auswahl der Spur wird durch Signale auf den Leitungen 25,26, 27 und 28 gesteuert,
welche über Verstärker 32 an die vier Phasen eines Spur-Auswahl-Schrittschaltmotors 33 angelegt werden. Der
Motor 33 und der Verstärker 32 sind herkömmliche Komponenten, die bei Plattenantrieben gewöhnlich Verwendung
finden.
Ein Datensignal zum Aufzeichnen von Daten auf die Platte 30 wird über eine Leitung 64, welche über
Lese/Schreib-Verstärker 31 mit dem Kopf 34 in Verbindung steht, an den Antrieb 16 angelegt. Das Daten-Lesesignal
von der Platte 30 wird über die Verstärker 31 und die Leitung 22 an das Steuergerät 12 angelegt. Der Kopf
wird vom Schrittschaltmotor 33 zu der gewünschten Spur auf der Scheibe 30 bewegt. Freigabesignale zur
Steuerung des Antriebs 16 werden vom Steuergerät 12 über Leitungen 19 und 20 an den Antrieb 16 angelegt. Ein
Schreib-Sicherungsschalter 36 gibt ein Signal an das Steuergerät 12, wenn in der Antriebseinheit ein Kennzeichen
dafür auftritt, daß Information auf einer speziellen Platte nicht gelöscht werden soll. Dies ist ein bei
zahlreichen Plattenantrieben verwendetes übliches Signal.
Bevor das Steuergerät genauer beschrieben wird, soll zunächst das bei dem beschriebenen Ausführungsbeispiel
verwendete Byteformat erläutert werden, da dadurch das Verständnis des Steuergeräts erleichtert wird.
Wie in Fig.6 gezeigt ist, besteht das Byteformat aus 8-Bit-Abschnitten. jeder Abschnitt besteht aus vier
Datenbits und vier Taktbits; zwei Abschnitte sind zum Speichern eines Bytes von Daten erforderlich. Die
Taktbits sind stets binäre Einsen. Daher treten aufeinanderfolgende binäre Nullen in einem normalen Datenfeld
nie auf; jedoch werden zwei aufeinanderfolgende binäre Nullen als Kennzeichen verwendet, wie weiter unten
noch beschrieben werden wird. Ein Abschnitt enthält nicht entweder nur die sm höchsten bewerteten Bits oder
die am geringsten bewerteten Bits; stattdessen sind die ungeraden Datenbits D\, Ds, Os, und Di in einem
Abschnitt und die geraden Datenbits D0, D2, D* und D6 in dem anderen Abschnitt enthalten. Durch Verteilung
der Datenbits auf diese Weise ist das Einbeziehen der beiden Abschnitte in ein Standardbyte wesentlich
einfacher. Wenn die Abschnitte in parallelen Registern sind, so ermöglicht eine Verschiebung um eine Stufe in
einer Richtung ein Verschmelzen der beiden Abschnitte in einem einzigen Byte.
gemäß F i g. 1 aus einem Serien/Parallel-Schieberegister 40, einer Steuerlogik- und Zeitgabeeinrichtung 24
(nachfolgend Steuerschaltung genannt) und einer Auswahlschaltung 42 bestehen. Die Steuerschaltung 24 ist in
bevorzugter Ausführungsform in F i g. 3 gezeigt. Die Auswahlscha'f.iingen 42, die als übliche digitale Verriegelungsschaltungen
ausgebildet sind, speichern Daten zur Auswahl von Betriebsarten, Spuren auf der Platte und
andere Steuersignale, wie weiter unten genau beschrieben werden wird. Ferner sind in F i g. 2 eine Motor-Zeitgabeschaltung
52 und ein Bootstrap-Speicher 45 gezeigt
Das über den Datenbus 13 und den Adressenbus 14 mit dem Rechner gekoppelte Steuergerät gemäß F i g. 2
nimmt vom Rechner an einem Eingangsanschluß eines NAND-Gatters ein Taktsignal auf. Ein Steuergerät-Auswahlsignal
auf der Leitung 47 wird an das Register 40 und an die Auswahlschaltung 42 angelegt und zeigt an, daß
das Steuergerät vom Rechner zur Betätigung ausgewählt worden ist. Andere bekannte Steuersignale und
-leitungen, z. B. die den Betriebsspannungen zugeordneten Leitungen sind in F i g. 2 nicht gezeigt.
Das Steuergerät gemäß F i g. 2 ist über die Leitungen 25,26,27 und 28 (vgl. auch F i g. 1) mit dem Aufzeichnungsgerät
gekoppelt Die Freigabesignale auf den Leitungen 19 und 20, die Datenleitungen 22 und 64 und die
das Schreib-Sicherungsschaltsignal führende Leitung 17 sind in F i g. 2 ebenfalls gezeigt
8-Bit-Wörtern von dem Bus 13 und zum seriellen Ausgeben dieser Daten auf die Leitung 63 während des
Scbreibbetriebs. Während des Lesebetriebs werden die Daten seriell in das Register 40 eingeschoben und
danach parallel auf den Bus 13 gegeben. Das Register 40 wird von auf Leitungen 70,71,72 und 73 an das Register
angelegten Signalen gesteuert Diese Leitungen kommen von der Steuerschaltung 24. Während des Lesebetriebs
werden, wie nachfolgend beschrieben werden wird, die in das Register eingeschobenen Daten von auf diesen
Leitungen anstehenden Signalen gesteuert Während des Lesebetriebs wird das Register 40 automatisch gelöscht
wenn seine /7-te Stufe (8. Stufe) eine binäre Eins enthält Bei dem Byteformat gemäß F i g. 6 ist das erste Bit
jedes Abschnitts stets eine binäre Eins (Taktbit). In dem Aufzeichnungsbetrieb werden Daten in das Register 40
von links nach rechts geschoben. Das Register 40 kann auch Daten von rechts nach links verschieben; dies
geschieht, wie nachfolgend genauer erläutert werden wird, um das Signal auf der Leitung 17 abzutasten.
so Während bei c!üm beschriebenen Ausführungsbeispiel ein 8-Bit-Register 40 verwendet wird, können auch ein
16-Bit-Register oder zwei in Reihe geschaltete 8-Bit-Register vorgesehen sein, um die Übertragung von 16-Bit-Wörterzu
einem geeigneten Bus zu ermöglichen.
Der Bootstrap-Speicher 45, der mit dem Adressenbus 14 und dem Datenbus 13 gekoppelt ist kann ais
Festwertspeicher, z. B. als PROM (programmierbarer Festwertspeicher) ausgebildet sein. Bei dem beschriebenen
Ausführungsbeispiel ist dieser Bootstrap-Speicher ein 256-Byte-Speicher, der die Anfangsbedingungen für
die Operation des Systemprogramms einstellt Der Speicher kann zum Lesen der Operationssysteme von der
Platte oder ähnlicher Funktion verwendet werden.
Die Steuerschaltung 24 kann feststellen, ob die Platte in Bewegung ist und sie liefert über die Leitung 53 ein
die Plattenbewegung kennzeichnendes Signal. Dieses Signal verhindert über den Zeitgeber 52 und das NAND-Gatter
51, daß die Taktsignale zur Leitung 50 weitergegeben werden, wenn die Platte nicht auf Sollgeschwindigkeit
gebracht ist Der Motorzeitgeber 52 steuert den Platten-Antriebsmotor des Aufzeichnungsgeräts mit Hilfe
eines auf die Leitung 20 gegebenen Signals. Nachdem Daten geschrieben oder gelesen worden sind, verhindert
der Zeitgeber 52 über eine vorgegebene Zeitdauer (z.B. 10 Sekunden) das Anhalten des Platten-Antriebsmotors.
Zu beachten ist daß ohne diesen Zeitgeber eine beträchtliche Totzeit erforderlich wäre, bis die Platte auf
Geschwindigkeit gebracht worden ist Die Signale auf den Leitungen 18 und 19, weiche in der Auswahlschaltung
42 gespeichert werden, dienen zur Freigabe des Aufzeichnungsgeräts einschließlich des zugehörigen Platten-Antriebsmotors.
Bei dem beschriebenen Ausführungsbeispiel besteht die Auswahlschaltung 42 aus acht Verriegelungsschal-
Bei dem beschriebenen Ausführungsbeispiel besteht die Auswahlschaltung 42 aus acht Verriegelungsschal-
tungen, welche als Speicher- und Decodiereinrichtungen dienen. Vier Leitungen des Adressenbus 14 sind mit der
Auswahlschaltung 42 gekoppelt. Drei dieser Leitungen dienen zur Auswahl von einer der acht Verriegeiungsschaltungen,
und die restliche Leitung wird zur Versorgung der ausgewählten Verriegelung.sschaltung mit Daten
(binäre Eins oder Null) verwendet. Auf diese Weise werden acht Datenbits in der Auswahlschaltung 42 gespeichert.
Vier dieser Datenbits dienen zur Steuerung der vier Phasen des Spur-Auswahlmotors 33 (F i g. 1); diese
Bits werden über die Leitungen 25 bis 28 an das Aufzeichnungsgerät angelegt. Zwei dieser Datenbits werden an
Leitungen 18 und 19 zur Erzeugung von Freigabesignalen Für das Aufzeichnungsgerät angelegt. Die restlichen
beidfcii Bits werden, wie weiter unten anhand von F i g. 3 genauer beschrieben werden wird, an Leitungen 60 und
61 angelegt, um eine Betriebsart des Steuergeräts auszuwählen.
In typischer Betriebsweise tastet der Rechner über das Steuergerät gemäß F i g. 2 die Position des Kopfes (die
gegenwärtige Spur) über der Platte ab. Insbesondere wird die Spurzahl, welche vom Kopf gelesen wird, über das
Register 40 dem Rechner mitgeteilt. Der Rechner ist so ausgebildet, daß er das ideale Geschwindigkeitsprofil zur
Bewegung des Kopfes von der Istspur zu der ausgewählten Spur mit Hilfe eines relativ einfachen Algorithmus
berechnen kann. Da alle vier Phasen des Schrittschaltmotors 33 über die Auswahlschaltung 42 gesteuert werden,
können eine rasche positive und negative Beschleunigung und höhere Rotationsgeschwindigkeiten im Vergleich
zur Schrittschaltung von Spur zu Spur erzielt werden.
Um ein wirksames Geschwindigkeitsprofil für einen Schrittschaltmotor zu erreichen, bedient man sich im
Stande der Technik häufig einer relativ komplizierten Einrichtung. Mit Hilfe der Auswahlschaltung 42 und deren
Anordnung und Kopplung mit dem Rechner Ober den Aclressenbus kann ein ideales Ueschwindigkeitsprofil
rasch und wirksam ohne zusätzlichen baulichen Aufwand berechnet werden.
In F i g. 3 sind das Register 40 und der Datenbus 13 erneut gezeigt. Die Steuerschaltung 24 gemäß F i g. 2 weist
einen Festwertspeicher 48 und eine Zeitgabeschaltung 43 auf. Der Festwertspeicher 48 kann irgendein Festwertspeicher
sein, welcher in der Lage ist, Eingangssignale aufzunehmen und in Abhängigkeit von diesen vorgegebene
Ausgangssignale zu entwickeln. Daher können gewöhnliche Logikgatter oder andere bekannte Logikanordnungen
verwendet werden. Bei dem beschriebenen Ausführungsbeispiel wird als Festwertspeicher ein PROM
verwendet. Die Zeitgabeschaltung weist bei dem beschriebenen Ausführungsbeispiel vier Verriegelungsschaltungen
auf, welche vom Taktsignal über die Leitung 50 gesteuert werden.
Der Festwertspeicher 48 (PROM) weist bei dem beschriebenen Ausführungsbeispiel einen 256-Byte-Speicher
auf, der bei jeder über die Leitungen 60 bis 67 aufgenommenen 8-Bit-Adresse ein 8-Bit-Ausgangssignal auf die
Leitungen 70 bis 77 gibt Die von dem PROM gesteuerten besonderen Funktionen werden nachfolgend beschrieben.
Das im PROM 48 gespeicherte spezielle Programm ist am Schluß der Beschreibung als Tabelle I
angegeben.
Zwei der dem PROM 48 zugeführten Adressensignale kommen über die Leitungen 60 und 61 von der
Auswahlschaltung 42 gemäß F i g. 2. Diese Signale wählen die vier möglichen Betriebsarten aus. Dies sind Lesen
(00), Schreibsicherung/Schreibauslösung (01), Schreiben (10) und Schreibbereitschaft (11). Ein über die Leitung
62 dem PROM 48 zugeführtes anderes Eingangssignal ist das vom Aufzeichnungskopf abgetastete Signal, das
Ober die Leitung 22 dem Steuergerät zugeführt wird. Ein herkömmlicher Ränddetektor 77 dient zur Bestimmung
des Signalrandes bzw. der Signalkante und zur Entwicklung eines Binärsignals auf der Leitung 62. Das Eingangssignal
auf der Leitung 63 ist das serielle Ausgangssignal vom Register 40. Die restlichen vier Adressensignale
zum PROM 48, die über die Leitungen 64,65.66 und 67 zugeführt werden, sind Ausgangssignale der Zeitgabe- 4η
schaltung 43.
Aus F i g. 3 ist zu erkenen, daß vier der acht Bits des Ausgangssignals vom PROM 48 Adressensignale für den
PROM hervorrufen. Die Signale auf den Leitungen 74 bis TJ bilden Adressensignale für die Leitungen 64 bis 67.
Eine dieser Leitungen, die Leitung 64, liefert auch das Aufzeichnungssignal zum Aufzeichnen von Daten auf die
Platte.
Es sei angenommen, daß sich das Steuergerät im Lesebetrieb befindet, der von dem über die Leitungen 60. und
61 am PROM 48 anstehenden 00-Signal bestimmt wird. Die Zeitgabeschaltung 43 arbeitet mit der doppelten
Zyklusgeschwindigkeit des Mikroprozessors, die einer achtfach höheren Geschwindigkeit als die Bitzellen-Plattengeschwindigkeit
entspricht Daher gibt die Zeitgabeschaltung kontinuierlich Adressensignale an den PROM.
Zunächst ist das Register 40 leer (alle Zellen sind im Zustand 0). Bei dem beschriebenen Ausführungsbeispiel
wird bei einem Übergang auf der Leitung 62 in elf oder wenige.· Verriegelungsschaltungszyklen eine binäre Eins
festgestellt, und der PROM liefert ein Ausgangssignal auf die Leitungen 70, 71, 72 und 73, das nach dem
Decodieren durch den Decodierer 40a eine binäre Eins in die erste Stufe des Registers 40 einschiebt Nach zwölf
solchen Zyklen ohne einen Übergang wird eine Null in das Register 40 geschoben. (Wie weiter unten noch
beschrieben werden wird, wird eine Null als erstes Bit übersprungen.) Dieser Vorgang läuft so lange weiter, bis
das Register voll ist Eine Zählung findet durch wiederholtes Adressieren des PROM beim Durchlauf der Signale
durch die Zeitgabeschaltung 43 statt
Der Rechner tastet ein volles Register durch Abrufen des Datenbus und Feststellung einer binären Eins in der
n-ten-Stufe des Registers ab. Wie erwähnt, ist das erste Bit in jedem Abschnitt stets eine binäre Eins. Wenn das
Register voll ist, führt der Rechner die Daten über den Datenbus 13 ab, und das Register 40 wird gelöscht In der
Zwischenzeit wartet der PROM 48 auf eine binäre Eins und das folgende Bit Sodann schreibt er diese binäre
Eins und das nächste Binärbit in das Register 40. Die Zeitverzögerung für die Verschiebung in das Register ist
notwendig, um dem Rechner genügend Zeit zur Verfügung m stellen, um den Inhalt des Registers 40 abzuziehen.
Wenn das Register voll ist und der PROM als erstes Bit eine Null abtastet, wird diese übersprungen, wenn auch
ein Einschieben einer Null in das leere Register den Betrieb des Geräts nicht beeinträchtigen würde. Auf diese
Weise wird Abschnitt für Abschnitt von der Platte gelesen, seriell in das Register 40 eingeschoben und danach
parallel auf den Datenbus 13 ausgeschoben. Der PROM 48 bildet die Logik und gewährleistet die Verschiebung
der richtigen Binärbits in das Register 40 in Abhängigkeit von dem auf der Leitung 22 anstehenden Signal, das
auf der Leitung 62 an dem PROM angelegt wird.
En dem Aufzeichnungs-(Schreib-)Betrieb wird das Betriebsauswahlsignal (10) über die Leitungen 60 und 61 an
den PROM 48 angelegt. (Zuvor wurde jeder Abschnitt aus dem Rechner während des Schreibbereitstellungsbetriebs
(U) parallel in das Register 40 eingeschoben.) Alle acht Taktzyklen bewirken die auf den Leitungen 70 bis
73 anstehende Signale, daß das Register 40 seinen Inhalt um eine Stufe nach rechts verschiebt Bei jeder dieser
Verschiebungen wird das nächste Bit im Register zur Leitung 63 übertragen. Das Signal auf der Leitung 63
bestimmt das A .sgangssignal des PROM und insbesondere das Signal auf der Leitung 74, welches nach Durchlauf
der Zeitgabeschaltung 43 über die Leitung 64 an das Aufzeichnungsgerät angelegt wird. Jedes der acht Bits
wird auf diese Weise aus dem Register 40 ausgeschoben und dem Aufzeichnungsgerät zugeführt.
ίο Bei dem beschriebenen Ausführungsbeispiel ändern sich die Betriebsauswahlsignale auf (11) beim Laden des
Registers 40 von dem Datenbus 13. Dies ist jedoch nicht notwendig, sondern der Rechner kann mit dem Register
40 zum Laden der Daten direkt in Verbindung treten.
Während des Schreibsicherungs-/Schreibauslöse-Betriebs wird das Signal auf der Leitung 17 vom Register 40
nach links geschoben und vom Rechner abgetastet. Auf diese Weise kann der Rechner feststellen, daß die
spezielle Platte auf dem Aufzeichnungsgerät nicht beschrieben werden soll, und er kann eine geeignete Anzeige
für die Bedienungsperson zur Verfügung stellen. Andere Daten oder Signale können ggf. auf der Leitung 17
übertragen werden.
Wie ob?n erwähnt, wird hm Hern hesrhrifihenen Ai.isführiingsheisniel eine Weich-Sektor-Platte (Floppy Disc)
venvendet Wenn das Aufzeichnungsgerät zuerst angesteuert wird, werden Signale von der Platte über die
Leitungen 22 und 62 zum PROM 48 gegeben (Lesebetrieb). Diese Signale werden in das Register 40 eingeschoben.
Ein Problem bei den Weich-Sektor-Platten besteht darin, daß nicht direkt festgestellt werden kann, an
welcher Stelle eines Abschnitts das Lesen zuerst aufgetreten ist. Es muß also eine Möglichkeit geschaffen
werden, das Verschieben der Daten in das Register 40 mit den auf der Platte aufgezeichneten Abschnitten
auszurichten oder zu synchronisieren.
Im folgenden wird auf F i g. 4 Bezug genommen. Ein selbstsynchronisierendes Feld von codierten Wörtern
dient zur Herstellung der Synchronisation. Jedes Wort besteht aus acht binären Einsen, gefolgt von einer binären
Null. Dieses Selbst-Synchronisationsfeld besteht in allgemeiner Form aus η-binären Einsen, wobei η der Zahl
von Stufen im Register entspricht, gefolgt von wenigstens einer binären Null. Wie zu sehen ist, wird das Register
40 mit Hilfe dieser η + 1 Codes bei allen π Bits zurückgesetzt, bis das erste Bit eine binäre Null ist. Danach wird
das Register jeweils nach η + 1 Bits zurückgesetzt
Es sei unter Bezugnahme auf F i g. 4 angenommen, daß die Platte das oben beschriebene Synchronisationsfeld
enthält Es sei ferner angenommen, daß der Lesezyklus an der durch den Startpfeil bezeichneten Stelle beginnt.
Diese erste binäre Eins wird in das Register 40 gemäß Fig.3 eingeschoben. Acht Bits später tritt die erste
Rücksetzung auf, und das Register wird automatisch gelöscht, da in der η-ten Stufe eine binäre Eins ist. Acht Bits
danach tritt die zweite Rücksetzung auf. Die dritte Rücksetzung tritt wiederum acht Bits später entsprechend
der Darstellung in F i g. 4 auf und schließlich wird das vierte Mal rückgesetzt. (Bei der vierten Rücksetzung
erscheint eine binäre Null in der ersten Stufe des Registers.) Vom nächsten Bit ab löscht das Register alle /7+1
Bits, so daß das Register vollständig gelöscht ist, wenn das Adressenkennzeichen (,AMi) das Register erreicht.
Wenn das Lesen vor dem Synchronisationsfeld beginnt, wird in ähnlicher Weise die Synchronisation vor dem
Bei dem beschriebenen Ausführungsbeispiel ist jede Spur in elf Sektoren unterteilt; ein derartiger Sektor ist in
F i g. 5 gezeigt Jeder Sektor umfaßt Lücken, wie die Lücke 79, um Änderungen der Plattengeschwindigkeit zu
kompensieren, da die Platte nicht immer mit genau der gleichen Umlaufgeschwindigkeit angetrieben wird.
Nach der Lücke 79 erscheint ein Synchronisationsfeld 80, das dem in Fig.4 gezeigten Feld entspricht.
Nach der Lücke 79 erscheint ein Synchronisationsfeld 80, das dem in Fig.4 gezeigten Feld entspricht.
Während theoretisch nur acht Codes von n-binären Einsen und einer binären Null zur Synchronisation des
Registers erforderlich sind, werden acht solcher Codes innerhalb des Synchronisationsfeldes 80 verwendet um
die Synchronisation zu gewährleisten.
Hinter dem Synchronisationsfeld erscheint das mit AM\ bezeichnete Adressenkennzeichen auf der Spur.
Dieses Adressenkennzeichen zeigt an, daß eine Adresse folgt Bei dem beschriebenen Ausführungsbeispiel
so werden zwei mit AM\ und AM1 bezeichnete aufeinanderfolgende Adressenkennzeichen verwendet Die Adressenkennzeichen
sind spezifisch und werden sofort vom Rechner erkannt Wie oben für das normale Datenfeld
und für andere Information auf der Platte erwähnt, ist jedes andere Bit ein Taktbit (binäre Eins). Daher treten
zwei binäre Nullen nicht in Aufeinanderfolge auf. jedoch enthält jedes Adressenkennzeichen sowohl ein fehlendes
Taktbit als auch ein Datenbit Wenn das Lesen in der Mitte eines Datenabschnitts auftritt, kann nur ein
Datenbit oder ein Taktbit fehlen, jedoch nicht beide. Daher kann der Rechner keine Daten oder eine andere
Information mit einem Adressenkennzeichen verwechseln.
Sobald der Rechner die Adressenkennzeichen abgetastet hat, steht ihm die information zur Verfügung, daß
die Adresseninformation folgt Drei Wörter, bestehend aus einer Datenträgernummer, einer Spurnummer und
einer Sektornummer (dargestellt als Wörter 81,82 bzw. 83) werden von den Platten zur Schaffung einer Adresse
gelesen. Nach der Sektornummer wird eine Fehlerprüfung an den Datenträger-, Spur- und Sektornummern
durchgeführt Bei dem beschriebenen Ausführungsbeispiel werden diese drei Nummern einer exklusiven
ODER-Funktion unterworfen und mit dem Fehlerprüfwort 84 geprüft Ein drittes Adressenkennzeichen AM3
dient bei dem beschriebenen Ausführungsbeispiel zum Schließen des Adressenfeldes.
tion erforderlich, und daher wird ein Synchrocisalionsfcld wie das Feld 80 wiederholt. Zwei Datenkennzeichen
86 und 87 werden zum Einführen der gespeicherten Daten 88 verwendet Bei dem beschriebenen Ausführungsbeispiel werden 256 8-Bit-Wörter (256 Abschnitte) in den Daten 88 gespeichert Danach wird eine Fehlerprüfung
ausgeführt
Unabhängig davon, wo das Lesen innerhalb des Adressenfeldes oder des Datenfeldes gemäß F i g. 5 beginnt,
wird die Synchronisation hergestellt, bevor der Rechner Daten aufnimmt. Der Rechner weist alle Daten (einschließlich
Adressen) zurück, wenn ihnen kein erkanntes Kennzeichen vorausgeht. Um ein Kennzeichen zu
erkennen, muß dieses mit den Stufen des Registers 40 geeignet ausgerichtet sein.
Wenn beispielsweise das Lesen in der Mitte wer Datenträgernummer beginnt, so werden die dieser Nummer
entsprechenden Daten, die Spurnummer, die Sektornummer und die Fehlerprüfung seriell durch das Register
geschoben. Das Kennzeichen AMi wird noch nicht festgestellt, da Synchronisation noch nicht erreicht ist Nach
der Lücke 85 ist ein Synchronisationsfeld erreicht und Synchronisation tritt auf. Danach werden die Datenfeldkennzeichen
DMi und DAf2 erkannt. Da ihnen jedoch kein geeignetes Adressenkennzeichen vorausgegangen ist,
werden die nachfolgenden Daten außer Betracht gelassen. Nach einer Lücke (entsprechend dem Synchronisationsfeld
80) erreicht und die Synchronisation tritt auf. Die Kennzeichen AM\ und AMi werden erkannt,
wodurch eine Identifizierung des Datenträgers, der Spur und des Sektors möglich ist. Danach werden die auf
diesem Datenträger, in der Spur und in dem Sektoi gespeicherten Daten gelesen, falls erforderlich.
Vorstehend wurde ein Steuergerät als Schnittstelle zwischen einem Digitalrechner und einem Aufzeichnungsgerät
bzw. Speicher beschrieben. Das Steuergerät kann mii extrem geringem baulichen Aufwand hergestellt
werden. Die Synchronisation mit einer Weich-Sektor-Platte wird ohne zusätzlichen baulichen Aufwand dadurch
erreicht, daß ein vorgegebenes Selbst-Synchronisationsfeld von der Platte gelesen wird.
Tabeiie i
C700- | DA | OD | 18 | 38 | OA | OA | OA | OA |
C708- | 18 | 39 | 18 | 39 | 18 | 3B | 18 | 3B |
C710- | 18 | 38 | 08 | 38 | OA | OA | OA | OA |
C718- | 18 | 39 | 18 | 39 | 18 | 3B | 18 | 3B |
C720- | OD | OD | 28 | 48 | OA | OA | OA | OA |
C728- | 28 | 48 | 28 | 48 | 28 | 48 | 28 | 48 |
C730- | 28 | 48 | 28 | 48 | OA | OA | OA | OA |
C738- | 28 | 48 | 28 | 48 | 28 | 48 | 28 | 48 |
C740- | OD | OD | 58 | C8 | OA | OA | OA | OA |
C748- | 58 | 78 | 58 | 78 | 58 | 78 | 58 | 78 |
C750- | 58 | 78 | 58 | 78 | OA | OA | OA | OA |
C758- | 58 | 78 | 58 | 78 | 58 | 78 | 58 | 78 |
C760- | OD | OD | C8 | C8 | OA | OA | OA | OA |
C768- | 68 | 08 | 68 | 88 | 68 | 08 | 68 | 88 |
C770- | 68 | 88 | 68 | 88 | OA | OA | OA | OA |
C778- | 68 | 08 | 68 | 88 | 68 | 08 | 68 | 88 |
C780- | OD | CD | CS | CS | AA W\ |
/YA \rr\ |
OA | OA |
C788- | 98 | B9 | 98 | B9 | 98 | BB | 98 | BB |
C79O- | 98 | BD | 98 | B8 | OA | OA | 0Λ | OA |
C798= | 98 | B9 | 98 | B9 | 98 | BB | 98 | BB |
C7A0- | OD | D9 | C8 | C8 | OA | OA | OA | OA |
C7A8- | A8 | C8 | A8 | C8 | A8 | C8 | A8 | C8 |
C7B0- | 09 | 39 | A8 | AO | OA | OA | OA | OA |
C7B8- | A8 | C8 | A8 | C8 | A8 | C8 | A8 | C8 |
C7C0- | D9 | FD | D8 | F8 | OA | OA | OA | OA |
C7C8- | D8 | F8 | D8 | F8 | D8 | F8 | D8 | F8 |
C7D0- | D9 | FD | D8 | F8 | OA | OA | OA | OA |
C7D8- | D8 | F8 | D8 | F8 | D8 | F8 | D8 | F8 |
C7E0- | ID | DD | E8 | EO | OA | OA | OA | OA |
C7E8- | E8 | 88 | E8 | 08 | E8 | 88 | E8 | 08 |
C7F0- | ID | 6D | E8 | EO | OA | OA | OA | OA |
C7F8- | ES | 88 | E8 | 08 | E8 | 88 | E8 | 08 |
Hierzu 4 | Blatt Zeichnungen |
Claims (8)
1. Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speichergerät, insbesondere
einem Magnetplattenspeichergerät, mit einem über mehrere parallele Eingabe/Ausgabeleitungen
mit dem Rechner und über eine serielle Eingabe/Ausgabeleilung mit dem Speichergerät verbundenen
Serien/Parallel-Schieberegister, mit einer die Datenübertragung zu und aus dem Serien/Parallel-Schieberegister
steuernden Steuerschaltung, mit einer die Daten im Speichergerät adressierenden, zwischen Sechner
und Speichergerät geschalteten Auswahlschaltung und mit einem ein Taktsignal liefernden Taktgeber,
dadurch gekennzeichnet, daß die Steuerschaltung (24) zum einen einen eine Adressierschaltung
aufweisenden Festwertspeicher (48) aufweist, der in Abhängigkeit von über mehrere Adresseneingabeleitungen
(60... 67) eingegebenen Eingangssignalen vorgegebene Ausgangssignale auf mehreren Daten-Ausgabeleitungen
(70... 77) erzeugt und zum anderen eine Zeitgabeschaltung (43) mit mehreren Eingangsleitungen
(74... 77) und mehreren Ausgangsleitungen (64 —67) aufweist, in der ein Strom von Digitalsignalen in
Abhängigkeit von dem Taktsignal zwischen den Eingangs- und Ausgangsleitungen steuerbar ist, daß ein
erster Teil (70... 73) der Daten-Ausgabeleitungen des Festwertspeichers (48) mit einer den Datenfluß zu und
aus dem Serien/Parallel-Schieberegister (40) steuernden Register-Steuerschaltung (40a) und ein zweiter Teil
(74... 77) der Daten-Ausgabeleitungen des Festwertspeichers (48) mit den Eingangsleitungen der Zeitgabeschaltung
(43) verbunden sind, daß die Ausgangsleitungen der Zeitgabeschaltung (43) ein erster Teil (64...
67) der AdiesseneLngabeleitungen des Festwertspeichers (48) sind und einen Teil einer Adresse für den I
Festwertspeicher liefern, wobei ein Zweiter Teil (74... 77) der Ausgangssigr.sle des Festwertspeichers (48) g
über die Zeitgabeschaltung (43) in Abhängigkeit von dem Taktsignal als nächste Adressensignale an den
Festwertspeicher (48) anlegbar ist, und daß der Festwertspeicher (48) mittels eines zweiten Teils (60, 61)
seiner Adresseneingabeleitungen (60... 67) über die Auswahlschaltung (42) mit dem Rechner (15) gekoppelt
ist
2. Schnittstelleneinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die von der Auswahlschaltung
(42) an den Festwertspeicher (48) über den zweiten Teil der Adresseneingat^Ieitungen (60,61) angelegten
Eingangssignale der Auswahl eines Lese- oder Aufzeichnungsbetriebs dienen.
3. SchnittsteHeneinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Auswahlschaltung
(42) digitale Verriegelungsschaltungen enthält
4. SchnitU'.eileneinrichtung nach Anspruch 3, dadurch gekennzeichnet daß die digitalen Verriegelungsschaltungen der Auswahlschaltung (42) mit dem Adressenbus (14) des Rechners (15) gekoppelt sind.
5. Schnittstelleneinnchtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Datenausgabeleitung
(74) des Festwenspeichers (48) zur Übermittlung zu schreibender Daten mit dem Speichergerät
(16) über die serielle Ausgabeleitung (64) der Zeitgabeschaltung (43) gekoppelt ist
6. Schnittstelleneinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das
Serien/Parallel-Schieberegister (40) serielle Digitalsignale auf einer (63) der Adresseneingabeleitungen an
den Festwertspeicher (48) während des Schreibbetriebs liefert
7. Schnittstelleneinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet de? die Zeitgabeschaltung
(43) als digitale Verriegelungsschaltung ausgebildet ist, der das Zeitgabesignal (CLK) vom Rechner
(15) zuführbar ist
8. Verfahren zum Synchronisieren der seriell in ein n-Bit-Serien/Parallel-Schieberegister der Schnittstelleneinnchtung
nach einem der Ansprüche 1 bis 7 eingelesenen n-Bit-Digitalwörter, wobei wenigstens das
erste Bit der Digitalwörter jeweils in einem ersten Binärzustand ist und das Serien/Parallel-Schieberegister
rückgesetzt wird, wenn seine n-te Stufe ein Bit des ersten Binärzustandes enthält, dadurch gekennzeichnet,
daß ein Synchronisationsfeld mit mehreren Code-Zeichen, die jeweils η-Bits des ersten Binärzustandes und
wenigstens ein Bit des anderen Binärzustandes enthalten, seriell in das Serien/Parallel-Schieberegister eingegeben
wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/904,420 US4210959A (en) | 1978-05-10 | 1978-05-10 | Controller for magnetic disc, recorder, or the like |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2918223A1 DE2918223A1 (de) | 1979-11-22 |
DE2918223C2 true DE2918223C2 (de) | 1985-04-18 |
Family
ID=25419128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2918223A Expired DE2918223C2 (de) | 1978-05-10 | 1979-05-05 | Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speichergerät und ein Verfahren zum Synchronisieren bitseriell einlaufender Daten |
Country Status (7)
Country | Link |
---|---|
US (1) | US4210959A (de) |
JP (2) | JPS54147745A (de) |
DE (1) | DE2918223C2 (de) |
GB (1) | GB2020864B (de) |
HK (1) | HK42484A (de) |
MY (1) | MY8500961A (de) |
SG (1) | SG54682G (de) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030028B2 (ja) * | 1978-11-30 | 1985-07-13 | 株式会社東芝 | ヘツド移動装置 |
JPS569138U (de) * | 1979-06-30 | 1981-01-26 | ||
US4329721A (en) * | 1980-02-11 | 1982-05-11 | Sperry Corporation | Tachometer for deriving average velocity output by sampling position signal |
JPS5833770A (ja) * | 1981-08-24 | 1983-02-28 | Sony Corp | デジタルデ−タのプログラム転送方法 |
US4454595A (en) * | 1981-12-23 | 1984-06-12 | Pitney Bowes Inc. | Buffer for use with a fixed disk controller |
US4509118A (en) * | 1982-05-25 | 1985-04-02 | Honeywell Information Systems Inc. | Method and apparatus for defining magnetic disk track field lengths using a programmable counter |
US4571709A (en) * | 1983-01-31 | 1986-02-18 | Intel Corporation | Timing apparatus for non-volatile MOS RAM |
GB2153114B (en) * | 1984-01-24 | 1987-11-04 | Apple Computer | Integrated floppy disk drive controller |
US4742448A (en) * | 1984-01-24 | 1988-05-03 | Apple Computer, Inc. | Integrated floppy disk drive controller |
US4896262A (en) * | 1984-02-24 | 1990-01-23 | Kabushiki Kaisha Meidensha | Emulation device for converting magnetic disc memory mode signal from computer into semiconductor memory access mode signal for semiconductor memory |
JPS617967A (ja) * | 1984-06-15 | 1986-01-14 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | I/oコントロ−ラ |
US4651237A (en) * | 1984-06-28 | 1987-03-17 | Zilog, Inc. | Programmed disk controller capable of operating with a variety of data encoding techniques |
US4747038A (en) * | 1984-10-04 | 1988-05-24 | Honeywell Bull Inc. | Disk controller memory address register |
EP0176975A3 (de) * | 1984-10-04 | 1989-01-18 | Bull HN Information Systems Inc. | Programmierbarer universeller Synchronisationsbytedetektor |
USRE33328E (en) * | 1985-04-17 | 1990-09-11 | Write protect control circuit for computer hard disc systems | |
US4734851A (en) * | 1985-04-17 | 1988-03-29 | Dennis Director | Write protect control circuit for computer hard disc systems |
US4736341A (en) * | 1985-06-28 | 1988-04-05 | Xebec Development Partners, Ltd. | Intelligent hard disk drive subsystem |
US4862411A (en) * | 1987-02-26 | 1989-08-29 | International Business Machines Corporation | Multiple copy data mechanism on synchronous disk drives |
US4943907A (en) * | 1987-05-08 | 1990-07-24 | Colorado Memory Systems, Inc. | Speed controller for recording and playback apparatus |
US5214762A (en) * | 1988-11-07 | 1993-05-25 | Compaq Computer Corporation | Disk drive activity indicator |
US5237660A (en) * | 1988-12-27 | 1993-08-17 | Ncr Corporation | Control method and apparatus for controlling the data flow rate in a FIFO memory, for synchronous SCSI data transfers |
US5535328A (en) * | 1989-04-13 | 1996-07-09 | Sandisk Corporation | Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells |
DE69024086T2 (de) | 1989-04-13 | 1996-06-20 | Sundisk Corp | EEprom-System mit Blocklöschung |
US5663901A (en) | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5265208A (en) * | 1991-04-30 | 1993-11-23 | Hewlett-Packard Company | Addressable computer tape drive activation system |
US5280602A (en) * | 1991-07-31 | 1994-01-18 | Silicon Systems, Inc. | Task file with automatic update of task file registers |
US5778418A (en) * | 1991-09-27 | 1998-07-07 | Sandisk Corporation | Mass computer storage system having both solid state and rotating disk types of memory |
JPH0651932U (ja) * | 1992-12-18 | 1994-07-15 | ミツミ電機株式会社 | インタフェース回路 |
US5907856A (en) * | 1995-07-31 | 1999-05-25 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US6801979B1 (en) | 1995-07-31 | 2004-10-05 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US8171203B2 (en) | 1995-07-31 | 2012-05-01 | Micron Technology, Inc. | Faster write operations to nonvolatile memory using FSInfo sector manipulation |
US6978342B1 (en) | 1995-07-31 | 2005-12-20 | Lexar Media, Inc. | Moving sectors within a block of information in a flash memory mass storage architecture |
US5845313A (en) | 1995-07-31 | 1998-12-01 | Lexar | Direct logical block addressing flash memory mass storage architecture |
US5838614A (en) | 1995-07-31 | 1998-11-17 | Lexar Microsystems, Inc. | Identification and verification of a sector within a block of mass storage flash memory |
US6728851B1 (en) | 1995-07-31 | 2004-04-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6081878A (en) | 1997-03-31 | 2000-06-27 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US6757800B1 (en) | 1995-07-31 | 2004-06-29 | Lexar Media, Inc. | Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices |
US5928370A (en) * | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US6411546B1 (en) | 1997-03-31 | 2002-06-25 | Lexar Media, Inc. | Nonvolatile memory using flexible erasing methods and method and system for using same |
US6034897A (en) * | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US6122195A (en) * | 1997-03-31 | 2000-09-19 | Lexar Media, Inc. | Method and apparatus for decreasing block write operation times performed on nonvolatile memory |
GB9801373D0 (en) | 1998-01-22 | 1998-03-18 | Memory Corp Plc | Memory system |
WO2000030116A1 (en) | 1998-11-17 | 2000-05-25 | Lexar Media, Inc. | Method and apparatus for memory control circuit |
US6141249A (en) * | 1999-04-01 | 2000-10-31 | Lexar Media, Inc. | Organization of blocks within a nonvolatile memory unit to effectively decrease sector write operation time |
DE60030876T2 (de) * | 1999-04-01 | 2007-05-03 | Lexar Media, Inc., Fremont | Bereichsverwaltung eines nichtflüchtigen Speichers mit hoher Kapazität |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US7167944B1 (en) | 2000-07-21 | 2007-01-23 | Lexar Media, Inc. | Block management for mass storage |
US6567307B1 (en) | 2000-07-21 | 2003-05-20 | Lexar Media, Inc. | Block management for mass storage |
JP2003085721A (ja) * | 2001-09-14 | 2003-03-20 | Mitsumi Electric Co Ltd | ヘッド送り機構 |
GB0123417D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Improved data processing |
GB0123415D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Method of writing data to non-volatile memory |
GB0123421D0 (en) * | 2001-09-28 | 2001-11-21 | Memquest Ltd | Power management system |
GB0123410D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system for data storage and retrieval |
GB0123412D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Memory system sectors |
GB0123419D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Data handling system |
GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
US6957295B1 (en) | 2002-01-18 | 2005-10-18 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US6950918B1 (en) | 2002-01-18 | 2005-09-27 | Lexar Media, Inc. | File management of one-time-programmable nonvolatile memory devices |
US7231643B1 (en) | 2002-02-22 | 2007-06-12 | Lexar Media, Inc. | Image rescue system including direct communication between an application program and a device driver |
WO2005059854A2 (en) | 2003-12-17 | 2005-06-30 | Lexar Media, Inc. | Electronic equipment point-of-sale activation to avoid theft |
US7725628B1 (en) | 2004-04-20 | 2010-05-25 | Lexar Media, Inc. | Direct secondary device interface by a host |
US7370166B1 (en) | 2004-04-30 | 2008-05-06 | Lexar Media, Inc. | Secure portable storage device |
US7464306B1 (en) | 2004-08-27 | 2008-12-09 | Lexar Media, Inc. | Status of overall health of nonvolatile memory |
US7594063B1 (en) | 2004-08-27 | 2009-09-22 | Lexar Media, Inc. | Storage capacity status |
TWI681374B (zh) * | 2017-09-04 | 2020-01-01 | 國立彰化師範大學 | 高密度垂直式磁性記憶媒體教學教具 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3408631A (en) * | 1966-03-28 | 1968-10-29 | Ibm | Record search system |
US3668647A (en) * | 1970-06-12 | 1972-06-06 | Ibm | File access system |
US3909800A (en) * | 1973-12-18 | 1975-09-30 | Honeywell Inf Systems | Improved microprogrammed peripheral processing system |
US3990055A (en) * | 1974-09-06 | 1976-11-02 | Sperry Rand Corporation | Control system for magnetic disc storage device |
US3987419A (en) * | 1974-12-05 | 1976-10-19 | Goodyear Aerospace Corporation | High speed information processing system |
US4124889A (en) * | 1975-12-24 | 1978-11-07 | Computer Automation, Inc. | Distributed input/output controller system |
US4148098A (en) * | 1976-10-18 | 1979-04-03 | Xerox Corporation | Data transfer system with disk command verification apparatus |
US4080651A (en) * | 1977-02-17 | 1978-03-21 | Xerox Corporation | Memory control processor |
US4096579A (en) * | 1977-02-28 | 1978-06-20 | Xerox Corporation | Velocity control apparatus for disk drive |
-
1978
- 1978-05-10 US US05/904,420 patent/US4210959A/en not_active Expired - Lifetime
-
1979
- 1979-02-02 GB GB7903779A patent/GB2020864B/en not_active Expired
- 1979-04-17 JP JP4614679A patent/JPS54147745A/ja active Pending
- 1979-05-05 DE DE2918223A patent/DE2918223C2/de not_active Expired
-
1982
- 1982-10-26 SG SG546/82A patent/SG54682G/en unknown
-
1984
- 1984-05-10 HK HK424/84A patent/HK42484A/xx unknown
- 1984-07-16 JP JP1984106512U patent/JPS6034639U/ja active Pending
-
1985
- 1985-12-30 MY MY961/85A patent/MY8500961A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
US4210959A (en) | 1980-07-01 |
HK42484A (en) | 1984-05-18 |
GB2020864A (en) | 1979-11-21 |
SG54682G (en) | 1985-01-04 |
MY8500961A (en) | 1985-12-31 |
DE2918223A1 (de) | 1979-11-22 |
JPS54147745A (en) | 1979-11-19 |
GB2020864B (en) | 1982-07-07 |
JPS6034639U (ja) | 1985-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2918223C2 (de) | Schnittstelleneinrichtung zum Einsatz zwischen einem Digitalrechner und einem Speichergerät und ein Verfahren zum Synchronisieren bitseriell einlaufender Daten | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE2723523A1 (de) | Kompression und dekompression von gespeicherten digitaldaten | |
DE2519381B2 (de) | Verfahren und Informationsverarbeitungseinrichtung zum Komprimieren von aus mehreren seriell angeordneten Aufzeichnungen bestehender Information | |
DE2848062C2 (de) | ||
DE1288144B (de) | ||
DE1474062B2 (de) | Datenverarbeitungsanlage mit einer anzahl von pufferspeichern | |
DE1499190C3 (de) | Elektronische Datenverarbeitungsanlage | |
DE3823921C2 (de) | Verfahren und Gerät zum Speichern digitaler Videosignale | |
DE1271191B (de) | Einrichtung zur UEbertragung von Informationseinheiten in die Binaerstellen eines Umlaufspeichers | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE1499671A1 (de) | Puffer-Datenspeichersystem mit einem zyklischen Speicher | |
DE1114045B (de) | Einrichtung zum selektiven UEbertragen von magnetisch gespeicherten Daten | |
DE1957600C3 (de) | ||
DE1276375B (de) | Speichereinrichtung | |
DE69321315T2 (de) | Steuergerät für Videowiedergabespeicher | |
DE69700648T2 (de) | Anordnung und Verfahren zum inkrementellen Lesen eines Speichers | |
DE3831366C2 (de) | ||
DE3016269C2 (de) | ||
DE2951767C2 (de) | ||
DE69624484T2 (de) | Organisationssystem und verfahren zur reihenfolgebestimmung der schaltungen eines mikroprozessors | |
DE2901455A1 (de) | Anordnung und verfahren zum wahlfreien zugriff eines umlaufenden speichers | |
DE1943970C3 (de) | Zugriffssteuerschaltung für mindestens zwei sich in ihrer Speicherkapazität unterscheidende Arten von Magnettrommeln | |
DE2840384C2 (de) | ||
DE1499191C3 (de) | Elektronische Einrichtung für eine Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G06F 13/04 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |