DE3823921C2 - Verfahren und Gerät zum Speichern digitaler Videosignale - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren und ein Gerät zum Speichern von digitalen Videosignalen gemäß dem Oberbegriff des Anspruches 1 bzw. 4.

In der Videotechnik besteht ein Bedarf an einem Zeitlupen- Videosignalprozessor zum Speichern von Szenen aus einem Videosignal von bei spielsweise einer Sekunde Dauer in einem Speicher mit wahlfreiem Zugriff RAM. Die Menge digitaler Daten, die hierbei anfällt, ist sehr groß, was einen ent­ sprechend großen Speicherplatz in dem Speicher mit wahl­ freiem Zugriff erforderlich macht. Ein Weg zum Verringern der erforderlichen Größe des Speichers mit wahlfreiem Zu­ griff (oder zum Erhöhen der Dauer einer Szene aus dem Vide­ osignal, die gespeichert werden kann) besteht darin, die Länge der Wörter, welche die digitalen Daten bilden, durch Benutzung der sog. Differential-Pulscodemodulation zu ver­ ringern. Mit dieser Technik ist es beispielsweise möglich, die Länge jedes Wort s in den digitalen Daten von üblicher­ weise 8 bit auf 5 bit ohne merklichen Verlust an Qualität des anschließend wiedergegebenen Bildes zu verringern.

Allerdings wird diese Verringerung der Wortlänge nicht immer notwendigerweise erforderlich sein, und dies führt zu dem Problem, einen Videosignalspeicher bereit stellen zu müssen, der in der Lage ist, wirksam ein digitales Videosignal zu speichern, dessen Wortlängen variieren können. Dabei muß, falls die Standardwortlänge 8 bit beträgt, der übliche Videosignalspeicher selbstverständlich Platz zum Speichern der acht Bits jedes eingegebenen Wortes haben. Wenn indessen die Länge der eingegebenen Wörter in manchen Fällen auf bei­ spielsweise 5 bit verringert ist, kann der übliche Video­ signalspeicher derart arrangiert sein, daß er die fünf Bits jedes eingegebenen Wort s speichert, jedoch die betreffenden jenigen Speicherplätze für die verbleibenden, nicht vorhan­ denen drei Bits leer beläßt. In anderen Worten ausgedrückt heißt dies, daß eine beträchtliche Anzahl von Speicherstellen nicht benutzt wird und daß keine Verlängerung der Dauer einer Szene aus dem Videosignal, die gespeichert werden kann, erzielt wird.

Aus der DE-36 00 858 C2 sind Videosignal-Verarbeitungsschaltungen für Fernsehempfänger bekannt, wobei höher- und niederwertige Bitdaten in unterschiedliche Adressen eines Speichers geschrieben werden können.

Aus SCHWARTZ, Jay W.; BARKER, Richard C.: Bit-Plane Encoding: A Technique for Source Encoding; In: IEEE Transactions on Aerospace and Electronic Systems, Vol. AES-2, No. 4, July 1966, Seiten 385 bis 392 ist die Anordnung von Daten in Bitebenen bekannt.

Aus PRATT, William K.: Digital Image Processing; New York, John Wiley & Sons, Inc., 1978, Seiten 631 bis 636, ISBN 0-471-01888-0 ist es bekannt, die Anordnung von Daten in Bildebenen dahingehend auszunutzen, daß die niedrigstwertigen Bits sowie die höchstwertigen Bits zur Datenverringerung weggelassen werden können.

Aus HABERÄCKER, Peter: Digitale Bildverarbeitung: Grundlagen und Anwendungen; München, Wien, Carl Hanser Verlag, 1985, Seiten 50 bis 58, ISBN 3-446-14442-0 ist es ebenfalls bekannt, Daten zur Datenreduktion in Bitebenen anzuordnen, wobei gewisse Bitebenen, die wenig Bildinformation enthalten, weggelassen werden können.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und ein Gerät zum Speichern digitaler Videosignale zu schaffen, die in einfacher Weise eine Speicherung digitaler Videosignale mit Wörtern unterschiedlicher Länge derart bewirken können, daß die Speicherkapazität der betreffenden Speicheranordnung vollständig genutzt wird.

Die Aufgabe wird durch die Merkmale des Anspruchs 1 bzw. 4 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind durch die in den Unteransprüchen angegebenen Merkmale gekennzeichnet.

Im folgenden wird die Erfindung anhand mehrerer Figuren im einzelnen beschrieben, wobei die Figuren lediglich bevor­ zugte Ausführungsbeispiele der Erfindung betreffen. In den Figuren sind jeweils gleiche Teile und Elemente mit gleichen Bezugszeichen versehen.

Fig. 1A bis Fig. 1C zeigen schematisch die Anordnung von Teilbilddaten eines Videosignals in Bitebenen und Gruppen von Bitebenen.

Fig. 2 zeigt in Form eines Blockschaltbildes ein Ausfüh­ rungsbeispiel des erfindungsgemäßen Geräts zum Speichern digitaler Videosignale.

Fig. 3 zeigt, in welcher Weise ein Videosignal, das aus 8-bit- Wörtern besteht, in dem Gerät gemäß Fig. 2 ge­ speichert wird.

Fig. 4 und Fig. 5 zeigen, in welcher Weise ein Videosignal, das aus 5-bit-Wörtern besteht, in dem Gerät gemäß Fig. 2 gespeichert wird.

Das zu beschreibende Ausführungsbeispiel dient zur Benutzung in einem Zeitlupen-Videosignalprozessor, in dem es erfor­ derlich ist, einen Videosignalspeicher vorzusehen, der in der Lage ist, eine Szene aus einem Videosignal von angenä­ hert einer Sekunde Dauer zu speichern. Das Videosignal kann sich bei spielsweise auf ein 625-Zeilen-Fernsehsystem mit einer Teilbildfrequenz von 50 Teilbildern pro Sekunde oder auf ein 525-Zeilen-Fernsehsystem mit einer Teilbildfrequenz von 60 Teilbildern pro Sekunde beziehen. In jedem dieser Fälle wird das ursprüngliche analoge Videosignal bei 13.5 MHz abgetastet, und die sich ergebenden Abtastproben werden überlicherweise zur Bildung von 8-bit-Wörtern, auf die im folgenden als "Standardlängen-Wörter" Bezug genommen wird, nach dem Pulscodemodulationsverfahren codiert. Der Zeitlu­ pen-Videosignalprozessor überschreibt fortlaufend zyklisch die in dem Videosignalspeicher gespeicherten digitalen Vi­ deodaten, so daß jederzeit der jüngste Zeitabschnitt oder die "jüngste Sekunde" des Videosignals für die Zeitlupen- Datenverarbeitung zur Verfügung steht, falls dies erforder­ lich ist. Um die Dauer des Videosignals, die gespeichert werden kann, zu verlängern, kann die sog. Differential- Pulscodemodulation benutzt werden, in welchem Fall jede Ab­ tastprobe zu einem 5-bit-Wort führen kann, auf das im fol­ genden als das "kürzere Wort" Bezug genommen wird. Indessen ist ersichtlich, daß die erforderliche Verlängerung der Dauer des Videosignals, das gespeichert ist, nur realisiert werden kann, wenn der Videosignalspeicher die "kürzeren Wörter" wirksam speichern kann.

Fig. 1A zeigt schematisch drei aufeinanderfolgende Teilbil­ der N-1, N und N+1 eines eintreffenden digitalen Videosi­ gnals. Jedes Teilbild bezieht sich entweder auf die Leucht­ dichte-Komponente oder die Farbwert-Komponente des Ein­ gangsvideosignals, und in beiden Fällen wird die Verar­ beitung in gleicher Weise vorgenommen, weswegen im folgenden aus Gründen der Einfachheit der Beschreibung nur die Leuchtdichte-Komponente betrachtet wird. Um die Speicher­ kapazität wirtschaftlich auszulegen, wird nur der wirksame Anteil des Videosignals gespeichert. In dem 625-Zeilen- Fernsehsystem mit der Teilbildfrequenz von 50 Teilbildern pro Sekunde kann die Anzahl der Abtastproben je Zeile i 720 betragen, und die Anzahl der wirksamen Zeilen j je Teilbild kann 288 betragen, während in dem 525-Zeilen-Fernsehsystem mit der Teilbildfrequenz von 60 Teilbildern pro Sekunde die Anzahl der wirksamen Abtastproben je Zeile i 720 betragen kann und die Anzahl der aktiven Zeilen j je Teilbild 243 betragen kann. Unter Benutzung von Standardwortlängen be­ trägt daher die Anzahl der Bits, die je Teilbild zu spei­ chern sind, 207360 × 8 bzw. 174960 × 8.

Statt der Betrachtungsweise, nach der jedes Teilbild eine zweidimensionale Anordnung von 8-bit-Wörtern darstellt, kann dieses auch als eine Gruppe von acht zweidimensionalen An­ ordnungen von 1-bit-Wörtern aufgefaßt werden. Anders ausge­ drückt bedeutet dies, daß anstelle der Auffassung jedes Teilbildes als eine zweidimensionale Anordnung von n-bit- Wörtern dieses als n zweidimensionale Anordnungen von 1-bit- Wörtern aufgefaßt werden kann. Dies ist schematisch in Fig. 1B dargestellt, wobei das Teilbild N in acht Bitebenen zerlegt ist, die von 0 bis 7 numeriert sind. Dabei besteht die Bitebene 7 aus den ersten oder den am meisten signifi­ kanten Bits jedes der Standardlängen-Wörter aus dem Teilbild N usw. Es ist ersichtlich, daß das digitale Videosignal nun als eine Folge derartiger Bitebenen betrachtet werden kann. In dieser Form besteht keine Abhängigkeit mehr von n, näm­ lich der Wortlänge.

Zu der notwendigen Speicherkapazität ist festzustellen, daß ein 256K-Speicher mit wahlfreiem Zugriff RAM oder wie mehr üblich ein dynamischer 256K-Speicher mit wahlfreiem Zugriff DRAM benutzt werden könnte, um jede dieser Bitebenen zu speichern. Für einen Echtzeitbetrieb können jedoch die be­ treffenden sich ergebenden Zugriffszeiten erforderlich machen, daß in jeder Bitebene die bestehende Multiplex­ bildung wie in Fig. 1C gezeigt derart aufgelöst wird, daß jede der Bitebenen gemäß Fig. 1B zu einer Gruppe bestehend aus vier Bitebenen (im folgenden auch als Gruppenebenen be­ zeichnet) wird. Eine derartige Gruppe von vier Bitebenen kann vorteilhaft in einem 64K×4-DRAM gespeichert werden. Der maximale Wert von n bestimmt die Breite des Videodatenbus zu und von dem Videosignalspeicher. Demzufolge ist für n-bit- Wörter und unter Anwendung einer Vierwege-Demultiplex-Ver­ arbeitung ein 4n-bit-Bus erforderlich. In dem bevorzugten Ausführungsbeispiel, das im folgenden kurz beschrieben wird, wird eine wirksame Speicherung der digitalen Videodaten, die aus "kürzeren Wörtern" bestehen, durch Umordnen der Bitebe­ nen erreicht, so daß diese, wenn sie über den 4n-bit-Bus zugeführt werden, in den Speicher korrekt aneinanderstoßend, d. h. ohne Leerstellen im Speicher, eingeschrieben werden können.

Fig. 2 zeigt, wie bereits erläutert, ein Blockschaltbild eines bevorzugten Ausführungsbeispiels eines Gerät s zum Speichern von digitalen Videosignalen. Das Gerät enthält eine Videosignalspeicheranordnung 20, die aus einer Reihe von Gruppenebenen-Speichern 21 besteht, wovon zwölf in der Figur dargestellt sind (die tatsächliche Anzahl, die vorzu­ sehen ist, ist selbstverständlich von der erforderlichen Ge­ samtgröße der Videosignalspeicheranordnung 20 abhängig). Jeder Gruppenebenen-Speicher 21 ist ein 64K×4-DRAM (oder RAM), so daß eine Gruppe von durch die Vierwege-Demulti­ plex-Verarbeitung gebildeten Bitebenen gespeichert werden kann. Diesen Gruppenebenen-Speichern 21 sind Schreibfrei­ gabesignal-Generatoren 22 und Ausgabefreigabesignal-Gene­ ratoren 23 zugeordnet. Aus Gründen der Einfachheit der Darstellung ist jeweils nur einer dieser Generatoren ge­ zeigt. Alle Schreibfreigabesignal-Generatoren 22 und Aus­ gabefreigabesignal-Generatoren 23 werden derart durch eine Speichersteuereinrichtung 24, die einen Mikroprozessor ent­ halten kann, gesteuert, daß Schreibfreigabe- und Ausgabe­ freigabesignale bzw. an die betreffenden DRAM′s, die die Gruppenebenen-Speicher 21 bilden, zu den jeweils rich­ tigen Zeitpunkten gelegt werden. Einzelheiten hierzu werden nachstehend erläutert.

Eine Eingangsschaltung 25, die ein Pulscodemodulations-Coder oder ein Differential-Pulsdomodulations-Coder sein kann, gibt digitale Videodaten an eine "Trommelrotationsschaltung" oder Bitpositions-Rotationsschaltung 26 aus, deren Ausgang über eine Vierwege-Demultiplexerschaltung 27 mit dem Eingang einer Schalteinrichtung 28 verbunden ist. Die Schaltein­ richtung 28 ist mit einem Haupt-Datenbus 29 verbunden, der - wie zuvor erläutert - 32 (8 × 4) bit breit ist. Die Grup­ penebenen-Speicher 21 sind in Gruppen zu acht Speichern entsprechend der maximalen Wortlänge unterteilt, und jedem Gruppenebenen-Speicher 21 ist ein Unter-Datenbus 30 zuge­ ordnet. Die Unter-Datenbusse 30 sind in gleicher Weise in Gruppen zu acht Unter-Datenbussen unterteilt und mit be­ treffenden Ästen 29a, 29b des Haupt-Datenbus 29 verbunden.

Die Schalteinrichtung 28 weist außerdem einen Ausgangsan­ schluß auf, der mit einer Vierwege-Multiplexerschaltung 31 verbunden ist, deren Ausgangssignal über eine inverse "Trommelrotationsschaltung" oder Bitpositions-Rotations­ schaltung 32 an eine Ausgabeeinrichtung 33 gelegt wird, die ein Decoder sein kann. Die Schalteinrichtung 28 wird wie auch die Rotationsschaltungen 26 und 32 durch die Speicher­ steuereinrichtung 24 gesteuert.

Zunächst wird die Arbeitsweise des Gerät s anhand von Fig. 3 beschrieben, wobei angenommen ist, daß die digitalen Vi­ deodaten, die zu speichern sind, aus Standardlängen-Wörtern, d. h. 8-bit-Wörtern, bestehen. Im oberen Teil der Figur ist eine Aufeinanderfolge von eintreffenden Wörtern dargestellt, die von der Eingangsschaltung 25 zugeführt werden. Diese Wörter bilden zusammen ein vollständiges Teilbild des ein­ treffenden digitalen Videosignals (aus Platzgründen sind nur die ersten zwölf Wörter in der Figur gezeigt). Jedes Wort besteht aus acht wirksamen Bits D, die zeitparallel ein­ treffen. Diese Wörter durchlaufen unverändert die Rota­ tionsschaltung 26 und werden durch die Demultiplexer­ schaltung 27 gruppiert, um eine Aufeinanderfolge von 32-bit- Parallel-Datenwörtern zu bilden, wie sie als nächstes in Fig. 3 gezeigt sind. Die 32-bit-Datenwörter werden über die Schalteinrichtung 28 dem Haupt-Datenbus 28 und von diesem aus der ersten Gruppe von acht Unter-Datenbussen 30 zum An­ legen an die ersten acht Gruppenebenen-Speicher 21 zuge­ führt, in denen sie unter Steuerung durch die Schreibfrei­ gabesignale auf den Schreibfreigabesignal-Generatoren 22 in den zuständigen Speicherstellen gespeichert werden. Die Bits, die in einem Gruppenebenen-Speicher 21 zu speichern sind, sind in Fig. 3 durch gestrichelte Linien eingegrenzt.

Der untere Teil von Fig. 3 zeigt, daß das erste Teilbild tatsächlich an alle Gruppenebenen-Speicher 21 gelegt wird, jedoch werden nur die 32-bit-Datenwörter des ersten und der folgenden Teilbilder in den zuständigen Gruppen von acht Gruppenebenen-Speichern 21 gespeichert, wie dies durch die Schreibfreigabesignale bestimmt wird, die unter der Gesamt­ steuerung durch die Speichersteuereinrichtung 24 erzeugt werden. Wenn alle der 32-bit-Datenwörter eines Teilbildes in die erste Gruppe von acht Gruppenebenen-Speichern 21 einge­ schrieben sind, erfolgt das Einschreiben des nächsten Teil­ bildes in der nächst folgenden (angrenzenden) Gruppe von acht Gruppenebenen-Speichern 21. Dies setzt sich fort, bis alle der Gruppenebenen-Speicher 21 in sich Daten gespeichert ha­ ben, und dann kehrt der Vorgang des Einschreibens zu der ersten Gruppe von acht Gruppenebenen-Speichern 21 zurück, um die ursprünglich gespeicherten Daten durch neue Daten zu überschreiben. Das Einschreiben setzt sich auf diese Weise zyklisch fort. Es ist Vorsorge zum Auffrischen der gespei­ cherten Daten in bekannter Weise - falls erforderlich - getroffen.

Wenn die gespeicherten digitalen Videodaten auszulesen sind, läuft der Vorgang im wesentlichen invers zu dem Einschreib­ vorgang ab. Die Ausgabefreigabesignal-Generatoren 23 geben Gruppen von Ausgabefreigabesignalen an die Gruppen von acht Gruppenebenen-Speichern 21, beispielsweise, jedoch nicht notwendigerweise in Aufeinanderfolge, unter der Gesamtsteu­ erung durch die Speichersteuereinrichtung 24 aus. Die Bits, die ausgelesen sind, werden über die Unter-Datenbusse 30, den Haupt-Datenbus 29 und die Schalteinrichtung 28 an die Multiplexerschaltung 31 ausgegeben, in der die Datenbits in die ursprünglichen 8-bit-Paralleldatenwortform zurückgrup­ piert werden. Die 8-bit-Datenwörter werden unverändert durch die inverse Rotationsschaltung 32 an die Ausgabeeinrichtung 33 abgegeben. Wenn ein vollständiges Teilbild aus einer Gruppe von acht Gruppenebenen-Speichern 21 ausgelesen ist, setzt sich das Auslesen beispielsweise zu dem nächsten Teilbild in der nächsten Gruppe von Gruppenebenen-Speichern 21 unter der Steuerung durch die Ausgabefreigabesignale fort usw., bis alle der Teilbilder, die in dem Videosignalspei­ cher 20 gespeichert sind, ausgelesen worden sind.

Fig. 4 verdeutlicht die Vorgänge beim Speichern des ersten Teilbildes, wobei die digitalen Videodaten, die zu speichern sind, aus "kürzeren Wörtern" bestehen, d. h. wobei die Ein­ gangsschaltung 25 5-bit-Wörter, beispielsweise als Ergebnis der Auswahl des Differential-Pulscodemodulation-Verfahrens ausgibt. In dem oberen Teil der Figur ist eine Aufeinander­ folge von eintreffenden Wörtern dargestellt, die von der Eingangsschaltung 25 zugeführt werden. Diese Wörter bilden zusammen ein vollständiges Teilbild des eintreffenden Vi­ deosignals (aus Platzgründen sind nur die ersten Wörter in der Figur gezeigt). Jedes Wort besteht aus fünf wirksamen Bits D, die parallel zueinander liegen. In anderen Worten ausgedrückt heißt dies, daß jedes Wort nur die fünf am mei­ sten signifikanten Bitpositionen besetzt. Die unbesetzten Bitpositionen sind mit dem Buchstaben X gekennzeichnet. Im Falle dieses besonderen Teilbildes durchlaufen die Bits unverändert die Rotationsschaltung 26 und werden dann durch die Demultiplexerschaltung 27 umgruppiert, um so eine Auf­ einanderfolge von 32-bit-Paralleldatenwörtern zu bilden, von denen nur 20, nämlich die am meisten signifikanten Bits zu speichern sind, wie als nächstes in Fig. 4 gezeigt ist. Die 32-bit-Datenwörter werden durch die Schalteinrichtung 28 derart an den Haupt-Datenbus 29 geschaltet, daß die genann­ ten 20 Bits an eine erste Gruppe von fünf Unter-Datenbussen 30 zum Anlegen an die ersten fünf Gruppenebenen-Speicher 21 synchron mit den zuständigen Schreibfreigabesignalen aus den Schreibfreigabesignal-Generatoren 22 gelegt werden.

Der untere Teil der Fig. 4 zeigt, daß das erste Teilbild außerdem in der dargestellten Weise an nachfolgende Grup­ penebenen-Speicher 21 geführt wird. Es wird jedoch nur in der zuständigen ersten Gruppe von fünf Gruppenebenen-Spei­ chern 21 gespeichert, wie dies durch die Schreibfreigabe­ signale bestimmt ist, die unter der Gesamtsteuerung durch die Speichersteuereinrichtung 24 bereitgestellt werden. Die Schreibfreigabesignal-Generatoren 22 erzeugen einen voll­ ständigen Satz von Schreibfreigabesignalen. Es werden jedoch nur diejenigen Signale, die zu einem gegeben Zeitpunkt an die betreffenden DRAM′s gelegt werden müssen, ausgewählt.

Aus dem unteren Teil von Fig. 4 ist desweiteren ersicht­ lich, daß falls die Speicherung der 5-bit-Datenwörter, die das nächste Teilbild des digitalen Videosignals ausmachen, in gleicher Weise fortgeführt würde, eine Lücke von drei ungefüllten Gruppenebenen-Speichern 21 zwischen den auf­ einanderfolgenden Gruppen von fünf aufgefüllten Gruppenebe­ nen-Speichern 21 entstünde. Um eine derartige unwirtschaft­ liche Nutzung der Videosignalspeicheranordnung 20 zu ver­ meiden, werden die Rotationsschaltung 26 und die inverse Rotationsschaltung 32 benutzt.

Dies wird im folgenden anhand von Fig. 5 erläutert, die das Speichern des nächsten Teilbildes zeigt. Wie in dem oberen Teil von Fig. 4 zeigt der obere Teil von Fig. 5 eine Aufeinanderfolge von eintreffenden Wörtern, die von der Eingangsschaltung 25 zugeführt werden. Diese Wörter bilden das nächste vollständige Teilbild des eintreffenden Videosi­ gnals (aus Platzgründen sind wiederum nur die ersten zwölf Wörter in der Figur dargestellt). Jedes besteht aus fünf wirksamen Bits D, die zueinander parallel liegen. Wenn diese Datenwörter die Rotationsschaltung 26 durchlaufen, werden sie zu einem Format zyklisch verschoben oder umgeordnet, das als nächstes in Fig. 5 gezeigt ist. Dazu werden die Bits jedes Worts um fünf Bitpositionen bewegt, so daß schließlich das am meisten signifikante Bit in die sechste Bitposition bewegt worden ist und die nachfolgenden Bits die siebte, die achte, die erste und die zweite Bitposition besetzen. Um diesen Vorgang durchführen zu können, ist die Rotations­ schaltung 26 vorteilhafterweise als eine programmierbare Logikanordnung PLA realisiert. Der zu bewirkende Grad der Rotation, d. h. der Grad der Bitverschiebung, wird durch die Speichersteuereinrichtung 24 gesteuert.

Die sich ergebenden 5-bit-Wörter werden durch die Demulti­ plexerschaltung 27 gruppiert, um so eine Aufeinanderfolge von 32-bit-Paralleldatenwörtern zu bilden, die die 20 Bits, die nicht durch X gekennzeichnet sind, enthalten, die zu speichern sind, wie dies als nächstes in Fig. 5 gezeigt ist. Diese 32-bit-Datenwörter werden mittels der Schalteinrich­ tung 28 derart an den Haupt-Datenbus 29 geschaltet, daß die besagten 20 Bits der zweiten Gruppe von fünf Gruppenebenen- Speichern 21 synchron mit den zuständigen Schreibfreiga­ besignalen aus den betreffenden Schreibfreigabesignal-Gene­ ratoren 22 zugeführt werden.

Der untere Teil von Fig. 5 zeigt, daß durch geeignete Rota­ tion der eintreffenden Datenwörter der aufeinanderfolgenden Teilbilder die digitalen Videodaten dieser aufeinander­ folgenden Teilbilder in aufeinanderfolgende Gruppen von fünf Gruppenebenen-Speichern 21 gespeichert werden können, so daß die Speicherkapazität der Videosignalspeicheranordnung 20 vollständig ausgenutzt wird.

Wie zuvor erläutert, verläuft der Auslesevorgang im wesent­ lichen invers zu dem Einschreibvorgang, jedoch selbstver­ ständlich mit Hilfe der inversen Rotationsschaltung 32, die in gleicher Weise als PLA realisiert sein kann, welche durch die Speichersteuereinrichtung 24 gesteuert wird, was eine inverse Rotation bewirkt, um die Bits der ausgelesener Da­ tenwörter zurück in die ersten fünf am meisten signifikanten Bitpositionen zu bringen. Die Ausgabefreigabesignal-Genera­ toren 23 erzeugen einen vollständigen Satz von Ausgabefrei­ gabesignalen, und nur diejenigen Signale, die zu einem ge­ gebenen Zeitpunkt erforderlich sind, werden ausgewählt, um sie den betreffenden DRAM′s unter der Gesamtsteuerung durch die Speichersteuereinrichtung 24 zuzuführen.

Es ist ersichtlich, daß zahlreiche Modifikationen durchge­ führt werden können, ohne daß dazu der Schutzumfang der vor­ liegenden Erfindung, wie er durch die Ansprüche bestimmt ist, verlassen werden müßte. Insbesondere kann die Be­ triebsweise des Ausführungsbeispiels gemäß Fig. 2 leicht auf Fälle ausgerichtet werden, in denen die "kürzeren Wörter" eine beliebige andere Anzahl von Bits - weniger als acht, jedoch nicht gleich fünf - haben. Außerdem kann das Aus­ führungsbeispiel selbstverständlich wie gewünscht verändert werden, um Standardlängen-Wörtern und "kürzeren Wörtern" anderer Längen Rechnung zu tragen und ganz allgemein wei­ teren Änderungen, beispielsweise unterschiedlichen Abtast­ raten und unterschiedlichen zeitlichen Längen von Video­ signalen, die zu speichern sind, Rechnung zu tragen. Darüber hinaus ist ein Multiplex-Vorgang betreffend die Bitebenen dann nicht erforderlich, wenn die Zugriffszeiten der Spei­ cher 21 der Videosignalspeicheranordnung 20 ausreichend kurz sind.

Claims (12)

1. Verfahren zum Speichern einer Vielzahl von Teilbildern von digitalen Videosignalen, wobei jedes Teilbild aus mehreren n-bit-Wörtern besteht, wobei n eine ganzzahlige Variable ist, gekennzeichnet durch Schritte zum

• - Anordnen der n-bit-Wörter jedes eintreffenden Teilbildes in n Bitebenen, wobei jede Bitebene jeweils ein Bit aus jedem der mehreren n-bit-Wörter enthält,
• - Vorsehen einer Videosignalspeicheranordnung (20), die aus mehreren Speichern (21) besteht, von denen jeder die Bits einer Bitebene speichern kann,
• - Übergeben der Bitebenen an die Speicher (21) über einen gemeinsamen Datenbus (29) und
• - Steuern des Einschreibens der Bitebenen derart, daß ein erstes Teilbild in erste Speicher i₁ (21) mit 0 i₁ < n, das nächste Teilbild in zweite Speicher i₂ (21) mit n i₂ < 2n eingeschrieben wird, bis in alle Speicher (21) Daten eingeschrieben worden sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Steuern des Einschreibens einen Schritt zum Umordnen der Positionen der Bits in den Bitebenen der jeweiligen aufeinanderfolgenden Teilbilder auf dem gemeinsamen Datenbus (29) enthält.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede Bitebene mittels eines m-Wege-Demultiplexverfahrens umgruppiert wird, um eine Gruppe von durch das m-Wege-Demultiplexverfahren gewonnenen Bit­ ebenen zu bilden, wobei der gemeinsame Datenbus (29) n × m bit breit ist und jeder Speicher (21) in der Lage ist, eine Gruppe von durch das m-Wege-Demultiplex­ verfahren gewonnenen Bitebenen zu speichern.

4. Gerät zum Speichern einer Vielzahl von Teilbildern von digitalen Videosignalen, wobei jedes Teilbild aus einer Vielzahl von n-bit-Wörtern besteht, wobei n eine ganzzahlige Variable ist, gekennzeichnet durch

• - Mittel (26, 27) zum Anordnen der n-bit-Wörter jedes eintreffenden Teilbildes in n Bitebenen, wobei jede Bitebene jeweils ein Bit jedes der mehreren n-bit-Wörter enthält,
• - eine Videosignalspeicheranordnung (20), die aus einer Vielzahl von Speichern (21) besteht, von denen jeder die Bits einer Bitebene speichern kann,
• - einen gemeinsamen Datenbus (29) zum Übergeben der Bitebenen an die Speicher (21) und
• - Mittel (24, 22) zum Steuern des Einschreibens der Bitebenen in die Speicher (21) derart, daß ein erstes Teilbild in erste Speicher i₁ mit 0 i₁ < n eingeschrieben wird, das nächste Teilbild in zweite Speicher i₂ mit n i₂ < 2n eingeschrieben wird usf., bis in alle Speicher (21) Daten eingeschrieben worden sind.

5. Gerät nach Anspruch 4, dadurch gekennzeichnet, daß die Mittel (24, 22) zum Steuern des Ein­ schreibens mit einer Bitpositions-Rotationsschaltung (26) zum Umordnen der Positionen der Bits in den Bit­ ebenen der jeweiligen aufeinanderfolgenden Teilbilder auf dem gemeinsamen Datenbus (29) zusammenwirken.

6. Gerät nach Anspruch 5, dadurch gekennzeichnet, daß Mittel (24, 23) zum Steuern des Auslesens der Bitebenen aus den Speichern (21) vorgesehen sind und mit einer weiteren Bitpositions-Rotationsschaltung (32) zum Umordnen der Positionen der ausgelesenen Bits zurück in deren ursprüngliche Positionen zusammenwirken.

7. Gerät nach Anspruch 6, dadurch gekennzeichnet, daß jede Bitpositions-Rotationsschaltung (26, 32) aus einer programmierbaren Logikanordnung PLA bestehen.

8. Gerät nach einem der Ansprüche 4 bis 7, dadurch ge­ kennzeichnet, daß ein m-Wege-Demultiplexer (27) zum Umordnen jeder Bitebene in eine Gruppe von durch ein m-Wege-Demultiplexverfahren gewonnenen Bit­ ebenen vorgesehen ist, daß der gemeinsame Datenbus (29) n × m bit breit ist und daß jeder Speicher (21) in der Lage ist, eine Gruppe von durch das m-Wege-Demultiplex­ verfahren gewonnenen Bitebenen zu speichern.

9. Gerät nach Anspruch 8, dadurch gekennzeichnet, daß der gemeinsame Datenbus (29) Äste aufweist, daß jeder Ast n × m bit breit ist, daß jeder Ast mit n Unter-Datenbussen (30) verbunden ist, daß jeder Unter- Datenbus (30) m bit breit ist und daß jeder Unter-Da­ tenbus (30) mit einem jeweiligen Speicher (21) verbunden ist.

10. Gerät nach Anspruch 8 oder 9, dadurch gekenn­ zeichnet, daß m = 4 ist.

11. Gerät nach einem der Ansprüche 4 bis 10, dadurch ge­ kennzeichnet, daß n = 8 ist.

12. Gerät nach einem der Ansprüche 4 bis 11, dadurch ge­ kennzeichnet, daß jeder Speicher (21) ein Speicher mit wahlfreiem Zugriff RAM oder ein dynamischer Speicher mit wahlfreiem Zugriff DRAM ist.