DE2800598A1

DE2800598A1 - Parallel-addierwerk

Info

Publication number: DE2800598A1
Application number: DE19782800598
Authority: DE
Inventors: Samuel Robert Levine; Shanker Singh; Arnold Weinberger
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1977-01-10
Filing date: 1978-01-07
Publication date: 1978-07-13
Also published as: FR2377063B1; FR2377063A1; IT1114185B; GB1593336A; JPS5387638A; US4118786A; JPS5628303B2

Description

Anmelderin: International Business Machines

Corporation/ Armonk, N.Y. 10504

te/bm
Parallel-Addierwerk

Die Erfindung betrifft ein Addierwerk für Datenverarbeitungs- ! anlagen nach dem Oberbegriff von Anspruch 1.

Bei der Entwicklung binärer Addierwerke wurde schon frühzeitig
festgestellt, daß deren Arbeitsgeschwindigkeit durch die not- | wendige Weitergabe des Übertrags von niederstelligen Bits ; (oder Bitgruppen) an hochstellige Bits (Bitgruppen) stark ι beeinträchtigt wird. Es wurden deshalb Addierwerke mit Zusammenfassung der Überträge (Übertragsvorausschau, carry lookahead) entwickelt, in denen Schaltkreise vorhanden sind, die
feststellen, daß Überträge während der Addition auftreten, und
die diese Überträge relativ frühzeitig bearbeiten. Später wurde die übertragsvorausschau auf Addierwerke übertragen, die mit
binär codierten Dezimalziffern (BCD) arbeiten. Ein Beispiel
hierfür ist in der US-Patentschrift 3 629 565 gegeben.

Im Stand der Technik ist zwar eine große Anzahl von Addierwerken bekannt geworden, die sowohl Binärzahlen als auch BCD-Zahlen verarbeiten können, doch gehören in die meisten von
ihnen konzeptionsmäßig entweder der einen oder der anderen
Klasse an. Es sind entweder Binäraddierer, in denen die BCD-Arithmetik in Wirklichkeit binär durchgeführt und anschließend ' ein Korrekturfaktor angebracht wird oder die Addierer ; enthalten getrennte Sätze arithmetischer Logik (ein
Satz für Binärarithmetik und einer für BCD-Arithmetik), so daß , nur wenig mehr als die Eingangs- und Ausgangsregister gemein- [ sam benutzt werden. Beide Arten dieser bekannten Addierer wei- \ sen ihre besonderen Unzulänglichkeiten auf; Die Erstgenannten I weisen ein ungünstiges Zeitverhalten auf, da durch die notwendige BCD-Korrektur die BCD-Arithmetik relativ langsam durch-

PO 976 007 809825/0924

geführt wird; Addierer der zweiten Kategorie sind kostenmäßig jungünstig, da normalerweise nur wenig Schaltkreise von den JBinär- und BCD-Teilen des Addierwerks gemeinsam benutzt werden, so daß sich ungefähr gleiche Kosten wie bei zwei getrennten Addierern für die beiden Formen der Arithmetik ergeben.

Die vorliegende Erfindung stellt sich dementsprechend die Aufgabe, ein Addierwerk für Datenverarbeitungsanlagen anzugeben, das sowohl binäre als auch BCD-Arithmetik schnell und (mit geringem Schaltkreisaufwand durchführen kann. Im besonderen sollen die Schaltkreise zur Übertragsvorausschau einfach aufgebaut sein.

Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete ;Erfindung gelöst; Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Die Erfindung schlägt vor, eine Schalturg zur Übertragsvorjausschau zu verwenden, die für beide Arten von Arithmetik geeignet ist und bei der Erzeugung binärer Summen ein Signal zu verwenden, das anzeigt, daß BCD-Bedingungen nicht beachtet werden sollen (don't care).

Durch den hohen Anteil der für beide Arten von arithmetischen

Operationen gemeinsam verwendeten Bauteile wird das vorgeschlagene Addierwerk nur wenig komplexer als herkömmliche binäre oder BCD-Addierer. Der kostengünstige Aufbau wird dabei nicht durch eine verringerte Arbeitsgeschwindigkeit erkauft .

Ein Ausführungsbeispiel der Erfindung wird nun anhand von Zeichnungen näher erläutert.

Es zeigen:

pö 976 007

Fig. 1 ein bevorzugtes Eingabeformat für Addierwerke zur Erläuterung und Definition der später verwendeten Ausdrücke,

Fig. 2 Schaltkreise zur Weitergabe des Ziffern-Übertrags, Fig. 3 Schaltkreise zur Erzeugung des Ziffern-Übertrags,

Fig. 4 eine Wahrheitstabelle für die verschiedenen Aspekte des Ausführungsbeispiels,

Fig. 5 die Logikschaltungen des Ausführungsbeispiels für eine Ziffern-Stufe.

Im folgenden wird zuerst kurz die mathematische Theorie beschrieben, auf der die Erfindung beruht. Bei der Erläuterung der Schaltkreise des Ausführungsbeispiels wird der Schwerpunkt auf die neuen Aspekte gelegt, Einzelheiten herkömmlicher Addierwerke werden hingegen nicht näher erläutert. ;

Ein typisches Addierwerk in einer Datenverarbeitungsanlage ; kombiniert einen n-Bit-Addenden mit einem n-Bit-Augenden, j bm eine n-Bit-Suirane zu erzeugen. Im Ausführungsbeispiel werden !(wie auch sonst im Stand der Technik üblich) Addend, Augend jund Summe als eine Mehrzahl von Ziffern dargestellt, die jejweils aus vier Bits bestehen. Unter dem Wort "Ziffer" wird jeine ganze Zahl verstanden, die größer oder gleich null ist and kleiner als die Basis des gewählten Zahlensystems in dem gerechnet wird. Im Fall der BCD-Arithmetik sind die Ziffern D, 1, 2, 3, 4, 5, 6, 7, 8 oder 9. In Binärarithmetik kann jede äer Ziffern den hexadezimalen Wert O, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E oder F aufweisen; A, B, C, D_f E und F entsprechen den Dezimalzahlen 10, 11, 12, 13, 14 bzw. 15.

po 976 007 8D982S/09T4

Beim Addieren zweier Zahlen wird in Hochgeschwindigkeitsaddierwerken von Schaltungen Gebrauch gemacht, die jede Ziffer als Einheit verarbeiten. Entsprechende Ziffern des Addenden und des Augenden werden addiert (zusammen mit einem übertrag ^; der nächst folgenden niedrigstelligen Ziffer, sofern ein solcher aufgetreten ist), um den entsprechenden Summenwert zu bilden. In einem Addierer mit Übertragsvorausschau werden die Überträge sehr frühzeitig während der Addieroperation erzeugt, so daß sie bei der Bildung der Summenziffern mit eingeschlossen werden können, ohne daß auf das Durchschalten der Überträge von Ziffernstelle zu Ziffernstelle gewartet werden muß.

Nach Fig. 1 sind im Ausführungsbeispiel die aus jeweils 68 Bits (O bis 67) bestehenden Addenden, Augenden und Summen in 17 Ziffern (1 bis 17) unterteilt, die wiederum in vier Gruppen (I bis IV) fallen. Jede Ziffer enthält vier Bits. Jede der Gruppen zwei bis vier enthält vier Ziffern. In Gruppe 1 sind fünf Ziffern enthalten. Die erste Ziffer enthält die Angabe des Vorzeichens. In einem Ausführungsbeispiel können die Ziffern eins bis fünf numerisch in gleicher Weise behandelt werden wie die anderen Ziffern. In anderen Ausführungsbeispielen (beispielsweise bei Gleit"Komma-Rechnung) enthalten die Ziffern 1 und 2 Vorzeichen und Exponent oder aber die Ziffern ; 1 bis 3 enthalten Vorzeichen, Exponent und die Anzeige eines arithmetischen Überlaufs. Die erste Ziffer der Summe zeigt das Vorzeichen des Resultats. Die Übertragsvorausschau erlaubt die j Weitergabe eines Übertrags von der höchststelligen zur nied- !

; I

jrigststelligen Ziffer in komplementärer Arithmetik. Die Frage, ob die Ziffern in eine Anzahl größerer Gruppen aufgeteilt Werden sollen (oder die Anzahl der Ziffern in jeder Gruppe terhöht werden soll), hängt hauptsächlich davon ab, wie der ubertragsvorausschaumechanismus im Addierwerk realisiert ist.

Im folgenden soll eine typische Ziffer innerhalb des in Fig. gezeigten Formats betrachtet werden, beispielsweise Ziffer

po 976 006 809828/0924

mit den Bits 36, 37, 38 und 39. Werden zwei Zahlen A und B addiert, sollen die jeweiligen vier Bits der zehnten Ziffer jeder Zahl durch A36, A37, A38, A39 und B36, B37, B38, B39 dargestellt werden. Der Wert der Bits A36 und B36 ist 8, der von Bits A37 und B37 ist 7, der von Bits A38 und B38 1st 2 und der von Bits A39 und B39 ist 1. Der Summenwert dieser Ziffernposition ergibt sich durch die folgende Addition:

A(8) A(4) A(2) A(1)
B(8) B(4) B(2) B(1)

Cin

S(8) S(4) S(2) S(D

S (8), S (4), S(2) und S(D sind die hexadezimalen oder dezimalen Summenbits für eine beliebige Ziffernposition, Cin ist der Übertrag (der vorzugsweise durch eine gemeinsame Schaltung zur Übertragsvorausschau erzeugt wird).

Der oben erwähnte übertrag bezieht sich auf den übertrag von Ziffer zu Ziffer, das Addierwerk muß jedoch auch Überträge von Bit zu Bit berücksichtigen. Wenn in einem Zahlsystem mit Basis B gearbeitet wird, ergibt sich ein übertrag, wenn die Summe zweier entsprechender Ziffern gleich oder größer als B ist. Im Binärsystem ergibt eine Summe von zwei einen übertrag; im Dezimalsystem eine Summe von 10 oder mehr und im Hexadezimalsystem eine Summe von 16 oder mehr.

jEin weiterer Aspekt der Verarbeitung von Überträgen wird als jweitergabe des Übertrags bezeichnet. Diese Situation tritt lein, wenn ein übertrag in eine Bit- (oder Ziffern-)-Position feinen übertrag ergibt, der aus dieser Position herausführt. |ln einem Zahlsystem mit Basis B ergibt sich eine übertrags-(weitergabe, wenn die Ziffern (oder Bits) in dieser Position jeine Summe von genau B -1 ergeben. Im Binärsystem ist das der

po 976 007 009 8^8/0924

— Q _

Fall, wenn die Summe in einer gegebenen Bitposition 1 ist; im Dezimalsystem, wenn die Summe zweier Ziffern 9 ergibt und Im Hexadezimalsystem, wenn die Summe zweier Ziffern F (entsprechend Dezimal 15). Eine zweite, häufig angetroffene Definition der Übertrag-Weitergabe ist eine einfache Funktion, in der die Erzeugung eines Übertrags als nicht zu beachtende Bedingung (don't care) betrachtet wird. Im Binärsystem ergibt sich danach eine Übertrags-Weitergabe, wenn eine Summe in einer bestimmten Bitposition größer ist als 1, im Dezimalsystem, wenn die Summe zweier Ziffern 9 ist oder aber eine beschränkte Anzahl von Kombinationen größer als 9 und im Hexadezimalsystem, wenn die Summe F ist oder eine Anzahl von Kombinationen größer als F. Bei der Binäraddition ist eine weitere j

Wichtige Funktion die "Halbsumme", die genau der ersten Definition der Übertrags-Weitergabe entspricht.

Im betrachteten Ausführungsbeispiel enthält jede Ziffer 4 Bits. |Pür jedes Bit sind zwei Eingänge A und B des Addierers vorgejSehen. Die Bits haben die Werte 1, 2, 4 und 8 in der Reihenjfolge von den niedrigstelligen zu hochstelligen Bits innerhalb äer Ziffern. Für jedes Bit können die drei Funktionen überbrags-Weitergabe (Pi), Übertrags-Erzeugung (Gi) und Halbsumme (Hi) mit Hilfe der Eingänge Ai und Bi oder der beiden anderen Funktionen definiert werden: ;

Pi = Ai+Bi = Gi+Hi (1a)

Gi = Ai-Bi = Pi-Hi (1b) ^!

Hi » AiVBi β Pi-GT (1c)

PT = ÄT · Bi = gT-hT (1d) j

ÖT = ÄT+bT = PT+Hi (1e)

Hi = AiVBi = PT+Gi (1f)

?ür jede Ziffer existieren Funktionen "Ziffer-Übertrag-Weiterjabe" (GP) und "Ziffer-Übertrag-Erzeugung" (GC), die mit Hilfe

PÖ97T0Ö7

der Bit-Übertrag-Weitergabe (Pi) und der Bit-Übertrag-Erzeugung (Gi) definiert werden, wobei i den Bitwert 1, 2, 4 und 8 angibt. GP, GC und die dazu komplementären Funktionen sind in den Gleichungen (2) definiert.

GP = Ρ8·Ρ4·Ρ2·Ρ1 + DEC·[P4-G2-P1 + G4-P1 + P8-P1] (2a)

GP = [P8 + P4 + P2 + Pi]-[DEC + P8-P4 + P8-G4-G2 + P1 ] (2b)

GC = [DEC + G8 + P8-P4-(G4 + G2) + P8-P4-P2-G1]

• [G8 + P8 P4 + P8-P2 + P8-G1 + G4.P2 + P4· (G4 + G2) •G1] (2c)

GC = [P8~ + G8-P4" + G8"«G4"«P2" + G8~'G4'G2~-gT]

• [DEC + Ρ8·Ρ4 + P8"«G4~«G2 + Ρ8·(34·δΤ + Ρ8"·Ρ2·δΤ + G8-P4«P2-gT] (2d)

Die Gleichungen (2) stellen die Funktionen "Übertrag-Weitergabe" und "Übertrag-Erzeugung" für eine Ziffer in einem System dar, das sowohl hexadezimale als auch BCD-Arithmetik ausführt. In diesen Gleichungen (und im Rest dieser Beschreibung) stellt DEC die BCD- (d.h. dezimale) Arithmetik dar.

Die durch Gleichungen (2) definierten kombinierten übertrags-Vorausschau-Schaltkreise für hexadezimale und dezimale Arithmetik können mit einer Vielzahl von Technologien direkt realisiert werden. Im Ausführungsbeispiel erfolgt die Realisierung durch sogenannte negative Logik, in der positive Ausgangssignale durch Komplementierung einer gegebenen Funktion erhalten werden. Wenn eine solche negative Logik verwendet wird, stellt Fig. 2A eine Realisierung von Gleichung (2a) dar, da der Schaltkreis nach Fig. 2A ein Ausgangssignal erzeugt, welches das Komplement des in Gleichung (2a) definierten Ausgangssignales ist. In dieser Fig. stellt jeder logische Block imit Mehrfacheingängen ein negatives UND-Glied dar, der Block

po 976 007

"Senden" ist ein Treiber für Signale, die das Halbleiterplättchen (Chip) verlassen und das Sperrsignal INH kann verwendet
werden, um bei Testvorgängen das logische Ausgangssignal zu
sperren.

In entsprechender Weise stellt Fig. 2B eine Realisierung von
Gleichung (2b) dar. Deren Treiberschaltung "Senden" arbeitet
als negatives UND-Glied, wenn es mit Mehrfacheingängen beaufschlagt wird. Die Fign. 3A und 3B zeigen Realisierungen der
Gleichungen (2c bzw. 2d) in negativer Logik. Die Schaltungen
zur Ziffern-Übertrag-Weitergabe (GP) und zur Ziffern-Übertrag-Erzeugung (GC) in den Fign. 2A und 2B bzw. 3A und 3B enthalten keine Einzelheiten über die Erzeugung der Eingangssignale Pi und Gi von den Biteingängen Ai und Bi. Die dazu erforderlichen Vorrichtungen sind vollständig durch die Gleichungen (1a bis 1f) definiert und brauchen deshalb hier nicht
weiter besprochen zu werden.

Erzeugung der Summe -

Das oben beschriebene allgemeine Verfahren zur Behandlung von ; (sowohl hexadezimalen als auch dezimalen übertragen erfordert
!nur wenig mehr als die ODER-Verknüpfung der verschiedenen dezijmalen und hexadezimalen Übertrags-Funktionen. Zwar könnte eine ; !ähnliche Technik zur Erzeugung der Summe verwendet werden, doch: •ergäbe sich dadurch ein fast ebenso aufwendiger Schaltkreis · !wie bei zwei getrennten Addierwerken. Eine weit günstigere j ί Ι

!Realisierung der hexadezimalen und dezimalen Summen wird j jnun anhand des Ausführungsbeispiels näher beschrieben. :

! I

jln dezimaler Arithmetik ist ebenso wie in hexadezimaler das ;

biedrigstelligste Summenbit (d.h. das Einheitsbit S1) ent- j

isprechend Gleichung (3) zu erzeugen:

i ST = HiVCin = H1«Cin + ίΓΓ·δϊη (3)

po 976 OO7

Bei der Erzeugung der drei hochstelligen Suiranenbits für dezimale bzw. hexadezimale Ziffern treten jedoch Unterschiede auf.
Die vorliegende Erfindung benutzt nun die in den Ausdrücken
vorkommenden gemeinsamen Terme, um damit ein besonders wirksames Schaltnetz vorzugschlagen, dessen Eingänge die Einzelbitfunktionen der Gleichungen (1) und der gemeinsame Eingangsübertrag Cin sind. Die Gemeinsamkeiten werden weiterhin
dadurch vergrößert, daß gewisse Bedingungen, die im Dezimal- : system vorhanden sind, ignoriert werden (don't care); da eine
Dezimalziffer keine Werte von 10 oder mehr annehmen kann,
werden Eingänge, die solche Werte darstellen als unbeachtliche ' Bedingungen angesehen, wenn das Gerät in Dezimalarithmetik arbeitet. Bezüglich der Dezimalarithmetik sind diese zu ignorierenden Bedingungen in Gleichungen (4a) und (4b) definiert:

A8 · (A4 + A2) = Β8·(Β4+Β2) = don't care (4a)
G8 · (P4 + P2) = H8·(G4+G2) = don't care (4b)

Gleichung (4a) definiert die Bedingungen, unter denen eines
(oder beide) der Eingangssignale ein Bit mit Wert 8 zusammen
mit einem Bit mit Wert 4 oder Wert 2 enthält. Beide dieser
Bitkombinationen ergeben eine Dezimalziffer mit einem Wert
von gleich oder größer 10, der in Dezimalschreibweise nicht j vorkommt. Gleichung (4b) drückt den gleichen Satz von zu igno- ; rierenden Bedingungen auf andere Weise aus. Der erste Ausdruck j von Gleichung (4b) erfordert (damit G8 den wahren Wert auf- > weist), daß beide Eingänge ein Bit des Wertes 8 enthalten und j daß einer der Eingänge ein Bit des Werts 4 (damit P4 wahr wird) oder ein Bit des Werts 2 (damit P2 wahr wird) enthält. Der
zweite Ausdruck von Gleichung (4b) erfordert, daß eines der
Eingangs signale ein Bit mit Wert 8 enthält (damit H8 wahr wird); und daß beide ein Bit mit Wert 4 (damit G4 wahr wird) oder
ibeide ein Bit mit Wert 2 (damit G2 wahr wird) enthalten.

po 976 007 8Ü9S28/Ö924

Bei der Erzeugung der drei hochstelligen Summenbits wird von folgenden beiden Hypothesen Gebrauch gemacht:

a) Die drei hochstelligen Summenbits können durch Einzelbitfunktionen der Bits mit Wert 2, 4 und 8 und des Übertrags C1 vom Bit mit Wert 1 dargestellt werden.

b) Jedes der drei hochstelligen Summenbits, Si_f kann als ODER-Verknüpfung zweier Ausdrücke dargestellt werden, wobei der erste aus C1 in UND-Verknüpfung mit einem Koeffizienten Xi und der zweite aus dem Komplement von C1 in UND-Verknüpfung mit einem Koeffizient Yi besteht.

Diese beiden Kriterien sind in den Gleichungen (5a) bis (5c) in anderer Schreibweise dargestellt.

S2 = X2*C1 + Y2-ÜT (5a)
Si = X4.C1 + Y4-ÖT (5b)
S8 = X8-C1 + Y8«cT (5c)

Der Satz von Koeffizienten Xi und Yi kann mit Hilfe einer Tabelle der in den Fign. 4A und 4B gezeigten Art bestimmt ιwerden. Der obere Teil der Tabelle in Fig. 4A ist eine einfache Wahrheitstabelle sowohl für den dezimalen wie den hexadezimalen Fall, in der die Ziffer dargestellt ist, die sich

bei einer bestimmten Kombination von Eingängen ergibt. Die neun Zeilen der Tabelle (aufgeteilt in drei Gruppen mit je j drei Zeilen) definieren die neun arithmetisch unterschiedlichen 'Kombinationen der Bits A8, B8, A4 und B4. Die Tabelle enthält !weiterhin 12 Spalten. Die ersten sechs Spalten betreffen die Situation, in der kein Übertrag von der Bitposition ein- und ausgeht, die zweiten sechs Spalten den Fall, in dem ein Über- ! ι trag auf der Bitposition 1 erfolgt. Jede der beiden Gruppen ι j von 12 Spalten ist weiter in drei Spalten unterteilt, die sich j auf hexadezimale Arithmetik beziehen und drei Spalten für dezi-·

PO 976 007 803*28/0524

male Arithmetik. Jede der letztgenannten Gruppen von drei Spalten ist weiter unterteilt, um die drei arithmetisch unterschiedlichen Kombinationen von A2 und B2 darzustellen.

Es ist zu beachten, daß für jedes Paar der Biteingänge Ai und Bi drei (und nicht vier) arithmetisch unterschiedliche Kombinationen vorliegen:

(a) Ai = Bi = O. S. Gleichung (1d)

(b) Ai ψ Bi. S. Gleichung (1c)

(c) Ai = Bi = 1. S. Gleichung (1b)

Jedes Kästchen in der Tabelle enthält eine Zahl entsprechend dem Ziffernwert, der sich bei den definierten Eingangsbedingungen ergibt. In den Dezimalpaaren der Tabelle stellt ein X eine zu ignorierende Bedingung (don't care) dar, die sich daraus ergibt, daß die Eingangssignale, die für diese Box definiert sind,in Dezimalschreibweise nicht auftreten können.

Als Beispiel für die Benutzung der Tabelle in Fig. 4A soll der Fall betrachtet werden, in dem zwei Zahlen addiert werden sollen, die ein einzelnes Bit vom Wert 8, ein einzelnes Bit vom Wert 4 und ein einzelnes Bit vom Wert 2 enthalten und in dem kein Übertrag vom niedrigstelligen Bit auftritt. Die für diesen Fall definierten Bedingungen sind nach Gleichungen (1), H8, H4, H2 bzw. CT. Bedingung H8 wählt die zweite Gruppe ' der drei Zeilen in der Tabelle aus (und trägt zum Resultat den Wert 8 bei) ; Bedingung H4 wählt die zweite Zeile in diesem ■. Tabellenabschnitt aus (und trägt den Wert 4 zum Resultat bei); Bedingung cT definiert die ersten sechs Spalten der Tabelle , (und ergibt den Beitrag O zum Resultat); Bedingung H2 definiert die zweite oder fünfte Spalte in diesem Abschnitt (abhängig davon,ob hexadezimale oder dezimale Arithmetik durchgeführt wird). Im Fall hexadezimale Arithmetik trägt H2 den

PO 976 007

7800598

Wert 2 zum Resultat bei, das Endresultat ergibt sich durch die Ziffer am Schnittpunkt der fünften Reihe und zweiten Spalte. Die Einzelbeiträge von H8 (8), H4 (4), H2 (2) und cT (O) ergeben insgesamt den Wert 14 (Hexadezimalziffer E). Wäre dem Beispiel Dezimalarithmetik zugrundegelegt gewesen, hätte sich als Resultat (bei den gleichen Bedingungen) der Schnittpunkt der fünften Zeile mit der fünften Spalte und dementsprechend die Dezimalziffer 4 ergeben. In diesem Fall wäre dann natürlich ein übertrag erzeugt worden.

Im Hinblick auf die Gleichungen (4a) und (4b) sind mehrere zu ignorierende Bedingungen bei Dezimalarithmetik definiert. Diese 26 zu ignorierenden (don't care) Dezimalbedingungen sind jeweils durch einen Eintrag X in der Tabelle dargestellt.

Fig. 4b enthält drei Tabellen und stellt eine Erweiterung der in Fig. 4A dargestellten Tabelle dar. Jede der Tabellen in Fig. 4B ist so angeordnet, daß sie der Anordnung in Fig. 4A entspricht. Sie gibt die Werte der Summenbits S2, S4 bzw. S8 an. Die erste in Fig. 4B dargestellte Tabelle enthält eine "2" in jedem Kästchen, so daß die Eingangsbedingung S2 =* 1 lautet. Jedes leere Kästchen bezieht sich auf einen Satz von Eingangsbe- ι dingungen mit S2 = O. Jedes Kästchen mit einem X bezieht sich •auf zu ignorierende Eingangsbedingungen für Dezimalarithmetik. In ähnlicher Weise enthält die zweite Tabelle in Fig. 4D die Ziffer 4 in jedem Kästchen, für das die Eingangsbedingungen S4 = 1 lauten, die dritte Tabelle in Fig. 4B enthält die Ziffer in jedem Kästchen mit zugeordneten Eingangsbedingungen S8 =

Die in Fig. 4B dargestellten Tabellen ermöglichen es, die Werte der Koeffizienten Xi und Yi in den Gleichungen (5a) bis (5c) zu definieren. Die ersten sechs Spalten der drei Tabellen definieren Y2, Y4 bzw. Y8; die zweite Gruppe der sechs Spalten in !den drei Tabellen definieren X2, X4 bzw. X8. Anhand der in Fig. 4B gezeigten Tabellen ist leicht festzustellen, daß die

Po 976 007 8Q9828/Ü924

Koeffizienten Xi und Yi folgendermaßen ausgedrückt werden können:

Ϋ2 = H2'DEC + P8«G4"-H2 + G4-G2-DEC + H8.H4«H2«DEC ^!

+ G8«DEC (6a)

X2" = H2'DEC + Ρ8·Ρ4~·Η2 + P8«G4'P2 + G4«H2«DEC '..

+ H8-H2-DEC (6b) j

Ϋ4 = P4"-G2 + P8-H4»G2 + H4-G2-DEC + G4-G2-DEC

+ Η4Ή2 + G8«DEC (6c)

X4" = Ρ8·Ρ4·Η2 + H4"«H2'DEC + Η4·Ρ2 + i?4'G2

+ H8-H4*DEC (6d)

Ϋ8 = H8-H4-G2 + Η8·ΡΪ·Ρ2" + H8«G4-DEC + H8-P4~-DEC

ΟΪδΤΟΟ + G4«P2«DEC (6e)

X8 = Η8·Η4·Η2 + H8«H4-G2«MC + H8-G4-DEC + Η8·Ρ4·5ε5

+ H8-G4"P2'DEC + G8-DEC (6f)

Da die Gleichungen (5a) bis (5c) sich auf komplementäre Summenbits beziehen, ist zu beachten, daß Gleichungen (6a) bis (6f) die Komplemente der Koeffizienten Xi und Yi definieren. Diese Gleichungen wurden so aufgestellt, daß die Wahrheitstabellen mit einer minimalen Anzahl von Ausdrücken und einer beschränkten Anzahl von Einzelbitfunktionen belegt werden. Die Ausdrücke P2, P4, P8 und GiT wurden somit nicht benutzt. Im später beschriebenen Schaltkreis ist der Ausdruck PT durch den pisdruck (G4~) (ΗΪ) ersetzt.

gleichungen (5) können als Funktionen von Cin ausgedrückt werden, wenn beachtet wird daß gilt:

C1 = G1 + Ρ1·(ϋη
ST = PT + ÖT'Cin

po 976 007 809828/0924

- 17 -

Die variable Cin kann weiterhin als Funktion eines Ziffernübertrags C ausgedrückt werden, der eine oder mehrere Ziffern vor (d.h. bei wertniedereren Ziffern) der Ziffer liegt, deren Summe gerade berechnet wird. Hierzu ist es nützlich, zwei weitere Funktionen zu definieren: "Lokale Übertrag-Erzeugung" (LG) für die Zifferngruppe, die zwischen der Ziffer liegt, von der C erzeugt oder weitergegeben wurde und der Ziffer, deren Summe berechnet wird. Es ist außerdem nützlich, eine "lokale übertrag-Weitergabe" (LP) für dieselbe Gruppe einzuführen. Damit ergibt sich:

C1 = G1 + P1-LG + P1-LP-C (7a)

Cf = ΡΪ + gT-LG-LP + ET-LG-C (7b)

pie Gleichungen (7) und die Gleichungen (6) können mit den Gleichungen (3) und (5) zur Erzeugung folgender Summenfunk-

tionen kombiniert werden:

I ST = HI-LG+HI-LP'C+hT-LG-LP+hT-LG-C (la)

j S~2 = X2-G1+X2-P1«LG+X2'P1-LP-C+Y2-pT+Y2-gT-LG-LP

j + Y2-GT-LG-C (8b)

S4~ = X4-G1HOC4-P1-LG4OC4-P1-LP-C+Y4-pT+Y4-gT-LG-LP

+ Y4-GT-LG-C (8c)^;

S8 = X8'G1+X8«P1«LG+X8«P1«LP·C+Y8-PT+Y8-GT-LG-LT ;

+ Y8-GT-LG-C (8d);

Dabei bedeuten: j

Pi = Ai + Bi

Gi = Ai-Bi für i = 1, 2, 4, 8 (die 4 Bits einer Ziffer)

Hi = Ai V Bi Si = Summe

po 976Γόο? 809828/tr92T

LG = Lokale Erzeugung

LP = Lokale Weitergabe

C = Übertrags-Eingang in Gruppe

so daß LG + LP-C = Eingabe-Übertrag für Ziffer und LG*LP+LG«C = Komplement des Eingabe-Übertrags an Ziffer (X2, X4, X8) = Koeffizienten des positiven Eingangs-übertrags in hochstellige drei Bits der Ziffer (Y2, Y4, Y8) = Koeffizienten des negativen Eingangs-Übertrags in hochstellige dre- Bits der Ziffer.

Die scheinbare Komplexität der Gleichungen (8a) bis (8d) ergibt sich zu einem großen Teil aus der getroffenen Verallgemeinerung, in der die Funktionen LG und LP für die lokale Erzeugung und die lokale Weitergabe verwendet werden. Wird ohne diese Allgemeinheit angenommen, daß jede Ziffer diejenige Gruppe ist, die für eine Übertrags-Vorausschau verwendet wird, so vereinfachen sich die Gleichungen (8a) bis (8b) unter Verwendung der Beziehungen

C1 - G1 + P1-C

CT = PT + gT-C !

zu folgenden Gleichungen für die Summenbits Si: ,

\ ST = HTC + hT-C (9a) !

j Si - X2-G1 + X2'P1«C + Υ2·ΡΤ + Y2«gT«C (9b) I

J S? = X4-G1 + X4-P1'C + Υ4·ΡΤ + Y4-ÖT-C (9c) ι

I SF = X8«G1 + Χ8·Ρ1·Ο + Υ8·ΡΤ + Y8*gT*C (9d) j

DCn Fig. 5 ist eine direkte Realisierung eines hexadezimalen and binären Summengenerators in negativer Logik entsprechend ien Gleichungen (6) und (8) dargestellt; zwei kleinere Änderungen wurden durchgeführt: Der Ausdruck P4 wurde ersetzt lurch G4«h4~, der Ausdruck H1 durch p1«gT.

PO 976 007 " 809Ϊ28/09»--

Wenn der weniger allgemeine Fall der Summengleichungen (9a) bis (9d) verwendet wird, können die Eingangsleitungen LP und LG entfallen, ebenso die zehn Schaltkreise 100, die bei dieser vereinfachten Realisierung redundant sind. Fig. 5 enthält ebensowenig wie die Fign. 2 und 3 eine expliziete Darstellung von Schaltkreisen zur Erzeugung der Bit-Übertrag-Weitergabe und der Bit-Übertrag-Erzeugung aus den Bitexngangssxgnalen. Diese Schaltkreise sind aus den angegebenen Gleichungen und dem Stand der Technik ohne weiteres ableitbar.

Zahlenbeispiel

Im folgenden wird ein Beispiel betrachtet, bei dem die Zahlen 9 (Binärdarstellung 1001) und 3 (Binärdarstellung 0011) zusammengezählt werden sollen. Eine Lösung von Gleichung (1a) liefert die vier Bit-Übertrag-Weitergabefunktionen: P1 = 1, P2 = 1, P4 = 0, P8 = 1. Gleichung (1b) liefert die vier Bitübertrag-Erzeugungsfunktionen G1 = 1, G2 = 2, G4 = 0 und G8 = Q. Gleichung (1c) liefert die vier Halbsummen H1 = 0, H2 = 1, ; H4 = 0 und H8 = 1. Diese Bitfunktionen werden berechnet, ohne daß dabei die Basis des Zahlensystems berücksichtigt werden muß, in dem die Arithmetik durchgeführt wird.

;Die angegebenen Bitfunktionen werden in den Gleichungen (2) ι verwendet, um die Funktionen GP und GC für die Gruppen-Über- , trag-Weitergabe bzw. die Gruppen-Übertrag-Erzeugung zu finden. Für dezimale Arithmetik gilt GP = 1, da der in Gleichung (2a) ! enthaltene Ausdruck

GP (dec) = DEOP8-P1

jerfüllt ist, aber keine der Beziehungen von Gleichung (2b); JGC = 1 gilt, da in Gleichung (2c) die Beziehung ί GC (dec) = DEC«P8«P2 + DEC-P8«G1

!erfüllt ist (hierbei sind sogar beide Beziehungen erfüllt, es

po 976 007 809828/0924

hätte aber auch genügt, wenn nur eine erfüllt gewesen wäre) und keine der Beziehungen in Gleichung (2d). Für hexadezimale Arithmetik gilt GP = 0, da die Beziehung

GP (hex) = P4-DEC

in Gleichung (2b) erfüllt ist, aber keine der Beziehungen in Gleichung (2a); schließlich gilt GC = 0, da die Beziehung

GC (hex) = G8-PI-DEC

in Gleichung (2d) erfüllt ist, aber keine der Beziehungen in Gleichung (2c).

Mit diesen Bit- und Gruppenfunktionen ergeben sich aus den Gleichungen (6) die Koeffizienten Xi und Yi für den dezimalen und den hexadezimalen Fall. Im Dezimalfall gilt: Gleichung (6b) ist erfüllt,da

X2 (dec) = H8-H2-DEC

so daß X2 = 0; keine der Beziehungen in Gleichungen (6a), (6c), (6d), (6e) und (6f) sind erfüllt, so daß gilt:

Y2 = X4 = Y4 » X8 = Y8 -

Für den hexadezimalen Fall gilt: Keine der Beziehungen in Gleichungen (6b) oder (6c) sind erfüllt so daß

Y4 X4

1; Y8 = X8

0.

Da die folgenden Beziehungen der Gleichungen (6a), (6d), (6e) und <6f) erfüllt sind:

Ϋ2" (hex) ΧΪ (hex) Ϋ3" (hex) X8" (hex)

Έί·Ε2'ΏΒΟ

PO 976 OO7

ORiGINAL INSPECTED

25ÜÜ598

diesem besonderen Beispiel sind im hexadezimalen Fall .zwei der Beziehungen von Gleichung (6e> erfüllt. Eine von ihnen hätte genügt, um Y8 = O zu ergeben).

Mit den bisherigen Resultaten können aus Gleichungen (8) die Summenbits für den dezimalen und den hexadezimalen Fall bestimmt werden. Unter der Annahme, daß kein Obertrag in dieser Ziffer erfolgt ist, gilt im dezimalen Fall S1 = O, weil zumindest einer der Ausdrücke

sT fdec) = HT-SG-UJ? + ST-LG-C

aus Gleichung (8a) erfüllt sein muß; Sl = 1, da keiner der Ausdrücke in Gleichung (8b) erfüllt ist; S4 = O_r da der Ausdruck

Si" (dec) = X4-G1

von der Gleichung (Sc) erfüllt ist; und SS = O, da der Ausdruck S3 (dec) » X8-G1

[in Gleichung (8d> erfüllt ist. Im hexadezimalen Fall gilt wieder unter der Annahme, daß kein Obertrag in die Ziffer erfolgt ist; Si = O aus genau den gleichen Gründen, die Si = O im Dezimalfall ergaben; S2 = O, da die Bedingung

I S2 (hex) = X2-G1

in Gleichung {8b> erfüllt ist; und S4 = S8 = 1, da keine der ,Bedingungen in Gleichungen (8c) und (8d) erfüllt sind.

tür die Addition ΠΟΟ1) plus (OO11) folgt somit: Das Dezimalresultat ist (OO1O) plus ein Übertrag; das Hexadezimalresultat = (1100) ohne Übertrag-Erzeugung oder Übertrag-Weitergabe. Die folgende Tabelle faßt die genannten Ergebnisse zusammen.

PO 976 0O7

cb:sina!. imgpected

TABELLE

C1OO1) + (0O11)

GP	1
GC	1
X2	O
Y2	1
X4	1
Y4	1
X8	1
Y8	1
S1	O
S2	1
S4	O
S8	O

DEC HEX {= DEC)

O O 1 O O 1 O O O O

η dem bisherigen Beispiel wurde die Wirkungsweise der Erfindung anhand der Gleichungen erläutert:. Dasselbe Beispiel wird mn unter Bezug auf die vorzugsweise verwendeten Schaltkreise jesprochen.

>ie Gruppen-Übertrag-Weitergabefunktionen GP und deren Komplemente können durch die in den Fign. 2B bzw. 2A dargestellten Schaltkreise erzeugt werden. In beiden Fign. sind die Werte für die Bit-Übertrag-Weitergabe (Pi) und die Bit-übertragirzeugung (Gi) für das Beispiel (10O1) plus (ΟΟ11) dargestellt, [n Fig. 2A ist das einzige negative UND-(NÄND)-Glied, das licht mindestens ein Eingangssignal O aufweist, das NAND-Glied 01. Wird in hexadezimaler Betriebsweise gearbeitet, steht das [ritte Eingangssignal des NAND-Glieds 1Ο1 DEC = O, so daß ] :eines der NAND-Glieder in Fig. 2A aktiviert wird. Bei dieser ] Realisierung in negativer Logik ergibt sich bei fehlender iktivierung aller NAND-Glieder ein positives Signal und somit «er Wert GP = O aus dem Schaltkreis Senden in Fig. 2A. Nach

2WU5198

sind im hexadezimalen Fall die Eingangsbedingungen der Glieder 1O2 und 1O3 erfüllt, so daß das Ausgangssignal des Blocks ,Senden in Fig. 2B null ist. Bei Dezimalarithmetik sind alle !Eingangsbedingungen des NAND-Glieds 101 in Fig. 2A erifüllt, so daß das Glied Senden ein Signal null abgibt. Im Dezimalfall sind die Bedingungen des Glieds 103 in Fig. 2B nicht erfüllt und ebensowenig die Eingangsbedingungen der anderen Glieder, die den unteren Eingang des Gliedes Senden beaufschlagen. In diesem Fall gibt das Glied Senden in Fig. _;2B ein Signal eins ab, entsprechend GP = 1 für den Dezimalfall.
t

!Die Erzeugung des komplementären und wahren Ziffern-ÜbertragjErzeugungs-Signals ist in den Fign. 3A bzw. 3B dargestellt. In ,Fig. 3A sind die Eingangsbedingungen der Glieder 104 und immer erfüllt, die mit einem Eingang des Kreises Senden durch eine verdrahtete ODER-Verbindung (dot-OR) gekoppelt sind. iFür dezimale Arithmetik sind die Eingangsbedingungen des !Glieds 106, das den anderen Eingang des Kreises Senden beaufschlagt, ebenfalls erfüllt, so daß der Kreis Senden ein Signal bull abgibt. Im hexadezimalen Fall ist keine der Eingangsibedingungen der Blocks erfüllt, die den oberen Eingang des !Kreises Senden beaufschlagen, so daß ein Eins-Signal abge-

geben wird, wodurch GC = O wird. Aus Fig. 3B ist ersichtlich, äaß die Eingangsbedingungen des Glieds 107 immer erfüllt sind. JDieses Glied beaufschlagt den oberen Eingang des Kreises JSenden. Von den Blocks, die den unteren Eingang des Kreises Senden beaufschlagen, kann nur Glied 108 erfüllt sein und lie Eingangsbedingungen des Glieds 1O8 wiederum sind nur er-Eüllt, wenn hexadezimaler Betrieb vorliegt. In diesem Fall ergibt sich also das Ausgangssignal null des Kreises Senden Ln Fig. 3B. Im dezimalen Betrieb ist jedoch keines der Glieder ärfüllt, die den unteren Eingang des Kreises Senden beaufschlagen, so daß der Kreis Senden ein Signal Eins abgibt und 3omit GC = 1.

28ÖU5I98

Die in den Fign. 2 und 3 dargestellten Schaltungen ergeben also dasselbe Resultat, das früher anhand der Gleichungen (2) diskutiert wurde, nämlich die Signale GP = GC = 1 für den dezimalen Betrieb und GP = GC = 0 für den hexadezimalen Betrieb.

In Fig. 5, die eine Stufe des Summengenerators darstellt, sind die Eingangsbits entsprechend dem besprochenen Beijspiel angegeben.

Von den vier Gliedern, deren Ausgänge über eine ODER-Verbindung (dot-OR) zur Erzeugung von S1 gekoppelt sind, weisen zwei schon ein Eingangssignal null infolge der Bitfunktionen auf, die anderen beiden haben nicht-verschwindende Eingangssignale. In Fällen, bei denen kein übertrag in diese Ziffer auftritt, sind die Eingangsbedingungen zumindest eines der beiden letztgenannten Glieder erfüllt, so daß S1 = O (da hier negative Logik verwendet wird). Erfolgt ein übertrag in diese ZYffernposition, so empfängt jedes der beiden letztgenannten Glieder mindestens ein Eingangssignal null, so daß Si = 1.

Bei den sechs Schaltgliedern, deren Ausgänge ODER-verknüpft sind (dot-OR), um S2 zu ergeben, ist ersichtlich, daß jedes ler drei Glieder, die durch Y2 beaufschlagt werden, ein Eingangssignal null aufweisen. S2 wird somit nicht von Y2 beeinflußt. Glied 109 mit zwei Eingängen empfängt ein Eingangssignal 1 (von G1) und ein Eingangssignal X2. Ist also X2 = 1, 3O sind die Eingänge für Glied 109 beide erfüllt und somit 32 ■ o. Ist X2 = 0 steht ein Eingang von Glied 109 auf null (wie bei den anderen beiden Gliedern die von X2 beauftragt ■/erden) und somit S2 » 1. Von den fünf Gliedern deren Ausjänge zur Erzeugung von X2 durch ODER miteinander verknüpft sind (dot-OR), weist nur Glied 110 ein von null verschiedenes üingangssignal auf. Alle Eingangsbedingungen von Glied 110 3ind erfüllt (und damit X2 « 0 und S2 » 1), wenn DEC ■ 1, d.h.

809Ü2Ö/Ü92A

PO 976 007

Γ" — 28Ü0598

bei dezimaler Arithmetik. Im hexadezimalen Fall ist DEC = O und so X2 = 1 und S2 - 0.

Die Darstellung der sechs Glieder, deren Ausgänge zur Erzeugung von S4 mit QDER-Verknüpfung verbunden sind (dot-OR) zeigt, daß S4 unabhängig von Y4 ist (da jedes der von Y4 be- i aufschlagten Glieder schon einen Eingang null besitzt) und daß S4 vollständig von X4 abhängt (da ein Glied 111 mit zwei Einigängen einen Eingang eins (von G1) und einen Eingang X4 aufweist) . Von den fünf Gliedern, deren Ausgänge zur Erzeugung von X4 durch ODER miteinander verbunden sind (dot-OR), hat nur Glied 112 einen Eingang, der nicht schon auf null steht. Alle Eingangsbedingungen von Glied 112 sind erfüllt, wenn DEC = 1, d.h. hexadezimale Arithmetik. DEC = 1 ergibt X4 = 0 und dieses wiederum S4 = 1. Ist DEC = 0 (entsprechend dezimaler Arithmetik), so ist X4 = 1 und S4 = 0. j

(Es ist zu beachten, daß Y4 = 1 sowohl im dezimalen als auch ■ im hexadezimalen Fall gilt, da jedes der Glieder, dessen Aus- s gang über ODER mit Y4 verbunden ist, schon mindestens ein : Eingangssignal null empfängt; dies spielt für das hier betrach-j tete spezielle Beispiel jedoch keine Rolle).

In ähnlicher Weise hängt S1 vollständig von X8 ab (über Glied 113), das seinerseits vollkommen von der Betriebsweise (dezimale oder hexadezimale Arithmetik) über Glied 114 abhängt. ;im Hexadezimalbetrieb ist DEC = 1 und somit X8 - 0 und S8 -Im Dezimalbetrieb ist DEC = 0 und somit X8 = 1 und S8 = 0.

Die Schaltkreise zur Erzeugung der Summe in Fig. 5 ergeben somit genau dieselben Werte von Xi, Yi und Si, die früher anhand der Gleichungen (6) und (8) diskutiert wurden.

Die zum Betrieb einer derartigen logischen Schaltung benötigten weiteren Schaltkreise wie z.B. Taktgeber sind konventio-

oo7

280Ö598

neiler Art und brauchen als zum Stande der Technik gehörend hier nicht näher erläutert zu werden.

Erweiterungen der Erfindung über den besprochenen Fall der Addition auf die übrigen arithmetischen Operationen sind ohne ,weiteres möglich und können in der üblich bekannten Art und Weise durchgeführt werden. Eine Subtraktion kann somit als Addition des Komplements durchgeführt werden, eine Multiplikation als fortgesetzte Addition und eine Division als fortgejsetzte Addition des Komplements. Die Steuer- und Taktschalt- ;kreise für derartige Funktionen sind dabei in herkömmlicher jweise aufgebaut.

Anstelle der hier besprochenen Realisierung mit negativer !Logik, kann natürlich auch positive Logik herangezogen werden. Eine besonders vorteilhafte Realisierung der Schaltung ist jbei Integration auf einem Halbleiterplättchen (Chip) gegeben.

PO 976 007

TQ982

Claims

2SQ0598

PATENTANSPRÜCHE

(Ty Addierwerk für Datenverarbeitungsanlagen zur Verarbeitung von Zahlen mit mindestens einer binär codierten Ziffer in einem von mehreren möglichen Zahlsystemen, dadurch gekennzeichnet, daß die Bits einer Summenziffer entsprechend der logischen Relation Si = Xi'Ci + Yi'CT bestimmt werden, wobei Si das ite-Bit der Summenziffer ist, C1 der von der niedrigstelligsten Ziffernposition erzeugte übertrag und Xi, Yi logische

Kombinationen aus den Operandenbits (Addend-Bits Ai, Augend-Bits Bi) und aus Systemsignalen zur Anzeige des zugrundegelegten Zahlsystems sind.
2. Addierwerk nach Anspruch 1, dadurch gekennzeichnet, daß als Zahlsysteme die binär codierte Dezimalform (BCD) und die Hexadezimalform zugrunde gelegt werden und die logischen Faktoren Xi, Yi folgenden Relationen genügen:

XT = ST

Ϋ2 = H2-DEC + Ρ8"·04~·Η2 + G4-G2-DEC + H8«H4«H2!«DEC + G8-DEC

Xl = HI-DEC + PF.P4".H2 + P8.G4-P2 + G4.H2-DEC + H8-H2-DEC

Y4 = P4«G2 + P8-H4-G2 + H4-G2OEC + G4 = G2«DEC

+ H4j_H2 + G8-DEC

X4 = Ρ8"·Ρ4·Η2 + H4~»H2-DEC + Η4·Ρ2 + H4«G2 + H8.H4OEC

Ϋ8 = H§'.H4_₁G2_4_: HS_-1PT-PT +_h1"'G4.DEC + H8«P4~.pSc + H8.G4«G2«DEC + G4»P2«DEC

X8 = Η8*Η4·Η2 + H8«H4«G2«DEC + H8'GT-Pl-DEC + G8-DEC

_ ρ —

wobei

Pi = Ai + Bi
Gi = Ai-Bi

Hi = Ai V Bi

(χ = 1, 2, 4, 8, entsprechend den Werten der vier Bit-Positionen der Addend-Ziffer A, bzw. der Augend-Ziffer B),

und DEC ein Signal zur Anzeige des PCD-Betriebs, DEC ein Signal zur Anzeige des hexadezimalen Betriebs ist.
3. Addierwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ziffern in Gruppen zusammengefaßt werden und das Übertragsbit C1 einer Ziffer der Relation

C1 = G1 + P1«LG + P1-LP-C

cT = pT + gT-lG'Lp + gT'LG-c

genügt, wobei

C der in einer der wertniedereren Ziffern erzeugte übertrag ist,

LG die lokale Übertrag-Erzeugung in der Zifferngruppe, die zwischen den betrachteten Ziffern liegt, und LP die lokale Übertrag-Weitergabe für die Sifferngruppe, die zwischen den betrachteten Ziffern liegt.
4. Addierwerk nach Anspruch J^ oder^ 2-, dadurch gekennzeichnet, daß^das-Ubefträgsbit C1 der Relation

C1 = 61 + P1"c
CT = IT + G1«C

genügt, wobei

C der von der nächsten wertniedereren Ziffer erzeugte Übertrag ist und die Summenbits S1 folgenden Relationen genügen: _A ^

809828/0924

PO 976 007

ST = Η1'C + hT'C

S2~ = X2«G1 + X2-P1.C + Υ2-ΡΪ + Y2.GT-C S~4 = X4-G1 + X4'P1«C + Υ4·Ϊ?Τ + Υ4·ΟΤ·0 S8 = X8-G1 + X8-P1-C + Υ8·ρΤ + Y8-GT-C

(9a) (9b) (9c) (9c)
5. Addierwerk nach einem oder mehreren der Ansprüche bis 4, dadurch gekennzeichnet, daß die logischen Relationen (Pi, Gi, Hi, Xi, Yi, Si, C1) durch ein Schaltnetz aus NAND-Gliedern und verdrahteten ODER-Verknüpfungen realisiert sind, das mit negativen Logik-Pegeln arbeitet (Fign. 2; 5).

809828/0924

PO 976 007