DE2738594C2 - - Google Patents
Info
- Publication number
- DE2738594C2 DE2738594C2 DE2738594A DE2738594A DE2738594C2 DE 2738594 C2 DE2738594 C2 DE 2738594C2 DE 2738594 A DE2738594 A DE 2738594A DE 2738594 A DE2738594 A DE 2738594A DE 2738594 C2 DE2738594 C2 DE 2738594C2
- Authority
- DE
- Germany
- Prior art keywords
- coupling
- memory
- data
- computer
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 49
- 230000008878 coupling Effects 0.000 claims description 33
- 238000010168 coupling process Methods 0.000 claims description 33
- 238000005859 coupling reaction Methods 0.000 claims description 33
- 230000008520 organization Effects 0.000 claims description 7
- 239000013307 optical fiber Substances 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
Die vorliegende Erfindung betrifft ein Rechnersystem, bei dem
zwei oder mehrere Einzelrechner über mindestens eine Steuerlei
tung mit einem Steuerrechner verbunden sind und bei dem Verbin
dungen durch Datenleitungen zwischen den Rechnern vorhanden
sind.
Ein Rechnersystem der eingangs genannten Art ist bereits in der
DE-OS 25 46 202 vorgeschlagen worden. Bei diesem Rechnersystem
sind die Einzelrechner sowie der Steuerrechner an eine einzige
Steuerleitung und an eine einzige Systemleitung angeschlossen
und dadurch miteinander verbunden. Die Steuerleitung besteht
aus mindestens einer Leitung, im allgemeinen werden aber
mehrere Leitungen verwendet und für verschiedene Steuersignale
auch besondere Leitungen. Die Systemleitung besteht aus zwei
Leitungssystemen, nämlich aus einer Adressenleitung zur Über
tragung von Adressen und einer Datenleitung zur Übertragung der
zu verarbeitenden Daten. Die Adressenleitung und/oder die
Datenleitung bestehen vorzugsweise aus mehradrigen Leitungen
zur bitparallelen Wortübertragung. Die Verbindung der Einzel
rechner mit der Systemleitung erfolgt durch Koppelspeicher in
denen Daten, die in die Rechner einzugeben sind oder die von
den Rechnern weitergeleitet werden sollen, zwischengespeichert
werden können. Dieses Rechnersystem arbeitet in drei Phasen,
wobei eine Phase eine sogenannte Datenaustauschphase ist. In
dieser Datenaustauschphase sendet ein Rechner über die einzige
Datenleitung die zu verteilenden Daten gleichzeitig an alle
anderen.
Es kann also jeweils nur ein Rechner senden, während alle ande
ren auf Empfang eingestellt sind. Eine Verkürzung der Aus
tauschphase durch gleichzeitiges Senden durch mehrere Rechner
ist wegen der gemeinsamen Datenleitung nicht möglich. Dieses
vorgeschlagene Rechnersystem ist also für den Fall besonders
gut angepaßt, bei dem alle Rechner mit allen anderen Rechnern
Informationen austauschen müssen.
Es treten aber oft Fälle auf, bei denen eine Kopplung eines
Einzelrechners nur mit einer kleinen Anzahl anderer Einzel
rechner notwendig ist. Das ist z. B. dann der Fall, wenn in
einem System die Elemente nur mit ihren nächsten Nachbarn
wechselwirken. In diesem Fall wäre es günstig, wenn der Daten
austausch in der Datenaustauschphase möglichst weitgehend
parallelisiert wäre, d. h., wenn ein Datenaustausch nicht nur
in der einen Gruppe von Einzelrechnern, zwischen denen ein
Datenaustausch erfolgen muß, vorgenommen wird, sondern gleich
zeitig auch in anderen solchen Rechnergruppen. Dadurch könnte
der Rechenzeitbedarf erheblich vermindert werden.
Aus der DE-OS 24 56 999 ist bereits bekannt, daß bei Rechen
geräten eine veränderbare Verbindung von Elementen vorgesehen
ist, wobei die gewünschten Verbindungen unter der Einwirkung
programmierbarer, ein für jede Verbindungsform spezifisches
Signal bildender Betätigungsglieder erzielbar sind, d. h. daß
die Verbindung der Elemente untereinander gemäß der Problem
struktur und der Aufgabenstellung flexibel herstellbar ist.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein
Rechnersystem der eingangs genannten Art anzugeben, welches
einen parallelisierten Datenaustausch während der Datenaus
tauschphase ermöglicht, so daß eine wünschenswerte zeitliche
Flexibilität für den Datenaustausch zwischen den einzelnen
Rechnern erreicht wird.
Zur Lösung dieser Aufgabe wird ein Rechnersystem der eingangs
genannten Art und gemäß dem Oberbegriff des Patentanspruchs 1
vorgeschlagen, das durch die im kennzeichnenden Teil des Pa
tentanspruchs 1 angegebenen Merkmale charakterisiert ist.
Zu diesem Zweck ist vorteilhafterweise ein Steckbrett vor
handen, in welches Datenleitungen einstöpselbar sind, die die
gewünschten Rechner miteinander verbinden.
Eine weitere vorteilhafte Ausführungsform ist so ausgebildet,
daß gewünschte Verbindungen zwischen Rechnern durch elek
trisches Durchschalten von Datenleitungen herstellbar sind.
Für eine zweckmäßige Ausführungsform sind ein oder mehrere aus
Lichtleitfasern bestehende Datenleitungen vorgesehen.
Eine weitere vorteilhafte Ausführungsform ist so ausgebildet, daß
die Ein- und/oder Auskoppelspeicher
die Organisation eines Kellerspeichers aufweisen.
Dabei ist wiederum vorteilhaft, wenn bei den als Kellerspeicher
organisierten Ein- und Auskoppelspeichern entweder in der gleichen
oder in der entgegengesetzten Reihenfolge ausgelesen wird wie ein
gelesen wird.
Besondere Vorteile der Erfindung liegen darin, daß gleichzeitige
Datenübertragung auf alle Datenleitungen ermöglicht und dadurch
die Austauschphase erheblich verkürzt wird und daß der Koppel
speicherplatz bzw. die Größe der Ein- und Auskoppelspeicher klein
gehalten werden kann, weil nur gezielt die Information übertragen
wird, die für einen bestimmten Rechner vorgesehen ist. Durch die
veränderbaren Datenleitungen wird eine hardwaremäßige Vorprogram
mierung ermöglicht, die den Aufwand bei der Software-Programmie
rung erheblich herabsetzen kann. Ausführungsbeispiele der Erfin
dung sind in den Figuren dargestellt und werden im folgenden
näher beschrieben. Es zeigt dabei
Fig. 1 in einem Blockschaltbild die Organisation eines Ausfüh
rungsbeispiels in seinen wesentlichen Teilen,
Fig. 2 die Ausführung eines Ein- und Auskoppelspeichers,
Fig. 3 die Verschaltung von Aus- und Einkoppelspeichern durch
einen Kreuzschienenverteiler.
In der Fig. 1 sind Einzelrechner 1 bis 3, vorzugsweise Mikro
prozessormoduln, über eine einzige Steuerleitung 4 durch einen
nicht gezeichneten Steuerrechner, vorzugsweise ebenfalls ein
Mikroprozessormodul, etwa von links her ansteuerbar. Weitere
Moduln kann man sich etwa nach rechts hin an die Steuerleitung
angeschlossen denken. Jedem Modul sind drei Einkoppelspeicher
11 bis 13 bzw. 21 bis 23 bzw. 31 bis 33 und drei Auskoppel
speicher 14 bis 16 bzw. 24 bis 26 bzw. 34 bis 36 zugeordnet.
Jeder Modul hat nur Zugriff auf die ihm zugeordneten Ein- und
Auskoppelspeicher, wobei es genügt, daß er aus einem Einkoppel
speicher nur Daten entnehmen und in seine Auskoppelspeicher nur
Daten abgeben kann. Eine Einkoppelspeicher bzw. Auskoppel
speicher kann aus einem einzigen Register, einem Speicherbe
reich des Einzelrechners oder einer Reihe von Registern in
Kellerspeicherorganisation bestehen. In einer solchen Keller
speicherorganisation werden die Register in einer bestimmten
Reihenfolge mit Informationen belegt und in einer bestimmten
Reihenfolge wieder ausgelesen. Eine Ausführungsform besteht
darin, daß das zuletzt eingelesene Wort zuerst wieder aus
gelesen wird, d. h. es wird in der umgekehrten Reihenfolge aus
gelesen wie eingelesen wird, und eine andere Ausführungsform
besteht darin, daß das zuerst eingelesene Wort auch zuerst
wieder ausgelesen wird, d. h. es wird in derselben Reihenfolge
ausgelesen wie eingelesen wird. Eine solche Kellerspeicher
organisation hat den Vorteil, daß in der Datenaustauschphase die
Aussendung und der Empfang von Informationen organisatorisch
derart erleichtert wird, daß für das Einschreiben und das Ab
rufen von Speicherinhalten keine Adressen angegeben zu werden
brauchen. Für die Realisierung der Ein- und/oder Auskoppel
speicher mit Kellerspeicherorganisation können auf dem Markt
befindliche entsprechende Bausteine verwendet werden.
Jeder Ein- bzw. Auskoppelspeicher ist mit einem oder mehreren
Steckern zum Einstecken für Datenleitungen, die zur Übertragung
von Daten und/oder Adressen und/oder Befehlen dienen, versehen.
Auf dieser Weise können durch flexible Datenleitungen in belie
biger Weise die vorhandenen Moduln miteinander verbunden
werden. Die Einkoppelspeicher dienen dazu, nur ankommende In
formation aufzunehmen und zu speichern und somit für den
Rechner zur Verarbeitung bereitzuhalten, während die Auskoppel
speicher nur dazu dienen, die vom Rechner abzugebende und für
andere Moduln be
stimmte Information aufzunehmen, zwischenzuspeichern und auf
die Datenleitungen abzugeben.
In der Fig. 1 ist eine Verbindungsstruktur durch Datenlei
tungen 51 bis 59 als Beispiel dargestellt, wobei die in die
Datenleitungen eingezeichneten Pfeile die Datenflußrichtung
angeben. Vorteilhafterweise sind die Stecker zum Einstecken der
Datenleitungen auf einem vorhandenen Steckbrett vorhanden.
Jeder Ein- bzw. Auskoppelspeicher ist mit mindestens einem
Stecker verbunden bzw. versehen. Da oftmals die gleiche In
formation eines Moduls gleichzeitig an eine begrenzte Anzahl
von anderen Moduln übertragen werden soll, ist es zweckmäßig,
wenn ein Auskoppelspeicher mit mehreren Steckern verbunden bzw.
versehen ist.
In der Fig. 2 sind als Ausführungsbeispiel vier spezielle
Einkoppelspeicher 10, 20, 30, 40 und ein Auskoppelspeicher 50 sowie ihre Ver
schaltung bis zur Eingabe-/Ausgabe-Schnittstelle mit dem Ein
zelrechner dargestellt. Die an
gegebenen Bausteine sind 32 × 8-Bit-Kellerspeicher, bei denen in
der gleichen Reihenfolge ausgelesen wie eingelesen wird, d. h.
das zuerst eingelesene Wort wird auch zuerst wieder ausgelesen.
Die Parallelausgänge O 0-O 7 eines jeden Einkoppelspeichers sind
über eine 8-Bit-Zwischenregister 70 und die Eingänge D 0-D 7 des
Auskoppelspeichers 50 auf eine gemeinsame Datenleitung 60 zur
bitparallelen Übertragung eines Bytes zusammengeschaltet.
Im folgenden sei die Wirkungsweise des in Fig. 2 dargestellten
Ausführungsbeispiels näher beschrieben. Das Laden des Aus
koppelspeichers 50 vom Rechner her erfolgt folgendermaßen: Der
Einzelrechner überträgt Daten über die Datenleitung 60 in den
Auskoppelspeicher, wobei dazu der Eingang PL vom Rechner her
über die Leitung 61 auf logisch 0 gelegt wird. In den Aus
koppelspeicher können bis zu 32 Bytes abgelegt werden.
Zum Austausch von Daten wird ein hier nicht gezeigter Taktgene
rator gestartet, der über die Leitung 81 Taktimpulse an die
seriellen Takteingänge SL bzw. SD der Ein- bzw. des Auskopplungsspeichers
legt (beispielsweise 500 kHz). Pro Taktzyklus wird von
jedem Auskoppelspeicher, der an die Einkoppelspeicher 10 bis 40
angeschlossen ist ein Bit über deren Eingänge D in sie einge
lesen. Das Einlesen in die Einkoppelspeicher erfolgt also hier
bitseriell. Zur Übertragung von 32 Bytes werden damit 256
Takte benötigt. Das Austausch-Ende wird vorzugsweise angezeigt
und an den Rechner als Information weitergegeben. Dies kann am
einfachsten über einen 8-Bit-Binärzähler geschehen, dessen
Überlaufsignal das Austausch-Ende erzeugt.
Nachdem die Einkoppelspeicher voll sind, kann ihr Inhalt vom
Einzelrechner gelesen werden. Dies geschieht so, daß vom
Rechner her über eine 2-Bit-Adressenleitung 90 und eine 1 aus
4-Dekodierung 100 einer der vier Einkoppelspeicher ausgewählt
und über den Eingang OE freigegeben wird. Das erste auszule
sende Datenbyte wird aus dem Einkoppelspeicher in das Zwischen
register 70 übernommen, wobei dazu über die Leitung 110 ein ent
sprechendes Signal an beide gegeben wird. Dann liest der Ein
zelrechner den Inhalt des Zwischenregisters. Diese soeben be
schriebenen Vorgänge wiederholen sich solange, bis der be
treffende Einkoppelspeicher leer ist.
Anstelle der mechanischen Stöpselung ist auch eine elektro
nische Durchschaltung von Datenleitungen z. B. in Form einer
Kreuzschiene möglich. In der Fig. 3 ist ein Beispiel für n
Moduln dargestellt. Dort sind n Auskoppelspeicher A 1-A n über
den Kreuzschie
nenverteiler 200 mit Einkoppelspeichern E 11-E 14, E 21 zusammenge
schaltet. Ein Kreis um einen Schnittpunkt einer waagrechten mit
einer senkrechten Leitung in Kreuzschienenverteiler bedeutet, daß
im Gegensatz zu anderen Schnittstellen eine Verbindung zwischen
diesen beiden Leitungen besteht. Danach sind also beispielsweise
der Auskoppelspeicher A n - 1 mit den Einkoppelspeichern E 12, E 13
und E 21 verbunden. Den Aus- bzw. Einkoppelspeichern ist die Fig. 2
zugrundegelegt, d. h. zu jedem der n Moduln gehören jeweils 4
Einkoppelspeicher E 11-E 14, E 21-E 24 und sofort bis E n 1-E n 4. Sämt
liche Ein- und Auskoppelspeicher sind über eine Leitung 800, an
die ein Taktgenerator 300 angeschlossen ist, miteinander verbun
den. Der Taktgenerator kann über einen Eingang 301 durch ein
Startsignal in Betrieb gebracht werden und gibt nach einer be
stimmten Anzahl von Takten an einem Ausgang 302 ein Done-Signal
ab, welches den Moduln anzeigt, daß der Ein- bzw. Auslesevorgang
in die Einkoppelspeicher bzw. aus den Auskoppelspeichern beendet
ist. Die Herstellung der Verbindungen im Kreuzschienenverteiler
erfolgt vorzugsweise durch Durchschalten von elektronischen
Schaltern.
Ein hier angegebenes Rechnersystem wird für die Struktur der Auf
gabe vorteilhafterweise folgendermaßen programmiert: Von einem
oder im allgemeinen mehreren Auskoppelspeichern eines jeden Mo
duls werden die Datenleitungen zu den entsprechenden Einkoppel
speichern der zu verbindenden anderen Moduln geführt.
Das so vervollständigte Rechnersystem arbeitet dann vorteilhafter
weise folgendermaßen: Während einer autonomen Phase, in denen
die Einzelrechner unabhängig voneinander arbeiten, werden die
Auskoppelspeicher von ihnen geladen und in der darauffolgenden
Datenaustauschphase werden die Auskoppelspeicher geleert und ihr
Inhalt in die Einkoppelspeicher der mit ihnen verbundenen Moduln
gebracht. In der darauffolgenden autonomen Phase finden die ent
sprechenden Einzelrechner in diesen Einkoppelspeichern die be
nötigte Information vor.
Eine Verbindung aller oder bestimmter Moduln mit dem Steuerrech
ner durch ein oder mehrere Datenleitungen kann zusätzlich vorhan
den sein.
Für feste Koppelstrukturen, z. B. in Form eines quadratischen
Netzes, können vorgefertigte, geätzte Platinen aus Datenleitungs-
Verbindungsmatrix eingesetzt werden. Es kann auch ein elektro
nisches Vermittlungssystem in Form eines Kreuzschienenver
teilers eingesetzt werden.
Claims (6)
1. Rechnersystem, bei dem zwei oder mehrere Einzelrechner über
mindestens eine Steuerleitung mit einem Steuerrechner verbunden
sind und bei dem Verbindungen durch Datenleitungen zwischen den
Rechnern vorhanden sind, dadurch gekennzeichnet,
daß die Verbindungen zwischen den Einzelrechnern veränderbar
sind, so daß die Verbindung der Einzelrechner untereinander
gemäß der Problemstruktur und der Aufgabenstellung flexibel
herstellbar ist, und daß für einen Einzelrechner ein oder
mehrere dem Datenaustausch zwischen den Einzelrechnern
dienende(r) Einkoppelspeicher (11 bis 13, 21 bis 23, 31 bis 33) und ein oder mehrere dem Daten
austausch zwischen den Einzelrechnern dienende(r) Auskoppel
speicher (14 bis 16, 24 bis 26, 34 bis 36) vorgesehen sind, wobei jeder Einkoppelspeicher nur für
ankommende Daten und jeder Auskoppelspeicher nur für auszusen
dende Daten vorgesehen ist.
2. Rechnersystem nach Anspruch 1, dadurch gekenn
zeichnet, daß ein Steckbrett vorhanden ist, in
welches Datenleitungen (51 bis 59) einstöpselbar sind, die die gewünschten
Einzelrechner miteinander verbinden.
3. Rechnersystem nach Anspruch 1 oder 2, dadurch ge
kennzeichnet, daß gewünschte Verbindungen
zwischen Einzelrechnern durch elektrisches Durchschalten von
Datenleitungen herstellbar sind.
4. Rechnersystem nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß eine oder mehrere
aus Lichtleitfasern bestehende Datenleitungen vorgesehen sind.
5. Rechnersystem nach Anspruch 1, dadurch gekenn
zeichnet, daß die Ein- und/oder Auskoppelspeicher die
Organisation eines Kellerspeichers aufweisen.
6. Rechnersystem nach Anspruch 5, dadurch gekenn
zeichnet, daß bei den als Kellerspeicher organisier
ten Ein- und Auskoppelspeichern entweder in der gleichen oder
in der entgegengesetzten Reihenfolge ausgelesen wird wie einge
lesen wird.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772738594 DE2738594A1 (de) | 1977-08-26 | 1977-08-26 | Rechnersystem |
GB7834278A GB2003304B (en) | 1977-08-26 | 1978-08-23 | Computer system |
BE190077A BE869981A (fr) | 1977-08-26 | 1978-08-25 | Systeme de calculateur |
IT27026/78A IT1098693B (it) | 1977-08-26 | 1978-08-25 | Calcolatore con due o piu' singoli calcolatori collegati con un calcolatore di comando |
JP10377378A JPS5447458A (en) | 1977-08-26 | 1978-08-25 | Computer system |
FR7824667A FR2401461B1 (fr) | 1977-08-26 | 1978-08-25 | Systeme de calculateur |
NL7808804A NL7808804A (nl) | 1977-08-26 | 1978-08-25 | Computerstelsel. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19772738594 DE2738594A1 (de) | 1977-08-26 | 1977-08-26 | Rechnersystem |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2738594A1 DE2738594A1 (de) | 1979-03-01 |
DE2738594C2 true DE2738594C2 (de) | 1988-07-21 |
Family
ID=6017413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772738594 Granted DE2738594A1 (de) | 1977-08-26 | 1977-08-26 | Rechnersystem |
Country Status (7)
Country | Link |
---|---|
JP (1) | JPS5447458A (de) |
BE (1) | BE869981A (de) |
DE (1) | DE2738594A1 (de) |
FR (1) | FR2401461B1 (de) |
GB (1) | GB2003304B (de) |
IT (1) | IT1098693B (de) |
NL (1) | NL7808804A (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842085A1 (de) * | 1978-09-27 | 1980-05-08 | Siemens Ag | Modular aufgebautes datenverarbeitungssystem fuer funktionsgebundenen einsatz |
US4459693A (en) * | 1982-01-26 | 1984-07-10 | Genrad, Inc. | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like |
GB2188175B (en) * | 1986-03-18 | 1990-02-07 | Stc Plc | Data processing arrangement |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3800097A (en) * | 1972-09-15 | 1974-03-26 | Gte Automatic Electric Lab Inc | Bus system for interconnecting systems of a communication switching system |
US3984819A (en) * | 1974-06-03 | 1976-10-05 | Honeywell Inc. | Data processing interconnection techniques |
DE2438536C2 (de) * | 1974-08-10 | 1985-12-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V., 8000 München | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen |
FR2298915A2 (fr) * | 1975-01-22 | 1976-08-20 | Cit Alcatel | Systeme d'articulation et de gestion pour central de telecommunications |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
-
1977
- 1977-08-26 DE DE19772738594 patent/DE2738594A1/de active Granted
-
1978
- 1978-08-23 GB GB7834278A patent/GB2003304B/en not_active Expired
- 1978-08-25 IT IT27026/78A patent/IT1098693B/it active
- 1978-08-25 NL NL7808804A patent/NL7808804A/xx not_active Application Discontinuation
- 1978-08-25 BE BE190077A patent/BE869981A/xx not_active IP Right Cessation
- 1978-08-25 FR FR7824667A patent/FR2401461B1/fr not_active Expired
- 1978-08-25 JP JP10377378A patent/JPS5447458A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE2738594A1 (de) | 1979-03-01 |
NL7808804A (nl) | 1979-02-28 |
IT7827026A0 (it) | 1978-08-25 |
FR2401461A1 (fr) | 1979-03-23 |
GB2003304A (en) | 1979-03-07 |
FR2401461B1 (fr) | 1985-10-25 |
BE869981A (fr) | 1978-12-18 |
GB2003304B (en) | 1982-04-21 |
JPS5447458A (en) | 1979-04-14 |
IT1098693B (it) | 1985-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2455803C2 (de) | Mehrprozessor-Datenverarbeitungsanlage | |
DE2703578A1 (de) | Videospeicher | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2725395A1 (de) | Einrichtung zur echtzeittransformation einer n . n bitkonfiguration | |
DE2364408B2 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE3015875A1 (de) | Speicherzugriffssystem und verfahren fuer einen zugriff zu einem digitalen speichersystem | |
DE1774052B1 (de) | Rechner | |
DE2248296A1 (de) | Programmsteuereinrichtung | |
EP0013697B1 (de) | Auffrischung benötigendes seitenorganisiertes Speichersystem | |
DE2310631A1 (de) | Speicherhierarchie fuer ein datenverarbeitungssystem | |
DE3123382C2 (de) | Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem | |
DE2341549A1 (de) | Einrichtung zur ueberwachung und registrierung von betriebsvorgaengen in einer datenverarbeitungsanlage | |
DE1925427A1 (de) | Datenuebertragungsvorrichtung zum UEbertragen von Daten zwischen Informationsspeichern | |
DE3313335C2 (de) | ||
DE2738594C2 (de) | ||
DE2415600A1 (de) | Speicher fuer datenverarbeitungssystem und verfahren zur datenverarbeitung | |
CH657487A5 (de) | Funktionsgenerator zur erzeugung einer anzahl von sich wiederholenden digitalen wellenformen. | |
DE4233249A1 (de) | Dualportspeicher | |
DE2556357A1 (de) | Adressiereinrichtung | |
DE2404887A1 (de) | Kanal fuer den informationsaustausch zwischen einem rechner und schnellen peripheren einheiten | |
DE2619661A1 (de) | Verfahren und anordnung zum aufeinanderfolgenden ausfuehren von datenverarbeitungsinstruktionen in funktionseinheiten eines rechners | |
DE1774849C3 (de) | Adressierungseinrichtung für eine Speicherabschnittkette | |
DE3139421C2 (de) | ||
DE1524006B2 (de) | Vorrichtung zum erhoehen der informationsuebergaberate eines speichers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OC | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |