DE3123382C2 - Verfahren und Einrichtung zum Übertragen von Daten in einem Mehrprozessorsystem - Google Patents

Description

Die Erfindung bezieht sich auf Datenübertragungen in Mehrprozessorsystemen. Sie betrifft insbesondere ein Verfahren zum Übertragen von Daten gemäß dem Oberbegriff des Anspruchs 1. Sie betrifft daneben auch eine Einrichtung gemäß dem Oberbegriff des Anspruchs 7, wobei diese Einrichtung insb. auch zur Durchführung des Verfahrens geeignet ist.

Bei Mehrprozessorsystemen werden in den meisten Fällen zwei verschiedene Verfahren angewendet, mit denen Daten zwischen den (mehreren) Prozessoren übertragen werden; hierbei handelt es sich einerseits um das sogenannte I/O-Verfahren und andererseits um das DMA-Verfahren. Bei dem traditionellen I/O-Verfahren (Eingabe/Ausgabe-Verfahren) liest (jeweils) ein Prozessor die durch einen anderen Prozessor übermittelten Daten jeweils Wort für Wort oder Byte für Byte und hält sie in seinem Speicher fest, bzw. er liest jeweils ein Wort oder ein Byte aus seinem Speicher und gibt es dem anderen Prozessor über eine die beiden Prozessoren verbindende (Daten)- Übertragungsleitung. Findet die Übertragung von Daten mit hoher Geschwindigkeit statt, muß durch den Eingabeprozessor (er überträgt die Daten) gewährleistet werden, daß dem Leseprozessor (er empfängt die Daten) ausreichend Zeit zur Verfügung steht, um die vorausgegangenen Daten einwandfrei zu lesen, bevor die nächsten Daten geschrieben (übertragen) werden. Dieses Verfahren zum Übertragen von Daten beansprucht relativ viel Zeit, da die Prozessoren mehrere verschiedene Operationen auszuführen haben, um jeweils ein Wort oder Byte von einem Prozessor zum anderen zu übertragen. Außerdem führt die Anwendung des Verfahrens zu einer Verlangsamung der Ausführung anderer Programme, denn während der Dauer der Operation muß der Prozessor die Ausführung anderer Programme unterbrechen, so daß man zusätzliche Speicher- und Rückmeldeeinrichtungen für den Zustand der Prozessoren benötigt. Somit ist das I/O-Verfahren nur bei Datenübertragungsvorgängen anwendbar, die entweder langsam ablaufen oder bei denen es sich um begrenzte (kleine) Datenmengen handelt.

Das zweite der erwähnten Verfahren zum Übertragen von Daten zwischen mehreren Prozessoren ist das DMA-Verfahren (direct-memory-access, direktes Speicherzugriffsverfahren), bei dem die Daten von oder zu dem Speicher eines Prozessors übertragen werden, ohne daß der Prozessor selbst tatsächlich an der eigentlichen Datenübertragung teilnimmt. Dies geschieht in den meisten Fällen so, daß die an einer Datenübertragung teilnehmenden Prozessoren während der Dauer der Datenübertragung außer Betrieb gesetzt werden. Hierdurch werden die zusätzlichen Speicher- und Abrufoperationen vermieden, die das zuvor beschriebene I/O-Verfahren erforderte, und die Übertragung der Daten spielt sich schneller ab, da der direkte Speicherzugriff mit Hilfe einer eigens für diesen Zweck vorgesehenen logischen Spaltung durchgeführt werden kann. Die logische Schaltung dient nicht nur zum Auslesen und Aufzeichnen, sondern sie bewirkt auch eine unmittelbare Speicherung der eintreffenden Daten im Speicher. Dieses Verfahren bedingt jedoch eine ziemlich komplizierte logische Schaltung und ist daher in seiner Anwendung kostspielig. Wird zusätzlich eine hohe Übertragungstrate (Datenübertragungsleistung) benötigt, beginnt die logische Schaltung den Betrieb des Prozessors zu verlangsamen; denn die Länge der Unterbrechungszeiten vergrößert sich oder sie wiederholt sich mit einer höheren Frequenz. Gleiches gilt für den Fall, daß mehrere Prozessoren mit dem gleichen Speicher zusammenarbeiten, um Daten ein- oder auszugeben, denn eine solche Übertragung ist jeweils nur zwischen zwei Prozessoren möglich.

Bei der Anwendung des DMA-Verfahrens sind weiterhin Anordnungen eingesetzt worden, bei denen sich die Übertragung von Daten zwischen mehreren Prozessoren über einen gemeinsamen Speicher abspielen. In diesem Fall gehört zu dem System ein Speicher, dem die Daten durch sämtliche Prozessoren eingegeben werden können und dem die Daten durch die Prozessoren entnommen werden können; jedoch kann dieser Speicher in jedem Zeitpunkt nur durch einen Prozessor genutzt werden, woraus sich ergibt, daß man bei jedem Prozessor bzw. mindestens bei dem DMA-Verfahren die Beendigung der Datenübertragung durch die bzw. jede andere logische Schaltung bzw. den bzw. jeden anderen Prozessor abwarten muß. Zwar kann man auf diese Weise einen Teil der Unterbrechungen vermeiden, die beim DMA an den Schnittstellen von mehr als zwei Prozessoren hervorgerufen werden, jedoch ist es immer noch möglich, daß ein Abwarten der eigentlichen Datenübertragung erforderlich ist. Zu den weiteren Nachteilen des DMA- Verfahrens gehören die große Busbreite und die hohe Geschwindigkeit der Datenübertragungssignale, die zu einer hohen Störanfälligkeit - insb. bei langen Datenübertragungswegen - führen. Das DMA-Verfahren läßt sich anwenden, wenn große Datenmengen zu verarbeiten sind und wenn nicht zu viele Vorrichtungen vorhanden sind, bei denen eine gleichzeitige Übertragung von Daten erforderlich ist.

Eine Kombination von DMA-Verfahren mit einer Mehrzahl von Speichern ist in der US 4,181,936 (vgl. auch DE-OS 26 41 741) beschrieben. Ein Datenaustauschprozessor übernimmt dort die Funktion der "für den Übertragungsvorgang vorgesehenen logischen Schaltungen", wie sie zuvor beschrieben wurde. Ein Hauptcomputer verteilt Aufgaben an eine Vielzahl von individuellen - parallel angeordneten - Computern. Diese sind aber Verkehrsspeicher mit einem gemeinsamen Bus verbunden, auf den auch der Datenaustauschprozessor und der Hauptcomputer Zugriff haben. Diese gemeinsame Busleitung dient der Datenübertragung, und zwar im DMA-Betrieb. Nachdem der Steuerrechner in einer Steuerphase den Einzelrechnern mitgeteilt hat, welche Aufgaben sie in der darauf folgenden autonomen Phase zu lösen haben, wird diese autonome Phase begonnen und die individuellen Rechner führen die ihnen übertragenen Aufgaben gleichzeitig und unabhängig voneinander durch. Wenn sie fertig sind, signalisieren sie über ein Haltsignal die Beendigung ihrer individuellen Aufgabe, sind alle individuellen Rechner fertig, können über den Datenaustauschprozessor und den Datenbus die Daten zwischen den Verkehrsspeichern oder zwischen dem Verkehrsspeicher und dem Hauptrechner übertragen werden. Dabei bedient sich der Datenaustauschprozessor einer üblichen Adressenleitung, mit denen er die Verkehrsspeicher hierarchisch abfragt. Im gesamten Adressenraum sind für den Datenaustauschprozessor damit die Verkehrsspeicher blockweise angeordnet und können über Adressenzähler nacheinander angesprochen werden. Das Einsetzen von Startadressen und Endadressen bildet dann den direkten Speicherzugriff, mit dem ganze Blöcke von Daten aus einem Verkehrsspeicher in einen anderen Verkehrsspeicher oder den Hauptcomputer (dessen Speicher) übertragen werden. Ein Nachteil ist der hohe erforderliche Adressenraum, da die Vielzahl von Verkehrsspeichern nacheinander in diesem Adressenfeld angeordnet sind. Auch ergibt sich ein Nachteil hinsichtlich der Zeit, da Daten, die von einem Verkehrsspeicher in mehrere andere Verkehrsspeicher übertragen werden müssen, auch mehrfach geschrieben werden müssen.

Deshalb ist es Aufgabe der Erfindung, die Ausgabedaten eines Prozessors schneller als Eingabedaten der übrigen Prozessoren des Mehrprozessorsystems zur Verfügung zu stellen. Dies wird mit der Verfahrenslehre des Anspruchs 1 erreicht und gleichsam und unabhängig davon auch mit der technischen Lehre zur Gestaltung einer Einrichtung gemäß Anspruch 7.

Tragendes Element ist dabei die gleichzeitige Aktualisierung von Daten in allen speziellen Speichern; die Kopiereinrichtung kopiert dabei einen bestimmten Schreibblock aus einem der speziellen Speicher gleichzeitig in alle anderen speziellen Speicher der übrigen Prozessoren. Dies ist ersichtlich schneller und unkomplizierter, da die Daten eines Schreib­ blockes sofort nach nur einem Kopiervorgang gleichzeitig allen anderen Prozessoren zur Verfügung stehen. Diese gleichzeitige Schreibweise erlaubt es dann auch, zwei konkrete Gestaltungen dieses Verfahrens durchzuführen, zum einen die Datenübertragung der Schreibblöcke hinreichend langsam ablaufen zu lassen und zum anderen so lange zu warten, bis in den Adressen­ leitungen aller Prozessoren keine Änderungen mehr auftreten. Im letzteren Fall kann eine Übertragung eines gesamten Schreibblockes ohne Unterbrechung durchgeführt werden, dies wird jedoch nur selten der Fall sein, da nicht oft alle Prozessoren keine Aufgaben durchführen. Dies ist indes unschädlich, da das Verfahren mit seiner gleichzeitigen Kopierweise eine große Zeitspanne einspart, wobei es dann auf der anderen Seite auf diese schnelle gleichzeitige Schreiboperation länger zuwarten kann (Anspruch 2). Die zuerst genannte Variante (Anspruch 3) geht einher mit einer Verzahnung des Kopiervorganges in die Arbeiten der Prozessoren. Dabei werden Zyklen der Kopiereinrichtung erforderlich, in denen diese nichts tut, weil die vorrangigen Prozessoren "ihr die Zeit stehlen" (Anspruch 4). In dieser Variante wartet die Kopiereinrichtung nicht auf das Brachliegen aller Prozessoren, vielmehr fügt sie sich mit ihren Handlungen zwischen die Arbeiten der Prozessoren.

Die Datenübertragung kann in serieller Form erfolgen (Anspruch 5), wobei eine nur geringe Anzahl von Busleitungen des die speziellen Speicher verbindenden Datenbusses erforderlich ist. In den speziellen Speichern können Adressenzähler vorgesehen sein (Anspruch 6), die mit besonderen Steuerleitungen von der Kopiereinrichtung aktualisiert und synchronisiert werden. Damit ist ein sicheres Gleichlaufen der mehreren Adressenzähler in den mehreren speziellen Speichern möglich, die ein zuverlässiges gleichzeitiges Kopieren auf die (gleichen) Adressen der speziellen Speicher erlaubt. Die Kopiereinrichtung stellt gemäß dem unabhängigen erfinderischen Gedanken die Taktimpulse zur Verfügung, mittels denen die Adressen sämtlicher spezieller Speicher im Gleichschritt weitergeschaltet werden (Anspruch 7).

Die Datenleitung (Datenbus) auf der die speziellen Speicher ihre Daten austauschen - unter der Kontrolle der Kopiereinrichtung - führt dazu, daß die Prozessoren keiner zeitlichen Belastung ausgesetzt werden. Niedrige Herstellungskosten ergeben sich dadurch, daß die Prozessoren mit Hilfe der speziellen Speicher (auch "gemeinsame" oder "verbundene" Speicher - joint memories - genannt) die normalen Eingabe- und Ausgabevorgänge durchführen können.

Die Erfindung wird anhand eines Ausführungsbeispiels näher erläutert.

Fig. 1 zeigt ein Blockschaltbild einer Gestaltung der Erfindung.

Fig. 2 zeigt den Aufbau eines speziellen Speichers ("gemeinsamen Speichers") mit seinen Schaltkreisen in einem Blockschaltbild.

Fig. 3 veranschaulicht einen Kopiervorgang eines Schreibblocks aus einem speziellen Speicher in alle übrigen speziellen Speicher.

Der Deutlichkeit halber beschränkt sich die Beschreibung auf die Übertragung von Daten zwischen den Prozessoren (oder auch "Zentraleinheiten"), jedoch läßt sich die Beschreibung im wesentlichen und ohne jede Änderung z. B. auf die Datenübertragung zwischen den inneren Prozessoren von Zentraleinheiten anwenden. Dort, wo z. B. von einer Zentraleinheit gesprochen wird, kann man sich diese Bezeichnung auch durch den Ausdruck "Prozessor" ersetzt denken. Bei dem erfindungsgemäßen Verfahren wird beispielsweise ein sehr einfacher Prozessor benutzt, der im folgenden als Kopiereinrichtung 1 bezeichnet wird und dazu dient, die Daten zwischen den (speziellen) Speichern 2 zu übertragen - die miteinander über eine Datenübertragungsleitung 5 (Datenbus) verbunden sind. Die Datenübertragung findet über diese Datenleitung statt. Die Verbindung zwischen dieser Datenleitung 5 und den Prozessoren 3 wird durch den speziellen Speicher ("gemeinsamen Speicher") 2 des betreffenden Prozessors und eine örtliche Datenleitung 6 (local databus) hergestellt. Die Datenleitung 5 wird mit einer Frequenz betrieben, die so niedrig und mit den Prozessoren 3 synchronisiert ist, daß die Benutzung des speziellen Speichers 2 der Prozessoren 3 keinen Einfluß auf die Arbeitsweise des Datenbusses 5 hat. Eine andere, etwas kostspieligere Möglichkeit, die speziellen Speicher 2 der Prozessoren 3 so zu betreiben, daß sich keine Wirkung auf die Arbeitsweise der Datenleitung 5 ergibt, besteht darin, den Betrieb der Datenleitung 5 zeitlich mit den inneren Datenleitungen der Prozessoren 3 so zu verzahnen bzw. zeitlich zu verschachteln, daß die Datenleitung 5 die speziellen Speicher 2 während derjenigen Zeitintervalle benutzt, während welcher die Prozessoren (Zentraleinheiten) 3 gegenüber den speziellen Speichern 2 nicht aktiv werden können. Die speziellen Speicher 2 sind außerdem jeweils in mehrere Abschnitte A, B, C . . . N unterteilt. Die Kopiereinrichtung 1 kopiert den Inhalt des Schreibblocks (des Eingabespeichers) jedes Prozessores 3, der in Fig. 3 als schraffiertes Block dargestellt ist um ihn gleichzeitig allen entsprechenden Schreibblöcken (der anderen speziellen Speicher 2) zuzuführen.

Die Kopiereinrichtung 1 (an) der Speicherleitung 5 kann als Taktgenerator ausgebildet sein, der mit den Prozessoren 3 synchronisiert ist und der mit der Datenleitung 5 so verbunden ist, daß sich Zeitintervalle ergeben, während welcher er keine Änderungen in der Adressenleitung 18 irgendeines Prozessores 3 ergeben und während welcher die Adressenänderungen für die Datenleitung 5 durchgeführt werden können. Jeder Prozessor 3 adressiert die speziellen Speicher 2 über die Adressenleitung 18. Die Kopiereinrichtung 1 erzeugt für die Datenleitung 5 mindestens die folgenden Arten von Signalen: einen Taktimpuls 7, mittels dessen die Adressenzähler 10 sämtlicher spezieller Speicher 2 weitergeschaltet werden, sowie einen Synchronimpuls 8, mittels dessen sämtliche Adressenzähler 10 während jedes Kopierzyklus mindestens einmal geprüft werden. Die Basis für den Betrieb der speziellen Speicher (verbundenen Speicher) besteht darin, daß jeder Kopiervorgang bei der Datenleitung 5 hinreichend langsam abläuft, um es den Prozessoren 3 während eines Kopiervorganges zu ermöglichen, dem speziellen Speicher 2 Daten zu entnehmen oder in ihn einzuschreiben. Hierdurch wird der Betrieb der Datenleitung 5 nicht gestört. Damit ergibt sich, daß die Prozessoren 3 den speziellen Speichern - besser: der Kopiereinrichtung 1 - Zeit "stiehlt", bzw. daß der Betrieb in der erwähnten Weise zeitlich verzahnt wird. Der Adressenzähler 10 hat dabei die Aufgabe, im Gleichtakt mit den Taktimpulsen 7 der Kopiereinrichtung 1 zu arbeiten und die Adressen für einen Speicher 12 mit direktem Zugriff zu zählen (bereitzustellen). Die Synchronisation wird durch ein Synchronsignal 8 bewirkt. Die Einheit 11 kann als Lese-/Schreib-Wähleinheit bezeichnet werden. Hierbei handelt es sich um eine logische Einheit, die eine Wahl zwischen den Lese- und Schreibblöcken und ihrem zeitlichen Auftreten trifft. Die Einheit 13 - zum Festhalten ausgehender Daten - sorgt dafür, daß die Daten auf der Datenleitung 5 unverändert bleiben, wenn der Prozessor 3 beabsichtigt - während der Datenleitung 5 Daten eingegeben werden - von dem Speicher 12 mit direktem Zugriff Gebrauch zu machen. Es ist auch möglich, eine Schaltung 15 hinzuzufügen zum Festhalten der eintreffenden Daten. Der Speicher 12 mit direktem Zugriff weist Eingänge sowohl für die Datenleitung 6 der Prozessoren 3 als auch für die Datenleitung 5 auf. Bei den Datenpuffern 14 handelt es sich um Schaltungen, mittels welchen der Speicher 12 mit direktem Zugriff und die Datenleitung 5 elektrisch zueinander kompatibel gemacht werden.

Angemerkt sei, daß sich die Erfindung nicht auf das Ausführungsbeispiel beschränkt.

Claims (9)

1. Verfahren zum Übertragen von Daten zwischen mehreren Prozessoren (3; 3.1, 3.2 . . . 3.N) eines Mehrprozessorsystems, wobei

• (a) die zu übertragenden Daten in speziellen Speichern (2; 2.1, 2.2 . . . 2.N) gespeichert sind;
• (b) eine Kopiereinrichtung (1) die zu übertragenden Daten kopiert;

dadurch gekennzeichnet, daß

• (c) die Kopiereinrichtung (1) einen Schreibblock aus je einem speziellen Speicher (2; 2.1, 2.2, . . . 2.N) eines Prozessors (3; 3.1, 3.2, . . . 3.N) zu allen übrigen speziellen Speichern (2) der übrigen Prozessoren (3) des Mehrprozessorsystems gleichzeitig kopiert zur gleichzeitigen Aktualisierung der Daten in allen speziellen Speichern (2; 2.1, 2.2, . . . 2.N).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kopiereinrichtung (1) die Übertragung der Schreibblöcke - während des Betriebes des Systems - ohne Unterbrechung durchführt, insb. in Zeitintervallen, während welchen keine Änderungen in den Adressen (18) irgendeines Prozessors (3) auftreten.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Aktualisierung der Schreibblöcke in den speziellen Speichern (2) vollständig durchgeführt wird, ohne die Prozessoren (2) zu belasten, insb. daß jeder Kopiervorgang zwischen den speziellen Speichern (2) hinreichend langsam abläuft.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Prozessoren (3) der Kopiereinrichtung (1) bei den Kopiervorgängen zwischen den speziellen Speichern (2) Zeit stiehlt.

5. Verfahren nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß die Datenübertragung zwischen den verbundenen Speichern in serieller Form mit 1 . . . n parallelen Bits erfolgt.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Adressierung der Daten in den Schreibblöcken beim Kopieren zwischen den speziellen Speichern (2) mit Hilfe von Adressenzählern erfolgt, die in den speziellen Speichern (2) angeordnet sind und die mit Hilfe der Kopiereinrichtung (1) synchronisiert (7, 8) werden.

7. Einrichtung - zur Durchführung des Verfahrens nach einem der vorhergehenden Ansprüche -

• (a) mit mehreren Prozessoren (3; 3.1, 3.2 . . . ), denen jeweils ein spezieller Speicher (2; 2.1, 2.2 . . . ) zugeordnet ist, wobei jeder spezielle Speicher (2) über eine lokale Datenleitung (6) mit seinem zugeordneten Prozessor (3) verbunden ist;
• (b) mit einer Kopiereinrichtung (1), die über eine weitere Datenleitung (5) Schreibblöcke zwischen den speziellen Speichern (2) kopiert;

dadurch gekennzeichnet, daß

• (c) die Kopiereinrichtung (1), insb. ein Taktgenerator oder ein einfacher Prozessor, für die Datenübertragung - auf der weiteren Datenleitung (5, Datenbus) - von einem speziellen Speicher (2.1) zu allen anderen speziellen Speichern (2) Taktimpulse (7) erzeugt, mittels denen die Adressen (10) sämtlicher spezieller Speicher (2; "verbundene Speicher") im Gleichschritt weitergeschaltet werden.