DE2438536C2 - Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen - Google Patents
Multiprozessoranordnung mit räumlich verteilten MikroprozessorstationenInfo
- Publication number
- DE2438536C2 DE2438536C2 DE2438536A DE2438536A DE2438536C2 DE 2438536 C2 DE2438536 C2 DE 2438536C2 DE 2438536 A DE2438536 A DE 2438536A DE 2438536 A DE2438536 A DE 2438536A DE 2438536 C2 DE2438536 C2 DE 2438536C2
- Authority
- DE
- Germany
- Prior art keywords
- microprocessor
- stations
- arrangement according
- multiprocessor arrangement
- multiprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Small-Scale Networks (AREA)
- Hardware Redundancy (AREA)
Description
Die Erfindung betrifft eine Multiprozessoranordnung, bei der simultan arbeitende, untereinander verbundene
Prozessorstationen Datenverarbeitungsaufgaben für jeweils mehrere Meßfühler und Stellglieder allein oder
ergänzt durch einen zentralen Rechner durchführen, wobei die Multiprozessoranordnung eine dezentralisierte
Prozeßrechneranordnung mit räumlich verteilten Mikroprozessorstationen ist.
Bekannt sind EDV-Systeme mit an einem Ort untergebrachter Zentraleinheit, die gelegentlich als
Doppelrechner zur Erhöhung der Zuverlässigkeit ausgeführt sind, wie bei Pleßmann, K. W.: Prozeßsignalelemente,
Elektro-Anzeiger 1974, Nr. 5 und Nr. 9; Syrbe, M.: Messen, Steuern, Regeln mit Prozeßrechnern,
Akademische Verlagsgesellschaft, Frankfurt (1972), Kap. 4.4, beschrieben. Der Anschluß aller Meßfühler und
Stellglieder erfolgt meistens über einen Zentralkabelverteiler, was zu hohen Leitungskosten führt. Gelegentlich,
meist im Zuge einer Laborautomatisierung, werden die einzelnen Geräte über eine Sammelleitung (Bus)
miteinander verbunden, wie aus Klaus, J.: Programmierbare Vielstellen-Meßanlage nach dem Party-line-System,
Elektronik 1972, H. 10; Hailing, H.: Serielles CAMPAC-Loop System mit intelligenten Crate Controllern,
PDV-Entwicklungsnotiz, PDV-E18, P.3.2/2; M-PCS/1 (1973); Färber, G.: Duplexringleitungssystem
mit normierten Schnittstellen, PDV-Entwicklungsnotiz, PDV-E18, P.3.2/2; M-PCS/1 (1972) bekannt. Das senkt
zwar die Leitungskosten, vermindert jedoch auch Zuverlässigkeit und Echtzeitverarbeitungsleistung, die
bestenfalls erhalten bleiben.
Weiter sind sogenannte hierarchische Rechnersysteme bekannt, die jedoch dispositive Aufgaben in das
System einbeziehen, aber keine Optimierung und Maßnahmen hierzu im geschilderten Sinne enthalten,
wie in Syrbe, M.: Messen, Steuern, Regeln mit Prozeßrechnern, Akademische Verlagsgesellschaft,
Frankfurt (1972), Kap. 2 und 3, beschrieben.
Der Ablauf technischer Prozesse wird in zunehmendem Maße mit Hilfe von Prozeßrechnern gelenkt.
Bisher wurden fast ausschließlich Systeme verwirklicht, in denen die Verbindung zwischen Prozeß und
zentralem Rechner aus Signalleitungen bestand, die, ausgehend von Meßfühlern und Stellgliedern, sternförmig
am Rechner zusammenliefen. Zur Aufrechterhaltung eines Notbetriebs bei gestörtem Rechner wurde
mit Hilfe vieler Ersatzgeräte, wie Einzelregler, ein meist aufwendiges »Back-up-System« aufgebaut. Unter einem
»Back-up-System« versteht man ein in Parallel-Redundanz
arbeitendes Ersatz-Meß-, -Regler-, -Steuer- und -Überwachungsjystem. Die Kostenentwicklung derartiger
Systeme in den vergangenen fünf Jahren ist in Fig. 1 dargestellt. Der relative Kostenanteil für
Kabelanlage und Back-up-System beträgt demnach zusammen nahezu 80% der Gesarr'.kosten eines
Prozeßrechnersystems ohne Datenperipherie.
Die Kostenverringerungen wurden im wesentlichen durch den starken Preisverfall bei standardisierten,
elektronischen Baugruppen möglich, wie sie beispielsweise in Rechen- und Kanalwerken eingesetzt werden.
Hier wirkt sich der ständig zunehmende Integrationsgrad der Halbleiterbauelemente aus. Dagegen wuchsen
die Aufwendungen für Kabelanlagen wegen der steigenden Kaufpreise und Lohnkosten rasch an. Man
kann davon ausgehen, daß sich die geschilderten Trends auf absehbare Zeit unvermindert fortsetzen.
Aus der kommerziellen Datenverarbeitung sinti, wie
im Aufsatz von G. Färber: »Dezentralisierte Datenverarbeitungskonzepte mit Hilfe von Mikroprozessoren«
in »On-line« 1973, Seiten 784 bis 789, beschrieben, Rechnersysteme bekannt, die aus mehreren Mikrocomputern
bestehen.
In dieser Druckschrift wird zwar ein sogenanntes dezentralisieries Prozeßrechnersystem offenbart, in
dem Mikroprozessoren als lokale Prozeßterminals verteilt sind. Diese lokalen Prozeßterminals sind aber
direkt mit dem Zentralrechner bzw. mit einem Konzentrator und damit hierarchisch verbunden.
Sammelleitungen werden nicht erwähnt. In diesen Prozeßterminals wird auch »zum großen Teil die
Meßwertverarbeitung« durchgeführt. Es handelt sich hierbei aber nur um eine Vorverarbeitung von Daten,
wie beispielsweise eine Überwachung auf zulässige Grenzwerte fix die angeschlossenen Meßstellen. Keinesfalls
jedoch wird hier eine gleichgewichtige Aufgabenverteilung vorgeschlagen, da sie weder geräte- noch
programmtechnisch mit dem Vorschlag dieser Druckschrift realisierbar ist. So müssen zum Beispiel alle
wichtigen Alarme in jedem Fall an den Zentralrechner weitergegeben werden. Dieser Druckschrift ist an
keiner Stelle die Möglichkeit zu entnehmen, sämtliche, zur Regelung eines technischen Prozesses notwendigen
Datenverarbeitungsaufgaben dezentral, also zum Beispiel in den verteilten Prozeßterminals, auszuführen.
Somit handelt es sich bei diesem bekannten System um ein Prozeßrechnersystem, das zwar verteilte Prozeßterminals
aufweist, in dem jedoch wegen der zentralen Organisation unbedingt ein Zentralrechner vorhanden
sein muß, der auch letztlich als Zentrale die Regelung des technischen Prozesses aufgrund der vorverarbeiteten
Daten durchführt. Damit ergeben sich im Prinzip trotz der sogenannten Dezentralisation alle wesentlichen
Nachteile der zentralisierten Systeme. Allerdings ist es aus dem Buch »Prozeßrechner« von Anke,
Kaltenecker und Oetker, Oldenbourg Verlag 1970, Seiten 337 bis 342 bekannt, bei Bedarf von einzelnen
Prozeßrechnern in einem Mehrrechnersystem die für ■■> den dem Prozeßrechner zugeordneten Prozeßabschnitt
notwendige gesamte Verarbeitung der Prozeßdaten auuh ohne einen zentralen Rechner für befristete Zeit
oder unter einschränkenden Bedingungen durchführen zu lassen.
hi Weiterhin sind zur Erhöhung der Ausfallsicherheit
von Datenverarbeitungsnetzen Ringsysteme bekannt, wie zum Beispiel in der Zeitschrift »Angewandte
Informatik« 9/73, Seiten 373 bis 384, oder in der deutschen Offenlegungsschrift 12 90 960 beschrieben.
!■-, Mit diesen bekannten Ringnetzen wird jedoch kein Konzept für ein Gesamtsystem eines verteilten
Prozeßrechnersystems einschließlich aller einzelnen Komponenten aufgebaut, in dem für jeden möglichen
Ausfall ein geräte- bzw. programmtechnischer Einsatz
2(i vorgesehen ist.
Schließlich ist in der deutschen Offenlegungsschrift 20 01 832 eine zentrale Datenverarbeitungsanordnung
mit Sammelleitungssystem bekanntgeworden, die über mehrere, einzeln wählbare Übermittlungsdatensiraßen
.'Ι (Sammelleitungen) einerseits Datenverarbeitungsgeräte
(Prozessoren) und andererseits periphere, dem externen System (Prozeß) zugeordnete Einrichtungen bzw.
Geräte verbindet, "n diesem bekannten System sind also
alle Einrichtungen der Datenverarbeitungsanordnung
in und alle verschiedenen peripheren Einrichtungen jede
für sich mit dem Sammelleitungssystem verbunden.
Hierdurch entsteht ein so großer Datenverkehr, daß das Sammelleitungssystem dreifach aufgebaut werden muß.
Es liegt also eine Aufgabenteilung nach Aufgaben-
j-> klassen vor, und dementsprechend hoch ist in nachteiliger
Weise der zu erwartende Datenübertragungsbedarf auf der gemeinsamen Datenstraße. Fehlerhafte Abläufe
können nicht innerhalb einer Station ermittelt werden, und die Sammelleitung kann nicht ohne Beeinträchti-
Mi gung durch ein defektes Datenverarbeitungsgerät
direkt mit den Ein-/Ausgabegeräten verbunden werden. In nachteiliger Weise läuft der gesamte Datenaustausch
zwischen den Datenverarbeitungsgeräten und den peripheren Einrichtungen stets und ausschließlich über
4-, die gemeinsame Sammelleitung und nur in einer
Richtung.
Schließlich ist aus der Zeitschrift »Elektronik« 1969, Heft 7, Seiten 217 bis 220, eine Multiprozessoranordnung
bekannt, bei der simultan arbeitende, direkt
ίο verbundene Rechenanlagen, die jeweils ein Prozessormodul
aufweisen, Datenverarbeitungsaufgaben ausführen. Bei dieser Multicomputeranordnung handelt es sich
um ein örtlich zentrales System, das aus mehreren, vollständigen Rechenanlagen besteht, die durch entsprechende
Einrichtungen so miteinander verbunden sind, daß sie ein geschlossenes System darstellen.
Hierbei kann es sich entweder um die Verbindung völlig gleichartiger Rechenanlagen oder auch um die Verbindung
verschiedener Rechenanlagen handeln. Damit soll
,o bei den immer größer werdenden Verarbeitungsleistungen
eine möglichst hohe Sicherheit gegenüber einem Totalausfall der Anlage erreicht werden (Doppelrechnerprinzip),
wie auf Seite 217 der Zeitschrift »Elektronik«, linke Spalte, unten, und rechte Spalte, erster und
,5 zw.-iter Absatz, dargelegt ist.
Auch mit den bekannten Anlagen, in denen Ringübertragungssysteme vorgesehen wurden, konnten
die Schwierigkeiten nicht befriedigend gelöst werden,
wie oben bereits erörtert.
Die Schwierigkeiten, die sich bei der Steuerung des Ablaufs technischer Prozesse mit Hilfe von Prozeßrechnern
dadurch ergeben, daß sich die anteiligen Kosten der in Prozeßrechnersyslemen enthaltenen Systemkomponenten
stark zu Lasten der Kabelanlagen und Back-up-Einrichtungen verschoben haben, werden in
den vorerwähnten Druckschriften weder angesprochen noch werden Hinweise zur Lösung dieser Schwierigkeiten
gegeben.
Aufgabe der Erfindung ist es, eine Multiprozessoranordnung
für Prozeßrechnersysteme zu schaffen, die ohne Leistungsverminderung eine wesentliche Senkung
der Herstellungskosten gestattet und gleichzeitig eine Steigerung der Zuverlässigkeit erbringt.
Diese Aufgabe wird mit einer Multiprozessoranordnung der eingangs genannten Art erfindungsgemäß
dadurch gelöst, daß die Mikroprozessorstationen jeweils über Koppelschaltwerke mit einer Sammelleitung
verbunden sind, und daß das Ein-/Ausgabewerk, der Mikroprozessor und das Koppelschaltwerk jeder
Mikroprozessorstation über Tore so steuerbar sind, daß Eingabekanäle entweder über einen ersten Weg, der ihr
eigenes Koppeltschaltwerk und ihren eigenen Mikroprozessor umfaßt (Eigensteuerung), oder über mindestens
einen weiteren Weg, der ihr eigenes Koppelschaltwerk, die Sammelleitung und ein anderes Koppelschaltwerk
sowie einen anderen Mikroprozessor umfaßt (Fremdsteuerung) mit ihren Ausgabekanälen verbindbar
sind.
Mit der Erfindung werden infolgedessen die Kosten hinsichtlich Leitungslänge und Anzahl der einzusetzenden
Mikroprozessoren verringert, ohne daß die obenerwähnten Nachteile des Standes der Technik
vorhanden sind.
Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen beschrieben.
Die Erfindung wird nachstehend anhand einiger, besonders bevorzugter Ausführungsbeispiele unter
Bezugnahme auf die Figuren der Zeichnung näher erläutert; es zeigt
F i g. 1 einen herkömmlichen Aufbau eines zentralisierten Prozeßrechnersystems,
F i g. 2 eine dezentralisierte Struktur gemäß einer Vorstufe der Erfindung mit mehreren Rechnern an einer
gemeinsamen Stichleitung,
F i g. 3 eine dezentralisierte Struktur nach der Erfindung mit mehreren Rechnern an einer gemeinsamen
Ringleitung,
F i g. 4 ein erfindungsgemäßes Konzept eines Koppelschaltwerks für den Anschluß an eine Serien-Sammelleitung,
Fig. 5 eine eriinüungsgemäße Schaliuiigwirukiur
eines Multiprozessorsystems mit verteilten Mikroprozessorstationen an einer ringförmigen Sammelleitung,
Fig.6 eine Veranschaulichung der funktioneilen Abhängigkeit in einem Prozeßrechnersystem mit
verteilten Mikroprozessorstationen gemäß der Erfindung an einer ringförmigen Sammelleitung, wobei sich,
obwohl das Back-up-System fehlt, durch die Aufgabenverteilung und die ringförmige Sammelleitung große
Bereiche mit Parallelredundanz ergeben, und wobei der Hauptrechner zentrale Koordinierungsaufgaben übernimmt
F i g. 7 eine Veranschaulichung der funktionellen Abhängigkeit in einem Prozeßrechnersystem mit
verteilten Mikroprozessorstationen nach der Erfindung an einer ringförmigen Sammelleitung, wobei durch
zusätzliche Verbindungen zwischen benachbarten Systemteilen, Verdopplung des Vorrangwerks und gleichgewichtige Aufgabenverteilung ein System entstanden
ist, das auch nach Teilausfällen mit hoher Systemwirk-
, samkeit weiter arbeitet,
F i g. 8 eine Darstellung der Wirkungspfade zwischen einer Meßstelle und einem Stellglied im Normalbetrieb,
bei Ausfall des Mikroprozessors und bei Ausfall der Sammelleitung bzw. des Zentralrechners,
in Fig.9 eine Darstellung einer Ebene mit den
Ortsvektoren der Geräte,
Fig. 10 eine Wiedergabe der Häufigkeitsverteilung
der Meß- bzw. Stellglieder über der Ortskoordinate x, wobei durch den F'feil bei Xo die Schrittrichtung eines
ι) Korrekturverfahrens angedeutet ist, und
Fig. 11 eine Darstellung der optimalen Gesamtleitungslänge S als Funktion der Anzahl m der
Mikroprozessoren.
In den Fig. 5 bis 7 haben die dort verwendeten
:o Bezugszeichen folgende Bedeutungen:
HR — Hauptrechner
HSP = Hauptspeicher
KW = Koppelschaltwerk
:'i VR W = Vorrangwerk
MK = Mikroprozessor
ASP = Arbeitsspeicher einer Mikroprozessorstation
E = Eingabewerke
A = Ausgabewerke
«ι M = Mischer für die Ausgabe
MF = Meßfühler
SgI = Stellglieder
BU = Back-up
1 1 = Schalt-oder Steuerwerk
J)O = Informationsverarbeitende Einheit
:'.___' = Teile des Vorrangwerks
In den Fig.8 bis 11 haben die dort verwendeten
Bezugszeichen folgende Bedeutungen:
40 | MS | = Meßstelle |
E | = Eingabewerke | |
T | = Torschaltung | |
Mk | = Mikroprozessor | |
4 5 | SL | = ringförmige Sammelleitung (linker und rech |
ter Weg) | ||
ZE | = Zentraleinheit | |
A | = Ausgabewerke | |
St | = Stellglied | |
50 | μ sy | = Ortsvektor des Meß- bzw. Stellglieds im |
Bereich des μ. Mikroprozessors | ||
= Ortsvektor des μ. Mikroprozessors | ||
ίο | = Ortsvektor des μ. Mikroprozessors | |
5 | = Gesamtleitungslänge | |
55 | /η | = Anzahl der Mikroprozessoren |
Nachstehend seien zunächst dezentralisierte Strukturmodelle mit verteilten Mikroprozessoren erläutert,
die, abgesehen von dem ersten Strukturmodell, das eine Vorstufe zur Erfindung darstellt, Ausführungsbeispiele
der Erfindung sind:
Die Mikroprozessorstationen nach F i g. 2, in der eine
Vorstufe der Erfindung gezeigt ist, sind jeweils mit Mikroprozessor 101, Ein-/Ausgabewerk 106 und eigenem
Arbeitsspeicher ausgestattet Sie sind über Koppelschaltwerke 105 und eine gemeinsame Stichleitung
100a mit dem Hauptrechner 104 verbunden. Sie übernehmen die Vorverarbeitung und Back-up-Aufga-
ben, sobald ein zentraler Teil, wie der Hauptrechner 104 oder die Stichleitung 100a, ausfallen.
In F i g. 3 sind Hauptrechner 104 und Mikroprozessorstationen
über Koppelschaltwerke 105 und eine gemeinsame Ringleitung 100 miteinander verbunden. r>
Auf diese Weise kann in diesem Mehrrechnersystem jeder Rechner mit jedem anderen über zwei Wege
kommunizieren. Die Mikroprozessorstalionen übernehmen jeweils die gleichen Aufgaben wie in F i g. 2. Durch
die ringförmige Sammelleitungsstruktur verringert sich die Ausfallwahrscheinlichkeit des Sammelleitungssystems
nahezu quadratisch, der Aufwand für die ringförmige Sammelleitung liegt jedoch meist nur
geringfügig über dem für eine Stichleitung.
Von den gezeigten Strukturen verfügt die in Fig.3 dargestellte über eine besonders niedrige Ausfallwahrscheinlichkeit,
denn Aufbau und Schaltung der Mikroprozessorstationen werden einerseits von den Eigenschaften
der Sammelleitung 100 und andererseits von der Forderung nach Fremdsteuerung der Eingabe-/Ausgabewerke
106 bestimmt.
Bei einer Leitungsunterbrechung soll das System noch über seine volle Leistungsfähigkeit verfügen; fällt
ein Mikroprozessor aus, so sollen seine Aufgaben von einem anderen Rechner übernommen werden können.
Hieraus ergeben sich Forderungen an die Struktur der Koppelschaltwerke 105.
Die Fig.4 zeigt ein Konzept eines Koppelschaltwerks 105a—105e, das nachstehend mit 105a bezeichnet
ist und den Anschluß an einen schnellen Serien-Bus jo gestattet.
Sendet ein Koppelschaltwerk 105a ein Anrufsignal auf die Sammelleitung 100, so werden alle übrigen
Koppelschaltwerke 105Z)-105e durch ihre Stationssteuerwerke 115 auf Adressenempfang geschaltet. In J5
denjenigen Koppelschaltwerken 1056— 105e, in denen der eigene Stationscode erkannt wird, bleibt der
Empfangszustand erhalten, die Eingangstore 113 bleiben durchgeschaltet, und das Tor 108a wird gesperrt.
Die Eingangstore 113 der nicht angesprochenen Koppelschaltwerke 105ft— 105e werden geschlossen. In
dem nachgeschalteten Schieberegister 116 wird die erforderliche Serien-Parallel-Umsetzung der empfangenen
Information vorgenommen. Das Tor 1086 leitet Befehle, Daten und Adressen an den Mikroprozessor
I07a,-Befehle können auch dem Stationssteuerwerk 115
zugeleitet werden. Der Mikroprozessor 107a steuert dann die Ein-ZAusgabe-Operationen. 1st der Mikroprozessor
107a hingegen gestört, so gelangt die Information an ihm vorbei direkt an das Ein-/Ausgabewerk 106.
Im Sendezustand wird in dem Schieberegister 116 die Parallel-Serien-Umsetzung durchgeführt. Die Eingangstore
113, die während der Übertragung geöffnet waren, werden durch ein codiertes Endzeichen geschlossen.
Die ringförmige Sammelleitung 100 wird aus physikalischen Gründen während des Betriebs an einer
Stelle aufgetrennt. Abhängig von der Störsituation darf entweder nur in eine Richtung oder es muß in beide
Richtungen gesendet werden. Störstellen in der Sammelleitung 100 müssen von den benachbarten
Mikroprozessorstationen abgetrennt werden. Störungen durch Reflexionen an den so entstehenden
Sammelleitungsenden können bei langsamer Übertragung unbeachtet bleiben; bei höheren Übertragungsraten
müssen diese mit dem Wellenwiderstand der ringförmigen Sammelleitung 100 abgeschlossen werden.
Um die jeweils richtigen Abschlußzustände herstellen zu können, muß das System ständig über Fehlerart und
Fehlerort unterrichtet sein.
Nunmehr sei die Aufgabenverteilung auf die verteilten Mikroprozessoren 107 bzw. 107a—107c/ näher
erläutert:
Bei starker Segmentierung eines Programmsystems läßt sich in einem Mehrrechnersystem eine günstige
Verteilung der Aufgaben auf die verschiedenen Mikroprozessoren 107 bzw. 107a—107c/ vornehmen.
Aufgaben auf der Problemebene, die den verfügbaren Speicherbereich einer Mikroprozessorstation 101 nicht
überschreiten, können dort bearbeitet werden, ohne den Datenfluß auf der Sammelleitung 100 übermäßig
anwachsen zu lassen. Es verbleiben noch Aufgaben auf der Systemebene. Sie betreffen die Koordination des
gesamten Prozeßrechnersystems und können geräte- oder programmtechnisch gelöst sein. Die nachfolgende
Tabelle gibt eine plausible Aufgabenverteilung in einem dezentral strukturierten Prozeßrechnersystem nach
Fig.3 an:
Aufgabenverteilung in einem dezentral strukturierten Prozeßrechnersystem nach Figur 3
Aufgaben
Mikroprozessoren
Zentraleinheit
Datenerfassung
Steuerung
Regelung
Regelung
Back-up
Signaleingabe
Glättung
Glättung
Redundanzreduktion
Halteglied (Interpolation) Überwachung (höchste Priorität) Signalausgabe
Einfache DDC-Algorithmen, wobei unter DDC direkte digitale Steuerung und
Regelung verstanden wird, was bedeutet,
daß die Steuerungs- und Regelungsaufgaben in einer direkt geschlossenen Ein-/Ausgabeschleife
von einem entsprechend programmierten digitalen Prozeßrechner durchgeführt
werden
Führen aller Datenlisten
Modellfortschreibung
Normieren des Zahisnbsrsichs
Tür Pult-E/A
Modellfortschreibung
Normieren des Zahisnbsrsichs
Tür Pult-E/A
DDC, adaptive Regelung
Optimierung
Überwachung (übrige Prioritäten)
Stoffflußverfolgung
Bilanzen
Aufgaben ausgefallener
Mikroprozessoren
Mikroprozessoren
Fortsel/ung
Aufgaben
Mikroprozessoren
/.entralcinheil
Mensch-Maschine-Kommunikation
Betriebserhaltung
Betriebserhaltung
Selbsttest
Bilder des Betriebszustands in
der Warte,
Störungsanalyse,
Testprogrammc,
Wartungspläne,
Programmübersetz. L ng
der Warte,
Störungsanalyse,
Testprogrammc,
Wartungspläne,
Programmübersetz. L ng
Je weiter die Dezentralisierung der in der rechten Spalte aufgeführten Aufgaben getrieben wird, um so
stärker wird der Datenverkehr auf der Sammelleitung !00 ansteigen müssen. In gewissem Umfang läßt sich
dieser Effekt durch Vergrößerung der Speichervolumina und durch eine angepaßte Speicherorganisation in
den Mikroprozessorstationen 101 verringern. Der Grad der dezentralen Bearbeitung zentraler Koordinierungsaufgaben wird im wesentlichen durch Kosten, Echtzeit-
und Zuverlässigkeitsanforderungen bestimmt.
Nachstehend seien die Ausfallbegrenzung und die Zuverlässigkeit näher erläutert:
Die unabhängige, wenn auch kleine Rechenkapazität der Mikroprozessoren 107 bzw. 107a—107 c/ soll
ausgenutzt werden, um die notwendige Ausfallbegrenzung ohne besonderes Back-up-System zu erreichen.
Hierzu werden in den Mikroprozessoren 107 bzw. 107a— 107c/ für diejenigen Stellgrößen, die nicht im
letzten Normalzustand verbleiben dürfen, einfache PI-DDC-Kreise aufgebaut. Umgekehrt werden im
Zentralrechner Glättungs-, Plausibilitätskontrolle und Redundanzreduktionsalgorithmen für notfalls direkt zu
übernehmende Meßwerte sowie weitere Notprogramme bereitgehalten. Durch Störmeldungen aufgrund
mitlaufender Selbsttestverfahren werden die genannten Maßnahmen ausgelöst. Die Fig. 8 zeigt die Wirkungspfade zwischen einer Meßstelle MSund einem Stellglied
St im Normalbetrieb (ausgezogener Strich), bei Ausfall des Mikroprozessors Mk (gestrichelt) und bei Ausfall
der Sammelleitung SL bzw. des Zentralrechners ZE (strichpunktiert). Wird die Sammelleitung SL als Ring
mit redundanter Steuerung ausgeführt, ist sie gegen einfache Ausfälle gesichert. Der Sicherheitsengpaß sind
Torschaltungen Tund die Ein-/Ausgabegeräte Fund A. Er läßt sich für besonders kritische Größen durch
paralleles Anschließen an eine Nachbarstation, gegebenenfalls über eine zweite Meßstelle MS und ein zweites
Stellglied Si, beseitigen (punktiert).
Bei der quantitativen Bi^echnung der Zuverlässigkeit
treten damit an die Stelle der Ausfallwahrscheinlichkeiten der einzelnen Geräte die sehr viel kleineren
Verbundwahrscheinlichkeiten des gleichzeitigen Ausfalls von Geräten in parallelen Zweigen.
In F i g. 5 ist die Schaltungsstruktur eines Prozeßrechnersystems mit mehreren Mikroprozessorstationen
KWu MKu ASPu Eu A1 bzw. KW2, MK2, ASP2, E2, A2
bzw. VRW2, KW3, MK3, ASP3, E3, A3 bzw. KW4, MK4,
ASP4, E4, A4 dargestellt, die über eine ringförmige
Sammelleitung 100 mit dem Hauptrechner 104 verbunden sind. Der gesamte Datenfluß auf der Sammelleitung
100 wird von einem Vorrangwerk V7? Wi überwacht und gesteuert Damit ist sichergestellt, daß jeweils nur ein
Rechner auf die Sammelleitung 100 sendet Maßnahmen, die zur Steigerung der Zuverlässigkeit dienen, sind
gestrichelt eingetragen.
Ausgehend von F i g. 5 sind in den F i g. 6 und 7 zwei mögliche Funktionsdiagramme dargestellt.
In F i g. 6 ergeben die ringförmige Struktur der Sammelleitung 100 und die Mikroprozessoren 107
redundante Bereiche. Sollen die beiden möglichen Übertragungswege zwischen zwei Rechnern auf einer
Ringleitung 100 die Ausfallwahrscheinlichkeit des Leitungssystems quadratisch verringern, so ist dafür
Sorge zu tragen, daß die Ausfallwahrscheinlichkeiten der beiden Einzelwege unabhängig voneinander sind.
Die zwei Leitungsstücke, die zu einem Mikroprozessor 107 führen, müssen also in verschiedenen Kabelkanälen
verlegt sein. Die Aufgabenverteilung wurde so gewählt, daß zentrale Koordinierungsaufgaben nur im Hauptrechner
104 und einem zentralen Vorrangwerk VR W ablaufen. Der Hauptrechner 104 kann die Funktion von
ausgefallenen Mikroprozessoren 107 übernehmen; jedoch können die Aufgaben des Hauptrechners 104 nur
teilweise von den Mikroprozessoren 107 gelöst werden. Da die Funktion des Vorrangwerks VR W bei jedem
Datenverkehr zwischen den Rechnern benötigt wird, ist es in diesem Funktionsblockbild jeweils zwischen
Koppelschaltwerk 105 und die beiden Zweige der ringförmigen Sammelleitung 100 eingezeichnet. Die
nicht redundanten Teile, wie Vorrangwerk VT? VV, Koppelschaltwerke 105 und die Ein-/Ausgabewerke 106
der Mikroprozessorstationen, können sehr zuverlässig aufgebaut werden, zumal die Entwicklung der Rechnertechnologie
für die nächsten Jahre eine Steigerung des mittleren Fehlerabstands in standardisierten Schaltwerken
um Größenordnungen erwarten läßt. Wenn also die Anforderungen an die Systemzuverlässigkeit nicht
extrem hoch gesetzt werden, kann hier auf ein unabhängiges Back-up-System verzichtet werden.
In Fig. 7 wurden die Aufgaben auf den »Hauptrechner«
104 und die Mikroprozessoren 107a—107c/ gleichgewichtig verteilt. Daher können jeweils funktionsfähige
Rechner die Aufgaben eines gestörten Rechners übernehmen. Das Vorrangwerk VT? W für die
Sammelleitung 100 wurde doppelt ausgeführt. Zusätzlich wurden Verbindungen zwischen benachbarten
Mikroprozessorsiationen 101 so geschaffen, daß jeder Mikroprozessor 107a—107 d auch die Meßfühler 102
und Stellglieder 103 eines seiner Nachbarn betreiben kann. Der durch diese Maßnahmen entstehende
Aufwand ist wesentlich geringer als für ein zusätzliches Back-up-System, die Systemwirksamkeit ist jedoch bei
Teilausfällen außerordentlich hoch.
Die Einführung von Parallel-Redundanz ermöglicht den Austausch oder die Wartung von Systemmodulen
im laufenden Betrieb. Durch geeignete programmtechnische Maßnahmen kann das System selbstrekonfigurierend
ausgelegt werden. Es wird damit erreicht, daß das System nach der Instandsetzung oder dem Austausch
eines Moduls diesen ohne weitere Eingriffe des
Bedienungsmannes wieder vollständig in den Betrieb einbezieht.
Nachstehend seien nun die Systemwirksamkeit und der Programmdurchsatz erläutert:
Der in einem Mehrrechner-System erzielbare Programmdurchsatz ist u.a. abhängig von der Speicherund
Aufgabenaufteilung, von der Kanalkapazität der Sammelleitung sowie vom Programm-»over-head«, der
im System durch Koordinierungsaufgaben entsteht. Hierbei bedeutet »over-head«, daß neben dem Programmablauf
in einem Prozeßrechner für Nutzaufgaben zusätzlicher Aufwand bezüglich Programmlaufzeit und
Speicherplatzbedarf für organisatorische Koordinierungs- und Kommunikationsaufgaben mitverarbeitet
werden muß.
Schon erwähnt wurde die zweckmäßige Segmentierung der Programme so. daß bei deren Bearbeitung
möglichst wenig Datenverkehr zwischen den Rechnern entsteht. Zur Steuerung des Datenflusses auf der
ringförmigen Sammelleitung 100 wurde in Fig. 6 ein Vorrangwerk VR W vorgesehen. Die Sammelleitung 100
kann an die Mikroprozessorstationen entweder über eine Kanalkopplung oder über den direkten Speicherzugriff
angeschlossen werden. Um nicht bei jedem Datentransfer eine Unterbrechungs-Behandlung durch
das Programm durchführen zu müssen, sollte von der zweiten Möglichkeit Gebrauch gemacht werden. Eine
Unterbrechung im Programmablauf eines digitalen Rechensystems bedeutet, daß das gerade in Bearbeitung
befindliche Programm durch das Auftreten eines wichtigeren Ereignisses unterbrochen wird, und dieses
Ereignis wird in der sogenannten Unterbrechungs-Behandlung, die durch ein dafür vorgesehenes Programmstück
realisiert ist, berücksichtigt.
Will man den gesamten im System verteilten Speicher für jeden Mikroprozessor 107 in direktem Zugriff
bereithalten, so bietet sich durch die Einbeziehung von Adreßzuordnungsregistern in die Koppelschaltwerke
105 eine elegante Möglichkeit, den virtuellen Adreßraum eines jeden Mikroprozessors 107 zu erweitern und
gleichzeitig den Speicherplatz flexibel zu verwalten.
Die Einführung einer weiteren vollwertigen Sprachebene mit Hilfe der dynamischen Mikroprogramrnierung
kann zur Vereinheitlichung der Programme auf Makrobefehlsebene führen und somit zur Vereinfachung
der Programmierung. Weiterhin ist davon eine Erhöhung der Systemwirksamkeit im Störungsfall zu
erwarten.
Durch die hohe Modularität und die Fähigkeit des Systems, eine Leitungsstörung zu tolerieren und sich
selbst zu rekonfigurieren, nachdem eine solche behoben wurde, werden Systemerweiterungen problemlos.
Schließlich sei im folgenden noch die Bestimmung der örtlichen Verteilung der Mikroprozessorstationen erläutert:
Bei einem gegebenen Prozeß mit seinen örtlich verteilten Meß- und Stellgliedern ist die Frage nach der
bezüglich Kosten optimalen Zahl und Verteilung der Mikroprozessoren zu stellen. Die Beantwortung dieser
Frage wird durch Nebenbedingungen eingeengt, wie örtlich unabhängige Zusammengehörigkeit von Gliedern,
die Teilprozessen zugeordnet sind, wie zur Unterbringung von Mikroprozessorstationen ungeeignete
Bereiche und wie durch Kabelpritschen geführte Leitungswege. Bei großen Prozessen ist die Annahme
berechtigt, daß diese Nebenbedingungen die optimale Zahl und die optimalen Orte der Mikroprozessoren
nicht wesentlich beeinflussen, so daß ohne Nebenbedingungen gefundende Optima als gute Ausgangspunkte
für die weitere Planung dienen können.
In F i g. 9 sind die Orte d~r Meß- und Stellglieder, der
Mikroprozessoren und des Zentralrechners durch Ortsvektoren s in der Ebene x, y dargestellt. Die
Gesamtleitungslänge 5 bei m Mikroprozessoren und n,,
Meß- und Stellgliedern angeschlossen an den μ. Mikroprozessor errechnet sich dann zu:
ni H1, "I
s (w, S11) u, = Σ Σι "·ν - s« ι + Σ ι -ν - -ν ■ 11 +
,; I . I //I
+ U1-.V1J = min (1)
jo mit
V/;/; = /i Gesamtzahl der Meß- und Stellglieder
S ist von m. s,„ jeweils bezogen auf die Sx, abhängig. Der
erste Term enthält die Leitungslängen der Meß- und Stellgliederanschlisse an die Mikroprozessorsiationen.
die beiden übrigen, i. a. sehr viel kleineren Termen enthalten den Sammelleitungsring. Die Minimierung
dieses Ausdrucks ist analytisch nicht möglich. Die Problemstellung ähnelt dem Rundreiseproblem aus dem
Gebiet der Operations Research. Sie soll deshalb als mehrstufiger En [Scheidungsprozeß aufgefaßt und mittels
dynamischer Programmierung gelöst werden. Hierbei wird ein suboptimaler Ansatz 5 mit einem
quadratische·! Abstandsmaß ohne die zweiten Terme gewählt und das Ergebnis durch eine Variation als
Zwischen?chritt korrigiert. Der Lösungsweg sei zur
besseren Übersicht eindimensional geschrieben:
!.Schritt
(.ν, -χ,,)-1 = min.
^L = -2 V
dv
dv
.ν-, = —V V1 (Schwerpunkt).
Der Zwischenschriti ist in Fig. 10 dargestellt. Das
quadratische Abstandsnwß verschiebt xo in Richtung auf
entfernt liegende xr Diese Verschiebung wird durch
schrittweises Annähern an den nächsten Häufungspunkt bei Überprüfung der Änderung von Si — Si rückgängig
gemacht (Gradientenverfahren).
2. Schritt
Die Menge der Meß- und Stellorte wird bei xo geteilt:
es gilt:
„-χ,Γ = min.
13 14
-:—= = ~ 2 V rxr-x2i = 0, xi = — V -.v...
d^2 ir! " «2 irj
Zwischenschritt wie oben, anschließend weitere Schritte und Abbruch bei Erreichen einer vorzi
Schranke |5,-,-S,|.
Das Ergebnis bezüglich S ist in Fig. 11 dargestellt. In einem letzten Schritt werden mit S (m) di
kosten K numerisch minimiert:
ι
K = S · A\ + m ■ Λ(/Α = min
K = S · A\ + m ■ Λ(/Α = min
Jt, = Leitungskosten pro Länge,
AWÄ = Kosten pro Mikroprozessorstation.
AWÄ = Kosten pro Mikroprozessorstation.
Hierzu l> Blatt Zcichmiimcn
Claims (12)
1. Multiprozessoranordnung, bei der simultan arbeitende, untereinander verbundene Prozessorsta- ■->
tionen Datenverarbeitungsaufgaben für jeweils mehrere Meßfühler und Stellglieder allein oder
ergänzt durch einen zentralen Rechner durchführen, wobei die Multiprozessoranordnung eine dezentralisierte
Prozeßrechneranordnung mit räumlich ver- ι ο teilten Mikroprozessorstationen ist, dadurch
gekennzeichnet, daß die Mikroprozessors'tationen (101) jeweils über Koppelschaltwerke (105,
105a—105e) mit einer Sammelleitung (100) verbunden sind, und daß das Ein-/Ausgabewerk (106), der
Mikroprozessor (107, 107a— 107d) und das Koppelschaltwerk (105, 105a— 105e^ jeder Mikroprozessorstation
(101) über Tore (108a— lOSc) so steuerbar
sind, daß Eingabekanäle (IOD) entweder über einen ersten Weg (110a, 105a, 1106, 107a, 1106, 105a, 112, 2»
F i g. 7), der ihr eigenes Koppelschaltwerk (lOSaJund
ihren eigenen Mikroprozessor (107a) umfaßt (Eigensteuerung),
oder über mindestens einen weiteren Weg (110a, 105a, 110c, 100, 1056, HOd, HOe, 1076,
11Oe11056,110d, 100,105a, 110c, 112 oder 110a, 105a, 2
> 110c, 100,105c, HOi 110g, 107c, 110g, 105c, 11Of, 100,
105a, 110c. 112, Fig. 7), der ihr eigenes Koppelsciialtwerk (105a,?, die Sammelleitung (100) und ein
anderes Koppelschaltwerk (1056 oder \05c) sowie einen anderen Mikroprozessor (1076 oder 107c)
umfaßt (Fremsteuerung), mit ihren Ausgabekanälen (111) verbindbar sind.
2. Multiprozessoranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Mikroprozessorstationen
(101) Fehlerdetektionsschaltungen und st -programme enthalten, die die Betriebsbereitschaft
der Mikroprozessorstation (101) melden und bei Störung des Mikroprozessors (107, 107a— 107d) die
Tore (108a— 108c? betätigen und eine Fremdsteuerung abrufen.
3. Multiprozessoranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Sammelleitung
(100) als Ringleitung ausgeführt ist.
4. Multiprozessoranordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Mikroprozessor- 4>
Stationen (101) Tore (108a, 113) für die Sammelleitungsanschlüsse und Fehlerdetektionsschaltungen
und -programme enthalten, die die Betriebsbereitschaft der Sammelleitung (100) der Mikroprozessorstation
(101) melden und bei Leitungsstörung das Tor (108a, 113) betätigen, so daß der nunmehr offene
Sammelleitungsring in beiden Richtungen betrieben werden kann.,
5. Multiprozessoranordnung nach den Ansprüchen 1, 2, 3 oder 4, dadurch gekennzeichnet, daß
hochintegrierte Schaltkreise verwendet werden und die Mikroprozessorstationen (101) jeweils in geschlossenen
Schaltkästen, insbesondere aus Gußeisen, untergebracht sind.
6. Multiprozessoranordnung nach einem der bo
Ansprüche 1 bis 5, dadurch gekennzeichnet, daß als Sammelleitung (100) Lichtleiter verwendet werden.
7. Multiprozessoranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die
Stromversorgung der Mikroprozessorstationen (101) über die Sammelleitung (100) erfolgt.
8. Multiprozessoranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die
Mikroprozessorstationen (101) räumlich so verteilt sind, daß die Summe der Kabelanschlußkosten für
Ein- und Ausgabeelemente, insbesondere für Meßfühler (102) und Stellglieder (103) minimal ist.
9. Multiprozessoranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß
ausfallkritische Ein- bzw. Ausgabeelemente, insbesondere Meßfühler (102) und Stellglieder (103), an
zwei oder mehreren Mikroprozessorstationen (101) angeschlossen sind.
10. Multiprozessoranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß zur
Minimalisierung des Datenflusses in der Sammelleitung (100) alle ein- bzw. auszugebenden Signale über
eine Redudanzreduktionseinrichtung laufen.
11. Multiprozessoranordnung nach einem der
Ansprüche 1 bis 10, dadurch gekennzeichnet daß der Verkehr zwischen den Mikroprozessoren (107,
107a—IO74) zur Erhöhung der Zuverlässigkeit
dezentral gesteuert ist, beispielsweise durch Weitergeben prioritätsmarkierter Zeitscheiben.
12. Mikroprozessoranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der
gesamte Speicherraum der Multiprozessoranordnung gemeinsam verwaltet ist und jeder Mikroprozessorstation
(101) über die Sammelleitung (100) und besondere Speicherzugriffswerke der direkte Zugriff
zu Speichern anderer Mikroprozessorstationen (101/möglich ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2438536A DE2438536C2 (de) | 1974-08-10 | 1974-08-10 | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen |
US05/947,224 US4257100A (en) | 1974-08-10 | 1978-09-29 | Electronic data processing system for real time data processing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2438536A DE2438536C2 (de) | 1974-08-10 | 1974-08-10 | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2438536A1 DE2438536A1 (de) | 1976-02-26 |
DE2438536C2 true DE2438536C2 (de) | 1985-12-12 |
Family
ID=5922926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2438536A Expired DE2438536C2 (de) | 1974-08-10 | 1974-08-10 | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen |
Country Status (2)
Country | Link |
---|---|
US (1) | US4257100A (de) |
DE (1) | DE2438536C2 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2738594A1 (de) * | 1977-08-26 | 1979-03-01 | Siemens Ag | Rechnersystem |
DE3007960C2 (de) * | 1980-03-01 | 1982-08-12 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Elektronisches Stellwerk |
US4409656A (en) * | 1980-03-13 | 1983-10-11 | Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense | Serial data bus communication system |
JPS57121750A (en) * | 1981-01-21 | 1982-07-29 | Hitachi Ltd | Work processing method of information processing system |
US4464658A (en) * | 1982-03-05 | 1984-08-07 | At&T Laboratories | Multipoint data communication system with collision detection |
DE3215177A1 (de) * | 1982-04-23 | 1983-10-27 | Hartmann & Braun Ag, 6000 Frankfurt | Ueberwachungssystem fuer eine oder mehrere, gleichartig aufgebaute prozessstationen |
DE3236812A1 (de) * | 1982-10-05 | 1984-04-05 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernwirksystem |
US4695977A (en) * | 1985-12-23 | 1987-09-22 | American Telephone And Telegraph Company And At&T Bell Laboratories | Control of real-time systems utilizing a nonprocedural language |
JPH0740252B2 (ja) * | 1986-03-08 | 1995-05-01 | 株式会社日立製作所 | マルチプロセツサシステム |
US5590349A (en) * | 1988-07-11 | 1996-12-31 | Logic Devices, Inc. | Real time programmable signal processor architecture |
US5068813A (en) * | 1989-11-07 | 1991-11-26 | Mts Systems Corporation | Phased digital filtering in multichannel environment |
JPH0756644B2 (ja) * | 1990-08-31 | 1995-06-14 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 状態変化通知装置及び方法 |
DE102004028166A1 (de) * | 2004-06-09 | 2006-01-05 | Krämer, Alexander, Dr. | Verfahren zur Konstruktion einer Systemvernetzung |
CN113189968B (zh) * | 2021-05-08 | 2022-08-26 | 哈尔滨工业大学 | 互联工业过程的分布式故障诊断方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623011A (en) * | 1969-06-25 | 1971-11-23 | Bell Telephone Labor Inc | Time-shared access to computer registers |
GB1422952A (en) * | 1972-06-03 | 1976-01-28 | Plessey Co Ltd | Data processing system fault diagnostic arrangements |
US3755789A (en) * | 1972-10-30 | 1973-08-28 | Collins Radio Co | Expandable computer processor and communication system |
US3814859A (en) * | 1973-01-02 | 1974-06-04 | Gte Automatic Electric Lab Inc | Communication switching system transceiver arrangement for serial transmission |
US3859468A (en) * | 1973-07-25 | 1975-01-07 | Bell Telephone Labor Inc | Redundant data transmission arrangement |
US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
US4123794A (en) * | 1974-02-15 | 1978-10-31 | Tokyo Shibaura Electric Co., Limited | Multi-computer system |
US3879710A (en) * | 1974-03-01 | 1975-04-22 | Rca Corp | Data processor for a loop data communications system |
FR2275944A1 (fr) * | 1974-06-21 | 1976-01-16 | Suchard Jean | Systeme de transmission de messages entre plusieurs stations |
US4015246A (en) * | 1975-04-14 | 1977-03-29 | The Charles Stark Draper Laboratory, Inc. | Synchronous fault tolerant multi-processor system |
-
1974
- 1974-08-10 DE DE2438536A patent/DE2438536C2/de not_active Expired
-
1978
- 1978-09-29 US US05/947,224 patent/US4257100A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4257100A (en) | 1981-03-17 |
DE2438536A1 (de) | 1976-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2438536C2 (de) | Multiprozessoranordnung mit räumlich verteilten Mikroprozessorstationen | |
DE2908316C2 (de) | Modular aufgebaute Multiprozessor-Datenverarbeitungsanlage | |
DE3854594T2 (de) | Programmierbare Steuerung mit parallelen Prozessoren. | |
DE102007001576B4 (de) | Verfahren zur Synchronisierung redundanter Steuerungen für stoßfreies Failover unter normalen Bedingungen und bei Fehlanpasssung | |
DE4135749B4 (de) | Prozessormodul für eine programmierbare Steuerung mit einer intelligenten Funktionsmodulschnittstelle | |
DE102008044018B4 (de) | Verfahren zum Bestimmen einer Sicherheitsstufe und Sicherheitsmanager | |
DE1279980B (de) | Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem | |
DE102005055000A1 (de) | Modulares Avioniksystem eines Flugzeuges | |
EP1860564A1 (de) | Verfahren und Vorrichtung zum Austausch von Daten auf Basis des OPC-Kommunikationsprotokolls zwischen redundanten Prozessautomatisierungskomponenten | |
EP1743225B1 (de) | Redundantes automatisierungssystem umfassend ein master- und ein stand-by-automatisierungsgerät | |
EP0415281A2 (de) | Verfahren und Schaltungsanordnung zum Bilden eines Auswertungssignals aus einer Mehrzahl redundanter Messsignale | |
EP3101493B1 (de) | System und verfahren zur steuerung und/oder analytik eines industriellen prozesses | |
DE69122142T2 (de) | Steuerungsanlage für ein Mehrprozessorsystem | |
DE69030066T2 (de) | Rechner ausgestattet mit mehreren Prozessoren | |
DE102017109886A1 (de) | Steuerungssystem zum Steuern von sicherheitskritischen und nichtsicherheitskritischen Prozessen mit Master-Slave-Funktionalität | |
EP0782722B1 (de) | Verfahren und vorrichtung zur steuerung und aktivierung von miteinander mittels eines bussystems vernetzten sensoren und/oder aktuatoren | |
DE3040008A1 (de) | Numerische werkzeugmaschinensteuerung | |
EP0109981A1 (de) | Ausfallgesicherte Datenverarbeitungsanlage | |
DE19911824C2 (de) | Schaltschranküberwachungsanlage | |
EP0242609B1 (de) | Koppelleitebene | |
DE19983975B3 (de) | Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
DE2647367A1 (de) | Redundante prozessteueranordnung | |
EP3770704A1 (de) | Cloudbasiertes dezentrales automatisierungssystem | |
DE2106163A1 (de) | Verfahren zum Prüfen von Einheiten eines programmgesteuerten Verarbeitungssystems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8325 | Change of the main classification |
Ipc: G06F 13/38 |
|
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
D4 | Patent maintained restricted | ||
8339 | Ceased/non-payment of the annual fee |