DE2730918A1 - Anordnung zum multiplizieren von binaerzahlen - Google Patents
Anordnung zum multiplizieren von binaerzahlenInfo
- Publication number
- DE2730918A1 DE2730918A1 DE19772730918 DE2730918A DE2730918A1 DE 2730918 A1 DE2730918 A1 DE 2730918A1 DE 19772730918 DE19772730918 DE 19772730918 DE 2730918 A DE2730918 A DE 2730918A DE 2730918 A1 DE2730918 A1 DE 2730918A1
- Authority
- DE
- Germany
- Prior art keywords
- partial
- generators
- binary
- sum
- groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/53—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel
- G06F7/5324—Multiplying only in parallel-parallel fashion, i.e. both operands being entered in parallel partitioned, i.e. using repetitively a smaller parallel parallel multiplier or using an array of such smaller multipliers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Slot Machines And Peripheral Devices (AREA)
Description
PHN 8398 j_
ΌΙΕΤΠΠ ΓΟηΠϊΠ , }·7ΟΠαΐΟ 13-5.1977
U.V. Philips' GloeilompenfabrWc·. DEEN/FK/STRIJ
"Anordnung zum Multiplizieren von Binärzahlen"
Die Erfindung betrifft eine Anordnung zum Multiplizieren einer ersten Zahl aus einer ersten Anzahl
von m.n Binärelementen mit einer zweiten Zahl aus einer zweiten Anzahl von p_.n Binärelementen, die ein
erstes Feld von Teilprodukterzeugern enthält, das Eingänge zum Aufnehmen der erwähnten ersten und zweiten
Zahlen und Ausgänge besitzt, die zum Uebertragen einer dritten Anzahl von £ Teilprodukten mit Eingängen einer
Summenerzeugungseinrichtung verbunden sind, die Mittel zum Erzeugen einer Endsumme der erwähnten c^ Teilpro-
709883/0878
PHN 8398 13.5.1977
dukte unter Berücksichtigung ihrer gegenseitigen Bedeutsamkeitspegel an einem Ausgang enthält. In bestimmten Datenverarbeitungsanordnungen besteht grosser Bedarf an schnell arbeitenden Anordnungen zum Durchführen von Multiplikationen an einem Multiplikanden und
einem Multiplikator, die aus je einer Vielzahl von Bits bestehen können. Solcher Bedarf kann bei einem wissenschaftlich verwendeten Rechner bestehen, der auf iterative Weise eine Vielzahl aufeinanderfolgender Multipli- kationen oder zum anderen Multiplikationen zwischen paarweise zu multiplizierenden Grössenfeldern durchführen
muss. Anderseits sind derartigen Bearbeitungen auch in Grossrechnern für administrative Verwendung oder bei Rechner für Sonderzwecke notwendig, beispielsweise beim Durch- führen von Kreuzkorrelationen oder Autokorrelationen an grossen Messergebnisreihen. Eine weitere Verwendung
findet sie in digitalen Transversalfiltern.
Häufig erfolgt Dezimalmultiplikation durch das aufeinanderfolgende Addieren zuvor erzeugter Vielfachen
(ix...9*) des Multiplikanden. Auf entsprechende Weise
erfolgt eine Binärmultiplikation normalerweise durch aufeinanderfolgendes Weiterschieben des Multiplikanden
in bezug auf ein sich aufbauendes vorläufiges Produkt, während die Werte der aufeinanderfolgenden Multiplikatorbits
bestimmen, ob der Multiplikand beim vorläufigen
709883/0878
PHN 8398 13.5.1977
Produkt addiert werden muss oder nicht. Es ist bekannt, die Multiplikation durch paralleles Durchführung von Bearbeitungen
zu beschleunigen, beispielsweise aus dem Artikel von R.H. Larson, "Medium Speed Multiply", IBM
Technical Disclosure Bulletin J_6 (7312) 20551 wobei eine
gemeinsame BUS-Leitung mit einer Kapazität von vier Bitelementen zum parallelen Zuführen von vier Bits des Multiplikators
benutzt wird. Die bekannte. Anordnung arbeitet daher mit einem zyklischen Verfahren, das für jede
ganze Multiplikation einige Male wiederholt werden muss. ABserdem fordert die bekannte Anordnung einen Addierer
mit einer komplizierten Fortpflanzung der Uebertragssignale.
Daher liegt der Erfindung die Aufgabe zugründe, eine schnelle parallel arbeitende Multiplikationsanordnung für binär-kodierte Zahlen unter Verwendung einer
nur beschränkten Anzahl Verknüpfungsglieder mit modularem und eichfachem Aufbau der Teilprodukterzeuger zu
schaffen, die sich aim Ausführen in Form von Grossachaltkreisen
(LSI = large-scale integration) eignet.
Diese Aufgabe löst die Erfindung dadurch,
dass für s_, η ^. 2 das erste Feld (array) eine Anzahl von
£ Teilprodukterzeugern mit je n+js Eingängen zum gleichzeitigen
Empfangen von Anzahlen von η bzw. _s_ Binärelementen
(digits) mit gegenseitig direkt aufeinanderfolgen-
709883/0878
PHN 8398
den Bedeutsamkeitspegeln der ersten bzw. zweiten Anzahl
von Binärelementen enthält, wobei jeder Teilprodukterzeuger ein Teilprodukt von n+_s_ Binärelementen mit
gegenseitig direkt aufeinanderfolgenden Bedeutsamkeitspegeln
mit Hilfe von Verknüpfungsgliedern erzeugt und^ zumindest
gleich mxp_ ist, dass ein jedes der m.n Binärelemente p_ Teilprodukterzeugern und ein jedes der p_._s_
Binärelemente m Teilprodukterzeugern zugeführt wird, so dass sämtliche Teilprodukterzeuger verschiedene Kombinationen
der erwähnten Gruppen empfangen, dass die Summenerzeugungsanordnung ein zweites Feld (array) einer
vierten Anzahl von r_ Teil Summenerzeugern mit je Eingängen
zum gleichzeitigen Empfangen zweier Gruppen von J- Binärelementen
mit gegenseitig aufeinanderfolgenden Bedeutsamkeitspegeln
innerhalb einer jeden der zwei Gruppen enthält, dass die beiden Gruppen entsprechende Bedeutsamkeitspegel
besitzen und zumindest indirekt aus mindestens zwei Teilprodukten herrühren, dass jeder Teilsummenerzeuger
mit einem weiteren Eingang zum Empfangen eines binären Ausgangsübertragssignals eines Teilsummenerzeugers
mit nächstniedrigerem Bedeutsamkeitspegel insofern anwendbar gleichzeitig mit den erwähnten Gruppen ver
sehen ist, dass jeder Te11Summenerzeuger weiterhin mit j_
Ausgängen zum Abführen einer Teilsumme der von diesem Teil-Summenerzeuger
empfangenen Signale und mit einem Ueber-
709883/0878
PHN 8398
tragsausgang zum gleichzeitigen Abführen eines binären Ausgangsübertragssignals zu einem Teilsummenerzeuger
mit nächsthöherem Bedeutsamkeitspegel insofern anwesend versehen ist, und dass eine letzte Reihe von Teilsummenerzeugern
des erwähnten zweiten Feldes zusammen mit dem Teilprodukterzeuger niedrigster Bedeutsamkeit in Zusammenarbeit
parallel das Endprodukt erzeugen. Der hochmodulare Charakter der erfindungsgemässen Anordnung ermöglicht
eine rechnergestützte Entwicklung dieser An-Ordnung (CAD = computer-assisted development).
Vorteilhaft dabei ist, wenn £=n=j. ist.
Auf diese Weise werden die Teilprodukterzeuger symmetrisch gestaltet und können im allgemeinen die Moduln vorteilhaft
verwirklicht werden.
Es ist vorteilhaft, wenn jeder Teilsummenerzeuger
über zwei Gruppen von je η Eingängen zum Empfangen einer gleichen Anzahl von Binärelementen verfügt,
die geweiss aus zwei Teilprodukterzeugern oder aus zwei Teilsummenerzeugern, oder auch aus einem Teilprodukterzeuger
und einem Teilsummenerzeuger herrühren. Auf diese Weise werden auch die Verbindungen zwischen den Teilsummenerzeugern
auf modulare Weise verwirklicht.
Es iet vorteilhaft, wenn der Teilprodukterzeuger
niedrigster Bedeutsamkeit an seinen η unbedeutsam- sten Ausgängen unmittelbar einen Teil des Endprodukts zu-
709883/0878
- fr - PHN 8398
sanunen mit der letzten Reihe von Teil Summenerzeugern
liefert. Auf diese Weise werden η Binärelemente des Endprodukts unmittelbar verwirklicht, während die anderen
Ii Binärelemente des Ausgangsergebnisses des unbedeutsamsten
Teilprodukterzeugers weLter im Feld der Teilsummenerzeuger verarbeitet werden.
Es ist vorteilhaft, wenn für 2 ί £<i ra der
Wert von r_ zumindest gleich 2 p_.m+p_-m-1 und für 2 ^£=m
der Wert von r_ zumindest gleich 2 £2-3 ist. Es entsteht
so ein ausgeglichener Entwurf und eine verhältnismässig ' beschränkte Anzahl von Teilsummenerzeugern.
Es ist vorteilhaft, wenn die Teilprodukterzeuger eine logische Tiefe von drei Verknüpfungsgliedern
besitzen. Eine solche geringe logische Tiefe ermöglicht eine sehr schnelle Durchführung der Bearbeitungen zum Erzeugen
der Teilprodukte.
Es ist vorteilhaft, wenn das zweite Feld
Folgen von TeilSummenerzeugern mit einer grossten Länge
von p_+m Teilsummenerzeugern enthält. Durch das teilweise Aufnehmen der Teilsummenerzeuger in eine sich verzweigende
Struktur kann auch das aufeinanderfolgende Erzeugen
der intermediären Teilsummen schnell durchgeführt werden, ohne dass zusätzliche komplizierte Massnahmen
erforderlich werden.
Es ist vorteilhaft, wenn 3 ^;n ^z k ist.
709883/0878
PHN 8398
Diese beiden Fälle ergeben je eine wirksame Anordnung dadiirch, dass einerseits eine schnelle Arbeitsweise von
Teilprodukterzeugern und Teilsummenerzeugern zusammen
mit ihrer beschränkten Anzahl eine grosae Beschleunigung liefert, während zum anderen der beschränkte Wert
von η nach wie vor einen einfachen Aufbau der Moduln ermöglicht.
Zum Multiplizieren zweier Zahlen in binärer Zweierkomplementkodierung ist es vorteilhaft,
wenn für ja, η -^-2 das erste Feld eine Anzahl von c[
Teilprodukterzeugern mit je n+_s_ Eingängen zum gleichzeitigen
Empfangen von Anzahlen von η bzw. s^ Binärelementen
mit gegenseitig direkt aufeinanderfolgenden Bedeutsamkeitspegeln der ersten bzw. zweiten Anzahl
von Binärelementen enthält, wobei jeder Teilprodukterzeuger ein Teilprodukt von n+,s_ Binärelementen mit gegenseitig
aufeinanderfolgenden Bedeutsamkeitspegeln durch
Verknüpfungsglieder erzeugt, dass ein jedes der m.n Binärelemente zumindest p_ Teilprodukterzeugern und ein
jedes der P...S, Binärelemente zumindest m Teilprodukterzeugern
zugeführt wird, wobei sämtliche Teilprodukterzeuger gegenseitig verschiedene Kombinationen von Binärelementgruppen
empfangen, dass die Summenerzeugungsanordnung ein zweites Feld einer vierten Anzahl von jr Teil-
summenerzeugern mit je Eingängen zum gleichzeitigen Emp-
709863/0878
- JiT-
PHN 8398
fangen zweier Gruppen von ^. Binärelementen mit gegenseitig
aufeinanderfolgenden und gruppenweise entsprechenden Bedeutsamkeitspegeln und weiter mit je einem Eingang
und einem Ausgang für ein binäres Uebertragssignal sowie einem Ausgang zum Abführen einer Teilsumme von j_
Binärelementen enthält, dass weitere Mittel zum Eingeben der Querprodukte der ungebrochenen Teile einerseits
und zum anderen der bitweise invertierten Bruchteile der ersten und zweiten Zahl, vorgesehen sind, dass das zweite
Feld und weitere Addierer aus den erwähnten Teilprodukten und den Querprodukten unter Berücksichtigung ihrer
Bedeutsamkeitspegel beim Addieren und weiterhin in Zusammenarbeit mit dem Teilprodukterzeuger niedrigster Bedeutsamkeit
das Endprodukt in binärer Zweierkomplementkodierung iarallel erzeugen. Für diese Verwendung gelten
die gleichen Vorteile der oben gegebenen Beschreibung. Eine derartige Anordnung kann für die alternative Verwendung
in einem der beiden Fällen oder mit einer wahlfrei gesteuerten Wirkung aufgebaut werden. In bestimmten
Fällen können die erwähnten zusätzlichen Mittel zum Eingeben der Querprodukte sogar unterbleiben, und zwar
wenn die Eingangszahlen nach der "Zahlendarstellung mit Vorzeichen" (signed digit representation) kodiert sind
oder auch darin kodiert werden.
Ee ist dabei vorteilhaft, wenn das zweite
709883/0878
PHN 8398
Feld und die weiteren Addierer aus entsprechenden Moduln
aufgebaut sind. Durch Erweiterung des Modularitätsprinzips lässt sich eine weitere Vereinfachung erreichen.
Es ist dabei vorteilhaft, wenn für 2 ^ ρ = m eine Anzahl von mindestens (2 p_2 + 2 £ -3) derartiger Moduln
vorgesehen ist. Es entsteht so ein ausgeglichener Entwurf und eine verhältnismässig beschränkte Anzahl von
TeilSummenerzeugern.
Es ist vorteilhaft, wenn das zweite Feld und weitere Addierer zu einem einzigen Feld zusammengefügt
sind, das so Folgen teilsummenerzeugender Moduln mit einer grössten Länge von p_+m Teilsummenerzeugern besitzt.
Der Zusammenbau der Teilsummenerzeuger in einer sich verzweigenden Struktur ergibt eine genau so schnell
arbeitende Anordnung, wie sie oben beschrieben wurde. Die gleich schnelle Wirkung gibt die Möglichkeit einer einfachen
Steuerung.
Ausführungsbeispiele der Erfindung werden nachstehend an Hand der Zeichnung näher erläutert. Es
zeigen
Fig. 1 ein Blockschaltbild eines Teilprodukterzeugers ,
Fig. 2 ein Blockschaltbild eines Teilsummenerzeugers ,
Fig. 3 ein einfaches Schaltbild einer er-
Fig. 3 ein einfaches Schaltbild einer er-
709883/0878
?HN 8398 13.5.1977
findungsgemässen Anordnung,
Fig. h ein Feld von Texlprodukterzeugern,
Fig. 5 ein erstes Feld von Teilsummenerzeugern,
Fig. 6 ein zweites Feld von Teilsummenerzeugern,
Fig. 7 ein ausgearbeitetes Beispiel eines Teilprodukterzeugers,
Fig. 8 eine zur Fig. 7 gehörende Tabelle, Fig. 9 die ausgeschriebenen logischen Funktionen
zu den Fig. 7 und 8,
Fig. 10 ein Diagramm für die Multiplikation in Zweierkomplementdarstellung,
Fig. 11 ein TeilsummenerzeugerfeId dafür,
Fig. 12 ein Schema von Teilsummenerzeugern,
Fig. 13 ein Schema von Teilsummenerzeugern,
Fig. 1Ί ein Schema von Teilsummenerzeugern.
Fig. 1 zeigt ein Blockschaltbild eines
Teilprodukterzeugers im Fall η = _s_ = J. Die Einheit enthält
sechs Eingänge x2, x1, xO und y2, y1, yO zum Empfangen
von zwei Gruppen von Dreibitsignalen einer Jeden der zwei Eingangszahlen. Die Bedeutsamkeitspegel sinken
jeweils stufenweise von x2 auf xO und von y2 auf yO (also jeweils um den Faktor 2), aber die relativen Bedeutsamkeitspegel
der beiden Gruppen von drei Bits können
709883/0878
PHN 8398
im übrigen wahlfrei sein. Die Einheit SDM 8 hat sechs Ausgänge zum Ausgeben von sechs binären Ausgangssignalen,
deren Bedeutsamkeitspegel jeweils stufenweise von X5 auf XO absinkt. Den absoluten Bedeutsamkeitspegel
der Ausgangssignale bestimmen sämtliche Bedeutsamkeitspegel der Eingangssignale. Die Einheit kann eine
andere Anzahl von Eingangssignalen, zum Beispiel vier x- und vier y-Eingangssignale, empfangen, so dass acht
X-Ausgangssignale erzeugt würden. In bestimmten Fällen
bietet ein asymmetrischer Aufbau Vorteil, indem
beispielsweise die Anzahl von x-Eingangssignalen um eins grosser ist als die Anzahl der y-Eingangssignale.
In diesem Fall wird eine ungerade Anzahl von Ausgangssignalen erzeugt.
Fig. 2 zeigt ein Blockschaltbild eines Teilsummenerzeugers, der ebenfalls im Fall n=^.=3 verwendbar
ist. Die Einheit verfügt über eine gerade Anzahl von sechs Eingängen X2, X1, XO, Y2, Y1, YO von denen die
Eingänge X2 und Y2 entsprechende Bedeutsamkeitspegel besitzen und in den Reihen X2...X0 und Y2...Y0 die Bedeutsamkeitspegel
um jeweils einen Schritt absinken. Der absolute Bedeutsamkeitspegel der Eingangssignale
weist weiterhin keine Beschränkungen auf. Die Einheit FA 8 hat weiter einen Eingang CO für ein Uebertragssignal,
das beispielsweise ein Teilsummenerzeuger mit
709883/0878
- >* - :JHN 8398
2730919 13·5·
nächstniedrigerem Bedeutsamkeitspegel erzeugt. Die Einheit
hat drei Ausgänge Z2, Z1 , ZO mit aufeinanderfolgenden
Bedeutsamkeitspegeln, die von Z2 jeweils um einen Schritt absinken. Ausserdem sind beispielsweise die
Bedeutsamkeitspegel des Eingangs X2 und des Ausgangs Z2 gleich. Die Einheit hat noch einen Ausgang C1 für ein
erzeugtes Uebertragssignal, das zum Beispiel einem Teilsummenerzeuger
nächsthöherer Bedeutsamkeit zugeführt werden kann. An sich sind derartige Volladdierer als Teile
arithmetischer und logischer Einheiten (ALU-Einheiten)
in Rechnern bekannt. Daher wird nachstehend nicht weiter auf den inneren Aufbau eingegangen.
Fig. 3 stellt eine erfindungsgemässe Anordnung
zum Multiplizieren von Zahlen von je sechs Bits dar, aus welchen beiden Zahlen Gruppen von jeweils drei
Bits gebildet sind. Die erste Zahl wird gruppenweise an den Eingängen IO6 und 107 empfangen, wobei beim Eingang
106 die drei bedeutsamsten Bits und beim Eingang 107 die
drei unbedeutsamsten Bits ankommen. Die zweite Zahl gelangt an die Eingänge 108 (unbedeutsamste Bits) und 109
(bedeutsamste Bits). Die jeweiligen Bits erreichen die entsprechenden Teilprodukterzeuger 110...113· Die Einheit
111 empfängt von beiden Zahlen die unbedeutsamsten Zifferngruppen. Die Einheiten 110 und 113 empfangen von
einer der zwei Zahlen die bedeutsamste Zifferngruppe bzw.
709883/0878
von der anderen Zahl die unbedeutsamste Zifferngruppe.
Die Einheit 112 empfängt von beiden Zahlen die bedeutsamste Zifferngruppe. Die Teilprodukterzeuger erzeugen
je ein Sechsbit-Teilprodukt (also zwei Dreibit-Zifferngruppen, von denen die bedeutsamste am "1"-Ausgang und
die unbedeutsamste am "O"-Ausgang erscheint). Es gibt
daher vier aufeinanderfolgende Bedeutsamkeitspegel für die betreffenden Zifferngruppen: (112-1); (112-0, 110-1,
113-1); (110-0, 113-0, III-I); (III-O). Der 0-Ausgang
der Einheit 111 erzeugt direkt die unbedeutsamste Ausgangszifferngruppe.
Die drei Zifferngruppen mit dem nächsthöheren Bedeutsamkeitspegel werden in den Teilsummenerzeugern
115 und 118 addiert, von denen der letzte auch
eine Zwischensumme aus dem erstgenannten empfängt. Xn Zusammenarbeit bilden diese zwei Einheiten somit ein
Rechenorgan mit drei Eingängen zum Erzeugen einer Zifferngruppe am Ausgang 121 und zweier Uebertragssignale mit
gleichem Bedeutsamkeitspegel zur Verwendung in den Teilsummenerzeugern 114 und 117· Im allgemeinen sind für die
Uebertragung von Dreibit-Zifferngruppen Linien gezogen
und für die Uebertragung von Einbit-Uebertragssignalen gestrichelte Linien gezeichnet. Auf entsprechende Weise
erzeugen die drei Teilproduktziffern mit nächsthöherem
Bedeutsamkeitspegel zusammen mit Uebertragssignalen der Einheiten 115 und 118 eine weitere Ausgangs-Zifferngruppe
709883/0878
- PHN 8398
am Ausgang 120 und zwei weitere Zwischenübertragssignale
auf die Art eines Rechenorgans mit drei Eingängen.Das Signal des "1"-Ausgangs der Einheit 112 wird bei den letztgenannten
zwei Uebertragssignalen im Teilsummenerzeuger 116 addiert. Dabei gelangt ein einziges Uebertragssignal
an einen Biteingang niedrigster Bedeutsamkeit, innerhalb eines Zifferngruppeneingangs desselben die beiden
anderen Bits stets den Wert "0" aufrechterhalten. Gleiches
gilt für das Uebertragssignal des Teilsummenerzeugers 116 (ein Produkt zweier Sechsbit-Zahlen kann ja nur
zwölf Bits enthalten). Auf diese Weise erscheinen die AusgangsZifferngruppen parallel an den Ausgängen 119»
120, 121 und 122 zur Bildung der Endsumme. Die Endsummenerzeugung kann weiter noch synchronisiert erscheinen,
beispielsweise mittels zusätzlicher Gatter in diesen Ausgängen, die ein Freigabesignal empfangen. Der Einfachheit
halber ist darüber nichts Näheres angegeben. Die Gesamtverzögerungszeit in der Anordnung ist gleich
der Summe der Teilverzögerungszeiten durch einen einzigen Teilprodukterzeuger (diese Einheiten sind ja alle parallelgeschaltet)
und vier Teilsummenerzeuger, zum Beispiel
die Reihe 115, 118, 117 und 116, von denen stets die folgende
Einheit ein Ergebnis aus dem vorangehenden empfängt. Enthält die erste Eingangszahl mehr Zifferngruppen,
braucht nur die Spalte der Einheiten 110, 112, und 117 genau so oft dupliziert zu werden, wobei die Ein-
709883/0878
PHN 8398
ΊΟ '»ΠΛΛη,Λ 13-5-1977
heit 116 stets die bedeutsamste Zifferngruppe des Ausgangssignals
erzeugt.
Auf entsprechende Veise ist es möglich,
die Anordnung nach Fig. 3 beim Auftreten von Zifferngruppen ungleicher Länge zu modifizieren. Wenn beispielsweise
η = k und s_ = 2 ist, braucht nur das Verbindungsmuster
der Eingänge der Teilprodukterzeuger 110...113
geändert zu werden, und zwar in dem Sinne, dass beispielsweise die Eingänge 106 und 107 jetzt je vier und die Ein-.
gänge 108 und 109 je zwei Bitsignale übertragen. Die innere Struktur der Teilprodukterzeuger ändert sich selbstverständlich
auch. Die Konfiguration der Teilsummenerzeuger erfährt auch eine Aenderung, weil es jetzt vier
Teilprodukte von je sechs Bits gibt, die einen jeweils um zwei Bits weiterrückenden Bedeutsamkeitspegel besitzen.
Die Lösung ist gleich der bei der Erzeugung der Endsumme von 1, 2, 3i 3i 2 bzw. 1 Zifferngruppen mit jeweils aufeinanderfolgenden
Bedeutsamkeitspegel, die aus je zwei Bitsignalen bestehen. Entsprechende Modifikationen sind
in anderen Fällen anwendbar, in denen die Summe von s_ und
η gerade ist. In anderen Fällen kann eine Lösung mit modularen Teilsummenerzeugern dadurch gefunden werden, dass
die Bits einer Zifferngruppe nicht stets zusammen auf
einen einzigen Teilsummenerzeuger übertragen werden, son dern dass sie entsprechend ihrem Bedeutsamkeitspegel auf
mehrere Teilsummenerzeuger verteilt werden.Zum anderen
709883/0878
ist es möglich, dass ein Teilsumnienerzeuger andere Anzahlen
von Bits erzeugt als ein Teilprodukterzeuger liefert. So könnten in Fig. 3 die Teilsummenerzeuger
114, 115, 117 und 118 bei je 2x4 Eingangsbits arbeiten,
wobei dann der Teilsummenerzeuger 116 durch ein ODER-Glied
mit drei Eingängen ersetzt sein würden, weil das bedeutsamste Bit des Endprodukts O oder 1 sein kann und
kein Ausgangsübertrag auftritt (siehe oben). Die vorher genannten Werte von s_, η und j_ können sich davon
' gegenseitig unterscheiden.
In diesem Zusammenhang stellt Fig. k ein
Feld von 3*3 Teilprodukterzeugern dar. Die Zifferngruppe
beispielsweise von je drei Bits erreichen die Eingänge 1...6, wobei alle möglichen Kombinationen einer Eingangs-
1^ Zifferngruppe einer jeden deu zwei Eingangszahlen (1...3
bzw. k...6) zusammen einem der neun Teilprodukterzeuger
7...15 zugeführt werden. Die Teilprodukte, insgesamt neun, von je sechs Bits gibt das Verknüpfungsglied 16 unter der
Steuerung eines nicht dargestellten Synchronsignals frei. Die achtzehn Zifferngruppen erscheinen darauf an den
Ausgängen 17. Enthält eine der Eingangsziffem immer weniger
als 9 Bits, können die entsprechenden Ausgänge entfallen, entweder an der bedeutsamsten oder an der unbedeutsamsten
Seite. Erweiterung des dargestellten FeI- ->
des für mehr Zifferngruppen pro Eingangszahl kann vollständig parallel erfolgen.
709883/0878
PHN 8398
Fig. 5 zeigt in diesem Zusammenhang ein Feld von Teilsummenerzeugern zum Multiplizieren zweier aus
je drei Zifferngruppen bestehender Eingangszahlen. Die
Eingangszifferngruppen, insgesamt achtzehn, gelangen an
die mit offenen Pfeilen angegebenen Eingänge der Teilsummenerzeuger 51, k6, k9, 52, kl, kU, 47, 50, 39» k2,
i*5, k8, kO, kj und an die mit einer gezogenen Linie dargestellte
Leitung 59» die mit einer Teilproduktzifferngruppe
niedrigster Bedeutsamkeit verbunden ist. Der Teil-Summenerzeuger 53 empfängt keine Eingangszifferngruppe.
So empfangen die spaltenweise angeordneten Teilsummenerzeuger 1, 3» 5» 5 bzw. 3 Zifferngruppen der Eingangszahlen sowie, insofern von Bedeutung, Uebertragssignale
der Spalte mit nächstniedrigerer Bedeutsamkeit. Gezogene Linien stellen Verbindungen für drei Bits und gestrichelte
Linien Verbindungen für ein Einbit-Uebertragssignal dar. Mit einem Kreuz bezeichnete Eingänge werden nicht
benutzt. In diesem Fall werden 15 Teilsummenerzeuger benötigt: 2 + k + k + J + 2 = %5. In diesem Zusammenhang
zeigt die Fig. 13 ein Schema der Addition der Teilprodukte, falls die beiden Eingangszahlen vier Zifferngruppen
(beispielsweise von stets drei Bits) enthalten. Jede Spalte und jede Zeile entspricht einer derartigen Zifferngruppe
und jedes Fach also einer Teilsumme von sechs Bits im vorliegenden Fall. Die Dreibit-Zifferngruppen der Teil-
709843/0878
- >er - PHN 8398
summen werden addiert, wobei jeweils die Bedeutsamkeit pro Diagonale von B nach A ansteigt. Bei den Diagonalen entspricht
also jedes Dreieck einer zu addierenden Dreibit-Zifferngruppe.
Bei jeder Diagonale ist die erforderliche Anzahl von Teilsummenerzeugern unter Berücksichtigung der
zusätzlichen Teilsummenerzeuger angegeben, die wegen der Fortpflanzung der Uebertragssignale von niedrigeren nach
höheren Bedeutsamkeitspegeln erforderlich werden. Im allgemeinen
sind dabei folgende Anzahlen von Teilsummenerzeugern
für den Fall £ = m notwendig: 0 + 2 + h + .... +
(2p_-2) + (2p_-2) + (2p_-3) + (2£-U) + ... + k + 2 = 2p_2-3·
Für £ = 3 ergibt es 15, für £ = h: 29·
Für £ <m gibt Fig. 12 ein der Fig. 13 entsprechendes Schema für die Bestimmung der Teilsummen-
15' erzeugeranzahl an. Es sei noch darauf hingewiesen, dass
zum Addieren einer Anzahl von Jb Zifferngruppen immer
■mindestens b - 1 Teilsummenerzeuger erforderlich sind und beim Auftreten zusätzlicher Uebertragssignale sogar mehr.
In diesem Fall werden folgende Anzahlen von Teilsummenerzeugern
benötigt:
In diesem Zusammenhang zeigt Fig. 6 ein abweichend aufgebautes TeilsummenerzeugerfeId nach dem gleichen
System aus den Fig. 5 und 13, in diesem Fall eben-
709883/0878
so für £ = m = h. Innerhalb jeder Spalte von Teilsummenerzeugern
ist eine Umgruppierung durch-geführt worden,
wodurch eine sich wiederholende Verzweigung auftritt. Die Teilproduktziffer niedrigster Bedeutsamkeit
wird direkt über die Leitung 130 übertragen. Die nächsthöhere
Spalte enthält zwei Teilsummenerzeuger I3I und 132 und empfängt drei Teilproduktziffern an den mit
Pfeilen angegebenen Eingängen und erzeugt eine Zifferngruppe am Ausgang I60. Die nächsthöhere Spalte enthält
10' vier Teilsummenerzeuger 133·..136, empfängt fünf Teilproduktziffern
und erzeugt eine Zifferngruppe am Ausgang 161. Die Teilsummenerzeuger 13^ und 135 besitzen
mit den Eingängen der Einheit 136 parallel verbundene Ausgänge.
Die nächsthöhere Spalte enthält sechs Teilsummenerzeuger 137··.1^2, empfängt sieben Teilproduktziffern
und erzeugt eine Zifferngruppe am Ausgang I62. Die Ausgänge
der Teilsummenerzeugerpaare 137/138 und 139/1^1
sind mit Eingängen der TeilSummenerzeuger 139 bzw. 1^2
parallel verbunden. Die Spalten mit höherer Bedeutsamkeit sind auf entsprechende Weise organisiert. So wird die Anzahl
der in Serie geschalteten Teilsummenerzeuger verringert und die maximal benötigte Durchgangszeit für die Signale
verkürzt. Diese Anzahl ist in Fig. 6 gleich acht, beispieleweise 131, 132, 136, 142, 148, 153, 157, 159, und
sie ist formelweise gleich £ + m, was für £ = m also
gleich 2 £ ist. Die Parallelschaltung innerhalb einer
709883/0878
-SKT-
PHN 8398
Spalte kann stets deart organisiert werden, dass die'
Durchgangszeit der Signale innerhalb einer Spalte nie
grosser als die Zeit ist, die durch die letzten Einheiten der unbedeutsameren Spalten mit einer Erhöhung um
eine Einheit verursacht wird.
Fig. 7 gibt ein ausgearbeitetes Beispiel
eines Teilprodukterzeugers an, der vollständig aus NICHT-UND (NAND)-Gliedern 60...67, 74...99 bei Zifferngruppen
von drei Bits aufgebaut ist. Eine erste Zifferngruppe
gelangt an die Eingänge 68...JO1 von denen der erste das
bedeutsamste Bit empfängt, anschliessend eine zweite Zifferngruppe an die Eingänge 71·· «73 gelangt, von denen
der erste das bedeutsamste Bit empfängt usw.
Fig. 7 enthält weiter einen ersten Pegel von acht Eingangs-NAND-Glieder 6O...67, die stets alle
Kombinationen eines Eingangs der ersten Zifferngruppe und
eines4singangs der zweiten Zifferngruppe bilden (ausser
der Kombination der Eingänge 68...71)· Ein zweiter Pegel von zwanzig NAND-Gliedern 7^···93 bildet aus den
Ausgangssignalen der NAND-Glieder des ersten Pegels und aus unmittelbar zugeführten Eingangssignalen eine Anzahl
von Signalen, die darauf gruppenweise durch sechs NAND-Glieder 9^···99 eines dritten Pegels kombiniert werden,
nämlich ein Verknüpfungsglied für ein jedes der sechs Ausgangsbitsignale. Die Ausgänge 100...105 sind zum Teil
709883/0878
PHN Ü390
13·5-1977
mehrfach ausgeführt und entsprechen mit je einer Eingangsleitung zu einem der Ausgangsglieder. In der Kombination,
also beispielsweise alle sechs Eingangsleitungen des NAND-Gliedes zusammen, bilden sie dabei den invertierten Wert
des betreffenden Ausgangsbits. Dieser Entwurf ist geeignet, wenn ein derartiger Ausgang mit einem Eingang
eines NAND-Gliedes eines folgenden Pegels verbunden werden würde. In diesem Zusammenhang zeigt Fig. 8 eine Tabelle
der Zweibit-Zifferngruppen an den Eingängen und der Sechsbit-Teilprodukte.
Fig. 9 stellt in diesem Fall die vollständig ausgeschriebenen logischen Funktionen zur Lieferung
jedes der sechs Teilproduktbits dar. Die eingeklammerten Ausdrücke werden dabei durch den ersten Pegel von NAND-Gliedern
gebildet. Auf entsprechende Weise ist die Erfindung im Fall von vier Bitsignalen pro Eingangszifferngruppe
anwendbar. Fig. 8 zeigt dabei unter Auslassung von Bitsignalen höherer Bedeutsamkeit die niedrigste Hälfte
der zugehörigen Tabelle. Das höchste Teilprodukt wird dabei als 1111 χ 1111 =11100001 (15 χ 15 = 225) verwirklicht.
Eine entsprechende Einrichtung wird eingehalten, wenn die Eingangszahlen Zifferngruppen ungleicher Längen
besitzen.
In obiger Beschreibung ist die Multiplikation positiver Zahlen erläutert. Nachstehend wird die MuI-tiplikation
sowohl positiver als auch negativer Zahlen
709883/087 8
- J&T- PHN 8398
unter Benutzung einer der besprochenen Struktur entsprechenden Anordnung erläutert. In diesem Fall können die zu
multiplizierenden Zahlen in der "Zweierkomplement-Darstellung·1
wiedergegeben werden, die wie folgt definiert wird: eine Bruchzahl mit einem Wert im Bereich:
-1 ^ZX ·έ=λ-Ζ~* (j wahlfrei) lässt sich mit
einer Folge von j Binärkoeffizienten mit sukzessive absinkenden Bedeutsamkeitspegeln wie folgt darstellen:
A^X'iaO, al , a2, a j ) mit A = aO + fc.
1=1 ai.2 x.
Bo wird beispielsweise 5/8 als 0, 101 und
wird-3/8 als 1, 101 dargestellt. Die Darstellung ist somit zweiteilig, d.h. ein bedeutsamstes Bit, das das Vorzeichen
der Zahl darstellt, und die Kombination dieses bedeutsamsten Bits vor dem Komma und der unbedeutsameren
Bits nach dem Komma, die den Wert der Zahl darstellen. Für die Multiplikation zweier Zahlen a und B wird dabei
das bedeutsamste Bit des Produkts durch aO θ bO bestimmt, wobei das Zeichen €>
die Exklusive-ODER-Funktion oder die Modulo-2-Addition symbolisiert. Danach wird das Produkt
der Teile nach dem Komma der Zahlen A und B berechnet, als
beträfen sie positive Zahlen. Drittens wird das Ergebnis um die zwei Grossen aOB* und bOA* erhöht, wobei Uebertragssignale
der Teile nach dem Komma zu Teilen vor dem Komma vernachlässigt werden (in der Schaltung gibt es so-
709883/0878
- JS& - PHN 8398
mit keine Verbindung dafür). In diesem Fall sind A , B die Teile nach dem Komma von -A bzw. -B in der
Zweierkomplement-Darstellung. Denn wenn A und B beide ^XD sind, ist der bereits erwähnte Algorithmus unverändert
anwendbar. Wenn dagegen A^O und B ^O ist,
sind die Werte der Teile/iach dem Komma gleich den positiven
Zahlen (1- j A /) bzw. (Β), wobei die vertikalen Striche die Absolutwerte bezeichnen, und das Ergebnis
der unkorrigierten Multiplikation ist dadurch gleich I B| - /A.bJ . Der schliesslich eingeführte Korrekturterm
ist 1- |b| , so dass das Ergebnis der Multiplikation gleich 1— j A.Bl ist, wobei kein Uebertrag zum Bit
vor dem Komma erfolgt und 1- | A.BI tatsächlich den Teil
des negativen Produkts A.B nach dem Komma darstellt. Für B<
0 und A-^O ist Obiges umgekehrt anwendbar. Wenn
schliesslich A^ 0 und B^O sind, ist nach der erwähnten
Multiplikation das Ergebnis gleich (1- | Aj). (1 — ) BJ ).
Die zusätzlichen Korrekturterme sind |a| bzw. |b| und
das Endergebnis 1 + / ABI entspricht genau |abJ , weil sich das Uebertragssignal nicht fortpflanzt.
In diesem Zusammenhang stellt Fig. 10 ein
Diagramm eines Beispiels des Multiplizierens zweier Zahlen in Zweierkomplementdarstellung dar, nämlich A = -9/32
(1,10111) und B = -37/128 (1,1011011), wobei die unbedeutsanieren "O"-Bits ausgelassen worden sind. Die Teilprodukt-
709883/0878
PHN 8398
erzeuger arbeiten mit 3+3 Bits zum Erzeugen der Ergebnisse, die in den etwa paralIelogrammförmigen Bereichen
abgebildet sind. Die Zahl A ist längs des Pfeiles 131 und die Zahl B längs des Pfeiles 130 abgebildet, wobei
die Pfeile auf die abnehmenden Bedeutsamkeitspegel gerichtet sind und das Bit vor dem Komma fortgelassen ist.
Die drei bedeutsamsten Bits der Teilprodukte sind links und die drei unbedeutsamsten Bits rechts der vertikalen
gestrichelten Linien in den paralIeIogrammförmigen Bereichen
abgebildet. Die Teilprodukte werden gemäss den durch gestrichelten Linien voneinander getrennten Spalten
addiert. Die schliesslich erzeugte Summe ist auf der Zeile 132 aufgetragen. Die Zeile 133 enthält aoB* gemäss
der Beschreibung und enthält somit überall eine "1", wo B ein "O" besitzt und umgekehrt, ausser in der Position
der unbedeutsamsten "1" in B und in den Positionen der noch unbedeutsameren Nullen darin, in denen die Information
gleich der von B ist. Auf entsprechende Weise enthält die Zeile 13*1 die Zahl bo.A gemäss der Beschreibung.
Der Inhalt der Zeilen 132, 133 und 13^ ist zur Erzeugung des Endergebnisses in der Zeile 135 zu addieren.
Die Bildung des Bits vor dem Komma im Produkt ist in Fig. 10 nicht dargestellt.
In diesem Zusammenhang stellt Fig. \h ein
den Fig. 12 und 13 entsprechendes Schema für die Bestim-
709883/0878
PHN 339-3
3ο 13.5.1977
mung der Teilsummenerzeugeranzahlen für den Fall £ = m = 3« Die nicht schraffierten Teile der Figur entsprechen
früher beschriebene Moduln. Die sechs schraffierten Dreiecke beziehen sich auf die Zifferngruppen
ao.B2, ao.B1, ao.BO, ao.A2, bo.A1, bo.AO, die der betreffenden Zeile oder Spalte angehaftet sind. Die Striche
geben die invertierten Werte an, und die Bedeutsamkeiten der Gruppen A2..AO, B2..BO sinken in dieser Reihenfolge
ab. Die Bits ao und bo sind die entsprechenden Vorzeichenbits vor dem Komma der Zahlen A und B. Die weiteren mit
gestrichelten Linien dargestellten Dreiecke beziehen sich lediglich auf die erwähnten Vorzeichenbits ao und bo
selbst, die auf dem vierten Bedeutsamkextspegel von unten addiert werden, um die Zweierkomplement-Darstellung,
wenn anwendbar, zu bilden. Die schliesslich eingeführte Korrektur ist gleich der bei direkter Verwendung der
Grossen ao.B und bo.A . Ein letztes Dreieck links unten in der Figur symbolisiert die Bildung der Exklusiven-ODER-Funk
ti ein der zwei Vorzeichenbits. Die drei unbedeutsamsten Diagonalreihen erfordern wie in Fig. 12 und
13 nacheinander 0, 2, k TeilSummenerzeuger. Die folgende
Diagonale erfordert sechs, dann fünf, dann vier davon. Also für £ = m insgesamt 0 + 2 + k + . . . + (2j>-2) + (2p_) +
(2£-i) + (2£-2) + (2£-U) + (2£-6) + + 4 =
2£2 + 2£ - 3. Auf entsprechende Weise wird wiederum die
Anzahl der Teil summener zeuger für £ ^m berechnet.
709883/0878
- PHN 839β
In diesem Zusammenhang zeigt Fig. 11 ein TeilsummenerzeugerfeId nach dem gleichen System wie in
Fig. 6, jedoch für £ = 3, wobei auch die früher erwähnte Neugruppierung zum Verkürzen der Durchgangszeit der Signale
durchgeführt ist; sie wird auch jetzt wieder durch die Reihe der Teilsummenerzeuger 171, 172, 176, 182, 187
und 191 gebildet, so dass für die Durchgangszeit die gleichen Werte wie zuvor gefunden werden. Der unbedeutsamste
Teil des Endprodukts wird über die Leitung 170 übertragen. Bedeutsamste Teile erscheinen an den Ausgängen
193.··197· Die Einheit 177 empfängt neben zwei
Teilprodukten und/oder Produkten gemäss der Beschreibung in der Form aO.Bj, bO.Aj weiter noch das Bit bO und die
Einheit 178 das Bit aO, in beiden Fällen an dem übrigens nicht benutzten Uebertragseingang dieser Einheiten, was
mit zusätzlichen Pfeilen angegeben ist. Die Einheit 192 erzeugt das Exklusive-ODER-Signal der davon empfangenen
Signale aO und bO. So ist das vollständige Zweierkomplementprodukt ohne Zusatz weiter verzögernder Einheiten erzeugt.
Wenn beide zu multiplizierenden Zahlen positiv sind,können die Einheiten I77, 178, I83, 184, 188, 189,
192 fortgelassen oder durch ein spezielles Steuersignal
unwirksam gemacht werden. Wird diese zusätzliche Steuerung nicht eingeführt· ist auch im Fall zweier positiver
Zahlen das Ausgangssignal letztgenannter Einheiten auto-
709B83/0878
matisch auf identische Weise gleich Null. Im allgemeinen ist es manchmal vorteilhaft, nicht benutzte Einheiten
durch ein zusätzliches Signal unwirksam zu machen, so beispielsweise in der Anordnung nach Fig. 6, wenn
eine der zugelieferten Zahlen weniger als vier Zifferngruppen enthält. Denn dann kann das Produkt noch schnei»
ler für einen Benutzer zur Verfügung stäien, wie aus der
früher berechneten Verzögerungszeit ersichtlich ist. Wie bereits zuvor bemerkt wurde, ist es
■10 möglich und in bestimmten Fällen vorteilhaft, bei der Multiplikation positiver und negativer Zahlen, die zusätzlichen
Addierer, wie die Einheiten 177, I78, 183,
\Qh, 188 und 189 in Fig. 11, fortzulassen. Die Möglichkeit
dazu wird durch die Verwendung der "Zahlendarstellung mit Vorzeichen" gegeben. Hierbei wird die Zweierkomplement-Darstellung
der Zahl A in Gruppen von ζ Bits wie folgt verteilt:
A = aO, al...a(z-1) \ az ... a(2z-i){ ....
1 ·
Daraus lässt sich berechenen:
ei
ei
araus lässt sich berechenen:
i = -a(zi) + Z41 [a(zi + j)2~J + a^z(i+i)j 2~Z+1J .
J I LJ--
J = I
Dabei ist der Wert von ζ eine Vorwahl, und dieser Wert
Dabei ist der Wert von ζ eine Vorwahl, und dieser Wert
bestimmt die Form von ei. Es stellt sich heraus, dass
— zi
A = *.£_* ei. 2 , wobei über alle wichtigen Bits summiert
A = *.£_* ei. 2 , wobei über alle wichtigen Bits summiert
1=0
werden muss, und zwar über so viel Gruppen von ζ Bits,
werden muss, und zwar über so viel Gruppen von ζ Bits,
wie die ursprüngliche Darstellung bedeutsame Informa-
709883/0878
- PHN «39«
tionen enthält. Durch diesen symmetrischen Ausdruck ist ersichtlich, dass diese Darstellung den Teilprodukterzeugern
direkt zugeführt werden kann. Insbesondere kann dabei der Zusammenbau der Teilsummenerzeuger
ungeändert bleiben.
701883/0878
Leerseite
Claims (1)
- PMN 8398 13.5.1977PATENTANSPRUECHE:M-/ Anordnung zum Multiplizieren einer erstenZahl aus einer ersten Anzahl von m.n Binärelementen mit einer zweiten Zahl aus einer zweiten Anzahl von p.n Binärelementen, die ein erstes Feld von Teilprodukterzeugern enthält, das Eingänge zum Aufnehmen der erwähnten ersten und zweiten Zahlen und Ausgänge besitzt, die zum Uebertragen einer dritten Anzahl von q Teilprodukten mit Eingängen einer Summenerzeugungseinrichtung verbunden sind, die Mittel zum Erzeugen einer Endsumme der erwähnten q Teilprodukte unter Berücksichtigung ihrer gegenseitigen Badeutsamkeitspegel an einem Ausgang für weitere Verwendung enthält, dadurch gekennzeichnet, dass für η ^-2 und p, m^3 das erste Feld·· (array) eine Anzahl von q Teilprodukterzeugern mit je 2 η Eingängen zum gleichzeitigen Empfangen zweier Gruppen von η Binärelementen (digits) mit gegenseitig direkt aufeinanderfolgenden Bedeutsamkeitspegeln der ersten bzw. zweiten Anzahl von Binärelementen enthält, wobei jeder Teilprodukterzeuger ein Teilprodukt von 2 η Binärelementen mit gegenseitig direkt aufeinanderfolgenden Bedeutsamkeitspegeln mit Hilfe von Verknüpfungsgliedern erzeugt und q zumindest gleich m χ ρ ist, dass ein jedes der nun Binärelemente ρ Teilprodukterzeugern und ein jedes der g.n Binärelemente m Teilprodukterzeugern zugeführt wirdi so dass sämtliche Teilprodukterzeuger verschiedene Kombinationen der erwähnten Gruppen empfangen, dass die Summenerzeugungsanordnung ein zweites Feld (array) einer709883/0878ORIGINAL INSPECTEDPHN 8.198 13.5.1977vierten Anzahl von r Teilüummerierzeugern mit je Eingängen zum gleichzeitigen Empfangen zweier. Gruppen von j Binärelemeten mit gegenseitig aufeinanderfolgenden Bedeutsamkeitspegeln innerhalb einer jeden der zwei Gruppen enthält, dass die beiden Gruppen entsprechende Bedeutsamkeitspegel besitzen und zumindest indirekt aus mindestens zwei Teilprodukten herrühren, dass jeder Teilsummenerzeuger mit ednam weiteren Eingang zum Empfangen eines binären Ausgangsübertragssignals eines Teilsummenerzeugers mit nächstniedrigerem Bedeutsamkeitspegel insofern anwendbar gleichzeitig mit den erwähnten Gruppen versehen ist, dass jeder Teilsummenerzeuger weiterhin mit j Ausgängen zum Abführen einer Teilsumme der von diesem Teilsummenerzeuger empfangenen Signale und mit einem Uebertragsausgang zum gleichzeitigen Abführen eines binären Ausgangsübertragssignals zu einem Teilsummenerzeuger mit nächsthöherem Bedeutsamkeitspegel insofern anwesend versehen ist, und dass eine letzte Reihe von Teilsummenerzeugern des erwähnten zweiten Feldes zusammen mit dem Teilprodukterzeuger niedrigster Bedeutsamkeit in Zusammenarbeit parallel das Endprodukt erzeugen, und dass für j = η und für p<m der Wert von ρ zumindest gleich 2 p.m + ρ - m - 12 und für ρ = m der Wert von r mindestens gleich 2 ρ - 3 ist.2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass bei mindestens vier Teilsummenerzeugern mit einem entsprechenden Bedeutsamkeitspegel mindestens einer davon mit zwei Gruppen von j Eingängen ausschliesslich mit709883/0878Γ1ΙΝ13.5.1977entsprechenden Sätzen von j Ausgängen anderer Teilsummenerzeuger mit diesem Bedeutsamkeitspegel verbunden ist, um durch die Bildung einer Baumstruktur für mindestens ein Bedeutsamkeitspegel die grösste Länge einer Teilsummenerzeugerfolge im erwähnten System auf höchstens ρ + m Teilsummenerzeuger zu beschränken.3. Anordnung zum Multiplizieren einer erstenZahl in binärer Zweierkomplement-Kodierung aus einer ersten Anzahl von m.n Binärelementen mit einem gebrochenen Wert mit einer zweiten Zahl in binärer Zweierkomplement-Kodierung aus einer zweiten Anzahl von p.n Binärelementen mit einem gebrochenen Wert, die ein erstes Feld von Teilprodukterzeugern enthält, das Eingänge zum Empfangen der erwähnten ersten und zweiten Zahlen und Ausgänge hat, die zum Zuführen einer dritten Anzahl von cj Teilprodukten mit Eingängen einer SummenerZeugungseinrichtung verbunden sind, die Mittel zum Erzeugen einer Endsumme der erwähnten q Teilppodukte unter Berücksichtigung ihrer gegenseitigen Bedeutsamkeitspegel enthält, welche Endsumme an einem Ausgang der Anordnung zur weiteren Benutzung erscheint, dadurch gekennzeichnet, dass für η ^2 das erste Feld eine Anzahl von q Teilprodukterzeugern mit je 2 η Eingängen zum gleichzeitigen Empfangen zweier Gruppen von η Binärelementen mit gegenseitig direkt aufeinanderfolgenden Bedeutsamkeitspegel η der ersten bzw. zweiten Anzahl von Binärelementen enthält, wobei jeder ,Teilprodukterzeuger ein Teilprodukt von 2 η Binärelementen gegenseitig aufeinanderfolgenden Bedeutsamkeitspegeln709883/0878PIIN 0398 ■3.N1977durch Verknüpfungsgleider erzeugt, dass ein jedes der m.n Binärelemente zumindest ρ Teilprodukterzeugern und ein jedes der p.s Binärelemente zumindest m Teilprodukterzeugern zugeführt wird, wobei sämtliche Teilprodukterzeuger gegenseitig verschiedene Kombinationen von Binärelementgruppen empfangen, dass die Summenerzeugungsanordnung ein zweites Feld einer vierten Anzahl von r Teilsummenerzeugern mit je Eingängen zum gleichzeitigen Empfangen zweier Gruppen von j Binärelementen mit gegenseitig aufeinanderfolgenden und gruppenweise entsprechenden Bedeutsamkeitspegeln und weiter mit je einem Eingang und einem Ausgang für ein binäres Uebertragssignal sowie einem Ausgang zum Abführen einer Teilsumme von j Binärelementen enthält, dass weitere Mittel zum Eingeben der Querprodukte der ungebrochenen Teile einerseits und zum anderen der bitweise invertierten Bruchteile der ersten und zweiten Zahl vorgesehen sind, dass das zweite Feld und weitere Addierer aus den erwähnten Teilprodukten und den Querprodukten unter Berücksichtigung ihrer Bedeutsamkeitspegel beim Addieren und weiterhin in Zusammenarbeit mit dem Teilprodukterzeuger niedrigster Bedeutsamkeit das Endprodukt in binärer Zweierkomplement-Kodierung parallel erzeugen.h. Anordnung nach Anspruch 3» dadurch gekennzeichnet,dass j = η.5. Anordnung nach Anspruch 3» dadurch gekennzeichnet,dass das zweite Feld und die erwähnten weiteren Addierer aus entsprechenden Moduln aufgebaut sind.709883/0878PIIN 3398 13.>.19776. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass für 2^p = m eine Anzahl von zumindest (2p + 2p - 3) derartiger Moduln vorgesehen ist.7. Anordnung nach einem der Ansprüche 1, 2, 4, 5 oder 6, dadurch gekennzeichnet, dass die Teilprodukterzeuger eine logische Tiefe von drei Verknüpfungsgliedern besitzen.8. Anordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass das zweite Feld und weitere Addierer zu einem einzigen Feld zusammengefügt worden sind, das so Folgen teilsummenerzeugender Moduln mit einer grössten Länge von ρ + m Teilsummenerzeugern besitzt.709883/0878
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE168959A BE844199A (nl) | 1976-07-16 | 1976-07-16 | Inrichting voor het vermenigvuldigen van binaire getallen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2730918A1 true DE2730918A1 (de) | 1978-01-19 |
Family
ID=3842902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772730918 Ceased DE2730918A1 (de) | 1976-07-16 | 1977-07-08 | Anordnung zum multiplizieren von binaerzahlen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4293922A (de) |
JP (1) | JPS5858695B2 (de) |
BE (1) | BE844199A (de) |
DE (1) | DE2730918A1 (de) |
FR (1) | FR2358706A1 (de) |
GB (1) | GB1584106A (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6022767B2 (ja) * | 1979-10-01 | 1985-06-04 | 株式会社東芝 | 2進乗算器細胞回路 |
US4470125A (en) * | 1981-11-09 | 1984-09-04 | Rca Corporation | Multiplier for digital video signals using a cascade of signal-selectable memories |
JPS61114338A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | 乗算器 |
US4779218A (en) * | 1985-09-04 | 1988-10-18 | Jauch Jeremy P | Complex arithmetic unit |
US4750144A (en) * | 1985-12-31 | 1988-06-07 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Real time pipelined system for forming the sum of products in the processing of video data |
US4800517A (en) * | 1986-07-30 | 1989-01-24 | Advanced Micro Devices, Inc. | Word-sliced signal processor |
US4831577A (en) * | 1986-09-17 | 1989-05-16 | Intersil, Inc. | Digital multiplier architecture with triple array summation of partial products |
US5170371A (en) * | 1988-03-31 | 1992-12-08 | Darley Henry M | Method and apparatus for rounding in high-speed multipliers |
US5144576A (en) * | 1989-09-05 | 1992-09-01 | Cyrix Corporation | Signed digit multiplier |
US5231601A (en) * | 1990-10-15 | 1993-07-27 | Lsi Logic Corporation | Digital multiplier based upon a regularly structured sum of products adder array for partial product reduction |
US5596763A (en) * | 1993-11-30 | 1997-01-21 | Texas Instruments Incorporated | Three input arithmetic logic unit forming mixed arithmetic and boolean combinations |
US5912832A (en) * | 1996-09-12 | 1999-06-15 | Board Of Regents, The University Of Texas System | Fast n-bit by n-bit multipliers using 4-bit by 4-bit multipliers and cascaded adders |
JP3746285B2 (ja) * | 2003-12-18 | 2006-02-15 | 日本テキサス・インスツルメンツ株式会社 | 加算回路 |
KR102469116B1 (ko) | 2018-03-13 | 2022-11-22 | 에스케이하이닉스 주식회사 | 램프 신호 발생 장치 및 그를 이용한 씨모스 이미지 센서 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3752971A (en) * | 1971-10-18 | 1973-08-14 | Hughes Aircraft Co | Expandable sum of cross product multiplier/adder module |
US3795880A (en) * | 1972-06-19 | 1974-03-05 | Ibm | Partial product array multiplier |
US3814924A (en) * | 1973-03-12 | 1974-06-04 | Control Data Corp | Pipeline binary multiplier |
US3866030A (en) * | 1974-04-01 | 1975-02-11 | Bell Telephone Labor Inc | Two{3 s complement parallel array multiplier |
US3914589A (en) * | 1974-05-13 | 1975-10-21 | Hughes Aircraft Co | Four-by-four bit multiplier module having three stages of logic cells |
-
1976
- 1976-07-16 BE BE168959A patent/BE844199A/xx unknown
-
1977
- 1977-07-08 DE DE19772730918 patent/DE2730918A1/de not_active Ceased
- 1977-07-13 FR FR7721719A patent/FR2358706A1/fr active Granted
- 1977-07-13 GB GB29414/77A patent/GB1584106A/en not_active Expired
- 1977-07-16 JP JP52085558A patent/JPS5858695B2/ja not_active Expired
-
1979
- 1979-07-18 US US06/058,414 patent/US4293922A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2358706A1 (fr) | 1978-02-10 |
US4293922A (en) | 1981-10-06 |
GB1584106A (en) | 1981-02-04 |
JPS5858695B2 (ja) | 1983-12-27 |
BE844199A (nl) | 1976-11-16 |
FR2358706B1 (de) | 1982-11-19 |
JPS5311542A (en) | 1978-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69821408T2 (de) | Multiplikationsverfahren und -vorrichtung | |
DE3049437C2 (de) | Matrixanordnung einer Vielzahl von Verarbeitungselementen | |
DE3700991C2 (de) | Digitaler Übertragsvorgriffsaddierer | |
DE102020113922A1 (de) | Multipliziererschaltungsanordnung mit reduzierter latenz für sehr grosse zahlen | |
DE4309314C2 (de) | Feldzusammenstellungseinrichtung zum Vereinigen von Daten | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
EP0123921B1 (de) | Parallelverknüpfungsschaltung mit verkürztem Übertragsdurchlauf | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE2730918A1 (de) | Anordnung zum multiplizieren von binaerzahlen | |
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE1914560C3 (de) | Schaltungsanordnung zur Verschiebung eines Datenwortes innerhalb eines Rechenelementen-Feldes | |
DE3901995A1 (de) | Parallelmultiplizierer | |
DE2758130C2 (de) | Binärer und dezimaler Hochgeschwindigkeitsaddierer | |
DE4101004A1 (de) | Paralleler multiplizierer mit sprungfeld und modifiziertem wallac-baum | |
DE69634283T2 (de) | Mehrbit-Multiplizierer in endlichem Feld | |
DE3836205C2 (de) | ||
EP0257362A1 (de) | Addierer | |
DE2335661A1 (de) | Arithmetische und logische schaltung | |
DE3909713C2 (de) | ||
EP0090298A1 (de) | In MOS-Technik integrierter schneller Multiplizierer | |
DE2017132C3 (de) | Binärer ParaUel-Addierer | |
DE2705989A1 (de) | Mehrziffernrechenwerk | |
DE10117041C1 (de) | Carry-Ripple Addierer | |
DE10206830B4 (de) | Verfahren und Anordnung zur Zusammenführung von Daten aus parallelen Datenpfaden | |
DE10139099C2 (de) | Carry-Ripple Addierer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |