DE2727876B2 - Steuereinrichtung mit einem Mikroprozessor - Google Patents

Steuereinrichtung mit einem Mikroprozessor

Info

Publication number
DE2727876B2
DE2727876B2 DE2727876A DE2727876A DE2727876B2 DE 2727876 B2 DE2727876 B2 DE 2727876B2 DE 2727876 A DE2727876 A DE 2727876A DE 2727876 A DE2727876 A DE 2727876A DE 2727876 B2 DE2727876 B2 DE 2727876B2
Authority
DE
Germany
Prior art keywords
bit
data
microprocessor
line
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2727876A
Other languages
English (en)
Other versions
DE2727876A1 (de
Inventor
William H. Bettendorf Ia. Seipp (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gulf & Western Industries Inc New York Ny (vsta)
Original Assignee
Gulf & Western Industries Inc New York Ny (vsta)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gulf & Western Industries Inc New York Ny (vsta) filed Critical Gulf & Western Industries Inc New York Ny (vsta)
Publication of DE2727876A1 publication Critical patent/DE2727876A1/de
Publication of DE2727876B2 publication Critical patent/DE2727876B2/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/052—Linking several PLC's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13001—Interrupt handling
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14142—Low impedance bus
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15048—Microprocessor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15056—DMA
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15105—Hardwired logic to accelerate, speed up execution of instructions
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15116—Pc implements plc, in application program, plc instruction register
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15122—Less frequent used subroutines arranged at high addresses
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15127—Bit and word, byte oriented instructions, boolean and arithmetic operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Software Systems (AREA)
  • Programmable Controllers (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)

Description

Die Erfindung betrifft eine Steuereinrichtung mit einem Mikroprozessor und einer Vielzahl von bidirektionalen Qatenleitungen zur Übertragung eines binären Datenbytes sowie mit einer Vielzahl von Adressenleitungen, in denen binär codierte Adressenbits auftreten. Steuereinrichtungen dieser Art gehen aus den US-Patentschriften 38 27 030 und 39 70 992 als bekannt hervor.
Bei den bekannten Einrichtungen ist es schwierig, wenn nicht gar unmöglich, Einzelbit-Informationen zu verarbeiten. Denn hierzu sind äußerst komplizierte, als »software« anzusprechende Manipulationen nötig, um die entsprechenden Steuervorgänge herbeizuführen, und um diese Art der Benutzung der Steuereinrichtungen zu ermöglichen, ist außerdem ein komplizierterAufbau des Mikroprozessors erforderlich.
Demgegenüber liegt der Erfindung die Aufgabe zugrunde, eine Steuereinrichtung der eingangs umrissenen Art so auszugestalten, daß sie von einem Byte-Operationsbetrieb in einen Bit-Operationsbetrieb überzugehen in der Lage ist.
Gelöst wird diese Aufgabe nach der Erfindung durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Mittel.
Der durch die erfindungsgemäße Steuereinrichtung
gewährleistete technische Fortschritt ergibt sich alsbald aus der zufriedenstellenden Lösung der vorstehend genannten Aufgabe. Er wird genauerhin aus folgendem ersichtlich:
Bei den bekannten Steuereinrichtungen sind sogenannte Maskierungsverfahren sowie Datenverschiebungen erforderlich, um eine verknüpfungsmäßige Verarbeitung eines bestimmten Bytes vorzunehmen. Wenn zwei Eingangssignale UND-mäßig zu verarbeiten sind, müssen sie dementsprechend maskiert und/oder so verschoben werden, daß sie am Mikroprozessor an der richtigen Stelle zur Verfügung stehen. Das erfordert so einen erheblichen Aufwand an Software. Bei der Erfindung dagegen ist der Mikroprozessor, der eine Mehrfach-Datenbitverarbeitung vorzunehmen in der Lage ist, für Bitbetrieb einsetzbar.
Dieser Aspekt der Erfindung macht es möglich, ein Byte in den Mikroprozessor über externe bidirektionale Datenleitungen einzuführen. Das bestimmte Bit wird von dem erfindungsgemäßen ersten logischen Verknüpfungsnetzwerk ausgewählt und über eine ausgewählte Datenleitung weitergegeben, die mit dem Mikroprozessor verbunden ist. Demgemäß können die Bitdaten in den Mikroprozessor an einer bestimmten Stelle eingeführt und verknüpfungsmäßig verarbeitet werden, ohne daß irgendeine Maskierung oder Verschiebung der Daten innerhalb des Mikroprozessors durch eine umfangreiche Software-Programmierung erforderlich wäre.
Die erfindungsgemäße Lösung gestattet im übrigen im Rahmen der eingangs genannten Aufgabe eine Reihe
besonders vorteilhafter Weiterbildungen, deren kennzeichnende Besonderheiten in den Unteransprüchen niedergelegt sind.
Im folgenden wird die Erfindung an einem bevorzugten Ausführungsbeispiel anhand der Zeichnung des Näheren erläutert Dabei ist in F i g. 1 eine Verknüpfungsschaltung schematisch dargestellt, die zur Umsetzung eines Informationsbytes in ein ausgewähltes Datenbit zum Zwecke der anschließenden Verarbeitung durch den Mikroprozessor dient. In F i g. 2 ist sodann eine Schaltungsanordnung schematisch dargestellt, die in verschiedenen Moduln zu verwenden ist, um das entsprechende Verknüpfungssignal auf der ihm zugeordneten Leitung aufzunehmen.
In F i g. 1 ist ein als Datenwähler dienendes erstes logisches Verknüpfungsnetzwerk 300 an die Datenleitungen D0 bis D1 angeschlossen, die ein Byte aus acht Bits führen. Die Adressenleitungen A» bis A\o steuern die Anschlüsse A, B und C des genannten ersten logischen Verknüpfungsnetzwerks 300, um eines der acht Informationsbits auszuwählen, die in dem Eingabebyte enthalten sind. Dieses ausgewählte Bit, das sich im 1-Zustand befindet, tritt an dem T-Anschluß, d. h. an der Leitung 302 auf, und der entgegengesetzte oder 0-Zustand des betreffenden Bits (das sind also die invertierten Daten) tritt an dem F-Anschluß, d. h. an der Leitung 4 auf. Demgemäß wird das ausgewählte Informations- oder Datenbit von dem Eingabebyte in invertierter Form auf der Leitung 304 erhalten. Der Inverter 306 leitet dabei ein als Verknüpfungssignal dienendes 0-Signal zu einem nicht dargestellten Verknüpfungsglied dann hin, wenn auf der Leitung 308 ein als Verknüpfungssignal dienendes 1 -Signal auftritt. Dies wird durch nicht dargestellte Adressenleitungen gesteuert, die alle jeweils ein als Verknüpfungssignal dienendes 1-Signal dann führen, wenn die invertierte Form der Eingabe/Ausgabe-Information erforderlich ist.
Die Verknüpfungsglieder 310 und 312 leiten entweder die tatsächliche oder die entgegengesetzte Information zu dem Verknüpfungsglied 314 hin, und zwar je nach dem Verknüpfungssignal auf der Leitung 308, die von der entsprechenden Eingabe- bzw. Ausgabeadresse gesteuert wird. Das als NOR-Glied wirkende Verknüpfungsglied 314 führt an seinem Ausgang in der zur Weitergabe des betreffenden Bits dienenden Leitung 316 ein Verknüpfungssignal, das dem 1-Zustand bzw. dem 0-Zustand des ausgewählten Bits entspricht, das durch die Verknüpfungssignale auf den Datenleitungen Do bis D7 des ersten logischen Verknüpfungsnetzwerks 300 decodiert wird.
Die Daten für den Mikroprozessor werden am Ausgang der NAND-Glieder 320-0 bis 320-7 erhalten. Diese NAND-Glieder werden über die Datenleitungen D\ bis Dt gesteuert.
Wenn der Bit-Operationsbetrieb auf der Adressenleitung Au vorliegt, dann tritt ein als Verknüpfungssignal dienendes 0-Signal auf der Leitung 322 auf. Dadurch werden die Verknüpfungsglieder 320-1 bis 320-7 gesperrt. Demgemäß tritt als_ Verknüpfungssignal ein 0-Signal auf den Leitungen D\ bis D1 auf, und dieses Verknüpfungssignal hat dann keine Auswirkung auf die in Frage stehenden Daten. Der Inverter 324 invertiert das 5/T-Signal und gibt dieses invertierte Signal an das Verknüpfungsglied 320-0 ab. Diese Information wird mit dem Verknüpfungssignal auf der Leitung 316 derart verkoppelt, daß das gewünschte Verknüpfungssignal auf der Datenleitung Do dem Mikroprozessor zugeführt wird, damit dieser eine Verarbeitung in der Bit-Betriebsart vornehmen kann.
In F i g. 2 nun handelt es sich um das hinsichtlich eines Bits bearbeitete, von dem Mikroprozessor ausgehende Verknüpfungssignal. DiesesEinzelbit-Verknüpfungssignal tritt auf der Leitung Db auf, die ein invertiertes Signal von dem Inverter 330 her liefert und an ein als adressierbarer Verriegelungsdecoder wirkendes drittes logisches Verknüpfungsnetzwerk 332 abgibt. Die
ίο Adressenleitungen As bis Ai0 an den Anschlüssen A, B und C liefern das Verknüpfungssignal von der Datenleitung Do her zu der Decoderausgangsseite Bo bis Bi des genannten dritten logischen Verknüpfungsnetzwerks 332 hin. Ein_als Verknüpfungssignal dienendes
0-Signal auf der R/W-Leitung führt zur Abgabe eines als Verknüpfungssignal dienenden 1-Signals am Ausgang des Inverters 333. Dadurch wird das NAND-Glied 334 freigegeben, wodurch das als adressierbare Verriegelungsschaltung bzw. als Decoder dienende dritte logische Verknüpfungsnetzwerk 332 auf die Aufnahme eines Modulfreigabesignals auf der Leitung 335 hin freigegeben wird. Wenn demgemäß ein bestimmtes Modul während einer Ausgabe- oder Schreiboperation adressiert wird, dann nimmt die ausgewählte Ausgabestelle ein Bit des Verknüpfungssignals von der Datenleitung D0 her auf. Diese Art der Verknüpfung kann in verschiedenen Moduln benutzt werden, um das bearbeitete bzw. verarbeitete Informationsbit auszugeben und es an eine durch ein einzelnes Bit adressierte Ausgabestelle abzugeben.
Nunmehr sei noch kurz auf die tatsächliche Eingabeschaltung eingegangen, wie sie bei der bevorzugten Ausführungsform der Erfindung verwendet wird, um die Bit-Betriebsart für Eingabe-Byte-Daten auszuwählen. Das Verknüpfungssignal auf der BIT-Lehung 322 der F i g. 1 wird von einem NAND-Glied gesteuert, das ein Bit-Betriebssignal BIT auf der Leitung 322 erzeugt, wenn die Adresse eine Eingabe/Ausgabe-Adresse ist und wenn ein Bit-Betrieb über die entsprechende Adressenleitung angefordert ist.
Das dabei entstehende Ausgangssignal auf der Leitung 308 ist ein als Verknüpfungssignal dienendes 0-Signal, wenn ein Byte-Betrieb vorliegt und wenn das invertierte Verknüpfungssignal benötigt wird. Wenn die Leitung 308 als Verknüpfungssignal ein 0-Signal führt, dann ist das Verknüpfungsglied 310 derart angesteuert, daß es die tatsächliche Form des Verknüpfungssignals am Eingang des Verknüpfungsgliedes 314 liefert, wie dies weiter oben anhand der F i g. 1 bereits erläutert worden ist. Das Ausgangssignal des Verknüpfungsgliedes 312 ist ein 0-Signal. Deshalb führt die Leitung 316 die invertierte Form des Bit-Verknüpfungssignals, das von dem als Wähler dienenden ersten logischen Verknüpfungsnetzwerk 300 ausgewählt worden ist. Ein 1 -Signal als Verknüpfungssignal auf der Leitung 308 ruft den entgegengesetzten Effekt hervor und bewirkt die Übertragung des invertierten Signals oder des entgegengesetzten Verknüpfungssignals auf der Leitung 316. Demgemäß führt die Leitung 316 die Eingabeinformation oder die Daten, die vom Mikroprozessor während der Eingabe im Bit-Operationsbetrieb zu benutzen sind. Zusammenfassend ist festzustellen, daß dann, wenn die Bit-Betriebsart ausgewählt ist, das speziell adressierte Bit eines Eingabe-Bytes durch ein spezielles Netzwerk von dem als Wähler dienenden ersten logischen Verknüpfungsnetzwerk 330 zu der Z3b-Leitung des Mikroprozessors übertragen wird. Es können aber auch andere Netzwerke zur Verarbeitung eines
einzelnen Informationsbits herangezogen werden. Außerdem ist die Datenleitung D0 nur als Beispiel gewählt worden; es kann natürlich ebenso auch jede andere der Datenleitungen Do bis D1 herangezogen werden.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Steuereinrichtung mit einem Mikroprozessor und einer Vielzahl von bidirektionalen Datenleitungen zur Übertragung eines binären Datenbytes sowie mit einer Vielzahl von Adressenleitungen, in denen binär kodierte Adressenbits auftreten, dadurch gekennzeichnet, daß ein bestimmtes Bit, das durch den Mikroprozessor verarbeitet werden soll und in einer von mehreren, jeweils ein Bit des Datenbytes führenden Datenleitungen (Do bis Dj) auftritt, aus dem primären Datenbyte auf eine Leitung (316) zur Weitergabe übertragen wird mit Hilfe eines ersten logischen Verknüpfungsnetzwerks (300), das zur Decodierung des Bytes je nach der logischen Verknüpfung an den Ausgabeanschlüssen von Adressenleitungen (Aa bis A\o) dient und so von einer der genannten Datenleitungen (Do bis Di) ein Bit auswählt, wobei ein aus einem allgemeinen Verknüpfungsglied, einem NOR-Verknüpfungsglied und einem Datenverknüpfungsglied bestehendes zweites logisches Verknüpfungswerk mit der Leitung (316) zur Weiterleitung des von dem ersten logischen Verknüpfungsnetzwerk (300) ausgewählten Bits verbunden ist, durch das das betreffende Bit übertragen wird auf den ihm zugeordneten Anschluß des Mikroprozessors.
2. Steuereinrichtung nach Anspruch I1 dadurch gekennzeichnet, daß zumindest acht bidirektionale Datenleitungen (D0 bis D7) vorgesehen sind.
3. Steuereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste logische Verknüpfungsnetzwerk (300) Eingänge für die Datenleitungen (Do bis Di) aufweist, deren jede ein Bit des binär codierten Datenbytes führt, und daß jeweils ein Bit mit Hilfe der genannten Adressenleitungen (Ab bis Aw) ausgewählt und mittels besonderer Einrichtungen (310,314) decodiert wird.
4. Steuereinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß zwischen dem ersten logischen Verknüpfungsnetzwerk (300) und der Leitung (316) zur Weiterleitung des ausgewählten Bits Einrichtungen (306, 308, 310, 312) vorgesehen sind, die das ausgewählte Bit invertieren.
5. Steuereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das zur Decodierung dienende erste logische Verknüpfungsnetzwerk (300) auf eine an den am Mikroprozessor vorgesehenen Anschlüssen der Adressenleitungen (As bis A\o) auftretende codierte Adresse anspricht und daß außer der zur Weitergabe des ausgewählten Bits dienenden Leitung (316) ein besonderes Datenverknüpfungsglied vorgesehen ist, durch das das betreffende ausgewählte Bit von dem ersten logischen Verknüpfungsnetzwerk (300) aus übertragen wird auf den ihm zugeordneten Anschluß des Mikroprozessors an die betreffende Datenleitung (D0).
6. Steuereinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß sie ein drittes logisches Verknüpfungsnetzwerk (332) aufweist zur Decodierung zwischen einem Einzelbit-Eingabeanschluß (330) und einer Anzahl von Einzelbit-Ausgabeanschlüssen (B0 bis B7), wobei der Einzelbit-Eingabeanschluß (330) mit dem ausgewählten Datenanschluß des Mikroprozessors an die betreffende Datenleitung verbunden ist und die Daten des genannten Einzelbit-Eingabeanschlusses (330) auf einen der Einzelbit-Ausgabeanschlüsse (B0 bis B7) des dritten logischen Verknüpfungsnetzwerks (332) übertragen werden, und wobei ferner die Einzelbit-Ausgabeanschlüsse (Bo bis B7) mit den ihnen zugeordneten Steueranschlüssen der gesamten Steuereinrichtung verbunden sind.
DE2727876A 1976-07-01 1977-06-21 Steuereinrichtung mit einem Mikroprozessor Withdrawn DE2727876B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/701,858 US4107785A (en) 1976-07-01 1976-07-01 Programmable controller using microprocessor

Publications (2)

Publication Number Publication Date
DE2727876A1 DE2727876A1 (de) 1978-01-05
DE2727876B2 true DE2727876B2 (de) 1980-02-21

Family

ID=24818967

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2727876A Withdrawn DE2727876B2 (de) 1976-07-01 1977-06-21 Steuereinrichtung mit einem Mikroprozessor

Country Status (11)

Country Link
US (1) US4107785A (de)
AU (1) AU509173B2 (de)
CA (1) CA1091356A (de)
CH (1) CH630735A5 (de)
DE (1) DE2727876B2 (de)
FR (1) FR2357007A1 (de)
GB (1) GB1584681A (de)
IL (1) IL52228A (de)
IT (1) IT1079041B (de)
NZ (1) NZ184127A (de)
SE (1) SE7707594L (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317240A (en) * 1976-07-31 1978-02-17 Toshiba Corp Controller
US4165534A (en) * 1977-04-25 1979-08-21 Allen-Bradley Company Digital control system with Boolean processor
US4178634A (en) * 1977-07-11 1979-12-11 Automation Systems Inc. Programmable logic controller
US4275455A (en) * 1977-07-11 1981-06-23 Automation Systems, Inc. Output interface card suitable for use with a programmable logic controller
US4270184A (en) * 1978-03-16 1981-05-26 Tokyo Shibaura Denki Kabushiki Kaisha Microprocessor-based programmable logic controller
US4298933A (en) * 1978-07-08 1981-11-03 Tokyo Shibaura Denki Kabushiki Kaisha Data-processing device including means to suppress the execution of unnecessary instructions
US4228495A (en) * 1978-12-19 1980-10-14 Allen-Bradley Company Multiprocessor numerical control system
US4266281A (en) * 1979-04-02 1981-05-05 Allen-Bradley Company Microprogrammed programmable controller
US4282584A (en) * 1979-05-30 1981-08-04 Allen-Bradley Company Mini-programmable controller
US4794558A (en) * 1979-06-12 1988-12-27 Motorola, Inc. Microprocessor having self-programmed eprom
JPS5636709A (en) * 1979-09-04 1981-04-10 Fanuc Ltd Numerical control system
FR2471628A1 (fr) * 1979-12-12 1981-06-19 Auteg Automate sequentiel du type a microprocesseur pour la commande des organes d'une machine
US4314329A (en) * 1980-02-04 1982-02-02 Cincinnati Milacron Inc. Method and apparatus for using a computer numerical control to control a machine cycle of operation
JPS58195902A (ja) * 1982-05-12 1983-11-15 Hitachi Ltd シ−ケンスコントロ−ラ
JPS58222310A (ja) * 1982-06-21 1983-12-24 Omron Tateisi Electronics Co 状態パタ−ン比較機能を備えたプログラマブル・コントロ−ラ
FR2549988B1 (fr) * 1983-07-06 1986-03-21 Semy Engineering Sarl Controleur programmable de processus industriel premuni des bruits industriels
US4638452A (en) * 1984-02-27 1987-01-20 Allen-Bradley Company, Inc. Programmable controller with dynamically altered programmable real time interrupt interval
JPS6145354A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロプロセツサ
US4587613A (en) * 1985-02-21 1986-05-06 Solid Controls, Inc. Microprocessor control system with a bit/byte memory array
US4723219A (en) * 1985-06-21 1988-02-02 Amca International Corporation Programmed path for automatic tool retraction and return responsive to degradation threshold
DE3750132T2 (de) * 1986-10-08 1994-10-20 Hitachi Ltd Folgesteuervorrichtung.
US5235221A (en) * 1992-04-08 1993-08-10 Micron Technology, Inc. Field programmable logic array with speed optimized architecture
US5220215A (en) * 1992-05-15 1993-06-15 Micron Technology, Inc. Field programmable logic array with two or planes
US5287017A (en) * 1992-05-15 1994-02-15 Micron Technology, Inc. Programmable logic device macrocell with two OR array inputs
US5331227A (en) * 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5384500A (en) * 1992-05-15 1995-01-24 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and an exclusive external input line for a combinatorial mode and accommodating two separate programmable or planes
US5300830A (en) * 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
US5298803A (en) * 1992-07-15 1994-03-29 Micron Semiconductor, Inc. Programmable logic device having low power microcells with selectable registered and combinatorial output signals
AU4798793A (en) * 1992-08-10 1994-03-03 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
US5313640A (en) * 1992-09-23 1994-05-17 International Business Machines Corporation Method and system for the efficient response to multiple different types of interrupts
EP0706687A4 (de) * 1993-07-02 1997-07-16 Elonex Technologies Inc Hochgeschwindigkeits-cpu-busverbindungsarchitektur
US6898648B2 (en) * 2002-02-21 2005-05-24 Micron Technology, Inc. Memory bus polarity indicator system and method for reducing the affects of simultaneous switching outputs (SSO) on memory bus timing
US8573097B2 (en) * 2005-12-14 2013-11-05 Siemens Product Lifecycle Management Software Inc. System and method for automatic local return for lathe NC-machining cycle interruption
WO2017161439A1 (en) * 2016-03-21 2017-09-28 Mobile Electronics, Inc. Method and system for a universal programmable voltage module

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810118A (en) * 1971-04-27 1974-05-07 Allen Bradley Co Programmable matrix controller
US3798612A (en) * 1971-09-13 1974-03-19 Allen Bradly Co Controller programmer
US3959776A (en) * 1974-02-19 1976-05-25 Modicon Corporation Programmable printer
US3942158A (en) * 1974-05-24 1976-03-02 Allen-Bradley Company Programmable logic controller
US3970992A (en) * 1974-06-25 1976-07-20 Ibm Corporation Transaction terminal with unlimited range of functions

Also Published As

Publication number Publication date
AU509173B2 (en) 1980-04-24
IL52228A0 (en) 1977-08-31
SE7707594L (sv) 1978-01-02
GB1584681A (en) 1981-02-18
AU2653677A (en) 1979-01-04
IT1079041B (it) 1985-05-08
CA1091356A (en) 1980-12-09
IL52228A (en) 1979-10-31
CH630735A5 (de) 1982-06-30
NZ184127A (en) 1981-03-16
FR2357007A1 (fr) 1978-01-27
US4107785A (en) 1978-08-15
DE2727876A1 (de) 1978-01-05

Similar Documents

Publication Publication Date Title
DE2727876B2 (de) Steuereinrichtung mit einem Mikroprozessor
DE2710173A1 (de) Nachrichtenanlage
DE3300263A1 (de) Schaltungsanordnung zur zuteilung des zugriffs zu einer auf anforderungsbasis gemeinsam benutzten sammelleitung
DE1269393B (de) Mikroprogramm-Steuerwerk
DE2148956C3 (de) Datenübertragungssystem
EP0010170A2 (de) Speicherprogrammierbare Steuerung
DE2543880A1 (de) Anordnung zum verschluesseln und entschluesseln einer nachricht
DE1262641B (de) Mikroprogrammsteuerwerk
DE2854782A1 (de) Datenverarbeitungssystem
DE2656086C2 (de) Rechenanlage
DE2645341C2 (de)
DE2951040C2 (de)
DE2935101C2 (de)
EP0062141A1 (de) Schaltungsanordnung zur Eingabe von Steuerbefehlen in ein Mikrocomputersystem
DE2900586A1 (de) Anordnung zum decodieren von codewoertern variabler laenge
DE1424747B2 (de) Erweiterbare digitale datenverarbeitungsanlage
DE2933830C2 (de) Programmierbarer Polynomgenerator
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE69433155T2 (de) Programmierbare Matrize zum Prüfen von Fehlern in einem digitalen Kommunikationssystem
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE1099232B (de) Schaltanordnung fuer einen Pufferspeicher
DE2440479A1 (de) Prozessor mit einer umschalteeinrichtung fuer eine bidirektionale datenleitung
DE2524957C3 (de) Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen
DE3030887C2 (de) Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern
DE2837709C2 (de) Schaltungsanordnung zur Behandlung von Teilwörtern in Rechnersystemen

Legal Events

Date Code Title Description
OAM Search report available
OAP Request for examination filed
OC Search report available
OD Request for examination
8239 Disposal/non-payment of the annual fee