DE2148956C3

DE2148956C3 - Datenübertragungssystem

Info

Publication number: DE2148956C3
Application number: DE2148956A
Authority: DE
Inventors: James A. Phoenix Ariz. Kennedy (V.St.A.)
Original assignee: Honeywell Information Systems Inc
Current assignee: Bull HN Information Systems Inc
Priority date: 1970-09-30
Filing date: 1971-09-30
Publication date: 1980-01-24
Also published as: DE2148956A1; US3723973A; DE2148956B2; CA955336A; JPS5512778B1; GB1359662A; FR2108113B3; FR2108113A3

Description

Die Erfindung bezieht sich auf ein Datenübertragungssystem zur Übertragung von Daten mit unterschiedlichen Übertragungsraten zwischen an Unterkanälen angeschlossenen peripheren Einrichtungen und einer zentralen Steuereinrichtung, unter Verwendung einer Steuereinrichtung, in der die jeweils zu übertragenden Daten in einer der für ihre Übertragung zu benutzenden Übertragungsrate entsprechenden Häufigkeit abgefragt werden.

Es ist bereits ein Datenübertragungssystem bekannt (siehe das Buch »Design of Real-Time Computer-Systems« von J. M a r t i η, Prentice-Hall, Inc, 1967, Seiten 36 bis 38), bei dem eine Mehrzahl von Steuereinheiten vorgesehen ist, die mit unterschiedlichen Frequenzen arbeiten. Dabei kann jede Steuereinheit Daten aufnehmen, die zu oder von peripheren Einrichtungen übertragen werden, welche Daten mit derselben Frequenz aussenden oder empfangen. Dabei werden insbesondere mit Hilfe von in Verkaufsbüros befindlichen Endgeräten Daten mit einer Datenrate von zwanzig Zeichen pro Sekunde ausgesendet und empfangen, und kleinere Rechner sowie Drucker senden und empfangen Daten mit einer Datenrate von zweihundert Zeichen pro Sekunde, während bestimmte Konsolen in der Hauptanlage Daten mit einer Datenrate von sechshundert Zeichen pro Sekunde senden und empfangen.

Der Erfindung liegt nun die Ai-fgabe zugrunde, bei einem Datenübertragungssystem der eingangs genannten Art Maßnahmen zu treffen, um die vorhandenen Unterkanäle entsprechend der jeweils geforderten Datenübertragungsrate in eine Datenübertragung einzubeziehen.

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Datenübertragungssystem der eingangs genannten Art erfindungsgemäß dadurch, daß in der Steuereinrichtung neben einem für eine aufeinanderfolgende Abfrage sämtlicher Unterkanäle mit einer für deren Abfrage normalerweise ausreichenden ersten Abfragerate dienenden Normal-Abfragesystem ein Vorrang-Abfragesystem für die Abfrage von einer zweiten, die erste Abfragerate übersteigende Abfragerate erfordernden, vorrangig abzufragenden Unterkanälen vorgesehen ist und daß bei der Abfrage von vorrangig abzufragenden Unterkanälen durch das Vorrang-Abfragesystem das Normal-Abfragesystem nach Abfrage des jeweils vor einem vorrangig abzufragenden Unterkanal normal abgefragten Unlerkanal stillsetzbar und nach der Abfrage des betreffenden vorrangig abzufragenden Unterkanals unter Abfrage des im normalen Abfragezyklus dem vor seiner Stillsetzung unmittelbar folgenden Unterkanals wieder in Betrieb setzbar ist.

Die Erfindung bringt den Vorteil mit sich, daß mit einer relativ einfachen Abfrageanordnung ausgekommen wird, um die Abfrage von unterschiedlicher Abfrageraten erfordernden Unterkanälen vornehmen zu können. Überdies bringt die Erfindung den Vorteil

mit sich, daB nach Wirksamwerden des Vorrang-Abfragesystems mit dem Normal-Abfragesystem mit der Abfrage desjenigen Unterkanals fortgefahren werden kann, der demjenigen Unterkanal folgt, welcher vor Stillsetzung des Normal-Abfragesystems noch bedient worden ist, so daß also die einzelnen Unterkanäle in normaler Reihenfolge durch das Normal-Abfragesystem abfragbar sind und bestimmte Unterkanäle durch das Vorrang-Abfragesystem abgefragt werden.

Zweckmäßige Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt in einem vereinfachten Blockdiagramm ein Datenübertragungssystem, in welchem die vorlie- is gende Erfindung anwendbar ist;

Fig.2 zeigt in einem vereinfachten Schaltbild einen typischen Unterkanal in einem Datenübertragungssystem gemäß F i g. 1;

F i g. 3 zeigt in einem vereinfachten Schaltplan eine Übertragungssteucreinrichtung für ein Datenübertragungssystetn gemäß F i g. 1;

Fig.4 veranschaulicht in einem Diagramm den Verlauf von Impulsen bzw. Signalen, anhand welcher die Arbeitsweise der in Fig.2 und 3 dargestellten Schaltungsanordnungen erläutert wird;

Fig.5 veranschaulicht verschiedene Abtastverfahren, die mit Hilfe der in Fig.3 dargestellten Übertragungssteuereinrichtung ausführbar sind;

F i g. 6 zeigt in einem Schaltplan den näheren Aufbau einer in F i g. 3 dargestellten Decodiermatrix;

F i g. 7 zeigt eine andere Ausführungsform eines in F i g. 3 dargestellten Vorrang-Abfragesystems.

Das in F i g. 1 dargestellte Datenübertragungssystem umfaßt eine Datenverarbeitungseinrichtung 1, eine Speichersteuereinrichtung 2, einen Speicher 3, eine Eingabe/Ausgabe-Multiplexeinrichtung 4, eine Übertragungssteuereinrichtung 5 und eine Vielzahl von Unterkanälen 6a bis 6/7. Die Datenverarbeitungseinrichtung 1 vei arbeitet Daten gemäß den Befehlen eines Programms. Sie empfängt einen Befehl, decodiert ihn und führt die durch ihn bezeichnete Operation aus. Diese Operation wird auf Daten hin ausgeführt, die von der betreffenden Verarbeitungseinrichtung 1 empfangen und während der Operation kurzzeitig gespeichert werden. Die Reihe von Befehlen wird ein Programm genannt; es enthält decodierbare Operationen, die von der betreffenden Verarbeitungseinrichtung auszuführen sind. Die Befehle des Programms werden von der Verarbeitungseinrichümg 1 nacheinander aufgenommen und zusammen mit den Daten, auf die hin entsprechende Operationen auszuführen sind, in den Speicher 3 gespeichert. Der in F i g. 1 dargestellte Speicher 3 kann irgendein Speicher aus einer Vielzahl bekannter Speicher sein. Am gebräuchlichsten wird für den Speicher 3 ein Koinzidenzstrom-Speicher mit wahlfreiem Zugriff verwendet.

Ein solcher Speicher weist eine Vielzahl von adressierbaren Speicherplätzen auf, deren jeder ein Wort zu speichern vermag. Das jeweilige Wort kann t>o Daten oder Befehle bilden und spezielle Felder umfassen, die in einer Vielzahl von Operationen von Nutzen sind. Wenn die Verarbeitungseinrichtung Daten oder Befehle benötigt, erzeugt sie normalerweise einen Speicherzyklus urd gibt eine Adresse an den Speicher ab. Die Daten oder das in dem Adressen-Speicherplatz gespeicherte Wort wirJ anschließend aus dem Speicher herausgeführt und an die Verarbeitungseinrichtung 1 abgegeben.

Eine Reihe von ein Programm bildenden Befehlen wird gewöhnlich in den Speicher zu Berginn der Operation »geladen«. Dadurch wird ein »Speicherblock« von diesen Befehlen in Anspruch genommen. Dieser Speicherblock muß dabei normalerweise so lange nicht zerstört werden, bis das Programm abgeschlossen ist Daten, auf die hin die Verarbeitungseinrichtung entsprechend dem Befehl des gespeicherten Programms arbeitet, sind in dem Speicher gespeichert; sie werden aus dem Speicher herausgeführt und entsprechend den binär codierten Befehlen ersetzt.

Eine Verbindung mit dem Datenübertragungssystem erfolgt gewöhnlich über Eingabe/Ausgabe-Einrichtungen, wie Magnetband-Bedienungsgeräte, Lochstreifenleser, Lochkartenleser und Fern-Endgeräte. Um den Empfang einer Information von den Eingabe/Ausgabe-Einrichtungen zu steuern und die Übertragung einer Information zu und von derartigen Einrichtungen zu koordinieren, ist eine Eingabe/Aus;. -.be-Steuereinrichtung oder Eingabe/Ausgabe-Multipiexeh.-ichtung vorgesehen, die das Datenverarbeitungssystem mit der Vielzahl von Eingabe/Ausgabe-Einrichtungen verbindet. Die Eingabe/Ausgabe-Multiplexeinrichtung koordiniert den Informationsfluß zu und von den verschiedenen Eingabe/Ausgabe-Einrichtungen und bewirkt die Zuordnung einer Priorität, wenn mehr als eine Eingabe/Ausgabe-Einrichtung den Versuch einer Verbindungsherstellung unternimmt. Da die Eingabe/Ausgabe-Einrichtungen gewöhnlich elektromechanische Einrichtungen sind und notwendigerweise Arbeitsgeschwindigkeiten aufweisen, die wesentlich niedriger sind als die Arbeitsgeschwindigkeiten des übrigen Datenverarbeitungssystems, bewirkt die Eingabe/Ausgabe-Multiplexeinrichtung eine Pufferung oder kurzzeitige 2'wischenspeicherung, um dem Verarbeitungssystem zu ermöglichen, mit seiner normalen Geschwindigkeit seinen Betrieb fortzusetzen, ohne auf die -».eitrarbende Verbindung mit der Eingabe/Ausgabe-Einrichtung warten zu müssen.

Die in Fig. I dargestellte Eingabe/Ausgabe-Multiplexeinrichtung kann eine Vielzahl von Eingabe/Ausgabe-Einrichtungen aufweisen, die mit der Eingabe/Ausgabe-Multiplexeinrichtung oder der Eingabe/Ausgabe-Steuereinrichtung in derselben Weise verbunden wird, wie dies in Fig. 1 der US-Patentschrift 3413613 angegeben ist. Die Übertragungssteuereinrichtung 5 in der vorliegenden F i g. 1 erscheint für die Eingabe/Ausgabe-Muitiplexeinrichtung 4 als Eingabe/Ausgabe-Einrichtung, obwohl diese Übertragungssteuereinrichtung ihrerseits eine Vieizahl von Unterkanälen steuert, die über Modems und Fernsprechleitungen mit Endgeräten verbunden sein können. Die binäre Information, die von dem Speicher an die Unterkanäle 6a bis 6n abgegeben werden kann, wird durch einen der örtlichen Modems 8a bis 8/7 in eine modulierte Information umgesetzt, welche über Fernsprechleitungen 9a bis 9n an einen der Endgerät-Modems I0a bis 1On gesendet werden kann. Ein Endgerät-Mc Jem setzt eine modulierte Information in eine binäre Information um, und zwar durch Verwendung durch ein entsprechendes Endgerät der Endgeräte 11a bis 11 λ. Die binäre Information, die von einem der Endgeräte 11a bis Iln erzeugt wird, wird durch einen der Endgerät-Modems 10a bis 1On in eine modulierte Information umgesetzt, welche ihrerseits über die Fernsprechleitungen an einen entsprechenden örtlichen Modem 8a bis 8n gesendet wird. Dieser Modem setzt die betreffende Information wieder in eine

binäre Information um, die von einem entsprechenden Unterkanal der Unterkanäle 6a bis 6n aufgenommen wird. Die örtlichen Modems und die Endgerät-Modems können entweder eine modulierte Information aufnehmen und die betreffende modulierte Information in eine binäre Information umsetzen, oder aber sie können eine binäre Information aufnehmen und diese in eine modulierte Information umsetzen.

Bezüglich einer vollständigen Beschreibung der Verarbeitungseinrichtung gemäß F i g. 1 und der vorliegenden Erfindung, soweit sie in einer solchen Verarbeitungseinrichtung verkörpert ist, sei auf die obengenannte US-Patentschrift 34 13 613 Bezug genommen. Dabei sei insbesondere auf die Fig. 10 bis 38 und auf die Beschreibung von Spalte 10, Zeile 67 bis Spalte 32, Zeile 21, der betreffenden US-Patentschrift 34 13 613 hingewiesen.

Der Speicher 3 kann eine Speichereinrichtung des Typs sein, wie er in der US-Palentschrift 35 21 240 angegeben ist.

Die Arbeitsweise des Datenübertragungssystems wird weiter unten näher beschrieben. Ein Teil eines Unterkanals der Unterkanäle 6a bis 6n ist in Fig. 2 näher dargestellt, und ein Teil der Übertragungssteuereinrichtung 5 ist in Fig. 3 gezeigt. Die Übertragungssteuereinrichtung gemäß F i g. 3 (umfassend die F i g. 3a. 3b und 3c) enthält ein Vorrang-Abfragesystam 84, ein Normal-Abfragesystem 88 und eine Kanal(freigabe)-Decodiermatrix 94, welche Kanalfreigabesignale an die Unterkanäle 6a bis βπ abgibt. Die in F i g. 3 dargestellte Übertragungssteuereinrichtung fragt die Unterkanäle nacheinander ab, und zwar durch Abgabe eines Freigabesignals an den jeweiligen Unterkanal. Die betreffende Steuereinrichtung weist eine Vielzahl von Prioritäts- bzw. Vorrang-Schaltern auf, die die Steuereinrichtung freigeben i_nd damit das Abfragen nur einer bestimmten Anzahl von Vorrang-Unterkanälen bewirken, wenn eine bestimmte Anzahl dieser Vorrang- bzw. Prioritäts-Schalter geschlossen ist. Wenn sämtliche Prioritäts-Schalter geöffnet sind, gibt die Steuereinrichtung nacheinander Freigabesignale an sämtliche Unter- -■

Die in F i g. 3 dargestellte Übertragungssteuereinrichtung ist so ausgelegt, daß sie 32 Unterkanäle mit dem Normal-Abgragesystem abfragt und entweder 2, 4. 8 oder 16 Unterkanäle als Vorrang-Unterkanäle abfragt, wenn Prioritäts-Schalter in der Übertragungssteuereinrichtung geschlossen sind und wenn Prioritäts-Signale von den Unterkanälen her empfangen werden. Es dürfte einzusehen sein, daß die Steuereinrichtung gemäß F i g. 3 so abgeändert werden kann, daß eine größere oder kleinere Anzahl von Unterkanälen abgefragt wird. Zu diesem Zweck ist die Anzahl der Elemente in den Abfragesystemen zu ändern.

UND-Glieder

Die in den Zeichnungen angegebenen und insbesondere in F i g. 2 und 3 dargestellten UND-Glieder führen eine Konjunktions-Verknüpfung der ihnen zugeführten binären Signale aus. Da ein Binärzeichen »i« durch ein positives Signal dargestellt ist, geben in dem angegebenen System die UND-Glieder ein positives Ausgangssignal entsprechend einem Binärzeichen »1« ab, wenn und nur wenn sämtliche ihnen zugeführten Eingangssignale positiv sind und jeweils einem Binärzeichen »1« entsprechen. Die durch die Zahlen 51 bis 54 in F i g. 2 bezeichneten Symbole stellen UND-Glieder mit zwei Eingängen dar. Derartige UND-Glieder geben an ihrem Ausgang ein Binärzeichen »I« nur in dem Fall ab, daß beide ihnen zugeführte Eingangssignale jeweils durch ein Binärzeichen »1« gebildet sind. Ein drei Eingänge aufweisendes UND-Glied, wie das UND-Glied 55, gibt ein einem Binärzeichen »1« entsprechendes Ausgangssignal nur dann ab, wenn seine drei Eingangssignale jeweils durch ein Binärzeichen »1« gebildet sind.

ODER-Glied

ίο Das in Fig. 2 angegebene ODER-Glied führt eine Verknüpfung entsprechend einem Inklusiv-ODER für ihm zugeführte Binärzeichen »1« aus. Da ein Binärzeichen »I« durch ein positives Signal dargestellt ist, gibt in dem System das ODER-Glied ein positives Ausgangs-

ii signal entsprechend einem Binärzeichen »1« ab, wenn eines oder mehrere der ihm zugeführten Eingangssignale positiv sind und einem Binärzeichen »1« jeweils entsprechen. Das in Fig. 2 dargestellte Verknüpfungsglied 31 stellt ein drei Eingänge aufweisendes ODER-Glied dar. Dieses ODER-Glied gibt ein einem Binärzeichen »1« entsprechendes Ausgangssignal ab, wenn irgendeines oder mehrere der ihm zugeführten Eingangssignale durch ein Binärzeichen »1« gebildet ist.

Inverter

Die in Fig. 2a angegebene und mit 14, 28 etc. bezeichneten Inverter geben ein einem Binärzeichen »1« entsprechendes positives Ausgangssignal ab, wenn das ihnen jeweils zugeführte Eingangssignal negativ ist ίο und damit einem Binärzeichen »0« entspricht. Im Unterschied dazu gibt ein Inverter ein einem Binärzeichen »0« entsprechendes Ausgangssignal ab, wenn das ihm zugeführte Eingangssignal einem Binärzeichen »I« entspricht.

Flipflop

Die im folgenden als Flipflops oder bistabile Kippschaltungen bezeichneten Schaltungen, wie sie ir F i g. 3 gezeigt sind, sind Schaltungen, die jeweils einen von zwei stabilen Zuständen einzunehmen vermögen und die von ihrem einen Zustand, in dem sie jeweils rwt%f\Aa KotriaKpn cinH in Ae*n anHprpn ctphilpn /ιιςίηηΗ

übergehen, wenn ihnen ein Triggersignal zugefühn wird. Beim Betrieb in einem Zustand gibt das jeweilige Flipflop ein Binärzeichen »1« (Eins-Zustand) ab, und in dem anderen Zustand gibt das betreffende Flipflop ein Binärzeichen »0« (Null-Zustand) ab. Die zu der linker Seite eines Flipflops hinführenden drei Leitunger führen die erforderlichen Triggersignale, wie dies ζ. Β

w bei dem in Fig.3a dargestellten Flipflop 75 der Fall ist Die obere Leitung / führt das Setzsignal, die uutert Leitung K führt das Rückstellsignal, und die mittlere Leitung führt das Triggersignal. Wenn das Setzsigna auf der /-Leitung positiv ist und das Rückstellsignal aul der K-Leitung Null ist, bewirkt ein Spannungswechse von einem positiven Spannungswert zu einem Null Wert auf der C-Leitung, daß das Flipf.op 1> ι seiner Eins-Zustand übergeführt wird, wenn es nicht bereits ir dem Eins-Zustand ist Wenn das Rückstellsignal positiv ist und das Setzsignal Null ist, bewirkt ein Übergang vor emer positiver, Spannung auf eine Null-Spannung aul der C-Leitung, daß das Flipflop in den Null-Zustand übergeführt wird, wenn es nicht bereits in dem Null-Zustand ist

Wenn die /-Eingangsleitung und die K-Eingangsleitung jeweils eine positive Spannung führen, oder wenr beide Eingangsleitungen nicht an eine externe Signal quelle angeschlossen sind, bewirkt ein positivei

Triggerimpuls, daD das betreffende Flipflop seinen Zustand wechselt. Die auf der Unterseite des jeweiligen Flipflops eintretende /?-Lcitung führt ferner Rückstellüignale. Wenn eine Spannung von 0 Volt an die /?-Leitung angelegt wird, wird das llipflop in den Null-Zustand zurückgestellt, in welchem es so lange verbleibt, wie die Spannung von 0 Volt auf der R-Le.'.jng verbleibt, und zwar unabhängig von den Signalen auf der /-Leitung, C-Leitung und /(-Leitung. Einige Flipflops weisen keine /f-Lcilung auf. Die von der rechten Seite des jeweiligen Flipflops wegführenden beiden Leitungen geben das Ausgangssignal des jeweiligen Flipflops ab. Die obere Leitung ist mit Q bezeichnet: sie gibt das Eins-Ausgangssignal des betreffenden Flipflops ab. Die andere Ausgangsleitung Q gibt das Null-Ausgangssignal des betreffenden Flipflops ab.

Abfragesysteme

Die Arbeitsweise der in der Übertragungssteuereinrichtung verwendeten Abfragesysteme ergibt sich klarer durch Betrachtung des Normal-Abfragesystems 88. der durch einen Zähler gemäß F i g. 3 gebildet ist. Die von dem Oszillator 90 abgegebenen Impulse werden dem Eingang des Normal-Abfragesystems 88 zugeführt, das eine Vielzahl von F'üpflops 89a bis 89c enthält. Wenn eine positive Spannung von dem UND-Glied 87 den Eingängen / und K des Flipflops 89a zugeführt wird, bewirkt jeder dem C-Eingang zugeführte Triggerimpuls, daß das Flipflop 89a seinen Zustand wechselt. Wenn am K) Ein^-ng des Flipflops 89a zwei Impulse aufgenommen worden sind, wird eine positive Ausgangsspannung von der Q-Ausgangsleitung des Flipflops 896 abgegeben und dem einen Eingang des UND-Gliedes 9Ii) zugeführt. Wenn auf der Eingangsleitung des Flipflops 89a acht Impulse aufgenommen worden sind, wird eine positive Spannung von dem (^-Ausgang des Flipflops 89c/an den C-Eingang des Flipflops 89c und an einen Eingang des UND-Gliedes 91c/ abgegeben. Wenn zwölf Impulse aufgenommen worden sind, wird eine positive Spannung von dem (^-Ausgang des Flipflops 89c und dem O-Auseane des FüdHods 89c und dem Q-Ausgang des Flipflops 89c/an die Eingänge der UND-Glieder 91cund 91c/abgegeben. Wenn eine positive Spannung von dem Flipflop 81 den anderen Eingängen der UND-Glieder 91c und 91c/ zugeführt wird, werden die positiven Signale von dem Abfragesystem 88 über ODER-Glieder 92c und 92c/ geleitet, wodurch ein positives Signal auf jeder Leitung der Leitungen CN4 und CN8 auftritt. Eine vollständigere Erläuterung des (binären) Abfragesystems oder binären Zählers gemäß Fi g. 3 findet sich in dem Buch »Digital Computer Fundamentals«, 2. Aufl., von Thomas C. B a r t e e, McGraw Hill, 1966, Seiten 94 bis 96.

Die an den Q-Ausgängen der Flipflops 89a bis 89e des Abfragesystems 88 auftretenden Signale werden über die UND-Glieder 91a bis 91 e und die ODER-Glieder 92a bis 92c/zu den Leitungen CN 1 bis CN 16 hingeleitet, die mit der Kanal-Decodiermatrix 94 verbunden sind. Die Kanal-Decodiermatrix 94 ist in weiteren Einzelheiten in F i g. 6 gezeigt. Die von den Leitungen CN 1 bis CN 16 zugeführten Signale werden selektiv den UND-Gliedern 98a bis 98/7 zugeführt und an die Inverter 99a bis 99eabgegeben. Die Inverter 99a bis 99e invertieren die Signale, welche auch selektiv den (ß UND-Gliedern 98a bis 98n zugeführt werden. Die invertierten Signale werden z. B. den Eingangsleitungen des UND-Gliedes 98a zugeführt, so daß ein positives Signal am Ausgang des UND-Gliedes 98a erscheint, wenn die Zählerstellung des Zählers des Abfragesysiems 88 gleich Null ist. Dieses positive Signal stellt ein Freigabesignal für den in Fig. 1 dargestellten Unterkanal 0 dar. Wenn der erste Impuls der Triggerleilung des Flipflops 89a in dem Abfragesystem 88 zugeführt wird, wird ein positives Signal an die CN 1-Ausgangsleitung abgegeben, wodurch ein positives Signal an die obere Leitung des UND-Gliedes 986 abgegeben wird. Alle übrigen Leitungen CN 2 bis CN 16 führen ein Signal, das kennzeichnend ist für ein Binärzeichen »0«. Diese Signale werden durch die Inverter 996 bis 99e invertiert und an die übrigen Fingangsleitungen des UND-Gliedes 986 abgegeben. Dies führt dazu, daß das UND-Glied 986 von seinem Ausgang ein positives Signal abgibt, welches ein positives Freigabesignal für den Unterkanal I darstellt. Wenn die Zählung im Zähler des Abfragesystems 88 fortschreitet, führen die von den

f*i' ei on L" of\ 1 r *j i** *#*

ι ιιμιιυμΐ υ» uia wj\, <Vt_giaüi«.nui.ii l^uiiuiigt-n puauri».

Signale, die nncheinander die anderen UND-Glieder 98a bis 98n übertragungsfähig machen und damit die Abgabe eines Freigabesignals an jeden der übrigen Unterkanäle des in Fig. 1 dargestellten Systems bewirken. Diese Freigabesignale werden den Unterkanälen über in Fig. 2 und 3 dargestellte Eingangsleitungcn 33 zugeführt.

Im folgenden sei die Arbeitsweise der Übertragungssteuereinrichtung 5 in Verbindung mit F i g. 2, 3,4, 5 und 6 näher erläutert. In F i g. 2 ist ein typischer Unterkanal gezeigt, der zwischen dem örtlichen Modem und der in F i g. 1 dargestellten Übertragungssteuereinrichtung geschaltet sein kann. Der in F i g. 2 dargestellte Unterkanal ist mit dem Modem über Leitungen verbunden, die in der linken Seite der F i g. 2a dargestellt sind. Der betreffende Unterkanal ist mit der Übertragungssteuereinrichtung über Leitungen verbunden, die in der rechten Seite der F i g. 2b gezeigt sind. Die F i g. 2a und 2b sind derart nebeneinander zu legen, daß die Leitungen von der rechten Seite der F i g. 2a mit den Leitungen von der linken Seite der Fig. 2b verbunden sind. Der Unterkanal empfängt Eingabedaten, Taktsignale und ein Träger-Ermittlungssignal von dem Modem, und er sendet Ausgabedaten an den Modem über die Leitung 19 aus. Der Unterkanal empfängt Kanalfreigabesignale, Antwortsignale und Ausgabedaten von der Übertragungssteuereinrichtung über Leitungen, die auf der rechten Seite der betreffenden Zeichnung dargestellt sind; er gibt Eingabedaten und eine Vielzahl von Befehlen an die Übertragungssteuereinrichtung über andere Leitungen ab, die in der rechten Seite der F i g. 2b dargestellt sind.

Wenn der Modem in Betrieb ist, werden Zeitsteuersignale bzw. Taktsignale ständig dem Unterkanal über die Eingangsleitungen 17 und 23 zugeführt, und Eingabedaten werden über die Leitung 13 zugeführt. Wenn an die Leitung 13 ein Datenbit abgegeben ist. bewirken dieses Datenbit und das Taktsignal auf der Leitung 17, daß das betreffende Datenbit in das Eingabe-Daten-Flipflop 15 gesetzt wird. Das Taktsignal bewirkt ferner das Setzen des Bit-Bereitschafts-Flipflops 16. Wenn das Bit-Bereitschafts-Flipflop 16 gesetzt ist, wird ein Binärzeichen »I«, das von dem (^-Ausgang abgegeben v/ird, über das ODER-Glied 31 dem einen Eingang des UND-Gliedes 35 zugeführt. Wenn das Kanalf'-eigabesignal von der Übertragungssteuereinrichtung an den in Frage kommenden Kanal über die Leitung 33 abgegeben wird, wird das UND-Glied 35 übertragungsfähig, so daß ein Bedienungsanforderungssignal an die Übertragungs-

Steuereinrichtung abgegeben wird. Das am Q-Ausgang des Flipflops 16 auftretende Binärzeichen »1« bewirkt ferner das Setzen des Speicherbefehls-Flipflops 46. Gleichzeitig wird durch das Kanalfreigabesignal das UND-Glied 34 übertragungsfähig gemacht, so daß das Datenbit, das in dem Eingabe-Daten-Flipflop 15 gespeichert war, über das UND-Glied 34 an die Leitung 38 geleitet 'vii'd, welche Eingabedaten an die Übertragungssteuereinrichtung führt. Das Bedienungsanl'orderungssignal wird dem ODER-Glied 96a in der in F i g. 3c dargestellten Übertragungssteuereinrichtung zugeführt und außerdem dem /-Eingang des in Fig. 3a dargestellten Abfrage-Flipflops 75. Die F i g. 3a, 3b und 3c sind in der aus F i g. 3d ersichtlichen Weise nebeneinanderzulegen, und zwar derart, daß die von der rechten Seite der Fig. 3a herkommenden Leitungen mit den Leitungen von der linken Seite der F i g. 3b verbunden sind und daß die Leitungen von der rechten Seite der F i g. 3b mit den Leitungen von der linken Seite der l· ig. Jc verbunden sind.

Das auf der /Leitung des Abfrage-Flipflops 75 auftretende Bedienungsanforderungssignal und der Oszillatorimpuls, der durch die Verzögerungsleitung 74 verzögert und der C-Eingangsleitung zugeführt wird, bewirken, daß das Flipflop 75 gesetzt wird und auf der <?-Ausgangsleitung ein Binärzeichen »1« abgibt. Das von der Q-Ausgangsleitung des Flipflops 75 abgegebene Binärzeichen »I« stellt ein Unterbrechungssignal für die Eingabe/Ausgabe-Multiplexeinrichtung gemäß F i g. I dar, welche ein Antwortsignal abgibt, wenn sie die Daten aufgenommen hat. Dieses Antwortsignal wird an die Leitung 45 des Unterkanals abgegeben und einem Eingang des UND-Gliedes 36 zugeführt. Das auf der Leitung 33 auftretende Kanalfreigabesignal wird dem zweiten Eingang des UND-Gliedes 36 zugeführt. Das auf der OAusgangsleitung des Bit-Bereitschafts-Flipflops 16 auftretende Binärzeichen »I« hat zuvor das Speicherbefehls-Flipflop 46 gesetzt, so daß dieses Flipflop 46 von seinem (^-Ausgang ein Binärzeichen »1« abgibt und damit das dritte Binärzeichen »1« als Eingangssignal dem UND-Glied 36 zuführt. Diese Dinor^ainknn ..1.. kn».·.·!.»« A\e* I lUartrinunn Af*e

Antwortsignals von der Übertragungssteuereinrichtung über den Inverter 28 und die Abgabe eines Rückstellsignals an das Bit-Bereitschafts-Flipflop 16. Das Antwortsignal führt ferner zur Abgabe eines Impulses an den Inverter 76, der den betreffenden Impuls invertiert und die Rückstellung des Abtast-Flipflops 75 bewirkt. Dadurch tritt an der (J-Ausgangsleitung des Flipflops 75 ein Binärzeichen »U< auf.

Das auf der OAusgangsleitung des Flipflops 75 auftretende Binärzeichen »I« führt dazu, daß die UND-Glieder 83 und 87 übertragungsfähig werden, so daß Signale von dem eine Umschalteinrichtung darstellenden Auswahl-Flipflop 81 an die /- und K-Eingangsleitungen des Flipflops 85a in dem Vorrang-Abfragesystem 84 oder des Flipflops 89a in dem Normal-Abfragesystem 88 abgegeben werden. Diese Signale von dem Flipflop 81 bewirken die Auswahl entweder des Vorrang-Abfragesystems oder des Normal-Abfragesystems zur Abgabe von Abfragesignalen an die Kanal-Decodiermatrix 94.

Wenn der Wunsch besteht, das Normal-Abfragesystem bei sämtlichen Unterkanälen zu benutzen, ist der Schalter 30 (Fig.2) in jedem Unterkanal geöffnet, so daß eine für ein Binärzeichen »0« kennzeichnende Spannung niedrigen Wertes über die Leitung 39 der Übertragungssteuereinrichtung gemäß Fig.3 zügeführt wird. D^ses Binärzeichen »0« wird über das ODER-Glied 96£> geleitet und bewirkt nach Invertierung durch den Inverter 77 die Rückstellung des Flipflops 81 sowie die Abgabe eines Binärzeichens »I« von der <?-Ausgangsleitung dieses Flipflops. Das auf der Q-Ausgangsleitung auftretende Binärzeichen »I« bewirkt, daß die UND-Glieder 91a bis 91e und das UND-Glied 87 übertragungsfähig werden, so daß das Normal-Abfragesystem 88 Signale an die Kanal-Decodiermatrix 94 abgibt.

Wenn der Modem bereit ist, Daten von dem Unterkanal her zu empfangen, werden Zeitsteuersignale bzw. Taktsignale über die Leitung 23 an das Bit-Anforderungs-Flipflop 25 abgegeben, wodurch dieses Flipflop 25 gesetzt wird. Wenn das Bit-Anforderungs-Flipflop 25 gesetzt ist, wird ein von dessen Q-Ausgangsleitung abgegebenes Binärzeichen »I« über das ODER-Glied und das UND-Glied 35 der Übertragungssteuereinrichtung zugeführt. Wenn zu diesem Zeitpunkt das Bit-Bereitschafts-Flipflop 16 zurückgesteillt ist, wird das von der (?-Ausgangsleitung abgegebene Binärzeichen »0« durch den Inverter 43 invertiert und dem einen Eingang des UND-Gliedes 54 gemäß Fi g. 2b zugeführt. Das von der (?-Ausgangsleitung des Bit-Anforderungs-Flipflops 25 geführte Binärzeichen »1« wird dem anderen Eingang des UND-Gliedes 54 zugeführt, wodurch das Lade-Befehls-Flipflop 47 gesetzt wird. Das von der Q-Ausgangsleitung des Lade-Befehls-Flipflops 47 abgegebene Binärzeichen »1« und das von der Eingabe/Ausgabe-Multiplexeinrichtung über die Leitung 45 abgegebene Antwortsignal sowie das Kanalfreigabesignal auf der Leitung 33 bewirken, daß das UND-Glied 37 übertragungsfähig wird, so daß Daten von der Eingabe/Ausgabe-Multiplexeinrichtung auf der Leitung 49 in das Ausgabe-Daten-Flipflop 21 (Fig. 2a) eingeführt werden. Wenn der nächste Taktimpuls von dem Unterkanal empfangen wird, wird das Datenbit in dem Ausgabe-Daten-Flipflop 21 an das Ausgabe-Flipflop 20 abgegeben und über die Leitung 19 dem Modem zugeführt.

Wenn ein Trägersignal von dem Moden, sich ändert.

Q Ir. Jor U/ ο

abgeschaltet wird, wird eine Spannung über die Leitung 63 an den Unterkanal abgegeben. Wenn der Träger abgeschaltet wird, wird ein zu negativen Werten hin sich änderndes Signal an das Träger-Aus-Flipflop 64 abgegeben, wodurch dieses Flipflop 64 gesetzt wird. Wenn der Träger eingeschaltet wird, wird ein zu positiven Werten hin sich änderndes Signal an die

so Leitung 63 abgegeben und durch den Inverter 67 invertiert. Dadurch wird das Träger-Ein-Flipflop 65 gesetzt. Die von dem Träger-Aus-Flipflop 64 und dem Träger-Ein-Flipflop 65 abgegebenen Signale können über das ODER-Glied 70, das ODER-Glied 31 und das UND-Glied 35 geleitet werden, um ein Bedienungsanforderungs-Signal an die Übertragungssteuereinrichtung abzugeben. Das von dem Träger-Aus-Flipflop abgegebene Signal kann außerdem über das UND-Glied 62 an die Übertragungssteuereinrichtung abgegeben werden, und das von dem Träger-Ein-Flipflop 65 abgegebene Signal wird über das UND-Glied 69 der Über.ragungssteuereinrichtung zugeführt. Die Daten-Lade-Signale, die Daten-S, .eicher-Signale, die Zustands-Speicher-Signale, die Träger-Ein-Signale und die

o» Träger-Aus-Signale werden über die UND-Glieder 96d bis 96Λ (Fig.3c) der in Fig. 1 dargestellten Eingabe/ Ausgabe-Multiplexeinrichtung zugeleitet.

Wenn es erwünscht ist, den in Fig. 7 dargestellten

Unterkanal als einen eine hohe Priorität aufweisenden Unterkaⁿal bzw. Vorrang-Unterkanal zu benutzen, wird der Schalter 30 geschlossen. Demgemäß wird jeweils dann, wenn ein Bit bereitsteht für die Übertragung von dem Unterkanal zu der Llbertragungssteuereinrichtung, ein Signal von der 9-Ausgangsleitung des Bit-Bereitschafts-Flipflops 16 über das ODER-Glied 29 und den Schalter 30 an die Prioritäts-Anforderungsleitung 39 und an die Übertragungssteuereinrichtung abgegeben.

Wenn ein Bit für die Aussendung an das Modem bereitsteht, ist das Bit-Anforderungs-Flipflop 25 gesetzt, so daß ein Binärzeichen »1« auf der (?-Ausgangsleitung des Flipflops 25 zur Verfügung steht. Dieses Binärzeichen »1« wird über das ODER-Glied 29 und den Schalter 30 zu der Prioritäts-Anforderungsleitung 39 hingeleitet. Das auf der Leitung 39 (F i g. 3) auftretende Prioritäts-Anforderungssignal wird über das ODER-Giied 96b dem einen Eingang des UND-Gliedes 79 zugeführt. Der andere Eingang des UND-Gliedes 79 wird durch das von dem (^-Ausgang des Abfrage-Flipflops 75 abgegebene Signal freigegeben, so daß das Flipflop 81 gesetzt wird, wenn der nächste Impuls von dem Oszillator 90 an die C-Eingangsleitung abgegeben wird. Wenn das Flipflop 81 gesetzt ist, bewirkt ein auf der (J-Ausgangsleitung auftretendes Binärzeichen »1«, daß die UND-Glieder 86a bis 86c/ übertragungsfähig werden, so daß das Ausgangssignal des Vorrang-Abfragesystems 84 der Kanal-Decodiermatrix 94 zugeführt und ausgangsseitig zu den veuchiedenen Unterkanälen hingeleitet wird. Zu diesem Zeitpunkt bewirkt ein auf jo der φ-Ausgangsleitung auftretendes Binärzeichen »0« die Sperrung des UND-Giiedes 87, so daß das Normal-Abfragesystem 88 gesperrt und die Abfrage durch dieses Normal-Abfragesystem 88 angehalten ist.

Wenn es erwünscht ist, daß nur zwei eine hohe Priorität besitzende Unterkanäle mit der in F i g. 3 dargestellten Übertragungssteuereir;richtung zu verwenden sind, so wird der Schalter 82a gemäß Fig. 3b mit dem Kontakt 78a verbunden. Die Schalter 82f>, 82c und 82c/sind jeweils mit Erdkontakten verbunden. Mit in der oberen Stellung befindlichen Schaltern wird

ci:_rt se, .-.u— J-,

Verknüpfungsglied 86a zu der Kanal-Öecodiermatrix 94 hin geleitet, so daß lediglich der Unterkanal 0 und der Unterkanal 1 durch das Vorrang-Abfragesystem abgefragt werden. Wenn es erwünscht ist, mehr als zwei Unterkanäle als Unterkanäle mit hoher Priorität zu verwenden, so sind andere Schalter der Schalter 82a bis 82c/ mit den entsprechenden Kontakten 78a bis 78c/ verbunden. Wenn z. B. der Wunsch besteht, acht Unterkanäle als Unterkanäle hoher Priorität zu benutzen, so sind die Schalter 82a, 826 und 82c mit den Kontakten 78a, 78b bzw. 78c verbunden. Wenn der Wunsch besteht, sechzehn Unterkanäle als Unterkanäle hoher Priorität zu benutzen, so sind sämtliche Schalter 82a bis 82c/mit ihren entsprechenden Kontakten 78a bis 78c/ verbunden. Damit dürfte ersichtlich sein, daß das Vorrang-Abfragesystem gemäß F i g. 3 die Übertragungssteuereinrichtung veranlaßt, zwei Unterkanäle, vier Unterkanäle, acht Unterkanäle oder sechzehn eo Unterkanäle als Unterkanäle hoher Priorität abzufragen. Wenn der Wunsch besteht, eine andere Anzahl von Unterkanälen abzufragen, wie drei oder fünf Unterkanäle, kann ein einer anderen Ausführungsform entsprechendes Vorrang-Abfragesystem verwendet werden, wie es in F i g. 7 gezeigt ist. Das in F i g. 7 dargestellte Abfragesystem kann dazu herangezogen werden, fortlaufend irgendeine Anzahl von Unterkanälen zwischen einem Unterkanal und sechzehn Unterkanälen als Unterkanäle hoher Priorität auszuwählen. Es dürfte einzusehen sein, daß auch mehr als sechzehn Unterkanäle abgefragt werden können, indem zusätzliche Flipflops und zusätzliche Schalter in oie in F i g. 7 dargestellte Schaltung einbezogen werden.

Wenn sämtliche Unterkanäle hoher Priorität bzw. Vorrang-Unterkanäle, wie sie in F i g. 2 dargestellt sinr¹ bedient worden sind, sind die Bit-Bereitschafts-Flipflops 16 und die Bit-Anforderungs-Flipflops 25 in sämtlichen Unterkanälen zurückgestellt, so daß auf den Priontäts-Anforderungsleitungen 39 von den Unterkanälen her zu der Übertragungssteuereinrichtung hin keine weiteren Signale mehr vorhanden sind. Wenn auf der Leitung 39 kein Signal mehr vorhanden ist, wird auch von dem ODER-Glied 96Z> in der Übertragungssteuereinrichtung kein Signal abgegeben, so daß die dem Eingang des UND-Gliedes 79 (Fi g. 3b) zugeführt Spannung niedrig ist. Dadurch ist das UND-Glied 79 gesperrt. Der niedrige Spannungswert wird durch den Inverter 77 invertiert und an den einen Eingang des UND-Gliedes 80 abgegeben. Dadurch wird das Binärzeichen »1« von der φ-Leitung des Abfrage-Flipflops 75 über cas UND-Glied 80 geleitet und zur Zurückstellung des Flipflops 81 herangezogen. Wenn das Flipflop 81 zurückgestellt ist. wird ein von dessen Q-Ausgangsleitung abgegebenes Binärzeichen »1« an den einen Eingang der UND-Glieder 91 bis 91 e abgegeben, so daß diese UND-Glieder 91a bis 91e freigegeben bzw. übertragungsfähig gemacht werden. Damit wird das Normal-Abfragesystem 88 wieder mit der Kanal-Decodiermatrix 94 verbunden, und sämtliche Unterkanäle werden nacheinander von der Übertragungssteuereinrichtung abgefragt.

Wenn das Normal-Abfragesystem Kanalfreigabe-Signale an einen Unterkanal der Unterkanäle 17 bis 31 zu dem Zeitpunkt abgibt, zu dem ein Prioritäts-Anforderungssignal von einem der Unterkanäle hoher Priorität aufgenommen wird, so holt das Normal-Aofragesystem 88 die Abfrage an. Die Übertragungssteuereinrichtung beendet jedoch die Bedienung des Unterkanals, der zum

signals bedient worden war. Das Vorrang-AVragesystem beginnt die Abfrage der Unterkanäle hoher Priorität, die durch die Einstellung der Schalter 82a bis 82c/ bestimmt sind. Wenn das Prioritäts-Anforderungssignal nicht mehr der Übertragungssteuereinrichtung zugeführt wird, nimmt das Normal-Abfragesysteni die Abfrage der Unterkanäle wieder auf. wobei mit dern nächsten Unterkanal begonnen wird, der zu bedienen ist. Wenn z. B. das Normal-Abfragesystem bei dem Unterkanal 19 zu dem Zeitpunkt angehalten worden ist. zu dem das Prioritäts-Anforderungssignal die Inbetriebsetzung des Vorrang-Abfragesystems bewirkt hat. so beginnt das Normal-Abfragesystem die Abfrage wieder bei dem Unterkanal 20.

Eine Priorität der von dem Unterkanal zu der Übertragungssteuereinrichtung geleiteten Befehle wird durch die Flipflops 46, 47, 48, durch die Inverter 45, 58, 59, 60 und die UND-Glieder 54 und 55 erreicht. Dabei kann nur ein Flipflop der Flipflops 46, 47 und 4)3 zu einem bestimmten Zeitpunkt gesetzt werden, so daß nur ein Signal der Daten-Speicher-, Daten-Lade- und Zustands-Speicher-Signale zu einem bestimmten Zeitpunkt an die Übertragungssteuereinrichtung ausgesendet werden kann. Die Flipflops 46, 47 und 48 weiden durch Signale von den Flipflops 16,25,64 und 65 gesetzt.

Wenn das Bit-Bereitschafts-Flipflop 16 gesetzt isL

bewirken ein Binärzeichen »1« auf der <?-Ausgangsleitung dieses Flipflops und ein Bedienungsanforderungssignal von dem UND-Glied 35, daß das Speicher-Befehls-Flipflop 46 gesetzt wird und daß ein Daten-Speicher-Befehl an die Übertragungssteuereinrichtung abgegeben wird. Das von dem Flipflop 16 abgegebene Binärzeichen »1« wird durch den Inverter 43 invertiert und sperrt die UND-Glieder 54 und 55, so daß die Flipflops 47 und 48 nicht gesetzt werden können.

Wenn das Bit-Anforderungs-Flipflop 25 gesetzt ist und das Bit-Bereitschafts-Flipflop 16 zurückgestellt ist, wird ein auf der Q-Ausgangsleitung des Flipflops 16 auftretendes Binärzeichen »0« durch den Inverter 43 invertiert und dem einen Eingang des UND-Gliedes 54 zugeführt. Dieses UND-Glied 54 wird dadurch übertra- ts gup.gsfähig, so daß ein Binärzeichen »1« auf der ζί-Ausgangsleitung des Flipflops 25 das Setzen des Lade-Befehls-Flipflops 47 bewirkt und damit einen Daten-Lade-Befehl an die Steuereinrichtung abgibt Das von dem Flipflop 25 abgegebene Binärzeichen »1« wird durch den Inverter 58 invertiert, wodurch das UND-Glied 55 gesperrt wird. Dadurch kann das Flipflop 48 nicht gesetzt werden.

Wenn die Flipflops 16 und 25 zurückgestellt sind, werden die auf den (J-Ausgangsleitungen dieser Flipflops auftretenden Binärzeichen »0« durch die Inverter 43 und 58 invertiert dem UND-Glied 55 zugeführt, welches dadurch übertragungsfähig ist. Damit bewirkt ein auf der Q-Ausgangsleitung des Träger-Aus-Flipflops 64 oder des Träger-Ein-Flipflops 65 auftretendes Binärzeichen »1« das Setzen des Zustands-Befehls-Flipflops 48. Wenn das Flipflop 48 gesetzt ist. wird von dessen (?-Ausgangsleitung ein Binärzeichen »1« abgegeben, welches für die Übertragungssteuereinrichtung einen Zustands-Speicher-Befehl darstellt.

Hierzu 9 Blatt Zeichnungen

Claims

Patentansprüche:

1. Datenübertragungssystem zur Übertragung von Daten mit unterschiedlichen Übertragungsraten zwischen an Unterkanälen angeschlossenen peripheren Einrichtungen und einer zentralen Steuereinrichtung, unter Verwendung einer Steuereinrichtung, in der die jeweils zu übertragenden Daten in einer der für ihre Übertragung zu benutzenden to Übertragungsrate entsprechende Häufigkeit abgefragt werden, dadurch gekennzeichnet,

daß in der Steuereinrichtung (5) neben einem für eine aufeinanderfolgende Abfrage sämtlicher Unterkanäle (6a bis 6n) mit einer für deren Abfrage ir normalerweise ausreichenden ersten Abfragerate dienenden Normal-Abfragesystem (88) ein Vorrang-Abfragesystem (84) für die Abfrage von einer zweiten, die erste Abfragerate übersteigenden Abfrage^e erfordernden, vorrangig abzufragenden Unterkanälen vorgesehen ist und daß bei der Abfrage von vorrangig abzufragenden Unterkanälen durch das Vorrang-Abfragesystem (84) das Normal-Abfragesystem (88) nach Abfrage des jeweils vor einem vorrangig abzufragenden Unterkanal normal abgefragten Unterkanals stillsetzbar und nach der Abfrage des betreffenden vorrangig abzufragenden Unterkanals unter Abfrage des im normalen Abfragezyklus dem vor seiner Silisetzung unmittelbar folgenden Unterkanal wieder in Betrieb setzbar ist.

2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, da-, die beiden Abfragesysteme (84, 88) jeweils vinsn eigenen Zähler (85a bis 85c/;89a bis 89^ aufweisen, daß die beiden Zähler (83a bis SSd; 89a bis S9e) mit ihren Zähleingängen gemeinsam am Ausgang eines Zählimpulses liefernden Oszillators (90) angeschlossen sind,

daß die Ausgänge der beiden Zähler (85a bis 85c/;89a <o bis S9e) mit gesonderten Zählerstellungs-Übertragungsschaltungen (86a bis 86c/; 91a bis, 9ie) verbunden sind, von denen jeweils nur eine Zählerstellungs-Übertragung durch Ansteuerung von einer Umschalteinrichtung (81) her freigebbar ist, die entsprechend dem jeweils wirksam zu schaltenden Abfragesystem (84 bzw. 88) dessen zugehörigen Zähler (85a bis SSd bzw. 89a bis 89eJ für die Ausführung eines Zählbetriebes freigibt, und daß die Zählerstellungs-Übertragungsschaltungen (86a bis 86c/; 91 a bis 91e;an einer Kanal-Decodiermatrix (94; angeschlossen sind, über die die Bezeichnung der einzelnen Unterkanäle erfolgt

3. Datenübertragungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Zähler (85a bis SSd, 89a bis 9Se) jeweils aus einer Vielzahl von bistabilen Kippgliedern bestehen.

4. Datenübertragungssystem nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Umschalteinrichtung (81) mit ihrer Eingangsseite an der zentralen Steuereinrichtung (1,2,3,4) angeschlossen ist.

5. Datenübertragungssystem nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß dem Zähler (85a bis SSd) des Vorrang-Abfragesystems « (84) eine Schalteranordnung (82a bis SId) nachgeschaltet ist, durch deren Einstellung festlegbare Zählerstellungen des betreffenden Zählers (85a bis

85c#der Kanal-Decodiermatrix (94) zuführbar sind.

6, Datenübertragungssystem nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß in den einzelnen Unterkanälen durch Bereitstellen eines gesonderten Bedienungsanforderungssignals die Forderung nach einer Vorrang-Abfrage anzeigbar ist.