DE2524957C3 - Anordnung zur Auswahl von Ein- und Ausgabeeinheiten mittels Adressen - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung gemäß dem Oberbegriff des Anspruchs 1.

Eine derartige Anordnung ist bekannt (DE-AS 12 06 183). Die Ein-, Ausgabeeinheiten sowie zumindest ein Speicher und ein Rechenorgan werden bei dieser Anordnung nacheinander fortlaufend durch auf den gemeinsamen Übertragungskanal gegebene Adressen aufgerufen. Wenn eine dieser Einheiten eine Information zu übertragen hat, sendet sie nach dem Empfang ihrer Adresse ein Besetztzeichen an eine eigens hierfür vorgesehene Besetztleitung des Hauptkanals aus.

Weiterhin ist ein Datenverarbeitungssystem bekannt, das eine zentrale Verarbeitungseinheit sowie Ein- und Ausgabeeinheiten enthält, die an einen gemeinsamen Datenkanal angeschlossen sind (DE-AS 12 99 145). Die Ein- und Ausgabeeinheiten sind zu Gruppen zusammengefaßt, denen jeweils eine Steuerschaltung zugeordnet ist,die Registerund Vergleichsschaltungen aufweist. Die Steuereinheiten vergleichen die auf dem Datenkanal übertragenen Adressen mit den Adressen der in der zugehörigen Gruppe vorhandenen Ein-, Ausgabegeräte. Die Daten werden auf dem Datenkanal byteweise übertragen.

Bei einem anderen bekannten Datenverarbeitungssystem sind mehrere Außenstellen über Fernleitungen mit einer programmgesteuerten Datenverarbeitungsanlage in einer Zentrale verbunden. Mehrere Außenstellen sind je über eine gemeinsame Fernleitung an eine Leitungsendstufe angeschlossen. Jede Außenstelle besitzt ein eigenes Kennzeichen, z. B. eine Kennummer. Die Kennzeichen werden pulscodemoduliert in serieller Form zu den Außenstellen übertragen (DE-AS 15 24 202).

Bekannt ist ferner eine Datenverarbeitungsanlage mit einem Rechner, an den mehrere Ein-, Ausgabekanäie zur Datenübertragung zwischen dem Hauptspeicher des Rechners und peripheren Einheiten angeschlossen sind. Mehrere periphere Einheiten sind jeweils mit einem Multiplex-Ein-Ausgabckanal verbunden, der eine eigene Steuerung enthält, von der bestimmte Ein-Ausgabebefehle bearbeitet werden, während der Rechner gleichzeitig andere Aufgaben ausführt (DE-AS 17 74 052). Schließlich ist es auch bekannt mehrere periphere Einheiten über gemeinsame Datenvermittlungsleitungen an einen Leitungsadapter anzuschließen, der mit einer Eingabe-, Ausgabe-Steuereinheit verbunden ist, von der die über den Leitungsadapter . abgegebenen Signale der peripheren Einheiten identifiziert werden. An Hand dieser Signale stellt die I Steuereinheit fest, um welche periphere Einheit es sieh handelt (DE-OS 17 74 040). Aus der DE-AS 22 10 426 ist ein Verfahren zur vorranggesteuerten Auswahl einer I von mehreren gleichzeitig ein Anschalterfordernis ;inj eine ihnen gemeinsam zugeordnete Einrichtung signali-J sierenden Funktionseinheiten mit unterschiedlicher! Anschaltberechtigung in Datenverarbeitungsanlagen! bekannt, bei dem die jeweilige Adresse der Ein-/Ausga[ beeinheit über ambivalente Leitungen ausgegeben wird!

und alle ein Anschalterfordernis signalisierenden Ein-/Ausgabeeinheiten ihre Adresse auf ambivalente Busleitungen übertragen. Ober Verknüpfungsglieder und einen Vergleicher wird die Ein-/Ausgabeeinheit mit der höchsten Priorität ermittelt und die übrigen Ein-/Ausgabeeinheiten werden abgeschaltet.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der im Oberbegriff des Anspruchs 1 erläuterten Gattung derart weiterzuentwickeln, daß der schaltungstechnische Aufwand für die Adressendekodierung in den Aus-, Eingabeeinheiten wesentlich vermindert wird.

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Maßnahmen gelöst, wobei Schutz ausschließlich für die Kombination aller im Anspruch 1 angegebenen Merkmale begehrt wird. Da bei dieser Anordnung in der jeweils adressierten Ein-, Ausgabeeinheit alle Adressenleitungen den gleichen binären Wert, z.B. eine binäre »1« oder »0«, führen, reicht zumeist eine Torschaltung aus, um die Adresse zu dekodieren. In den Ein-, Ausgabeeinheiten sind nichi einmal Speicher notwendig, um für die Djuer des Datenaustauschs zwischen der ausgewählten Ein-, Ausgabeeinheit und der zentralen Datenverarbeitungsanlage die Adresse festzuhalten, da die Speicherung von der zugehörigen Steuereinheit übernommen wird.

Eine bevorzugte Ausführungsform ist im Anspruch 2 erläutert. Bei dieser Anordnung erfolgt die Markierung der Wege für den Datenaustausch zwischen der ausgewählten Ein-, Ausgabeeinheit und der zentralen Datenverarbeitungsanlage mit einem minimalen Aufwand an Speichern. Eine zweckmäßige Ausführungsform ist im Anspruch 3 beschrieben. Da die Zurücksetzung durch ein eigenes Steuersignal erfolgt, beeinflussen die auf den Adressen- und Datenleitungen anstehenden Signale zunächst die Speicher nicht. Während dieser Zeit können die auf den Adressen- und Datenleitungen anstehenden Signale auf Parität geprüft werden.

Eine günstige Ausführungsform geht aus dem Anspruch 4 hervor. Mit dem Steuersignal auf der Adresseneingabesteuerleitung steht bei dieser Anordnung an jeder der mit den ambivalenter: Signalen beaufschlagten Ein-, Ausgabeeinheiten der über die ambivalenten Leitung erzeugte Teil der Adresse an. Die Signale der Teiladressen werden mit geringen schaltungstechnischen Aufwand in den Steuereinheiten gebildet.

Im Anspruch 5 ist eine weitere bevorzugte Ausführungsform erläutert. Mit dieser Anordnung kann eine Übertragung einer Adresse einer Ein-, Ausgabeeinheit zur zentralen Einheit bzw. zu einem Kanalsteuerwerk in einfacher Weise erfolgen.

Vorzugsweise ist der Anforderungsmerkspeicher über eine Vorrangschaltung in der Datenverarbeitungsanlage setzbar. Die Vorrangschaltung wertet die für eine Verarbeitungseinheit bestimmte Anforderungssignale nach einer festgelegten Rangfolge aus. Die Anforderungssignale, die z. B. von den Hin-, Ausgabeeinheilen abgegeben werden, können temporär in Flipflops gespeichert werden, deren Ausgänge an die «i Vorrangschaltung angeschlossen sind. Die vorstehend erläuterte Anordnung ermöglicht die Meldung der Adresse einer ein Anforderungssignal abgebenden Ein-, Ausgabeeinheit an das Kanalsteuerwerk bzw. die zentrale Einheit. &5

Die Erfindung wird im folgenden an Hand eines in einer Zeichnung dargejtellten Ausführungsbeispiels näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild einer Anordnung zur Auswahl von Ein-, Ausgabeeinheiten,

F i g. 2 ein Schaltbild einer Steuereinheit mit nachgeschalteten Ein-, Ausgabeeinheiten.

Die in F i g. 1 und 2 dargestellte Datenverarbeitungseinheit enthält eine zentrale Einheit 1, die z. B. als Kanalsteuerwerk oder zentrale Recheneinheit ausgebildet ist. Die Einheit 1 kann an einen nicht dargestellten Speicher angeschlossen sein, in dem Daten festgehalten sind, die zu oder von Ein-, Ausgabeeinheiten übertragen werden. Zur Auswahl der gespeicherten Daten dienen an sich bekannte Dekodierschaltungen. Die von der Einheit 1 ausgegebenen oder empfangenen Daten werden auf einem Multiplexkanal 2 übertragen, der eine Reihe von Leitungen enthält. Die Leitungen 3, 4, 5, 6, 7 und 8 des Multiplexkanals 2 dienen zur bidirektionalen Übertragung von Daten und Adressen. In Fig. 1 sind die Leitungen 3 bis 8 durch eine Linie dargestellt. Auf den Leitungen 3 bis 8 können Daten und Adressen von der Einheit 1 zu an den Multiplexkan?'· angeschlossenen Ein-, Ausgabeeinheiten und umgestihrt übertragen werden. Eine weitere Leitung 9 des Multipiexkanals 2 ist für ein Steuersignal vorgesehen, das mit der Ausgabe einer Adresse von der Einheit 1 auftritt. Über die Leitung 1, die in F i g. 1 als Adressenausgabesteuerung bezeichnet ist, gelangen nur Steuersignale von der Einheit 1 zu an den Multiplexkanal 2 angeschlossenen Ein-, Ausgabeeinheiten. Es ist ferner eine Leitung 10 vorhanden, auf der Steuersignale auftreten, wenn eine Adresse von einer Ein-, Ausgabeeinheit zu der Einheit 1 übertragen wird. Die Leitung 10 ist mit Adresseneingabesteuerung bezeichnet. Die Leitung wird, von der Einheit 1 gespeist. Eine Leitung 11 des Multiplexkanals 2 dient zur Ausgabe eines Taktsignals von der Einheit 1. Für die Rückmeldung einer vollzogenen Adressierung an die Einheil 1 ist eine Leitung 12 vorgesehen, die von den Ein-, Ausgabeeinheiten mit Taktsignaien beaufschlagbar ist. Im Multiplexkanal 2 ist weiterhin, eine Leitung 13 vorhanden, die ein Paritätssignal führt. Das auf der Leitung 13 anstehende, bidirektional übertragbare Signal ergänzt die Signale auf den Leitungen 3 bis 8 auf ungerade Parität. Eine zusätzliche Leitung 14 des Multiplexkanals 2 dient zur Anzeige eines Status. Die Leitung 14 kann von der Einheit 1 und von den Ein-, Ausgabeeinheiten mit einem Statussignal beaufschlagt werden. Wenn ein Paritätsfehler erkannt wird, dann wird das Statussignal auf der Leitung 14 gesetzt. Ebenso kann bei einem Datentransfer auf den Leitungen 3 bis 8 ein Statussignal erzeugt werden. Bei erregter Statusleitung 14 wird z. B. die auf den Leitungen 3 bis 8 erscheinende Information als Statusinformation derjenigen Einheit weiterverarbeitet, von der die Information ?.bgeg"b°n wurde. Die Statusinformation kann sich auf die besonderen Eigenschaften der jeweiligen Einheit beziehen. Beispielsweise ist eine der Leitungen 3 bis 8 für die Übertragung eines »Besetzt« Zeichens der Einheit und eine andere Leitung für die Übertragung eines »Frei«-Zeichens vorgesehen.

Die beiden Leitungen 13, 14 können auch noch für zusätzliche Aufgaben ausgenutzt werden, indem den vier möglichen Kombinationen von logischen »0«- und »!«-Signalen bestimmte Bedeutungen zugeordnet werden. Herrschen auf beiden Leitungen 13, 14 logische »1 «-Signale, dann liegt ein »Siatuswunsch« einer Einheit vor. die anschließend mit der zentralen Einheit in Verbindung tritt. Führen beide Leitungen logische »O«-Signale, so gibt diese Kombination der zentralen Einheit an. daß ein allgemeiner Fehler in einer Einheit

vorhanden ist. Bei einer logischen »1« auf der Leitung 14 und einer logischen »0« auf der Leitung 13 ist ein Paritätsfehler vorhanden. Wenn kein Fehler vorliegt, dann ist die Leitung 13 mit einer logischen »!« und die Leitung 14 mit einer logischen »0« beaufschlagt.

Der Multiplexkanal 2 weist ferner eine Leitung 15 auf. die mit Anforderungssignalen der Ein-, Ausgabeeinheiten beaufschlagbar ist. Eine Unterbrechungs-Unterdrückungs-Lcitung 16 des Multiplexkanals 2 wird von der Einheit 1 dann mit einem Steuersignal gespeist, wenn gerade ein Anforderungssignal auf der Leitung 15 /.ur Feststellung seiner Rangfolge verarbeitet wird. Mittels einer weiteren Leitung 17 werden die an die Einheit 1 angeschlossenen Einheiten nach dem Auftreten eines Anforderungssignals abgefragt, bis die mit der höchsten Rangfolge rufende Einheit festgestellt ist.

Die in Fig. I dargestellte Anordnung ermöglicht den AiisuMiiiu von Ein-, Aiisgsbcri'ciicreiriheuer! an den Multiplexkanal 2. In F i g. 1 sind zwei Steuereinheiten 18, 19 gezeigt, denen über die Leitungen 3 bis 17 Informationen zugeführt werden, die gemäß den obigen Ausführungen aus Vorrichtungsadressen, Daten und Steuersignalen bestehen. Die Steuereinheiten 18,19 sind mit den Leitungen 3 bis 16 parallel verbunden. Rezüglich der Leitung 17 sind die Steuereinheiten 18, 19 sowie die diesen nachgeschalteten Ein-, Ausgabeeinheiten in Serie geschaltet. Die von den Steuereinheiten 18, 19 an die Leitungen 3 bis 17 abgegebenen Informationen können von den Steuereinheiten 18, 19 selbst oder von den an die Steuereinheiten 18, 19 angeschlossenen Ein-, Ausgabeeinheiten erzeugt werden.

Von den Steuereinheiten 18, 19 gehen Übertragungskanäle 20 aus, die aus einer Reihe von Leitungen bestehen, auf denen Adressen, Daten und Steuersignale übertragen werden. Mit dem an die Steuereinheit 18 angeschlossenen Übertragungskanal 20 sind Ein-, Ausgabeeinheiten 21, 22, 23, 24 verbunden. Über den an die Steuereinheit 19 angeschlossenen Kanal 20 werden Ein-, Ausgabeeinheiten 25, 26, 27, 28, 29 gesteuert. Den Ein-, Ausgabeeinheiten 21 bis 29 sind unterschiedliche Adressen zugeordnet. Bei den Ein-, Ausgabeeinheiten 21 bis 29 kann es sich je um einen Meldekontakt, ein Stellglied, z. B. ein Relais, oder um ein Lochkartengerät, einen Drucker und dgl. sowie die zugehörigen Steuerschaltungen handeln.

In Fig. 2 ist die Steuereinheit 18 sowie die an diese angeschlossene Ein-, Ausgabeeinheit 21 dargestellt. Die Steuereinheit 19 entspricht in ihrem Aufbau der Steuereinheit 18. Die in F i g. 2 in Bezug auf die Ein-, Ausgabeeinheit 21 dargestellten Teile sind auch in den Ein-, Ausgabeeinheiten 22 bis 29 enthalten. In der Steuereinheit 18 sind die Leitungen 3 bis 8 mit Torschaltungen 30 verbunden, die in beiden Richtungen für den Datenfluß freigegeben werden können. Dieser Sachverhalt ist in Fig. 2 durch die beiden in einander entgegengesetzte Richtungen zeigenden UND-Glieder innerhalb des die Torschaltungen 30 symbolisierenden Blocks dargestellt. Von den Torschaltungen 30 gehen Leitungen 3', 4', 5', 6', T, 8' aus, die in der Anzahl den Leitungen 3 bis 8 entsprechen. Die Leitungen 3' bis 8' bilden einen Teil des Kanals 20. In der Steuereinheit 18 führen Abzweige 31, 32, 33 der Leitungen 3, 4, 5 zu Eingängen von taktgesteuerten Flipflops 34, 35, 36, deren Takteingänge gemeinsam an eine Leitung 37 angeschlossen sind, die mit der Leitung 11 verbunden ist.

Die Steuereinheit 18 weist eine Schaltungsanordnung 38 auf, in der die Adresse fest eingestellt ist Die nicht näher bezeichneten Ausgangsleitungen der Schaltung 38 sind an eine Vergleichsschaltung 39 und eine Dekodierschaltung 40 angeschlossen. Die weiteren Eingänge der Vergleichsschaltung 39 stehen über nicht näher bezeichnete Leitungen mit den Leitungen 6,7,8 in Verbindung. Die Ausgänge der Dekodierschaltung 40 sind an die Leitungen 6, 7, 8 angeschlossen. Die Vergleichsschaltung 39 weist drei Ausgänge auf, denen Eingänge von taktgesteuerten Flipflops 43, 44, 45 nachgeschaltet sind. Die Takteingänge der Flipflops 43

ίο und 44 werden von der Leitung 37 gespeist. Die Leitung 9 speist über einen Abzweig 46 einen nicht näher bezeichneten Eingang der Vergleichsschaltung 39. durch den die Schaltung 39 aktiviert wird. Der Takteingang des Flipflops 45 ist an die Leitung 12 gelegt.

Die nichtinvertierenden Ausgänge der Flipflops 34, 35, 36 sind je mit einem ODER-Glied 47, 48, 49 und < einem NAND-Glied 50. 51. 52 verbunden. Von den ODER-Gliedern 47,48,49 und den NAND-Gliedern 50, 51,52 gehen Adressenleitungen 53,54,55,56,57,58 aus. die einen Teil des Kanals 20 bilden. Die nichtinvertierenden Ausgänge der Flipflops 43, 44 speisen je ein ODER-Glied 59, 60, denen Adressenleitungen 61, 62 nachgeschaltet sind, die ebenfalls zum Kanal 20 gehören. Auf den Leitungen 61,62 können bidirektional Daten übertragen werden. Die Leitungen 61,62 sind mit Einginge der Dekodierschaltung 40 verbunden. Der nichtinvertierende Ausgang des Flipflops 45 steht mit Eingängen der Torschaltungen 30 in Verbindung. Die zweiten Eingänge der ODER-Glieder 47, 48, 49, 59, 60 und der NAND-Glieder 50, 5t. 52 sind an eine Leitung 63 gelegt, die von der Leitung 10 abzweigt, die zusammen mit den Leitungen 9, 11 und 12 ein Teil des , Kanals 20 bildet. ι

Die Leitungen 13 und 14 sind in der Steuereinheit 18 mit Torschaltungen 64 verbunden, die ebenso wie die Torschaltungen 30 in beiden Richtungen durchlässig gesteuert werden können. Von den Torschaltungen 64 gehen Leitungen 13', 14', aus die zu dem Kanal 20 gehören. Die Torschaltungen 64 werden durch ein Steuersignal auf einer Leitung 65 für die Signale auf den Leitungen 13,14 und 13', 14' durchlässig. Die Leitung 65 verläuft zu entsprechenden, nicht näher dargestellten Anschlüssen der Torschaltungen 30, da die Torschaltungen 30, 64 gleichzeitig mit dem vom Flipflop 45 abgegebenen Steuersignal beaufschlagt werden.

Die Steuereinheit 18 enthält weiterhin eine Schaltungsanordnung 66, die dem von weiteren, nicht dargestellten Anordnungen in der Einheit 18 erzeugbaren Anforderungssignal zugeordnet ist. Die Anordnung 66 kann einen ersten Speicher aufweisen, dem das Anforderungssignal zuführbar ist, wobei der Ausgang des ersten Speichers mit einem zweiten Speicher verbunden ist, dessen Ausgang über eine Leitung 67 an die Leitung 15 angeschlossen ist, die als Sammelleitung für Anforderungssignale dient. Von der Leitung 16 führt ein Abzv/eig 68 zur Schaltungsanordnung 66. Durch ein Steuersignal auf der Leitung 68 kann der nicht dargestellte zweite Speicher in der Anordnung 66 gegen die Übernahme eines weiteren Anforderungssignals gesperrt werden, solange ein gerade anstehendes Anforderungssignal, das aus der Einheit 18 oder von einer Ein-, Ausgabeeinheit stammt, verarbeitet wird. Die Leitung 17 ist in der Anordnung 66 an eine nicht dargestellte Torschaltung angeschlossen, die in Abhängigkeit vom Ausgangssignal des zweiten Speichers durchlässig gesteuert werden kann. An diese Torschaltung schließt sich die Leitung 17' an, die zu der Ein-,

Ausgabeeinheit 21 geführt ist. Sofern im zweiten Speicher das Auftreten eines Anforderungssignals festgehalten wurde, soerrt diese Torschaltung, während ein Anforderungsspeicher 69 gesetzt wird, der über eine Leitung 70 mit der Dekodierschaltung 40 verbunden ist. Ist in der Einheit 18 ein Anforderungssignal gesetzt, dann wird das auf die Leitung 17 von der Einheit 1 übertragene Abfragesignal über die Leitung 17 zur Ein-, Ausgabeeinheit 21 weitergeleitet, in der die Leitung in einer Schaltungsanordnung 71 endet. Die Schaltungsan-Ordnung 71 enthält ebenfalls je einen nicht dargestellten ersten und zweiten Speicher sowie eine an die Leitung 17' angeschlossene Torschaltung, von der eine Leitung 17" ausgeht, die zur Ein-, Ausgabeeinheit 22 verlegt ist. in der Anordnung 71 ist weiterhin ein Anforderungsmerkspeicher 72 enthalten. Die Schaltungen 66 und 71 können zum Empfang und Auswerten von für eine Verarbeitungseinheit in einer Datenverarbeitungsanlage bestimmten Anforderungssignaien ausgebildet sein. In diesem Fall läßt sich eine zusätzliche Leitung im Multiplexkanal 2 und in den Kanälen 20 vorsehen.

Die Leitungen 53 bis 58 bilden ambivalenle Adressenleitungen für die der Steuereinheit 18 nachgeschalteten Ein-, Ausgabeeinheiten 21 bis 24. Die Informationen auf den Leitungen 3 bis 8 sind so ausgewählt, daß die Leitung 3 die Bitstelle mit dem niedrigsten und die Leitung 8 die Bitstelle mit dem höchsten Stellenwert führt. Die Bits auf den Leitungen 3, 4, 5 dienen daher zur Adressierung der Ein-, Ausgabeeinheiten 21 bis 24, während die Bits auf den Leitungen 6, 7,8 für die Adressierung der Steuereinheiten 18, 19 vorgesehen sind. Die Flipflops 34, 35, 36 übernehmen die Speicherung der auf den Leitungen 3,4, 5 übertragenen Bits und beaufschlagen über die ODER-Glieder 47, 48, 49 und die NOR-Glieder 50, 51, 52 die ambivalenten Adressenleitungen 53 bis 5 mit, den Werter, der Bits entsprechender. Signalen.

Es sei angenommen, daß eine Ein-, Ausgabeeinheit die binäre Teiladresse 100 aufweist. Die Leitungen 53 bis 58 ermöglichen die Adressierung von acht Ein-, Ausgabe- *o einheiten. Die vcn der Leitung 3 über die zwischengeschalteten Elemente 34, 47 und 50 beaufschlagten Leitungen 53, 54 führen das Adressenbit mit dem niedrigsten Stellenwert. Den Leitungen 55, 56 bzw. 57, 58 sind die Adressenbits mit den nächsthöheren *5 Stellenwerten zugeordnet. Die Adresse 100 der Ein-, Ausgabeeinheit 21 wird durch Abzweigleitungen 73, 74, 75 eingestellt, die an Eingänge eines UND-Glieds 76 in der Einheit 21 gelegt sind. Die Leitung 75 ist mit der Leitung 57 verbunden. Die Leitungen 74,73 sind jeweils so an die Leitungen 56 und 54 angeschlossen. Wenn in den Flipflops 36,35,34 die Adresse 100 gespeichert ist, dann stehen auf den Leitungen 57, 56 und 54 Signalpegel an, die einer logischen »1« zugeordnet sind. Die Leitungen 58, 55 und 53 sind mit Signalpegeln beaufschlagt, die einer logischen »0« entsprechen.

Im Adressenvergleicher 39 werden die in der Schaltung 38 eingestellten Bits und die auf den Leitungen 6, 7, 8 übertragenen Bits auf Übereinstimmung geprüft. Trifft dies zu, dann wird je nach der auf diesen Leitungen anstehenden Kombination von Signalen das Flipflop 43 oder 44 gesetzt. Im Vergleicher 39 findet darüberhinaus eine Entschlüsselung der auf den Leitungen 6, 7 und 8 anstehenden Adressenbits statt. Je nach Wert der auf den Leitungen 6, 7 und 8 übertragenen Bits wird ein entsprechender Wert in die Flipflops 43, 44 eingespeichert. Gemäß den in den Flipflops 43, 44 gespeicherten Werten erhalten die Leitungen 61, 62 logische Signalpegel. Durch die Leitungen 61, 62 wird also die Zahl der adressierbaren Ein-, Ausgabegeräte erweitert. Die Leitungen 61, 62 können als Subadressenleitungen bezeichnet werden. Unter Einbeziehung der auf den Leitungen 6, 7 übertragenen Adressenstellen sei angenommen, daß die Ein-, Ausgabeeinheit 21 die Adresse 01 100 aufweist. Daher ist die Leitung 62 mit einem weiteren Eingang des UND-Glieds 76 verbunden.

Sofern eine Adressenausgabe abläuft, herrscht auf der Leitung 9 ein, einer logischen »1« zugeordneter Signalpegel. Deshalb führen alle Eingänge des UND-Glieds 76 logische »!«-Signale. Am Ausgang des UND-Glieds 76 tritt dadurch ein logisches »!«-Signal auf, durch das eine Meldung an die zentrale Einheit 1 gegeben und das Flipflop 45 gesetzt wird.

Die Adressendekodierung in den Ein-, Ausgabeeinheiten 22, 23 und 24 erfolgt durch den Abgriff von Signalen an den ambivaienten Adressenieitungen 53 bis 58 und den Subadressenleitungen 61, 62, die der jeweiligen Adresse entsprechen. Hat die Einheit 22 z. B. die Adresse 01 001, dann führen von einem nicht näher dargestellten UND-Glied in der Einheit 22 Leitungen zu der Subadressenleitung 61 und den Leitungen 53,55 und 57. Die Ein-, Ausgabeeinheiten 21 bis 24 können nur über die Steuereinheit 18 adressiert werden, deren Adresse durch auf den Leitungen 6, 7, 8 übertragenen Bits bestimmt wird. Durch die den höheren Stellenwerten zugeordneten Adressenbits wird also eine bestimmte Steuereinheit ausgewählt, d. h. die Adresse einer Ein-, Ausgabeeinheit hängt von der vorgeschalteten Steuereinheit ab, die durch eine bestimmte Kombination von Werten der Adressenbits festgelegt wird. Weiterhin ist die Adresse einer Ein-, Ausgabeeinheit durch die Anschlüsse der am UND-Glied 76 endenden Leitungen aus den ambivalenten Adressenleitungen 53 bis 58 und den Subadressenleitungen 61, 62 bestimmt. Die Verdrahtung eines für eine Ein-, Ausgabeeinheit vorgesehenen Steckkartenplatzes in einem Magazin für Leiterplatten setzt die Adresse dieses Steckkartenplatzes fest. Jede in diesen Steckkartenplatz eingeschobene Leiterplatte erhält die mit der Verdrahtung eingestellte Adresse. Die vorstehend erläuterte Art der Adressierung kann daher als »Platzadressierung« bezeichnet werden.

Der Adressenvorrat richtet sich nach der Anzahl der Adressenleitungen. Beispielsweise können an Stelle der Leitungen 3 bis 8 zwölf Adressenleitungen vorgesehen werden. Damit steht ein Adressenvorrat von 4 K zur Verfugung. Dabei ist es möglich acht Adressenleitungen für die Adressierung von 256 Steuereinheiten vorzusehen, von denen jede 16 Ein-, Ausgabeeinheiten steuert. Weiterhin können bei geringerem Bedarf an Steuereinheiten ein Teil der Bits auf den Adressenleitungen für die Bildung von Subadressen ausgenutzt werden, so daß die Anzahl der von einer Steuereinheit kontrollierbaren Ein-, Ausgabeeinheiten wesentlich höher als sechzehn wird.

Der Ausgang des UND-Glieds 76 speist den Eingang eines taktgesteuerten Flipflop 77, dessen Takteingang mit der Leitung 11 verbunden ist. Der Ausgang des Flipflop 77 ist an Torschaltungen 78 angeschlossen, die in beiden Richtungen für Signale durchlässig gesteuert werden können. Die Torschaltungen 78 sind durch nicht näher bezeichnete Leitungen mit den Leitungen 3' bis 8' und 13', 14 verbunden. Die von den Torschaltungen 78 zu den Teilen der Ein-, Ausgabeeinheit 21 führenden Leitungen sind nicht dargestellt.

In den Ein-, Ausgabeeinheiten 21 bis 29 sind, wie oben dargelegt, für die Adressendekodierung nur einfache Verknüpfungsglieder 76 sowie der Adressenmerkspeicher 77 erforderlich. Der Aufwand für die Dekodierung ist daher selir gering. Insbesondere wenn in einer Datenverarbeitungsanlage zahlreiche Ein-, Ausgabeeinheiten verwendet werden, ergeben sich dadurch große Einsparungen an Schaltkreisen.

Der schaltungstechnische Aufwand kann durch Einsparung des Flipflops 77 zusätzlich vermindert werden. Da das Flipflop 45, das über das UND-Glied 76 gesetzt wird, die Torschaltungen 30 und 64 durchlässig steuert, stehen die Adressensignale am UND-Glied 76 längere Zeit zur Verfügung. Der Ausgang des UND-Glieds 76 ist in diesem Fall direkt mit den Torschaltungen 78 verbunden. Der Ausgang des UND-Glieds 76 ist über eine weitere Leitung 79 mit der Leitung 72 verbunden. Durch das Auigaiigssignai des Adressenmerkspeichers 72 sind ferner Torschaltungen 81 freigebbar, die in Leitungsverbindungen zwischen den Leitungen 73, 74, 75 und den Leitungen 3', 4', 5' angeordnet sind.

Die Adressierung einer der Ein-, Ausgabeeinheiten 21 bis 29 beginnt mit der Ausgabe der entsprechenden Adresse durch die Einheit 1 auf die Leitungen 3 bis 8 sowie mit einem Steuersignal auf der Leitung 9. An dem Steuersignal auf der Leitung 9 erkennen die Steuereinheiten 18, 19 und die Ein-, Ausgabeeinheiten 21 bis 29, daß die Daten auf den Leitungen 3 bis 8 Adressen und keine anderweitigen Daten sind, die nach einer abgeschlossenen Adresseneingabe oder -ausgabe auf den Leitungen 3 bis 8 bzw. 3' bis 8' übertragen werden können. Erkennt beispielsweise die Steuereinheit 18 aus den ihr zugeordneten Stellen der Adressenbits ihre Adresse, dann werden über den Vergleicher 39 entsprechende Signale auf die Ausgänge übertragen, die an den Flipflops 43,44 anstehen. Die auf den Leitungen 3 bis 5 übertragenen Adressenbits beaufschlagen die Eingänge der Flipflops 34, 35, 36. Sofern von nicht dargestellten Paritälsprüfkreisen kein Fehler gemeldet wird, gelangen die ai. den Eingängen der Flipflops 34, 35,36 und 43,44, anstehenden Daten mit der Flanke des von der Einheit 1 auf die Leitung 11 gegebenen Steuersignals in die Flipflops. Die ambivalente Adressenleitungen 53 bis 58 und die Subadressenleitungen 61, 62 führen dann entsprechend den in den Flipflops 34,35, 36 und 43, 44 gespeicherten Werten logische »0«- oder »> !«-Signale.

Wenn die den Leitungen 8 bis 3 zugeordneten Adressenbits die Werte 01 100 aufweisen, dann herrschen auf den Leitungen 61, 75, 74 und 73 logische »1 «-Signale, die zusammen mit dem logischen »!«-Signal auf der Leitung 9 das UND-Glied 76 durchlässig steuern. Sobald am Ausgang des UND-Glieds 76 ein logisches »!«-Signal auftritt, erfolgt über die Leitungen 79, 12 eine Rückmeldung an die Einheit 1, daß die adressierte Ein-, Ausgabeeinheit 21 ihre Adresse erkannt hat Gleichzeitig wird der Speicher 45 gesetzt. Falls vorhanden, wird auch der Speicher 77 gesetzt Sofern ein Fehler in der Einheit 21 vorliegt, werden keine logischen »1«-Signale auf den Leitungen 13 und 14 übertragen.

Die Zeit der Beaufschlagung der Leitungen 3 bis 8 mit Adressensignalen und dem Auftreten des Steuertaktsignals auf der Leitung 10 kann zur Prüfurs der Signale auf den Leitungen 3 bis 8 auf Parität ausgenutzt werden. Mit der Flanke des Steuertaktsignals werden die Flipsflops 34,35,36 und 43,44 mit den an den Eingängen anstehenden Informationen überschrieben, d. h. die alten Inhalte der Flipflops werden gelöscht. Durch die zeitliche Verzögerung zwischen dem Auftreten der Adressensignale und dem Steuertaktsignal lassen sich Laufzeitunterschiede zwischen Ein-, Ausgabeeinheiten ausgleichen, deren Verbindungsleitungen zu der Einheit

I unterschiedlich lang sind.

Mit dem Auftreten des Steuertaktsignals auf der Leitung 12 erkennt die Einheit 1 die vollzogene

to Adressierung der Ein-, Ausgabeeinheit 21. Die Einheit 1 nimmt daher das Steuertaktsignal auf der Leitung 11. die Adressensignale auf den Leitungen 3 bis 8 und das Adressenausgabesignal auf der Leitung 9 zurück. Dadurch geht auch das Steuertaktsignal auf der Leitung

IS 9 mit einer gewissen, durch Laufzeitunterschi^de bedingten Verzögerung zurück.

Der Weg für die von der Einheit 1 an die adressierte Ein-, Ausgabeeinheit zu übertragender. Daten ist rr.i: dem Auftreten des Signals auf der Leitung 12. nach dem Verschwinden der Signale auf den Leitungen 3 bis 8, 9,

II und 12 durch die Flipflops 45 bzw. 77 markiert, da diese die Torschaltungen 30 und 78 durchlässig steuern. Falls die an die Torschaltungen 78 angeschlossenen, nicht dargestellten Ausgangsleitungen erst nach dem Verschwinden des Steuertaktsignals auf der Leitung 12 freigegeben werden sollen, kann dies mit einer von diesem Signal abhängigen zusätzlichen Verriegelung der Torschaltungen 78 erfolgen. Die von der Einheit 1 an die Leitungen 3 bis 8 ausgegebenen Daten gelangen somit über die Leitungen 3' bis 8' zu den Torschaltungen 78, von denen sie an die nachgeschalteten Elemente in der Ein-, Ausgabeeinheit weitergeleitet werden. Die Markierung des Wegs für den Datentransfer geschieht durch den Speicher 45 und. falls vorhanden, durch den Speicher 77. Der Aufwand an Speichern für die Markierung ist daher sehr gering.

Wenn beispielsweise in der Einheit 21 ein Anforderungssignal gesetzt wird, dann läuft ein Abfragezyklus unter Erzeugung von Melde-, Abfrage- und Unterbrechungsunterdrückungssignalen auf den Leitungen 15,17 und 18 ab. Nach Abschluß dieses Abfragezyklus, mit dem in der oben erläuterten Weise das mit der höchsten Priorität rufende Anforderungssignal festgestellt wird, ist der Anforderungsmerkspeicher 72 gesetzt, sofern das von der Ein-, Ausgabeeinheit erzeugte Anforderungssignal die höchste Priorität der gerade anstehenden Anforderungssignale aufweist.

Während eines Abfragezyklus gibt die Einheit 1 ein Steuersignal an die Leitung 10 für die Adresseneingabesteuerung ab. Dadurch werden die ODER-Glieder 47, 48, 49, 59, 60 und die NAND-Glieder 50, 51, 52 je an einem Eingang mit einem, einer logischen »1« zugeordneten Signalpegel beaufschlagt. Die Ausgänge der ODER-Glieder 47, 48, 49, 59, 60 übertragen diese logischen »!«-Signale auf die Leitungen 53, 55, 57, 61, 6Z An den Ausgängen der NAND-Glieder 50, 51, 52 treten dagegen logische »0«-SignaIe auf, die auf den Leitungen 54, 56 und 57 herrschen. Bei einer Adresseneingabesteuerung mittels eines Signals auf der Leitung 10 treten somit auf den aus den Leitungen 3 bis 8 abgeleiteten ambivaienten Adressenleitungen 53 bis 58 unterschiedliche Signalpegel auf. Die Adressenleitungen 53, 55, 57, die als »valente« Leitungen bezeichnet werden können, führen logische »1«-Signale. Die Adressenleitungen 54, 56, 58, die als »antivalente« Adressenleitungen bezeichnet werden, können führen dagegen logische »0«-Signale. An den Eingängen des UND-Glieds 76 liegen dadurch Signalp an, denen die

binären Werte 1100 zugeordnet sind. Dies entspricht der »Platzadresse« der Ein-, Ausgabfeinheit 21. Ebenso stehen an d»n UND-Gliedern der anderen an diü jteuereinheit 18 angeschlossenen Ein-, Ausgabeeinheit die zugeordneten »Platzadressen« an.

Da der Anforderungsmerkspeicher 72 gesetzt ist, wird die Torschaltung 80 durchlässig gesteuert. Ebenso sind die Torschaltungen 30 über das Setzen des Speichers 45 durchlässig gesteuert. Dies bedeutet, daß auf den Leitungen 3' bis 5' und 3 bis 5 die »Platzadresse« der Ein-, Ausgabeeinheit 21 verfügbar ist. Über die Leitung 61 wird die Dekodierschaltung 40 mit einem Steuersignal beaufschlagt, durch das aus den Signalen, die von der Schaltung 38 abgegeben werden, eine der Subadresse 01 entsprechende verschlüsselte Adressen-

zahl ausgewählt und auf die Leitungen 6 und 7 durchgeschaltet wird. Weiterhin wird die in der Schaltung 38 eingestellte Zahl für die Adressenposition mit dem höchsten Stellenwert auf die Leitung 8 durchgeschaltet. Auf den Leitungen 3 bis 8 ergibt sich daher die vollständige Adresse der Ein-, Ausgabeeinheit 21. Diese Adresse wird von der Einheit 1 erkannt, die anschließend das Steuersignal auf der Leitung ΊΙ0 zurücknimmt.

Die Markierung des Wegs für den Datentransfer kann anschließend durch die Ausgabe des Taktsteuersignals auf die Leitung 12 erfolgen. Es laufen dabei die bereits oben beschriebenen Vorgänge ab, bei denen die Flipflops 45 bzw. 77 gesetzt werden.

Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Anordnung zur Auswahl von Ein-, Ausgabeeinheiten mittels Adressen, wobei die Ein-, Ausgabeeinheiten mit Steuereinheiten verbunden sind, die mit einer Datenverarbeitungsanlage an einen gemeinsamen Übertragungskanal angeschlossen sind, der Leitungen für die Übertragung von Adressen und anderen Daten enthält, dadurch gekennzeichnet, daß von zumindest einem ersten Teil der in den Steuereinheiten (18, 19) angeordneten Adressenspeicher (34 bis 36) ambivalente Adressenleitungen (53, bis 58) ausgehen, und daß jede Ein-, Ausgabeeinheil (21 bis 29) eine Adressendekodierschaltung (76) aufweist, von der Eingänge mit !5 denjenigen Adressenleitungen (54,56,57) verbunden sind, die bei Beaufschlagung mit der zugeordneten Adresse nur binäre Signale gleichen Wertes aufweisen

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein je Steuereinheit (18,19) vorhandener Adressenmerkspeicher(45) von Signalen einer in der Steuereinheit angeordneten Adressenvergleichsschaltung (39) setzbar ist, wobei der Datentransfer von und zu den Ein , Ausgabeeinheiten (21 bis 29) von Torschaltungen (30, 64, 78) steuerbar ist, die von Signalen des Adressenmerkspeichers (45) freigebbar sind.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeknnet, daß eine Leitung (11) für ein Steuertaktsignal im Übertrr^ungskanal (2) vorgesehen ist, durch deren Signale der Adressenmerkspeicher (45) und der erste Teil -'34 bis 36) sowie der andere Teil (43, 44) der Adressenspeicher in den Steuereinheiten zurücksetzbar sind.

4. Anordnung nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß den ambivalenten Adressenleitungen (53 bis 58) Verknüpfungsglieder (47 bis 52) vorgeschaltet sind, deren Eingänge an die Ausgänge des ersten Teils der Adressenspeicher (34 bis 36) und an eine Adresreneingabesteuerleitung (10) angeschlossen sind, durch deren Steuersignal die den valenten Adressensignalen zugeordneten Leitungen (53,55, 57) je mit einem einer binären »1« entsprechendem Pegel und die den antivalenten Adressensignalen zugeordneten Leitungen (54, 56, 58) je mit einem einer binären »0« entsprechenden Pegel beaufschlagbar sind.

5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß je ein Anforderungsmerkspeicher (72) in den Ein-, Ausgabeeinheiten (21) bis 29) angeordnet ist, durch den bei Beaufschlagung der Verknüpfungsglieder (47 bis 52) über die Adresseneingabesteuerleitung (10) die Aufschaltung des über die Leitungen (54, 56, 57) mit binären Signalen gleichen Wertes der Ein-, Ausgabeeinheit zugeführten ersten Teils der Adresse sowie des auf Leitungen (61, 62) anstehenden, der zugehörigen Steuereinheit (18) zugeordneten zweiten Teils der Adresse auf Adressen- und Datenleitungen (3 bis 8) des Übertragungskanals (2) steuerbar ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß der Anforderungsmerkspeicher (72) über eine Vorrangschaltung in der zentralen Einheit (1) setzbar ist.

7. A.nordnung nach Anspruch 1. 2, 4 oder 5, dadurch gekennzeichnet, daß in Verbindung mit auf einer Adressenausgabesteuerleitung (9) oder der Adresseneingabesteuerleitung (10) anstehenden Steuersignalen auf den Adressen- und Datenleitungen (3 bis 8) des Übertragungskanals (2) anstehende Signale von der Datenverarbeitungsanlage bzw. den Steuereinheiten (18, 19) und Ein-, Ausgabegeräten (21 bis 29) als Adressen interpretierbar sind.