DE2727147A1 - Halbleiterspeicher - Google Patents

Halbleiterspeicher

Info

Publication number
DE2727147A1
DE2727147A1 DE19772727147 DE2727147A DE2727147A1 DE 2727147 A1 DE2727147 A1 DE 2727147A1 DE 19772727147 DE19772727147 DE 19772727147 DE 2727147 A DE2727147 A DE 2727147A DE 2727147 A1 DE2727147 A1 DE 2727147A1
Authority
DE
Germany
Prior art keywords
field effect
effect transistor
gate
voltage
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772727147
Other languages
English (en)
Other versions
DE2727147C2 (de
Inventor
Gota Kano
Susumu Koike
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE2727147A1 publication Critical patent/DE2727147A1/de
Application granted granted Critical
Publication of DE2727147C2 publication Critical patent/DE2727147C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/39—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using thyristors or the avalanche or negative resistance type, e.g. PNPN, SCR, SCS, UJT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

MATSUSHITA ELECTRIC INDUSTRIAL Co., LTD., Kadoma City, Osaka Pref., Japan
" Halbleiterspeicher "
beanspruchte
Priorität: 16.Juni 1976 Nr. 51-71508/76, Japan
Die Erfindung betrifft einen Halbleiterspeicher gemäss Oberbegriff des Patentanspruchs 1.
Es handelt sich dabei um eine nicht flüchtige, d.h. permanente» Halbleitervorrichtung und insbesondere um einen permanenten bistabilen Speicher mit einer Vorrichtung negativen Widerstandes.
Ein Speicher kann unter Verwendung eines elektrisch bistabilen Schaltungselementes, wie eines Flip-Flops oder eines Elementes mit negativem Widerstand hergestellt werden. In jüngerer Zeit werden viele Speichervorrichtungen auf dem Gebiet der Informationsspeicherung verwendet.
709851/1207
2727H7
Den meisten herkömmlichen Speichervorrichtungen haftet der Nachteil der Instabilität an, wie eine Änderung oder Falschverarbeitung des gespeicherten Inhalts im Fall eines Energieausfalls, wie einer Spannungsänderung oder einer Spannungsabschaltung. Wenn beispielsweise die Energieversorgung abgeschaltet und danach wieder eingeschaltet wird, ist es nicht sicher, welche der bistabilen Zustände beibehalten worden sind, und es ist nicht sichergestellt, dass ein Speicherzustand vor der Energieabschaltung wieder hergestellt ist. Deshalb muss man bei einer solchen Speichervorrichtung im Hinblick auf eine zuverlässige Informationsspeicherung davon ausgehen, dass die gespeicherte Information beim Energieausfall gelöscht worden ist.
Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterspeichervorrichtung verfügbar zu machen, die ein Element negativen Widerstandes aufweist und es sicher ermöglicht, dass nach einem Energieausfall und der anschliessenden Wiedereinschaltung der Energie jener Speicherzustand wieder hergestellt wird, der vor dem Abschalten oder Ausfallen einer Energiequelle vorhanden war.
Ferner soll eine statische Speichervorrichtung mit beliebigem Zugriff (RAM) verfügbar gemacht werden, die hauptsächlich mit einer Einheitszelle aufgebaut ist, die einen vergleichsweise einfachen Schaltungsaufbau hat und zuverlässig arbeitet.
Die Lösung der angegebenen Aufgabe und vorteilhafte Weiterbildungen dieser Lösung sind in den Patentansprüchen gekenn-
709851/1207
-r~ 2727U7
zeichnet.
Die beabsichtigte Funktion der erfindungsgemässen Speichervorrichtung besteht darin, dass die Vorrichtung eine bistabile Operation durchführt mit Hilfe von Eingangssignalen über ihren beiden Anschlüssen, und dass ferner, wenn eine Energieversorgungsquelle von den Anschlüssen abgeschaltet wird, durch Aufprägen eines spezifischen Steuersignals ein Zustand in der Vorrichtung gespeichert wird, der dem Zustand vor dem Energieausfall entspricht, so dass es möglich ist, den genauen gespeicherten Zustand vor dem Energieausfall wieder herzustellen.
Da erfindungsgemäss der gespeicherte Zustand beim Energieausfall automatisch in der Vorrichtung gespeichert wird, kann der gespeicherte Zustand leicht und genau wieder gespeichert werden.
Im folgenden wird die Erfindung anhand von bevorzugten Ausführungsbeispielen näher erläutert. In der zugehörigen Zeichnung zeigen :
Fig. 1 ein Ersatzschaltbild eines Beispiels einer erfindungsgemässen Speichervorrichtung;
Fig. 2-4 graphische Darstellungen zur Erläuterung der
Arbeitsweise des Beispiels der Fig. 1;
Fig. 5a
und 5b ein Block- bzw. ein Schaltungsdiagramm einer Schaltung zum Betreiben der erfindungsgemässen
Vorrichtung;
709851/1207
-J<- 2727H7 3
Fig. 6 ein Zeitdiagramm zur Erläuterung der Arbeitsweise der in Fig. 5 gezeigten Schaltung;
Fig. 7a eine Vertikalschnittansicht der Vorrichtung der Fig. 1;
Fig. 7b eine graphische Darstellung einer Strom-Spannungs-Kennlinienkurve des in Fig. 7a gezeigten Beispiels;
Fig. 8 eine Vertikalschnittansicht eines weiteren Beispiels einer erfindungsgemässen Speichervorrichtung;
Fig. 9 ein Ersatzschaltbild der in Fig. 8 gezeigten Vorrichtung.
Fig. 1 zeigt ein Ersatzschaltbild eines erfindungsgemässen grundsätzlichen Beispiels. Gemäss Fig. 1 umfasst das Ausführungsbeispiel der Speichervorrichtung zwischen einem eine negative Spannung liefernden Anschluss TO und einem anderen Anschluss T2 eine Serienschaltung aus einem An-Aus-Schalter 1, einem Lastwiderstand 2, einer Diode 6, einem Verarmungs-p-Kanal FET 3 mit isoliertem Gate und einem n-Kanal FET 4 mit isoliertem Gate» der einen Doppelschicht-Gate-Elektrodenaufbau aufweist, wie ein MNOS-Typ. Die Source-Elektrode des MOS FET 3 und die Source-Elektrode des MNOS FET 4 sind miteinander verbunden. Die Gate-Elektrode des MOS FET 3 ist mit der Drain-Elektrode des MNOS FET 4 verbunden, und die Gate-Elektrode des MNOS FET 4 ist über die Diode 6 mit der Drain-Elektrode des MOS FET 3 verbunden.
709851/1207
--T- 2727U7 ίο
Ein Anreicherungs-FET 5 als eine Schalter- oder Torvorrichtung ist zwischen einem Knoten T1 und einem Auslöseanschluss Τ4 geschaltet. Ein Anschluss T3 ist mit der Gate-Elektrode des FET 5 verbunden. Der MNOS FET 4 weist einen MNOS-Aufbau auf, wobei der Gate-Elektrode folgender Aufbau zugeordnet ist: Metallelektrode - Siliciumnitridschicht - sehr dünne (gewöhnlich 10 bis 50 Ä) Siliciumoxidschicht - Siliciumsubstrat. Der MNOS FET wechselt zum Verarmungsbetrieb, wenn durch Aufprägen einer spezifischen negativen Spannung auf die Gate-Metallelektrode positive elektrische Ladungen in die Isolierdoppelschicht injiziert werden. Wenn, sich der MNOS FET 4 in dem Verarmungsbetrieb befindet, bilden der MOS FET 3 und der MNOS FET 4 eine komplementäre Kombination und eine positiv rückkoppelnde Serienschaltung, wobei sie eine A-förmige Spannungs-Stromkennlinie aufweisen und eine negative Widerstandscharakteristik zeigen.
Das Prinzip der in Fig. 1 gezeigten Schaltung ist folgendernassen:
A) Anfangszustand:
Da sich der MNOS FET 4 im Anreicherungsbetrieb befindet, fliesst, wenn am Anschluss TO durch Schliessen des Ein-Aus-Schalters 1 eine negative Spannung VDD aufgeprägt wird, kein Strom in die Schaltung.
Wenn im Gegensatz dazu eine positive Spannung am Anschluss TO aufgeprägt wird, fliesst auf Grund des hohen Sperrwiderstands
709851/1207
2727U7
der Diode 6 kein Strom in die Schaltung.
Das heisst, im Anfangszustand fliesst kein Strom, wie die in Fig. 2a dargestellte Spannungs-Strom-Kennlinie bezüglich der Knoten T1 und T2 zeigt.
B) Einschreiben :
Wenn für einen spezifischen kritischen Wert V^ eine negative Spannung entsprechend Vw > V^ gegenüber dem Anschluss T2 am Anschluss T1 angelegt wird, wird die negative Spannung Vv an der Gate-Elektrode des MNOS FET 4 aufgeprägt. Deshalb werden positive elektrische Ladungen in die Doppelisolierschicht unter der Gate-Elektrode injiziert. (Es wird auch das Phänomen betrachtet, dass bisher in der Doppelisolierschicht eingefangene Elektronen mittels eines Tunnel-Effekts in das darunterliegende Halbleitersubstrat entladen werden, was dazu führt, dass in den Isolierschichten positive Löcher gebildet werden. Dann bleiben die injizierten elektrischen Ladungen selbst nach Entfernung der negativen Spannung V^ zurück, und deshalb bewirken sie eine Änderung der Schwellenspannung (der Gate-Elektrode) für die Bildung eines leitenden Kanals, wodurch der MNOS FET 4 in den Verarmungsbetrieb übergeht. )
Somit bilden beide FET's 3 und 4 eine komplementäre Kombination mit einem positiv rückkoppelnden Betrieb, und deshalb wird bezüglich der Knoten T1 und T2 eine Λ-förmige Spannungs-Strom-Kennlinie beobachtet, die eine negative Widerstands-
709851/1207
-ΛΓ- 2727U7
charakteristik gemäss Fig. 2b zeigt. Ein solches Auftreten der negativen Widerstandscharakteristik kann zum Einschreiben verwendet werden, d.h. zur Informationsspeicherung.
In der Kennlinie gemäss Fig. 2b ändern sich die Werte des Spitzenstroms I und der Abschnürspannung Vn in Abhängigkeit
p Da /Vw/ ü
von der aufgeprägten Spannung Vw./gross ist, sind deren ab solute Werte gross. Wenn jedoch / Vw / kleiner ist als /Vvt/, dann findet die zuvor erwähnte Ladungsinjektion nicht statt, und demgemäss erscheint keine negative Widerstandscharakteristik.
C) Löschung :
Wenn dem Anschluss T2 eine gegenüber dem Anschluss T1 negative Spannung V^ entsprechend /V¥/> /Vwt/ aufgeprägt wird, wird die Spannung auf der Doppelisolierschicht unter der Gate-Elektrode zugeführt. Die aufgeprägte Spannung besitzt die umgekehrte Polarität der im Fall B) erwähnten Spannung, und deshalb werden negative elektrische Ladungen, d.h. Elektronen in die Doppelisolierschicht injiziert. Als Folge dieser Injektion verschwinden die positiven Ladungen, die im vorausgehenden Vorgang von B) injiziert worden sind, durch Rekombination mit den injizierten Elektronen, wodurch der MNOS FET 4 zum Anreicherungsbetrieb zurückkehrt. Demgemäss verschwindet die negative Widerstandscharakteristik. Ein solcher Verlust der negativen Widerstandscharakteristik kann zum Löschen der Information verwendet werden.
709851/1207
--β-- 2727U7
Tatsächliche Arbeitsweise der in FIg, 1 g»zeigten Schaltung D) Eingeben einer negativen Widerstandscharakteristik :
In der Schaltung gemäss Fig. 1 wird bezüglich des Anschlusses T2 die negative Spannung Vw entsprechend /Vy/^/V«+/ für das im vorausgehenden Abschnitt B) beschriebene Einschreiben über den Eingangsanschluss TA auf den Anschluss T1 gegeben, während über den Anschluss T3 ein Treibsignal auf die Gate-Elektrode des Schalt-FET 3 geführt wird. Dann wechselt der MNOS FET 4 auf Grund des zuvor erwähnten Aufprägens der Spannung Vv zum Verannungsbetrieb, wodurch die negative Widerstandscharakteristik gemäss Fig. 2b zwischen den Knoten T1 und T2 eingeschrieben wird, und die Vorrichtung verwandelt sich in eine nichtflüchtige, d.h. permanente, Speichervorrichtung.
E) Einschreiben einer "1" :
Da die Vorrichtung zwischen den Knoten T1 und T2 eine negative Widerstandscharakteristik gemäss Fig. 2b aufweist, gelangt der Arbeitspunkt dadurch, dass der Schalter 1 geschlossen ist und dadurch im Anschluss TO eine negative Spannung aufgeprägt wird, welche Spannung dem Anschluss T1 über einen geeigneten Lastwiderstand 2 zugeführt wird, zu einem stabilen Punkt S1 bei einer Spannung V^ in Fig. 3. Bei diesem Punkt S1 handelt es sich um einen Schnittpunkt zwischen dem positiven Widerstandsteil der Λ-förmigen Kennlinie der komplementären Kombination aus dem MOS FET 3 und dem MNOS FET A und einer Lastkurve I des Lastwiderstands 2. Deshalb ist die Spannung
709851/1207
-sr- 2Ί2ΊΜ>7
Vg des Knotens T1 gleich dem Wert VA der Fig. 3. Der stabile Punkt S1 wird beispielsweise als ein erster Speicherzustand verwendet.
Die zuvor erwähnte Source-Spannung VDD ist mit folgender Beziehung gewählt :
/V< /vdd/ * /V-
F) Einschreiben einer 11O" :
Wenn, während die erwähnte Spannung νβ0 am Anschluss TO aufrechterhalten wird, dieselbe negative Spannung VDQ, wie sie dem Anschluss TO aufgeprägt ist, dem Knoten T1 über den Anschluss T4 während wenigstens einer spezifischen Zeitdauer aufgeprägt wird, arbeitet die Schaltung so, als ob der Lastwiderstand 2 kurzgeschlossen ist. Deshalb wird die Lastkurve nahezu vertikal, wie es durch Kurve II gezeigt ist, obwohl sie nicht exakt vertikal ist, da ein geringer kleiner Widerstandswert in den Verdrahtungsleitungen usw. vorhanden ist. Da diese vertikale Linie die A-förmige Kurve nicht schneidet, gelangt die Spannung Vg des Knotens T1-zu einem anderen stabilen Punkt SO, in dem die Spannung VDD und der Strom 0 ist. Der stabile Punkt SO wird beispielsweise als ein zweiter Speicherzustand verwendet.
Das heisst : Wird beispielsweise definiert, dass der Zustand Vg - VA (d.h. Arbeitspunkt S1) "1" und von Vg = VDD (d.h. Arbeitspunkt SO) "0" ist, erhält man einen statischen Speicher mit beliebigem Zugriff (RA.4)
709851/1207
"Js" 2727U7
G) Tatsächliches Einschreiben von WOM und "1" :
Der Schalter 1 ist geschlossen, um den Anschluss TO mit dem negativen Energiequellenanschluss der Spannung VßD zu verbinden, damit die A-förmige Charakteristik zwischen den Knoten T1 und T2 erhalten wird.
Dann erhält man den Speicherzustand "0" dadurch, dass man die gleiche negative Spannung V^ am Anschluss T4 aufprägt und am Anschluss T3 für wenigstens eine spezifizierte kurze Zeitdauer ein Durchschaltimpulssignal anlegt, wodurch der Schalt-FET 5 eingeschaltet wird. Dann wird das Potential am Knoten T1 zu VjJ0, und der Zustand 11O" wird gespeichert.
Andererseits erhält man den Speieherzustand "1" dadurch, dass man dem Anschluss T4 die gleiche negative Spannung wie dem Knoten T2 zuführt und auf den Anschluss T3 während wenigstens einer spezifizierten kurzen Zeitdauer ein Durchschaltimpulssignal gibt, wodurch der Schalt-FET 5 eingeschaltet wird. Dann wird das Potential des Knotens T1 erst einmal 0 und unmittelbar danach VA, und der Zustand "1" wird gespeichert.
H) Auslesen :
Das Auslesen des gespeicherten "0w- und "1"-Zustande wird, folgendermassen durchgeführt :
Während die negative Spannung VDD am Anschluss TO angelegt bleibt, wird dem Anschluss T3 ein Signal aufgeprägt, wodurch
709851/1207
2727U7
Ab
der Schalt-FET 5 eingeschaltet wird, und es wird über den
Anschluss T4 die Spannung V3 des Knotens T1 gemessen.
Wie im vorausgehenden Beispiel erläutert worden ist, werden bei der erfindungsgemässen statischen Speichervorrichtung mit beliebigem Zugriff fUr das dem Anschluss T4 zugeführte Eingangsschreibsignal lediglich die negative Spannung VßD, die dem Anschluss TO aufzuprägen ist, und eine Erdspannung (0 Volt), die mit Jener am Knoten T2 identisch ist, verwendet, um eine "1" bzw. n0N einzuschreiben. Demgemäss reicht eine einfache Energiequelle aus. Ferner ist der Aufbau der Vorrichtung einfach, da der Anschluss T4 auch als Ausleseanschluss verwendet wird.
I) Sicherung :
Das Sichern des Speichers gegen einen Energieausfall wird folgendermassen erreicht :
Nach dem Abschalten der vom Anschluss TO gelieferten negativen Spannung V» wird dem Anschluss T2 eine negative Spannung Vw, entsprechend
^Wt/ </Vw,/ < /Vwt + VDD/
aufgeprägt. Dann wird die Stoßspannungsänderung Über den Anschlüssen TO und T2 dem Einfluss der Streukapazitäten in den Vorrichtungen oder der Kapazität C5 eines zu den beiden Anschlüssen TO und T2 parallel geschalteten zusätzlichen Kondensators ausgesetzt, wobei der Kondensator nach Bedarf
709851/1207
2727U7
angeschlossen ist. Somit ändert sich die Spannung über den Knoten T1 und T2 gegenüber der Anfangsbedingung von /V^ - Vg/.
1.1) Venn der Speicherwert zum Zeitpunkt des Abschaltens der Energieversorgung sich auf "1" befand, ist auf Grund des erwähnten Aufprägens der negativen Spannung Vw, die Spannung V3 des Knotens T1 bezüglich der Erdspannung
V3 - VA und /VA/« /V00/.
Demgemäss ist die Spannungsdifferenz zwischen den Knoten T1 und T2 zur Zeit des Aufprägens der negativen Spannung Vv, am Anschluss T2
/vw, - V3/ '- /vw,/> /vwt/.
Folglich findet das im vorausgehenden Abschnitt C) erläuterte Löschen statt, und die Λ-förmige Charakteristik verschwindet, so dass die Vorrichtung zum Zustand der Fig. 2a wegfällt.
Da sich die Vorrichtung nun im Zustand der Fig. 2a befindet (nämlich keinen negativen Widerstand aufweist), verschiebt sich die Lastlinie I nach rechts, wie es in Fig. 4b durch einen Pfeil angedeutet ist, wenn der Energieausfall beseitigt ist und die Spannung am Anschluss TO von 0 auf V00 ansteigt. Polglich steigt die Spannung Vg des Knotens T1, über den Schalt-FET 5 am Anschluss T4 gemessen, von 0 zur negativen Spannung V00 an. Deshalb erreicht die gemessene Spannung Vg den Wert V3 = Vß (« V00).
709851/1207
2727U7
Da die Source-Spannung VDD entsprechend
gewählt ist, kehrt die Vorrichtung unmittelbar danach zur Λ-formigen Charakteristik zurück.
Der erwähnte Zustand von Vg= Vß (= vnn) bleibt jedoch noch bestehen, und deshalb bleibt der Arbeitspunkt beim Punkt SO, was eine "0" anzeigt, also das Gegenteil des Speicherwertes "1" vor dem Auftreten des Energieausfalls.
1.2) Wenn der Speicherwert zum Zeitpunkt des Abschaltens der Energieversorgung "0" war, ist der Arbeitspunkt * SO in Fig. 3. Dann ist zum Zeitpunkt unmittelbar vor dem Abschalten die Spannung Vg des Knotens T1 bezüglich Erde fast Vg = VDD.
Wenn dem Anschluss T2 beim Ausschalten des Schalters 1 die negative Spannung Vy, entsprechend
/vwt/ < /vw,/ < /vwt + vDD/
aufgeprägt wird, ist deshalb die mögliche grösste Spannungsdifferenz /Vw, - Vg/ zwischen den Knoten T1 und T2 gegeben durch
/V^i - Vg/ » '^W' ~ ^DD' ^ '^\ft' '
Das heisst, die Spannung über den Knoten T1 und T2 ist kleiner als der kritische Wert V^t, und demgemäss kann die .Arförmige Charakteristik nicht gelöscht werden. Die _A-förmige Charakteristik der Fig. 2b wird also aufrechterhalten. Wenn die negative Spannung VDD gegenüber Erde im Anschluss TO wieder
709851 /1207
-vr- 2727U7 is
aufgeprägt wird, steigt demgemäss die Spannung Über den Knoten T1 und T2 entsprechend dem bekannten Übergangsphänomen von O in Richtung negativer Spannung V^q an. Somit verschiebt sich die Lastlinie I nach rechts, wie es durch einen Pfeil in Fig. 4a angedeutet ist. Folglich verschiebt sich der Arbeitspunkt vom Ursprung 0 längs der Λ-förmigen Kurve und erreicht den stabilen Punkt S1, wodurch die Spannung Vg des Knotens T1 auf VA gebracht wird. Der resultierende stabile Punkt Vg » VA wird gespeichert und zeigt eine "1" an, was dem Speicherwert "0n vor dem Auftreten der Energieabschaltung entgegengesetzt ist.
1.3) Wiedergewinnung der gespeicherten Information (d.h. des Speicherwertes vor dem Abschalten) :
Wie in dem den Abschnitten 1.2 und 1.3 vorausgehenden Unterabschnitten er-/
/läutert worden ist, werden die Zustände "1" und "0" des Speichers, die zur Zeit des Energieausfalls vorhanden waren, nach dem Abschalten durch Aufprägen der negativen Spannung Vw, am Anschluss T2 als die entgegengesetzte Information gespeichert bzw. beibehalten. Diese Informationserhaltung ist nicht flüchtig oder permanent bis zu einer nächsten Wiederherstellung der Energiezufuhr zum Anschluss TO.
Um dieselben Speicherwerte, wie sie vor der Energieabschaltung bespeichert waren, wieder herzustellen, werden die zuvor erwähnten Vorgänge des Auftretens der negativen Spannung am Anschluss T2, wie sie in den vorausgehenden Abschnitten 1.1 und 1.2 beschrieben worden sind, ausgeführt. Dann werden die
709851/1207
2727 U 7
gespeicherten Werte w0" und "1" in "1" und "0" umgekehrt, welche mit jenen Speicherwerten identisch sind, die zur Zeit des Energieausfalls vorhanden waren.
Die Figuren 5a und 5b zeigen ein Beispiel einer Schaltung zum Betreiben der Vorrichtung des statischen Speichers mit beliebigem Zugriff gemäss Erfindung. Im Blockschaltbild der Fig.5a ist der Ausgangsanschluss einer Schalteranordnung 14 mit dem Anschluss T2 der Vorrichtung 11 mit negativem Widerstand verbunden, und der Ausgangsanschluss einer Energiequelle 12 ist an den Anschluss TO der Vorrichtung 11 mit negativem Widerstand angeschlossen. Eine Spannungsausfall-Detektorschaltung 13 stellt eine Spannungsabschaltung der Energiequelle 12 fest und sendet von ihrem Ausgangsanschluss ein Ausgangssignal zum Eingangsanschluss G1 der Schalteranordnung 14.
Fig. 5b zeigt ein ausführlicheres Schaltbild der in Fig.5a gezeigten Anordnung. Die Spannungsausfall-Detektorschaltung 13 kann beispielsweise gemäss Fig. 5b durch einen Fotokoppler gebildet sein und die Kondensatoren C* und Cß sind vorgesehen, um die Spannung von VDD am Anschluss TO bzw. die Spannung Vv, am Anschluss T2 für bestimmte Zeiten aufrechtzuerhalten.
Ein Betriebszeitdiagramm für die Schaltung gemäss Fig. 5b ist in Fig. 6 gezeigt. Die Arbeitsweise wird folgendennassen erläutert :
709851/1207
Angenommen, die vom Anschluss VßD der Energiequelle 12 gelieferte negative Energiequellenspannung wird zur Zeit ti abgeschaltet, so fällt die Spannung am Anschluss TO gemäss Kurve TO in Fig. 6 rasch von - VDD auf O ab, und zwar innerhalb einer Zeit T^, die von der Streukapazität abhängt oder einer nach Belieben parallel zu den Anschlüssen TO und T2 geschalteten Kapazität C.. Demgemäss ist durch Abtasten eines solchen Spannungsabfalls durch die einen Fotokoppler enthaltende Spannungsabfall-Detektorschaltung 13 am Eingangsanschluss G1 der Schalteranordnung 14 ein scharf ansteigendes Detektorsignal erhältlich, wie es durch die Signalform G1 in Fig. 6 gezeigt ist. Da der Fotokoppler 13 ein schnelles Ansprechverhalten aufweist, ist der Anstieg (in negativer Richtung) der Kurve G1 innerhalb der genannten Zeit T. ausreichend. Deshalb ist ein scharfes Impulssignal als die Teilspannung einer Abfallspannung, die proportional zur Abfallkurve TO in Fig. 6 ist, und die ansteigende Kurve am Anschluss G1 erhältlich. Dementsprechend erhält der Ausgangsanschluss, und damit der Anschluss T2 der Vorrichtung 11 negativen Widerstandes, einen negativen Spannungsimpuls der Spannung V^, gemäss Kurve (T2) der Fig. 6. Die Impulsbreite t· der negativen Spannungsimpulskurve T2 der Fig. 6, die von der Impulsbreite T. der Kurve to abhängt, kann man durch Wahl der Kapazität des Kondensators Cß in der Energiequelle 12 erreichen. Durch Aufprägen der negativen hohen Spannung V^1 am Anschluss T2 ist somit das zuvor erwähnte nicht flüchtige oder permanente Einschreiben erhältlich.
709851/1207
2727U7
Wählt man nun die negative Energiequellenspannung VDD und die negative Ausgangsspannung V^1 der Schalteranordnung 14 am Anschluss T2 gleich der Einschreibspannung V„ am Anschluss T4, nämlich :
/ VDD / s I V / " / VW l ·
erhält die Vorrichtung 11 negativen Widerstandes eine von 0 nach VDD = Vw ansteigende Spannung, wenn die Energiequellenspannung zur Zeit t2 wieder eingeschaltet wird. Als Resultat dieses Ansteigens der aufgeprägten Spannung liegt in der Vorrichtung 11 negativen Widerstandes der Arbeitspunkt auf einem anderen Punkt als vor dem Abschalten der Energiequellenspannung, Um den Speicherwert wieder herzustellen, der vor dem Energieabschalten vorhanden war, muss deshalb ein weiteres Energieabschalten der negativen Spannung VßD durch öffnen des Schalters 1 durchgeführt werden. In Fig. 6 wird ein solches absichtliches Abschalten zur Zeit t3 vorgenommen, und der Schalter 1 wird zur Zeit t4 wieder geschlossen. Durch das Abschalten zur Zeit t3 und das Schliessen zur Zeit t4 wird der Speicherwert in der Vorrichtung 11 umgekehrt, um den ursprünglichen Speicherzustand wieder herzustellen, der vor der Energieabschaltung zur Zeit ti existierte. Deshalb kann danach ein üblicher Betrieb des statischen Speichers mit wahlfreiem Zugriff (RAM) fortgesetzt werden.
Fig. 7a zeigt eine schematische Querschnittsansicht einer erfindungsgemessen Zellenstruktur. Die Hilfsdiode 6 ist in die Drainkontaktzone 61 des p-Kanal-Verarmungs-MOS-Transistors eingefügt, um den Flächenbedarf möglichst klein zu halten.
709851/1207
2727U 7
Die verwendete Herstellungstechnologie ist jener einer herkömmlichen C-MOS-Vorrichtung ähnlich, mit der Ausnahme eines zusätzlichen Prozesses für Herstellung des Doppelisolatorgates. Das Ausgangssubstrat 100 ist n-leitendes (100)-orientiertes
Silicium mit einem spezifischen Widerstand von 10 Ohm cm.
(well regions) Die p-Zonen/2 und 61 und die p-Verarmungs-MOS-Transistorzone
41 wurden unter Verwendung einer Bor-Implantationsmethode ge-
12 12
bildet, und zwar mit Dosen von 2,5 x 10 bzw. 5 x 10 Ionen/
car bei 50 KeV. Die Oberflächen-Störstellenkonzentration und die Diffusionstiefe waren 1 χ 10 cm"' bzw. 4/um. Das Doppelisolatorgate wurde hergestellt aus einer 20 Ä dicken SiO2-Schicht 42, die bei 600 bis 9000C in trockenem O2 gezüchtet worden ist, und einer 500 bis 650 R dicken Si^N^-Schicht 43, die durch eine Reaktion von SiH^ und NH, bei 600 bis 8000C darauf niedergeschlagen wurde. Es wurde eine Zellengrösse von 80/um χ 135/um konzipiert.
Die solchermassen hergestellten Muster wurden einem Anfangsformungsimpuls von -30 V/s ausgesetzt, um die Λ-fönnigen I-V-Kennlinien zu erhalten. Eine typische beobachtete lY-Kurve ist in Fig. 7b gezeigt.
Fig. 8 zeigt eine Schnittseitenansicht einer erfindungsgemässen Speichervorrichtung, bei der im Ersatzschaltbild der Fig. 1 der Lastwiderstand 2 durch einen p-Kanal-MOS FET 2* ersetzt ist, um den Widers tandswert der p-Kanalzone als Widerstand 2 zu benutzen. Das Ersatzschaltbild der Speichervorrichtung mit dem in Fig. 8 gezeigten Aufbau ist in Fig. 9 dargestellt. Die Betriebseigenschaften der Speichervorrichtung gemäss
709851/1207
2727U7
Figuren θ und 9 sind im wesentlichen die gleichen wie jene der Figuren 1 und 7.
Eine weitere AusfUhrungsform kann hergestellt werden, indem der MNOS FET 4, der die Information des Energieausfalls speichert, durch eine geeignete Speichervorrichtung mit im wesentlichen denselben Eigenschaften ersetzt wird. Für eine solche Speichervorrichtung können die folgenden Abspeichervorrichtungstypen mit Metall-Isolator-Halbleiter (MIS)-Aufbau verwendet werden.
1) MAOS FET mit einem Gateaufbau aus : Metallelektrode (M) -Aluminiumoxidschicht (AIpO,, usw.) (A) - Siliciumoxidschicht (SiO2 usw.) (0) - Halbleiter (S).
2) MAS FET mit einem Gateaufbau aus : Metallelektrode (M) -Aluminiumoxidschicht (Al2O, usw.) (A) - Halbleiter (S).
3) FET mit schwimmendem Gate (mit unbestimmtem Potential), der eine elektrisch leitende Elektrode (wie polykristallines Silicium mit niedrigem Widerstandswert) aufweist, die wie schwimmend in einer Gateisolierschicht vergraben ist.
4) AMOS FET (Avalanche - d.h. Lawinendurchbruch - MOS FET) nit einem Einfangniveau in einer Gateisolierschicht, wodurch eine Funktion erhalten wird, die jener des zuvor erwähnten vergrabenen Gatters des FET mit schwimmendem Gate ähnlich ist, dadurch, dass durch das Einfangniveau elektrische Ladungen (hauptsächlich Elektronen) eingefangen werden, die durch
709851/1207
2727U7
eine Avalanche-, d.h. Lawinendurchbruch-Injektion injiziert sind. Das nicht flüchtige oder permanente Arbeiten der Zelle hängt stark vom Wert des Widerstandes 2 oder dem äquivalenten Widerstandswert des Lasttransistors F, der Fig. 9 ab. Es wurde keine unterscheidbare Differenz in den I-V-Kennlinien zwischen den beiden Zuständen "0" und "1" gefunden, wenn diese Über einen Lastwiderstand mit einem derart niedrigen Widerstandswert wie 100 KOhm gespeichert wurden. Empirische Daten deuten an, dass ein Lastwiderstandswert von 20 MOhm, der den äquivalenten Widerstandsbereich des herkömmlich hergestellten p-Kanal-Transistors F-, als Last abdeckt, für eine erfolgreiche Speicherung ausreichend hoch ist.
Die vorliegende Zelle erfordert lediglich zwei oder drei MOS-Transistoren, einen MNOS-Transistor und vier aussere Leitungen, was die Zellengeometrie und die periphere Schaltungsanordnung vereinfacht. Ausserdem können bei der vorliegenden Zelle alle Moden mit einer unipolaren Energiequelle betrieben werden, während bekannte Zellen für die nichtflüchtigen oder permanenten Operationen für das Gate eine bipolare Energieversorgung erfordern.
Der Bereitschafts-Energieverbrauch der Zelle ist bei einem Beispiel 35 /UW, was viel weniger ist als 0,3 bis 0,5 mW bei der bekannten Zelle. Diese Verringerung des Energieverbrauchs beruht auf der Tatsache, dass bei der vorliegenden Zelle der Strom im "1"-Zustand mit einem Wert unterhalb 107A praktisch abgeschaltet ist. Die Schreibgeschwindigkeit beim Beispiel der vorliegenden Zelle, die hauptsächlich bestimmt ist
709851/1207
-*- 2727U7
durch die Kanalleitung des Schalttransistors 5 und den Wert der Streukapazität C . wurde als 300 ns beobachtet. Dies deu- tet an, dass im Vergleich zu herkömmlichen statischen Lese-/ Schreib-Speichervorrichtungen, die mit 6 MOS-Transistorzellen aufgebaut sind, kein Nachteil bezüglich der Zugriffszeit einer zellintegrierten Speichervorrichtung der vorliegenden Zellen auftreten wird. Es sei bemerkt, dass eine Erhöhung des Widerstandswertes des Lastwiderstandes 2 oder F-, zur Verringerung des Bereitschafts-Energieverbrauchs und zur Sicherstellung der Speicheroperation die Zugriffszeit nicht verlangsamt. Man kann erwarten, dass der Bereitschafts-Energieverbrauch in der gleichen Grössenordnung wie der der statischen C-MOS-Lese-ZSchreib-Speicherzelle liegt.
709851/1207
Leerseite

Claims (7)

  1. 2727ΊΑ7
    Patentansprüche
    Halbleiterspeicher mit einer negativen Widerstand aufweisenden Vorrichtlang, die ein in Reihe geschaltetes komplementäres Paar Feldeffekt-Transistoren mit entgegensetzter Leitfähigkeitsart aufweist, die beide im Verarmungsbetrieb arbeiten und von denen wenigstens einer ein Feldeffekt-Transistor mit isoliertem Gate ist, der wenigstens eine Isolierschicht unter einer Gateelektrode aufweist, welche Isolierschicht elektrische Ladungen speichert und dadurch den Feldeffekttransistor mit isoliertem Gate in den Verarmungsbetrieb bringt, wodurch die negativen Widerstand aufweisende Vorrichtung eine nichtflüchtige Speicherfunktion erhält, wobei jeder Feldeffekt-Transistor eine Source-, eine Gate- und eine Drainzone aufweist und wobei das in Reihe geschaltete komplementäre Paar Feldeffekt-Transistoren derart miteinander verschaltet ist, dass die Source-Zone eines ersten Feldeffekttransistors mit der Source-Zone des zweiten Feldeffekttransistors, die Drainzone des ersten Feldeffekttransistors mit einem ersten Anschluss, die Drainzone des zweiten Feldeffekttransistors mit einem zweiten Anschluss, die Gatezone des zweiten Feldeffekttransistors mit dem ersten Anschluss und die Gatezone des ersten Feldeffekttransistors mit dem zweiten Anschluss verbunden ist, dadurch gekennzeichnet, dass der erste Anschluss (T1) über einen Lastwiderstand (2) mit einem dritten Anschluss (TO) verbunden ist, und dass an den ersten Anschluss (T1) eine Toreinrichtung (5) zum Einschreiben und Auslesen der Speicherinhalte angeschlossen
    709851/1207 or.g.nal inspected
    "1ί~ 2727Η7
  2. 2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, dass die negativen Widerstand aufweisende Vorrichtung zwischen dem ersten Anschluss (T1) und der Drainzone des ersten Feldeffekttransistors (3) eine Diode (6) aufweist.
  3. 3. Halbleiterspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Feldeffekttransistor (4) mit Metall-Isolator-Halbleiter-Aufbau ausgewählt ist aus
    1) HNOS FET mit einem Gateaufbau aus: Metallelektrode (M) Siliciumnitridfilm (N) - Siliciumoxidschicht (0) Halbleiter (S);
    2) MAOS FET mit einem Gateaufbau aus: Metallelektrode (M) Aluminiumoxidschicht (A) - Siliciumoxidschicht (0) Halbleiter (S);
    3) MAS FET mit einem Gateaufbau aus: Metallelektrode (M) Aluminiumoxidschicht (A) - Halbleiter (S); wie
  4. 4) FET mit schwimmendem Gate mit einer/schwimmend in einer
    Gateisolierschicht vergrabenen elektrisch leitenden Elektrode; und
  5. 5) AMOS FET (Avalanche-MOS FET) mit einem Einfangniveau in einer Gateisolierschicht zum Einfangen elektrischer Ladungen, die durch eine Avalanche-Injektion injiziert sind.
    4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass der Lastwiderstand (2) durch
    709851/1207
    ^ 2727U7
    den Source-Drain-Widerstand eines Feldeffekttransistors mit isoliertem Gate (F3) gebildet ist.
    5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass es sich bei der Toreinrichtung um einen Feldeffekttransistor mit isoliertem Gate (5) handelt.
  6. 6. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet» dass über dem dritten Anschluss (TO) und dem zweiten Anschluss (T2) eine bestimmte Spannung, die der negativen Widerstand aufweisenden Vorrichtung einen stabilen Arbeitspunkt gibt, und eine andere bestimmte Spannung, die im Fall des Abschaltens dieser bestimmten Spannung bewirkt, dass die negativen Widerstand aufweisende Vorrichtung den Speicherzustand zur Zeit des Abschaltens speichert, aufgeprägt werden.
  7. 7. Halbleiterspeicheranordnung, gekennzeichnet durch
    eine negativen Widerstand aufweisende Vorrichtung (11), die ein in Reihe geschaltetes komplementäres Paar Feldeffekttransistoren mit entgegengesetzter Leitfähigkeitsart aufweist, die beide im Verarmungsbetrieb arbeiten und von denen wenigstens einer (A) ein Feldeffekttransistor mit isoliertem Gate ist, der wenigstens eine Isolierschicht unter einer Gateelektrode aufweist, welche Isolierschicht .elektrische Ladungen speichert und dadurch den Feldeffekttransistor mit isoliertem Gate in den Verarmungsbetrieb· bringt, wodurch die negativen
    709851/1207
    ^ 2727U7
    Widerstand aufweisende Vorrichtung (11) eine nichtflüchtige Speicherfunktion erhält, wobei jeder Feldeffekttransistor eine Source-, eine Gate- und eine Drainzone aufweist und wobei das in Reihe geschaltete komplementäre Paar Feldeffekttransistoren derart miteinander verschaltet ist, dass die Source-Zone eines ersten Feldeffekttransistors mit der Source-Zone eines zweiten Feldeffekttransistors, die Drainzone des ersten Feldeffekttransistors (3) mit einem ersten Anschluss (T1), die Drainzone des zweiten Feldeffekttransistors (4) mit einem zweiten Anschluss (T2), die Gatezone des zweiten Feldeffekttransistors (4) mit dem ersten Anschluss (T1) und die Gatezone des ersten Feldeffekttransistors (3) mit dem zweiten Anschluss (T2) verbunden ist,
    einen zwischen den ersten Anschluss (T1) und einen dritten Anschluss (TO) geschalteten Lastwiderstand (2),
    eine erste Spannungsquelle (12),mit der am zweiten Anschluss (T2) eine erste Spannung aufgeprägt wird, um der negativen Widerstand aufweisenden Vorrichtung zwei stabile Arbeitspunkte zu geben,
    eine zweite Spannungsquelle (14), mit der dem zweiten Anschluss (T2) eine zweite Spannung aufgeprägt wird, welche die negativen Widerstand aufweisende Vorrichtung (11) dazu bringt, den Speicherzustand zur Zeit eines Abschaltens der ersten Spannung zu speichern,
    und einen Spannungsabschaltdetektor (13)» der ein Abschalten der .ersten Spannung feststellt und sofort die
    709851/1207
    2727H7
    zweite Spannungsquelle (14) betätigt, um das Speichern des Speicherzustands der negativen Widerstand aufweisenden Vorrichtung (11) zu bewirken.
    709851/1207
DE2727147A 1976-06-16 1977-06-16 Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit Expired DE2727147C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7150876A JPS52153630A (en) 1976-06-16 1976-06-16 Semiconductor memory device

Publications (2)

Publication Number Publication Date
DE2727147A1 true DE2727147A1 (de) 1977-12-22
DE2727147C2 DE2727147C2 (de) 1983-12-01

Family

ID=13462693

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2727147A Expired DE2727147C2 (de) 1976-06-16 1977-06-16 Halbleiterspeicherzelle mit nichtflüchtiger Speicherfähigkeit

Country Status (5)

Country Link
US (1) US4143286A (de)
JP (1) JPS52153630A (de)
CA (1) CA1092240A (de)
DE (1) DE2727147C2 (de)
GB (1) GB1577553A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021777A1 (de) * 1979-06-18 1981-01-07 Fujitsu Limited Nicht-flüchtige Halbleiter-Speichervorrichtung
EP0294881A2 (de) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354255A (en) * 1980-04-29 1982-10-12 Rca Corporation Random access memory with volatile and non-volatile storage
US4376986A (en) * 1981-09-30 1983-03-15 Burroughs Corporation Double Lambda diode memory cell
KR840003613A (ko) * 1982-02-12 1984-09-15 아르놀트 자일러 에른스트 알테르 제초제의 제조방법
US5162877A (en) * 1987-01-27 1992-11-10 Fujitsu Limited Semiconductor integrated circuit device and method of producing same
IT1224644B (it) * 1987-12-22 1990-10-18 Sgs Thomson Microelectronics Circuito per il mantenimento in conduzione di un transistore mos in mancanza di tensione di alimentazione elettrica.
US4943961A (en) * 1988-05-05 1990-07-24 Rca Licensing Corporation Memory retention system for volatile memory devices
US5065362A (en) * 1989-06-02 1991-11-12 Simtek Corporation Non-volatile ram with integrated compact static ram load configuration
JPH04111298A (ja) * 1990-08-30 1992-04-13 Matsushita Electron Corp メモリ回路
GB9424598D0 (en) * 1994-12-06 1995-01-25 Philips Electronics Uk Ltd Semiconductor memory with non-volatile memory transistor
US6980467B2 (en) 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US8072834B2 (en) * 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
US7881118B2 (en) * 2007-05-25 2011-02-01 Cypress Semiconductor Corporation Sense transistor protection for memory programming
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
RU2466477C1 (ru) * 2011-06-29 2012-11-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" Полупроводниковый прибор с характеристикой лямбда-диода

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3918033A (en) * 1974-11-11 1975-11-04 Ibm SCR memory cell
US3922650A (en) * 1974-11-11 1975-11-25 Ncr Co Switched capacitor non-volatile mnos random access memory cell
DE2442134B1 (de) * 1974-09-03 1976-02-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betrieb eines Speicherelementes
US3943496A (en) * 1974-09-09 1976-03-09 Rockwell International Corporation Memory clocking system
DE2446028A1 (de) * 1974-09-26 1976-05-20 Siemens Ag Statisches speicherelement

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2348984A1 (de) * 1973-09-28 1975-04-24 Siemens Ag Anordnung mit feldeffekttransistoren
DE2360887C3 (de) * 1973-12-06 1978-07-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Komplementär-Speicherelement und Verfahren zum Betrieb desselben
JPS5650448B2 (de) * 1974-03-08 1981-11-28
IT1044690B (it) * 1974-11-11 1980-04-21 Siemens Ag Dispositivo con due transistori a effetto di campo complementari
US4053798A (en) * 1975-02-20 1977-10-11 Matsushita Electronics Corporation Negative resistance device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442134B1 (de) * 1974-09-03 1976-02-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betrieb eines Speicherelementes
DE2442133A1 (de) * 1974-09-03 1976-03-18 Siemens Ag Dynamisches drei-transistoren-speicherelement
US3943496A (en) * 1974-09-09 1976-03-09 Rockwell International Corporation Memory clocking system
DE2446028A1 (de) * 1974-09-26 1976-05-20 Siemens Ag Statisches speicherelement
US3918033A (en) * 1974-11-11 1975-11-04 Ibm SCR memory cell
US3922650A (en) * 1974-11-11 1975-11-25 Ncr Co Switched capacitor non-volatile mnos random access memory cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0021777A1 (de) * 1979-06-18 1981-01-07 Fujitsu Limited Nicht-flüchtige Halbleiter-Speichervorrichtung
EP0294881A2 (de) * 1987-06-08 1988-12-14 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern
EP0294881A3 (de) * 1987-06-08 1992-08-12 Philips Electronics Uk Limited Halbleiteranordnung und Schaltung, geeignet für die Verwendung in intelligenten Leistungsschaltern

Also Published As

Publication number Publication date
CA1092240A (en) 1980-12-23
DE2727147C2 (de) 1983-12-01
US4143286A (en) 1979-03-06
JPS5752671B2 (de) 1982-11-09
JPS52153630A (en) 1977-12-20
GB1577553A (en) 1980-10-22

Similar Documents

Publication Publication Date Title
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2623507C3 (de) Schaltungsanordnung für binäre Schaltvariable
DE3009719C2 (de)
DE2727147A1 (de) Halbleiterspeicher
DE2409568C2 (de) Halbleiter-Speicherelement
DE2356275C2 (de) Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht- FET
DE2906706A1 (de) Speicherelement zum elektrisch wiederholt programmierbaren dauerhaften speichern
DE1537992B2 (de) Bistabile Kippschaltung
DE2606744C2 (de) Anordnung mit einem Paar komplementärer Feldeffekttransistoren
DE2628383C2 (de) Monolithisch integrierter dynamischer Halbleiterspeicher
DE3346831C2 (de) Speicher-Feldeffekttransistor und Verfahren zum Betreiben desselben
DE2332643C2 (de) Datenspeichervorrichtung
DE1803035B2 (de) Permanentspeicherzelle
DE1961125C3 (de) Speicherschaltung
DE3035484A1 (de) Nicht-fluechtiger halbleiterspeicher
DE3486418T2 (de) Halbleiterspeicheranordnung
CH641587A5 (de) Bistabile kippstufe mit fixierbarem schaltzustand.
DE2455484A1 (de) Monolithisch integriertes halb-festspeicher-element
DE2363089C3 (de) Speicherzelle mit Feldeffekttransistoren
DE2622307C2 (de) Integrierte Halbleiterspeichervorrichtung
DE2818783C3 (de) Datenspeicherzelle
DE3876666T2 (de) Halbleiter-festwertspeichereinrichtung.
DE2235465C3 (de) Feldeffekttransistor-Speicherelement
DE2201028B2 (de) Verfahren zum Betrieb eines Feldeffekttransistors und Feldeffekttransistor zur Ausübung dieses Verfahrens
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: JUNG, E., DIPL.-CHEM. DR.PHIL. SCHIRDEWAHN, J., DI

8125 Change of the main classification

Ipc: G11C 11/24

D2 Grant after examination
8364 No opposition during term of opposition