DE2360887C3 - Komplementär-Speicherelement und Verfahren zum Betrieb desselben - Google Patents

Description

Die Erfindung bezieht sich auf ein Komplementär-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement besteht, wobei zwischen dem Lastelement und dem Schalttransistor ein Knoten angeordnet ist, bei dem ferner das Auswahlelement mit einem Knoten und einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahlelements über eine Wortleitung ansteuerbar ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Komplementär-Speicherelement dieser Art anzugeben, bei dem gegenüber den herkömmlichen komplementären Speicherelementen Substratfläche eingespart werden kann und dessen Aufbau einfacher ist als der Aufbau der bekannten Speicherelemente dieser Art.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß beide Inverter derart in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalttransistoren miteinander verbunden sind, daß die Anschlüsse der Lastelemente, die nicht mit dem jev/eiligen Schalttransistor verbunden sind, mit je einer Versorgungsspannungsleitunj verbunden sind und daß die Schalttransistoren derart rückgekoppelt sind, daß ihre Gateanschlüsse und der Verbindungspunkt zwischen den beiden Inverterstufen mit einer Leitung verbunden sind und daß der Substratanschluß des Schalttransistors des ersten Inverters mit dem Knoten des zweiten Inverters und der Substratanschluß des Schalttransistors des zweiten Inverters mit dem Knoten des ersten Inverters verbunden sind,

Gemäß der Erfindung wird die genannte Aufgabe auch dadurch gelöst, daß beide Inverter so in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalttransistoren miteinander verbunden sind, daß die Anschlüsse der Lastelemente, die nicht mit dem jeweiligen Schalttransistor verbunden sind, mit je einer Versorgungsspannungsleitung verbunden sind und daß

die Schalttransistoren derart rückgekoppelt sind, daß jer GateanschluB des Schahtransistors der ersten Inverterstufe mit dem Knoten der zweiten Inverterstufe jnd der Gateanschluß des Schalttransistors der zweiten Inverterstufe mit dem Knoten der ersten Inverterstufe verbunden sind.

Ein Vorteil eines erfindungsgemäßen Speicherelementes besteht darin, daß in dem Aufbau bzw. Entwurf des Flipflops eines solchen Speicherelementes nur ein Kontaktloch vorhanden ist Daraus resultiert eine wesentliche Flächeneinsparung.

Vorteilhafterweise wird ein erfindungsgemäßes Speicherelement in einer Aluminium-Gate-Technik unter der Verwendung von komplementären MOS-Schalttransistoren aufgebaut Mit einem solchen Speicherelement läßt sich eine Speicherelementfläche von nur 2200 μπι² realisieren. Eine solche Fläche ist für ein statisches Speicherelement sehr klein.

Im Gegensatz zu den dynamischen Speicherelementen bringen statische Speicherelemente den Vorteil mit sich, daß keine Regenerierschaltungen notwendig sind. Dadurch läßt sich in den Peripherieschaltungen Fläche einsparen. Außerdem kann dadurch beim Betrieb Zeit eingespart werden.

Weitere Erläuterungen zur Erfindung und zu deren Ausgestaltungen gehen aus der Beschreibung und den Figuren der Erfindung und deren Weiterbildung hervor.

Die F i g. 1 und 2 zeigen die Schaltbilder von erfindungsgemäßen Speicherelementen.

Die Fig.3 und 4 zeigen die Kennlinien von komplementären MOS-Feldeffekttransistoren bei verschiedenen Substratvorspannungen.

Die F i g. 5 zeigt in schematischer Darstellung den Entwurf eines erfindungsgemäßen Speicherelementes nach F ig. 1.

In der aus der F i g. 1 ersichtlichen Weise sind zwei Inverterstufen in Reihe geschaltet. Dabei besteht die eine Inverterstufe aus dem Lastwiderstand 3 und dem Schalttransistor 1 und die andere Inverterstufe aus dem Schalttransistor 2 und dem Lastwiderstand 4. In dem Knoten 5 sinu der eine Anschluß des Lasttransistors 3 und der Drainanschluß des Schalttransistors 1 der ersten Inverterstufe miteinander verbunden. Der andere Anschluß des Lastwiderstandes 3 steht mit der Leitung 8 in Verbindung. Der Sourceanschluß des Schalttransistors 1 steht mit der Leitung 10, die vorzugsweise am Massepotential liegt, in Verbindung. Ebenfalls in Verbindung mit der Leitung 10 steht der Sourceanschluß des Schalttransistors 2 des zweiten Inverters. Der Drainanschluß dieses Transistors 2 ist in dem einen Knoten 6 mit dem einen Anschluß des Lastwiderstandes 4 des zweiten Inverters verbunden. Der andere Anschluß des Lastwiderstandes 4 steht mit der Leitung 9 in Verbindung.

Für den Fall, daß es sich bei dem Schalttransistor 1 um einen n-Kanal-Transistor und bei dem Schalttransistor 2 um einen p-Kanal-Transistor handelt, liegt an der Leitung 8 ein positives Potential und an der Leitung 9 ein negatives Potential an. Vorzugsweise werden komplementäre MOS-Transistoren verwendet.

Die beiden Gateanschlüsse der Schalttransistoren 1 und 2 sind mit der Leitung 10 verbunden und liegen somit an Masse an.

Die Rückkopplung zwischen den beiden Inverterstufen wird dadurch erreicht, daß der Substratanschluß 12 cies Schalttransistors · der ersten Inverterstufe mit dem Knoten 6 der /weiten inverterstufe und der Substratanschluß 22 des Schalttran^ütors 2 der zweiten Inverter-

stufe mit dem Knoten 5 der ersten Inverterstufe verbunden sind. Vorteilhafterweise sind für diese Verbindungen keine Kontaktlöcher notwendig.

Das Speicherelement wird über einen Auswahltransistor 7 angesteuert, der mit einem Knotenpunkt eines Inverters verbunden ist

In der F i g. 1 ist der Auswahltransistor 7 auf der einen Seite mit dem Knoten 5 des Inverters 1 und auf der anderen Seite mit der Digitleitung 121 verbunden. Der Gateanschluß des Transistors 7 ist über die Wortleitung 11 ansteuerbar.

Die Erfindung umfaßt auch ein Verfahren zum Betrieb des Speicherelementes nach Anspruch 1. Dieses Verfahren ist entsprechend Anspruch 8 gekennzeichnet.

Im folgenden soll nun die Funktionsweise des Speicherelementes beschrieben werden. Es sei angenommen, daß beide Transistoren vom Verarmungstyp sind. In der F i g. 3 ist die Kennlinie de? p-Kanal-Transistors 2 für verschiedene Substratvorspannungen dargestellt. In der Fig.4 sind die Kennlinien des n-Kanal-Transistors 1 für verschiedene Substr="vorspannungen dargestellt. Das erfindungsgemäße 'speicherelement befindet sich in dem einen stabilen Zustand, wenn beide Schalttransistoren 1 und 2 leitend sind. In diesem Zustand wird von einem Spannungsabfall an den Transistoren das Massepotential der Leitung 10 von dem Knoten 13 aus über die leitenden Transistoren 1 bzw. 2 an die Substratanschlüsse 22 bzw. 12 angelegt Da die Substratanschlüsse an einer gegenüber der Betriebsspannung Ub sehr kleinen Spannung tieren und da die Gatespannung 0 Volt beträgt, bleiben beide Transistoren leitend. In der Fig.3 ist für diesen Zustand die rechte Kennlinie und in der Fig.4 die linke Kennlinie maßgebend.

In dem anderen stabilen Zustand sind die beiden Schalttransistoren 1 und 2 gesperrt In diesem Fall liegt über die Lastwiderstände 3 bzw. 4 an den Substratanschlüssen 22 bzw. 12 nahezu die Versorgungsspannung an. Wie aus der linken Kennlinie der F i g. 3 und aus der rechten Kennlinie der F i g. 4 ersichtlich ist, bleiben die Transistoren in diesem Fall gesperrt, da die Gatespannunr konstant 0 V beträgt.

Zum Einschreiben der Informationen wird zunächst der Auswahltransistor 7 über die Wortleitung11 leitend geschaltet. Sodann wird an die Digitleitung 12 eine Information angelegt, welche die Schal'.transistcren 1 und 2 entweder in den leitenden Zustand oder in den sperrenden Zustand setzt. Dabei besteht die Information für den leitenden Zustand beispielsweise aus einem Impuls, dessen Spannungsamplitude klein gegenüber der Betriebsspannung ist. Für den leitenden Zustand besteht die Information aus einem Impuls, dessen Spannungsamplitude bei der Größenordnung des Betriebsspannung liegt.

Bei der Ausgestaltung des erfindungsgemäßen Speicherelementes räch der Fig.2 sind 7wei Schalttransistoren 14 und 21 verwendet, die kleine Substratanschlüsse besitzen. Einzelheiten der F i g. 2 die bereits im Zusammenhang mit der Fig. 1 beschrieben wurden, tragen die entsprec '.lenden Bezugszeichen. Der Gateanschluß des Transistors 14 der ersten Inverterstufe ist mit dem Knotenpunkt 6 der zweiten Inverterstufe und der GateanschluB des Transistors 21 der zweicen Inverterstufe mit dem Knoten 5 der ersten Inverterstufe verbunden. Für die Verbindung der Gateelektroden mit den Anschlußgebiete;! der Schalttransistoren werden jedoch zwei Kontaktlöcher benötigt. Der Punkt 13 dieser Schaltung muB nicht unbedingt mn Masse

verbunden sein.

Bei der Verwendung eines n-Kanal-Transistors als Transistor 14 und eines p-Kanal-Transistors als Transistor 21 liegl an der Leitung 8 ein positives und an der Leitung 9 ein negatives Potential an. ■·.

Zum Setzen der Speicheranordnung in den Zustand, in dem beide Transistoren leitend sind, wird über den Auswahltransistor ein Potential an den Gateanschluß eines Transistors gelegt, so daß dieser öffnet. Beispielsweise wird an den Transistor 21 das Potential - Ub \i, angelegt. Dies hat zur Folge, daß der Transistor 14 ebenfalls leitend geschaltet wird.

Zum Setzen der Speicheranordnung in den Zustand, in dem beide Transistoren gesperrt sind, wird über den Auswahltransistor 7 der Transistor 21 gesperrt, ι-, Beispielsweise wird das Potential + Ub an den Gateanschluß dieses Transistors angelegt. Dies hat zur Felge, daß d2S OEt? d?S Transistors 14 ρρσρη — IJa gezogen wird, so daß auch dieser Transistor sperrt.

Die Ruheverlustleistung der erfindungsgemäßen >n Speicherelemente wird in dem einen stabilen Punkt, in dem die beiden Schalttransistoren leitend sind durch die Widerstände der Lastelemente, die verhältnismäßig hochohmig ausgeführt werden können, bestimmt.

Die erfindungsgemäßen Speicherelemente werden _·-, vorteilhafterweise in einer Technik entworfen, bei der auf einem isolierenden Substrat aus Spinell oder Saphir inselförmige Schichten aus Silizium aufgebracht sind. In diesen inselförmigen Schichten sind dabei — voneinander elektrisch isoliert — die Schalttransistoren angeord- in net. In dieser Technik sind die Substratanschlüsse der Transistoren voneinander isoliert, und es können komplementäre Transistoren relativ einfach nebeneinander integriert werden.

In der Fig. 5 ist beispielsweise ein Entwurf eines j-> erfindungsgemäßen Speicherelementes nach der Fig. I dargestellt. Bei diesem Entwurf in einer Aluminium-Gate-Technik auf isolierendem Substrat wird eine Speicherelementfläche von nur 2200 μιτι² beansprucht, wobei die Leiterbreiten und Leiterabstände 5 μηι betragen. Dieser Entwurf des Speicherelementes ist verhältnismäßig einfach, da man insbesondere ohne Kontaktloch bei der Überkreuzkopplung auskommt. Ein Kontaktloch ist lediglich für die leitende Verbindung zwischen dem p-Gebiet und dem η-Gebiet der Siliziumschicht (Punkt 13) und zwei Kontaktlöcher für den Anschluß des Auswahltransistors notwendig.

Der Entwurf nach der Fig.5 kann ohne große Änderungen auch für ein Speicherelement übernommen werden, bei dem die Lastelemente nicht durch ohmsche Widerstände, sondern durch Feldeffekttransistoren vom Verarmungstyp realisiert sind. In diesem Fall dienen die Kanalbereiche dieser Transistoren als Widerstandsbereiche. Die Gateelektroden sind an die jeweiligen Versorgungsspannungsleitungen angeschlossen bzw. kontaktiert.

Die in der F i g. 5 durch strichlierte Linien dargestellten Bereiche sind beispielsweise η-dotierte Bereiche einer Siliziumschicht. Diese Siliziumschicht ist vorzugsweise auf einem Substrat aus Spinel oder Saphir aufgebracht. Die durch strichpunktierte Linien umrissenen Bereiche sind beispielsweise p-dotierte Bereiche der Sili-.iumschicht. Die durchgehenden Linien stellen die Aluminiumleiterbahnen dar. Einfach schraffierte Flächen stellen die Gateelektroden der Schalttransistoren dar. Unterhalb der doppelt-schraffierten Bereiche stehen die Aluminiumleiterbahnen mit den p-dotierten bzw. η-dotierten Bereichen der Siliziumschicht in direkter elektrischer Verbindung.

Ein erfindungsgemäßes Speicherelement kann auch in einer Silizium-Gate-Technik auf einem isolierenden Substrat aus Spinell oder Saphir ausgeführt sein.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentansprüche;

   1. Komplementär-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement besteht, wobei zwischen dem Lastelement und dem Schalttransistor ein Knoten angeordnet ist, bei dem ferner das Auswahlelement mit einem Knoten und einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahlelements über eine Wortleitung ansteuerbar ist, dadurch gekennzeichnet, daß beide Inverter derart in Reihe geschaltet sind, daß die Sourceanschlüsse der Schalttransistoren (1,2) miteinander verbunden sind, daß die Anschlüsse der Lastelemente (3,4), die nicht mit dem jeweiligen Schalttransistor (1,2) verbunden sind, mit je einer Versorgungsspannungsleitung (8,9) verbunden sind und daß die Schalttransistoren (1, 2) derart rückgekoppelt sind, daß ihre Gateanschlüsse und der Verbindungspunkt zwischen den beiden inverterstufen mit einer Leitung (10) verbunden sind und daß der Sitbstratanschluß des Schalttransistors (1) des ersten Inverters mit dem Knoten (6) des zweiten Inverters und der Substratanschluß (22) des Schalttransistors (2) des zweiten Inverters mit dem Knoten (5) des ersten Inverters verbunden sind.

   2. Komplementär-Speicherelement mit zwei Invertern und mit einem Auswahlelement, bei dem jeder Inverter aus einem Schalttransistor und einem dazu in Reihe geschalteten Lastelement besteht, wobei zwische/ dem Lastelement und dem Schalttransistor ein Knoten anpeordne· ist, bei dem ferner das Auswahlelement mit einem Knoten und einer Digitleitung verbunden ist und bei dem eine Steuerelektrode des Auswahleleinents über eine Wortleitung ansteuerbar ist, dadurch gekennzeichnet, daß beide Inverter so in Reihe geschaltet sind, daß die Souceanschlüsse der Schalttransistoren (14, 21) miteinander verbunden sind, daß die Anschlüsse der Lastelemente (3,4), die nicht mit dem jeweiligen Schalttransistor (14,21) verbunden sind, mit je einer Versorgungsspannungsleitung (8, 9) verbunden sind und daß die Schalttransistoren (14, 21) derart rückgekoppelt sind, daß der Gateanschluß des Schalttransistors (14) der ersten Inverterstufe mit dem Knoten (6) der zweiten Inverterstufe und der Gateanschluß des Schalttransistors (21) der zweiten Inverterstufe mit dem Knoten (5) der ersten Inverterstufe verbunden sind.

   3. Komplementär-Speicherelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schalttransistoren (1,2; 14,21) MOS-Feldeffekttransistoren vom Verarmungstyp sind.

   4. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lastelemente (3,4) ohmsche Widerstände sind.

   5. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Lastelemente (3, 4) MOS-Feldeffekttransistoren sind, wobei die Kanalbereiche dieser Transistoren als Widerstandsbereiche dienen und wobei die Gateelekiroden dieser Transistoren mit den jeweiligen Versorgungsspannungsleitungen verbunden sind.

   6. Komplementär-Speicherelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es in einer Aluminium-Gate-Technik auf einem

   isolierenden Substrat ausgeführt ist (F i g, 5),

   7, Komplementär-Speicherelement nach einem der Ansprüche 1 bis S, dadurch gekennzeichnet, daß es in einer Silizium-Gate-Technik auf einem isolierenden Substrat ausgeführt ist.

   8. Verfahren zum Betrieb eines Speicherelementes nach Anspruch 1, dadurch gekennzeichnet, daß zum Setzen des Speicherelementes in den einen Zustand, in dem beide Schalttransistoren (1, 2) leitend sind, über den Auswahltransisor (7) an dem Knoten (S) des Speicherelementes ein Impuls angelegt wird, der über den Substratanschluß (22), der mit diesem Knoten (5) verbunden ist, den zu diesem Substratanschluß (22) gehörenden Schalttransistor (2) leitend schaltet, wobei der Gateanschluß dieses Transistors (2) an einem fest vorgegebenen Potential liegt, und daß zum Setzen des Speicherelementes in den anderen Zustand, in dem beide Schalttransistoren (1, 2) gesperrt sind, über den Auswahltransistor (7) an dem Knoten (5) des Speicherelementes ein Impuls angelegt wird, der über den Substratanschluß (22), der mit diesem Knoten (5) verbunden ist, den zu diesem Substratanschluß (22) gehörenden Schalttransistor (2) sperrt, wobei dessen Gateanschluß an dem vorgegebenen Potential liegt