DE2716883C2 - Anordnung zur Verbesserung des Einschwingverhaltens von pilotgesteuerten Pegelreglern für Nachrichtenübertragungssysteme - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Verbesserung des Einschwingverhaltens eines Regelkreises, insbesondere für pilotgeregelte Verstärker zur Pegelregelung in Nachrichtenübertragungssystemen, wobei ein Stellglied von einem Regelspannungsverstärker angesteuert wird. Eine derartige Schaltungsanordnung ist aus der DE-OS 23 29 427, Fig. 1 bekannt.

Breitband-Übertragungssysteme enthalten Kabelverbindungen mit in die Strecke eingeschalteten breitbandigen Zwischenverstärkern. Diese können in Kesselniuffen eingebaut sein, die in die Erde eingegraben und daher regelmäßig schwer zugänglich sind. Durch Alterung der Kabelverbindungen und Verstärkerbauteile und durch Temperaturschwankungen ändern sich die Übertragungseigenschaften dieser Systeme.

Um diese Einflüsse der Übertragungsstrecke ausgleichen zu können, werden diese Zwischenverstärker in gewissen Abständen als pilotgeregelte Verstärker ausgebildet, einem Pilotempfänger mit Regelteil und einem steuerbaren Verstärker. Im Pilotempfänger wird der Ist= wert gebildet, der im Regler mit einem Sollwert verglichen wird. Mit der erhaltenen Reglerausgangsspannung wird das Stellglied des steuerbaren Verstäkers angesteuert. Wird zu Wartungs- oder Reparaturzwecken die Baugruppe, auf der sich der Pilotempfänger mit Regeileil befindet, aus seiner Halterung im Rahmengestell eines Unterflurverstärkers herausgezogen, so arbeitet der steuerbare Verstärker mit einer eingestellten Festverstärkung. Steckt man den Pilotempfänger mit Regelteil wieder in seine Halterung, so entstehen am Soll- und Istwerteingang des Reglers Spannungssprünge, die einen Einschwingvorgang des Regelkreises zur Folge haben. Während des Einschwingvorganges des Regelkreises kann eine Oberverstärkung entstehen, die eine Übersteuerung oder eine Überschreitung des Pfeilpunktes zur Folge hat
Zur Vermeidung dieser Wirkung könnte man den Ausgang des Regelspannungsverstärkers mit einem niederohmigen Spannungsteiler beschälten. Dadurch wäre die Verstärkung ständig kleiner als die Maximalverstärkung. Durch diesen niederohmigen Spannungsteiler würde sowohl der Regelspannungsverstärker als auch

!5 die Spannungsquelle dauernd stärker als nötig belastet Außerdem würde dadurch der Regelspannungshub verkleinert und damit der Regler unempfindlicher.
_ Der Erfindung liegt daher die Aufgabe zugrunde, eine Übersteuerung des steuerbaren Verstärkers sowohl beim Wiedereinstecken der Baugruppe, auf der sich der Pilotempfänger mit Regelteil befindet, in das Rahmengestell als auch beim Wiedereinschalten der Betriebsspannung zu verhindern und gleichzeitig eine dauernde an sich unnötige Belastung des Reglerausganges zu vermeiden.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.

Eine derartige Einrichtung, die eine Übersteuerung des steuerbaren Verstärkers beim Wiedereinschalten der Betriebsspannung sicher verhindert, ist bei der Schaltungsanordnung nach der Fig. 1 der DE-OS 23 29 427 nicht vorgesehen.

Bei Anwendung der Erfindung wird in vorteilhafter Weise der Regelspannungsverstärkerausgang und infolgedessen die Spannungsquelle nur noch kurzzeitig stärker belastet. Außerdem hat die Schaltung gegenüber der oben erwähnten Möglichkeit den Vorteil, daß der Regelspannungshub beachtlicht vergrößert und damit der Regler empfindlicher wird.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Anhand zweier Ausführungsbeispiele nach den Fi g. 1 und 2 wird die Erfindung näher beschrieben. Es zeigt

Fig. 1 das Schaltbild einer Anordnung für den Fall, daß das Potential des Regc.-erstärkerausgangs positiver als das der Klemme K 1 einer Gleichspannungsqueiie ist,

F i g. 2 das Schaltbild der Anordnung für den Fall, daß

so das Potential des Regelverstärkerausgangs negativer als das der Klemme K 1 einer Gleichspannungsquelle ist.

In Fig. 1 ist der Ausgang eines Regelspannungsverstärkers VR über einen Widerstand RS mit dem Eingang eines Stellgliedes St verbunden. Dieser Strombegrenzungswiderstand RS schützt auf einfache und wirkungsvolle Weise den Regelspannungsverstärker vor Überstrom im Falle eines Defektes am Stellglied 5/. Das Stellglied St kann als Feldeffekttransistors oder, wie in Fig. 1 und 2 dargestellt, als steuerbarer Widerstand ausgeführt sein. Bei Verwendung eines Feldeffekttransistors entspricht der Gate-Anschluß dem Steuereingang. Ist jedoch ein steuerbarer Widerstand vorgesehen, z. B. ein Heißleiter, so erfolgt die Steuerung über die Heizdrahtwicklung.

Ein Feldeffekttransistor FET hl mit seinem Source-Anschluß Sam Stellgliedeingang und mit seinem Drain-Anschluß D über einen Widerstand R 2 an der Klemme

K1 einer Gleichspannungsquelle UB angeschlossen. Der Widerstand R 2 begrenzt den Strom, der während der Einschaltphase durch den Feldeffekttransistor FET fließt, auf einen definierten Wert und stabilisiert dadurch den Arbeitspunkt. Der Gate-Anschluß C des Feldeffekttransistors FET ist mit der Anode der Diode D1 verbunden. Die Kathode dieser Diode ist einerseits über einen Widerstand Λ 1 mit der Klemme K 1 und andererseits über einen Kondensator Cmit der Klemme K 2 der Gleicnspannungsquelle UB verbunden. Diese Gleichspannungsquelle kann beispielsweise entweder eine Batterie oder eine Fernspeiseeinrichtung sein.

Zur Erläuterung der Wirkungsweise der Schaltungsanordnung wird zunächst davon ausgegangen, daß sobald die Gleichspannungsquelle UB eingeschaltet oder die Baugruppe mit dem Pilotempfänger in das Rahmengestell gesteckt wird, der Kondensator Cdes Zeitgliedes entladen ist. Diese Annahme ist berechtigt, da der Kondensator C ein Elektrolytkondensator mit verhältnismäßig kleinem Leckwiderstand ist Außerdem ist er so bemessen, daß er nach maximal fünf Sekunden entladen ist.

Beim Einschalten der Gleichspannungsquelle oder beim Stecken der Baugruppe des Pilotempfängers in das Rahmengestell, wird an die Kathode der Diode D1 sprungartig das positive Potential der Klemme KT. angelegt, da ein Kondensator für eine sprunghafte Änderung der angelegten Spannung einen Kurzschluß darstellt. Nach einer gewissen Zeit T, die mit dem Widerstand R 1 festgelegt ist, ist dieser Kondensator C auf einen Schweilwert aufgeladen, der im wesentlichen durch die Differenz aus der Abschnürspannung des Feldeffekttransistors und der Gleichspannung UB bestimmt ist. Während dieser Aufladezeit T ist die Gate-Spannung des Feldeffekttransistors positiver als die am Drain-Anschluß D anliegende Spannung zuzüglich der Abschnürspannung. Der Feldeffekttransistor FET ist durchgesteuert. Der durch ihn fließende Strom wird maßgeblich vom Widerstand R 2 bestimmt.

Ist der Kondensator C nach der Zeit T auf die Schwellwertspannung aufgeladen, so liegt an der Kathode der Diode D 1 eine Spannung in etwa gleicher Höhe an und der Drain-Source-Kanal wird so hochohmig, daß der Drain-Source-Strom nahezu zu Null wird. Damit ist der Ausgang des Regelspannungsverstärkers VR nicht mehr belastbar.

Für den Fall, daß in der Ausführung die Spannungsquelle mittelpunktgeerdet ist. bleibt bei Ausfall der positiven Betriebsspannung der Feldeffektttransistor FET gesperrt, da die Gate-Drain-Spannung dann Null ist. Fällt die negative Betriebsspannung aus, so bleibt der Feldeffekttransistor FET aus demselben Grunde gesperrt.

Sollte zwischen dem Verbindungspunkt des Widerstandes R 1 und des Kondensators C und der Drain- und/oder Source-Elektrode des Feldeffekttransistors F£Teine Überspannung auftreten, so fällt diese an der Diode D 1 ab. Der Feldeffekttransistor ist auf diese Weise vor Zerstörung geschützt.

Da der Feldeffekttransistor FfTspannungsgesteuert ist und außerdem ein η-Kanal-Verarmungstyp verwendet wird, ist der Gate-Strom nahezu Null. Die Aufladung des Kondensators C erfolgt also tatsächlich nur über den Widerstand R 1.

Die Schaltungsanordnung von F i g. 2 geht aus F i g. 1 dadurch hervor. da3 der zu dem Halbleiterbauelement FET komplementäre Feldeffekttransistor gewählt wird und daß der Anoden- mit dem Kathodenanschluß der Diode D1 und die Polarität der Klemme K 1 mit der Klemme K 2 vertauscht werden.

In Fig 2 ist die Schaltungsanordnung für den Fall einer positiven Reglerausgangsspannung dargestellt.

Nun wird angenommen, daß im Einschaltmoment an der Anode der Diode D 1 das Potential der Klemme K 2 anliegt Der Ladevorgang des Kondensators C über R 1 beginnt Während der Zeit des Ladevorgangs ist das Spannungspotential am Gate-Anschluß des p-Kanal-Feldeffekttransistors FüTnegativer als das Spannungspotential an seiner Drain-Elektrode. Der Feldeffekttransistor FET ist während dieser Zeit durchgesteuerL Ist der Kondensator C bis mindestens auf den Wert der Differenz der Gleichspannung Ub und der Abschnürspannung Ua des Feldeffekttransistors (Ub — Ua) aufgeladen, so sperrt der Feldeffekttransistor FETund entlastet somit wieder den Ausgang des Regelspannungsverstärkers VT?.

Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:

1. Schaltungsanordnung zur Verbesserung des Einschwingverhaltens eines Regelkreises, insbesondere für pilotgeregelte Verstärker zur Pegelregelung in Nachrichtenübertragungssystemen, wobei ein Stellglied (St) von einem Regelspannungsverstärker (VR) angesteuert wird, dadurch gekennzeichnet, daß die Drain-Source-Strecke eines Feldeffekttransistors (FET) einerseits mit der Steuereingang des Stellgliedes (St) und andererseits mit einer Klemme (K I) einer Gleichspannungsquelle (UB) und sein Gate-Anschluß (G) mit einem Zeitgiied (C. R 1) verbunden ist, das an die Spannungsquelle (UB) angeschlossen ist, und daß in Serie zur Drain-Source-Strecke des Feldeffekttransistors (FET) zwischen den Ausgang des Regelspannungsverstärkers (VR) und die eine Klemme (K 1) der Gleichspannangsquelle (UB) mindestens ein Widerstand (R 2; RS)geschaltet ist

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen die Klemme (Ki) der Gleichspannungsqueiie (UB) und den mit dieser Klemme verbundenen Anschluß des Feldeffekttransistors (FET) ein erster Wideband (R 2) geschaltet ist.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwischen den Ausgang des Regelspannungsverstärkers (VR) und den Eingang des Stellglieds (St; ein zweiter Widerstand (RS) geschaltet ist.

4. Anordnung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß zwischen { ;n Gate-Anschluß (G)des Feldeffekttransistors (FET) und das Zeitglied (C, R l)eine Diode (D 1)geschaltet ist.