DE2709773A1 - Taktgeber zur synchronisierung von rechenanlagen - Google Patents
Taktgeber zur synchronisierung von rechenanlagenInfo
- Publication number
- DE2709773A1 DE2709773A1 DE19772709773 DE2709773A DE2709773A1 DE 2709773 A1 DE2709773 A1 DE 2709773A1 DE 19772709773 DE19772709773 DE 19772709773 DE 2709773 A DE2709773 A DE 2709773A DE 2709773 A1 DE2709773 A1 DE 2709773A1
- Authority
- DE
- Germany
- Prior art keywords
- clock
- line
- logic circuits
- input
- clock pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4243—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
FRIEDENSSTRAiSE £9/31
TELEFON: IDSTEIN 8*37
ρ Zl3054
SPERRT RAMD CORPORATION, New Tork, N, T./U. S. A.
Die Erfindung betrifft, eine synchronisierende Zeitgeber-'jchaltung»
die eine fehlerschwacbe Uhr darstellt und für die Zeitvorgabe von
Torgingen in Re ebenen jagen und Fin»/Aur>gabe~Ceraten mit den ihnen
zugeordneten Speichern verwendbar ist., in denen der Informationsgehalt verschwindet.
Die meisten zentralen Rechenanlagen sind mit einer Quelle zentral ebgegebener Taktpulse versehen, von denen die Zeiten ihrer Arbeitsgänge festgelegt werden. Bei denjenigen Rechenanlagen, die mit
einer begrenzten Anzahl von Ein-/Auegabegeräten und einem beliebigen Speicher ausammenerbeiten, werden die zentral gelieferten Taktpulse auch zur Zeitfestsetzung von Vorgängen in den Einrichtungen
außerhalb des Hauptraunes der zentralen Rechenanlage benutzt. Die
Zeitgabe bildet für eine einseine zentrale Rechenanlage kein Problem hinsichtlich der Synchronisierung, da die Zeiten von einem eineigen Haupttaktgeber festgesetzt werden können. Wenn für einen fehlerschwachen Taktgeber Sorge getragen werden soll, kann ein Hilfs-
oder Noteeitgeber vorgesehen sein, der durch Phasensperrschleifen
oder andere bekannte Hilfsmittel mit dem aktiven Taktgeber synchronisiert werden kann.
In umfangreichen datenverarbeitenden Systemen kommen zwei oder mehrere zentrale Rechenanlagen mit je einer Quelle von Haupttaktpulsen
sur Anwendung, deren Dauer gewöhnlich kürzer als die Zyklus- und Ansprechzeiten der aktiven Komponenten des Systems oder der «entralen Rechenanlagen mit den zugehörigen Fangspeichern und/oder Ein-/
Ausgabe-Geräten ist.
- X -709837/0830
Venn in einem umfangreichen datenverarbaitenden System Haupttaktpulse von mehreren zentralen Rechenanlagen zugegen sind, treten
verschiedene Probleme auf. Ua die Frequenz der Taktpul·· gewöhnlich
fiber 20 NHb hinausgeht, ist die Dauer der einseinen Impulse geringer als 25 nftec. Die Länge der sum Anschluß der Komponenten des
Systems verwendeten Kabel kann bis zu 2,50 m betragen, so daß die
seitliche Verzögerung in diesen koaxialen Kabeln in jeder Richtung den Betrag von 18 nsec übersteigt. Daher kann während der Dauer
eines einzigen Haupttaktpulses weder ein Anforderungssignal herausgegeben noch ein Anerkenntnissignal zwischen den Komponenten eines
solch umfangreichen Systems übertragen werden; folglich werden «ur
Festsetzung der Zykluszeiten innerhalb der einseinen Komponenten des Systeme innere Zähler mit den zugehörigen Schaltungen benOtigt.
Da die Zykluszeiten der einseinen Komponenten von den Taktpulsen aus einem entfernt angeordneten Hauptseitgeber synchronisiert werden, erscheinen sie in den Anschlußkabeln mit einer gewissen TerzOgerung.
Bislang wurden dies« Tersögerungen der Taktpule· dadurch kompensiert,
daß susätsliche kompensierende Versögerunga-linheitan in dia Anschlußkabel eingebaut wurden, so daß bei allen Komponenten de· Systeme die gleichen Haupttaktpulse gleichseitig ankamen. Falls mehrere Zeitgeber in dam umfangreichen System benutet werden, sind
die von den verschiedenen Haupttaktpulsen eingeschlagenen wege verschieden lang, weswegen dia kompensierenden VersDgerungs-Iinheiten
jedesmal abgeändert warden müssen, wenn «in andarar Zeitgeber a·-
nutst wird.
Sicherheitshalber werden aus twai Oründen sumlndast alternative
Zeitgeber la 4en umfangreichen datenverarbeitenden Systemen angewendet. Um ein solches System fehlers«hwaoh au maeneo, müssen stets
•in Haupttaktgeber und ein lotzeitgeber elnfeaetat worden, die miteinander ey^ohronlalart werden müssen. 01· Zeitgeber, dl« gemeinsam
in Phaeeneperrschlelfen dar ZaltfestMtsung unterlleg«n, aind nicht
voneinander unabhängig und erfüllen auoh nicht dl· allgemeine* Anforderungen an «la fthlersohwachea bystem.
709837/0630
Ein weiterer Grund, alternative Hauptzeitgeber in einen umfangreichen zentralen datenverarbeitenden System vorsusehen, besteht darin,
dall Üblicherweise in eine· Fangspeicher Festkarperspeicher-Elemente
mit verschwindendem Informationsgehalt angewendet werden, da diese weit schneller als die mit festem Informationsgehalt arbeiten. Diese Elemente verlieren jedoch die in ihnen gespeicherten Daten, wenn
ihnen nicht Adreßsignale aur Auffrischung zugeführt werden. Für die
ZeltfestsetBung dieser Adreßsignale werden in der Praxis die Haupttaktpulse des Systems bevorzugt, um Störungen durch die gerade bearbeiteten Daten su vermeiden.
Einem weiteren Problem begegnet man bei der Anwendung der Festkörperapeicher-Slemente, die sehr schnell arbeiten, in den Speichern
von Rechenautomaten. Venn ein solcher Speicher zur Annahme eines Anforderungesignals für die Bin-/Ausgabe von Daten bereitsteht, erzeugt er in den inneren Verknüpfungsschaltungen seiner Zwischeneinhelt ein dem Bereitschafteslgnal Äquivalentes Signal. Falls ein
stabilisiertes Anforderungssignal am Bingang des FestkOrpersspeiohars zugegen und das Bereitschaftesignal zuerst dargeboten ist,
wird das Anforderungssignal richtig angenommen und bearbeitet. Auch ein Anforderungesignal, das auftritt, während das Bereitschaftssignal stabil 1st, wird richtig angenommen und ausgeführt. Im Falle,
dai das Bereltschaftseignal beendet ist und sich das Anforderungssignal in einer Obergangsperiode befindet, kann Jedoch die empfangende Schaltung dar Zwisohenainheit die vorübergehende Instabilität fortpflanzen, so daft der Zustand des Empfängers und des Speichers unbestimmt bleibt.
Bei den Festkörperspelchern mit verschwindendem Informationsgehalt,
in denen eine Transistor-Transistor-Logik und eine mit dem Emitter gekoppelte Logik benutzt werden, besteht an der empfangenden Zwiochen-
ainheit das Problem, daft bei einem instabilen Anforderungesignal,
falls das Bereitschaftesignal beendet ist, eine Periode der Instabilität, der sog. Mstastabilitlt auftritt. Beispielsweise ist
für ein im Handel erhältliches Flipflop als mit dem Emitter gekop-
709837/0830
pelte Logik vorgeschrieben, dafl die eingehenden Daten mindestens
0,1 neec vor und nach der Zufuhr dee Schalt- oder Taktsignale stabil sein nüssen, um si eher bus teilen, daß olne stabile Verklinkung«
also eine Änderung des Zustandee zustandekoent.
Für die datenverarbeitenden Qroßraumayateme besteht somit das Erfordernis, dafl die Anforderungssignale aller Komponenten, die sie
hervorbringen, während einer Periode auftreten, die die von den
Halbleiter-Herstellern vorgeschriebene übertrifft. Diese Forderung
su erfüllen, ist unmöglich, wenn nicht die Zeiten für die Auegabe
der sendenden Einheit vom selben Hauptseitgeber festgesetzt werden, der auch das Bereitschaftssignal des Empfängers in der Zwischeneinheit des Fangspeichere seitlich festlegt. Dies kann nicht dadurch erfolgen, dafl in alle Komponenten eines solchen Qrotraumeystems synchronisierte Taktpulse eingespeist werden.
Wenn sich das suvor bezeichnete Problem der Netastabilitlt in einem
fehlerschwachen System oder in einem System bietet, in dem swei oder mehrere Haupttaktgeber im Austausch benutzt werden, wird das
Problem noch kompilierter.
Hauptsiel der Erfindung ist somit eine Anordnung von Hauptseitgebern
für ein datenverarbeitendee Qroftraumsyetem mit mehreren sentralen
Reohenanlagen, mehreren Bin-/Ausgabe-GerAten und mehreren Fangspeichern mit verschwindendem Informationsgehalt, die luierst schnell
arbeitende Festkurperspelcher-Elemente mit Ketaetabilitlt enthalten.
Bin weiteres vorrangiges Ziel der Erfindung ist es, in einem umfangreichen datenverarbeitenden System einen Zeitgeber der sentralen
Rechenanlage sum Antrieb logischer Schaltungen elnee eynchronlsierenden Taktsjreteejisu verwenden, die also synchronisiert· Taktpulse
hervorbringen, dl· sur Srseugung nichtsynchronisierter Impulse Im
Haupttaktaystem betratst werden.
7 03837/0830
Ein weiteres Ziel der Erfindung ist es, programmierbare Hilfsmittel für ein synchronisierendes Taktsystem in einem umfangreichen
datenverarbeitenden System anzugeben, damit ein Taktgeber der zentralen datenverarbeitenden Rechenanlage ausgewählt und eine fehlerschwache Umschaltung vom einen Taktgeber zu einem anderen vorgenommen werden kann.
Ein weiteres Ziel der Erfindung ist es, logische Schaltungen, die
jeder zentralen Rechenanlage des Systems zugeordnet sind, für ein synchronisierendes Taktsystem in einem umfangreichen datenverarbeitenden System anzugeben. Von diesen logischen Schaltungen können
aus einer zentralen Rechenanlage neu auf einer Leitung herankommende Signale empfangen und die Erzeugung der Haupttaktsignale kann
bis zu dem Zeitpunkt unterbrochen werden, in dem bestimmt wird, welcher Takt für die Erzeugung der Haupttaktsignale verwendet werden soll.
Bin weiteres Ziel der Erfindung ist ein logisches System zur Umschaltung von einem Takt zum anderen, während ein aktives datenverarbeitendes System grofien Umfanges im Betrieb gehalten wird.
Die vorstehenden und weiteren Ziele der Erfindung werden in einem
System erreicht, bei dem eine logische Schaltung eines synchronisierenden Taktgebers Hilfsmittel zum Empfang der Taktpulse aus den
Taktgebern aller zentralen Rechenanlagen des Systems, Whler eines
der Takt· für einen Haupttaktpuls, Hilfsmittel zur Abgabe von synchronisierenden Taktpulsen und einen Erzeuger von niohteynchronisierten Impulsen enthält, von denen alle Komponenten des datenverarbeitenden Systems angetrieben werden.
Ein AuefUhrungebeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert. Es zeigen:
Figur 1 ein Blockschaltbild eines datenverarbeitenden Oroftraumsystems mit zwei zentralen Rechenanlagen,
- 5 -709837/0830
Figur 2 zeitliche Aufsagungen von synchronisierten Impulsen, die
von der logischen Schaltung des synchronisierenden Taktgebers im Blockschaltbild der Figur 1 abgegeben werden,
Figur 3 den seitlichen Verlauf Hler Impulse, die vcn Phasengeneraf;oi
(Q im Systea geaäß der Figur 1 abgegeben werden,
Figur 4 den zeitlichen Verlauf der*· Impulse am Speicher im Blockschaltbild
der Figur I5
Figur 5 ein ausführlicheres Blockschaltbild der logischen Schaltungen
des synchronisierenden.Taktgebers aus dem System der Figur 1 und
Figur 6 den zeitlichen Verlauf des Taktpulsee zum Umschalten oder
des Abschaltimpulse3, der von den logischen Schaltungen
des synchronisierenden Taktgebers in der Figur 5 erzeugt wird.
Gemäß dem Blockschaltbild der Figur 1 weist ein datenverarbeitendes
Großraumsystem 10 zwei sentrale Rechenanlagen 11 und 12 auf, die arbeitsmäßig mit Ein-/Ausgabe-Geräten 13 und 14, sowie Speichern 15
und 16 verbunden sind und jeweils über Ihren eigenen, inneren Taktgeber 17 bzw. 18 verfügen, der jedoch der besseren Übersichtlichkeit
wegen getrennt dargestellt 1st. Im normalen Betrieb liefert die Rechenanlage 11 ein Anforderungesignal über eine Leitung 19 an das
Ein-/Ausgabegerat 13 und über eine Leitung 21 an das Ein-/Ausgabegerat 14. Die Speicher 15 und 16 können diese Anforderungssignale
annehmen und je ein Anerkenntnissignal an die Ein-/Ausgabe-Gerate
13 und 14 zurückgeben, den die Datenübertragung auf Leitungen derselben Schienen folgt. Am Schluß senden dann die Ein-/Ausgabe-Gerate 13 und 14 Signale zurück, die den zentralen Rechenanlagen 11
bzw. 12 das Ende der Datenübertragung anzeigen.
Zwischen den Rechenanlagen und den Speichern können die Daten auch
unmittelbar übermittelt werden. Auf einer von acht Leitungen liefert
- 6 -709837/0830
d'e Rfcchenaniage Ii Αηίorden Ag.; ix&r a^; an Flipf J op.ί» *'.h . vor doaen
vier Arforderungnsignale am einer'.:'<*b.·one 2? dem Speicher Li und
i'ier weitere Anfordertmg^igri? ': n":' einer Schiene ^'8 den? Speicher
16 5'gelett.el wo* ei in, Εε·.ι Ai'et kiriim.ii- folgt; die Ofifcerübe. l t'qg», ^g
7on den "pe^; Ue.-η ·.''>
w;d ii> ? viirlr ·πη«· Ii s^e. hon -'.'Moaea ^1V- Röchendulago
JJ. Π'
>Uere?ir Jr,ypi rtum y:Uo>ü köriit-jn din kx>
'ordevung-; aignaie 3r, den S,-nierer Ü?, ^1.' ; *'?
<-nd l?.l gleieiu-e t''.:i.g ή'-ί ^pe?'er
Ii lavii'en; day gleiche gilt int dl'« Äaio^öer'jrg'Hi;'.gnnle , :iie nut
Schiener» ?'">, 2*», 30 »'rid "-ß flow ^pe?. -he ■ 16 zugeleitet, weresen» λ;ϊίτ
die Betriebffähigkilt de;» Gio''ixii«m v«!^m-. 10 müss.eii fli?>
Anford« n.ingssign9.l.e derr- bjfcreifendeii ^•pßl'.vi'er tox dem Zetcpvinkv dargeboten
werden: In dem sie ein Beroi'tisc'iafosj.gnal enbwxcKeln. ialla die
Taki;s;igna\o aiu dem Taktgeber ±7 dem Antrieb des Großraum systems 10
dienen i*nd dem Speicher 15 über eine Leitung 33 sageführt, werden,
bewirken sie ein verzögertes Bereitachaftssignal; ähnlichem gilt,
für die Taki;Signale in einer Leitung 34, die ein ν^r^öger te.?! BereitschaftiiSignal
im Speicher 16 ho:fvorriifen. Um die Ankunffc der
Anforderungs£iignale in den Speichern 15 und 16 vor die Erzeugung
des Bereitschaftssignals zu legen, müssen die Taktsignale, die in einer Leitung >5 bzw. 36 dem Ein-/Aitsgabegerat 13 bzw. 14 zugeleitet
werden, Ausgangssignale auf der betreffenden Leitung, also Anfordertingssignale
bewirken, bevor die Bereitschaftssignala in der Zwischeneinheit der Speicher 15 bzw.. 16 Zustandekommen. Einem Prtasengenerator
38 werden auf einer Leitung 37 der Zeitfestsetzimg
dienende Signale augeführt, damit; auf Leitungen 39, 41 s 42 und 43
vier Pha&ensigna.le Zustandekommen, die zur Zeitfe^tsebzung In die
Rechenanlage 11 eingegeben werden, /on ihnen werden in den Schienen
27 und 28 die Anlorderungssignale vor dem Einsetzen der Bere:itschaftssignals
in den Speichern 15 und 16 hervorgerufen. Einem weiteren Phasengenerator 45 werden ebenfalls der Ze it. fest set 4 ung dienende
Signale über eine Leitung 44 zugeführt, damit über Leitungen 46 bis 49 Phasensignale an die Rochenanlage 12 geliefert werden,
die in den Schienen 30 und 31 Anforderungssignale an die Speicher 15 und Io vor dem Zeitpunkt heranbringt, in dem in diesen Speichern
das Bevelfcscraftssignal e.viftritt:.,
7098 37/0 8 30
Falls der Taktgeber 17 inaktiv und der Taktgeber 18 aktiv ist, sind
die in den Leitungen 37 und 44 erscheinenden Taktpulse dieselben,.
Bei einem aktiven Taktgeber 18 werden die Taktpulse Über eine Leitung 33* dem Speicher 15 und über eine Leitung ^u." dem Speicher 16
dargeboten.
Die verzögerten Taktpulse des synchronisierenden Taktgeber£;y3tsm*
sind in den Leitungen 33 bis 37 nicht synchronisiert und werden von
synchronisierten Taktpulsen in den Leitungen 53 bin 57 hervorgerufen; vergleiche die Pfeile A und B in der Figur la ! Als Hilfsmittel sind einstellbare Versögerungs-Einheiten 63 bin 67 swischengeschalbet. Wenn der Taktgeber 18 aktiv und der Taktgeber 17 inaktiv
ist, werden dementsprechend von v/eiteren einstellbaren Verzögerungs-Einheiten 63« bis 67' die synchronisierten Taktpulse in Leitungen
531 bis 57* in nichtsynchronisierte Taktpulse in Leitungen 33" bis
36» und 44 überführt.
In der Figur 2 sind die an einem Punkt A auftretenden Taktpulse
entsprechend dem Pfeil A aus der Figur la als synchronisierte Taktpulse zu betrachten. Wenn der Taktgeber 17 als Haupttaktgeber aktiv
ist, ereeugt er gerade in einer Leitung 68 eine Folge grundlegender
Taktpulse 79, deren Dauer annähernd 25 nsec ist, und diese Folge läuft in eine einstellbare Verzögerungseinheit 69 hinein, in der sie
bis Hu 25 nsec veraögert wird; in einem Kabel 71 gelangt sie dann
weiter in logische Schaltungen 72 des synchronisierenden Taktgebersystems. Eine weitere Folge von Taktpulsen 81 hat eine grundlegende
Zykluszeit von 300 nsec; der Grund für ihre Verwendung besteht darin, daß die Ein-/Ausgabe-Oeräte 13 und 14 je eine Start- und Entscheidungszeit von 100 neec benötigen, und die Schaltzeit für den
Takt nimmt zusätzlich eine Zeit von 100 nsec in Anspruch. Die Folge
der Taktpulse 79 wird nicht nur Über das Kabel 71 den logischen Schaltungen, sondern auch UND-Gliedern 86 und 87 zugeleitet, die
eine Folge von Taktpulsen 82 auf den Leitungen 53 und 54 abgeben.
Die den logischen Schaltungen 72 zugeleitete Folge von Taktpul8<=m
79 gelangt in ähnlicher Weise zu UND-Gliedern 88 und 89, von denen
- 8
709 837/0830
Folgen von Taktpulsen 03 '>nd 84 in den Leitungen '>'· «art ί.6 erzeugt
werden. Da die Folge der Taktpulse 79 auch an einem UND-Glied 76
erscheint, wird dessen Ausgange»!gnal über eir-e leitung 77 UND-Gliedern 78p aWgepräg'i;: denen ein ODER Glied lh'1 nachgeschaute".
ist, das das Au? gangsssgnal al.·? Τ.ηίρυΧο.ΓοΙβί? 85 an dit. ioi'rrg 75
anlegt. Wie beachtet seis werden a.Jie von den logische» ίtch.n'.voriger;
72 erzeugten Takt.pal**e en dem ae.it? J cn äquivalenten Püik« A uls
Folgen der Taktpulse 83 bis 65 sync Uronic ort. Diese ■ i nohroni siertenf in den Leitungen Λί3 bis ?7 und ü7 - laufenden Takt.piO.oe werden
unmittelbar a«s der Folge der Taktptüeo 79 ersewgV», d3.e au^ dem
Tnktgeber 17 austreten.
Beim aktiven Taktgeber 18 tritt die Folge der Taktpulse 79 in einer
Leitung 68" auf, damit ähnlich den Folgen der Taktpul.se 8]. bis 85
synchronisierte Taktpulse in den Leitungen 53" bis 579 und 5? hervorgerufen werden. Nach ihrer Verzögerung in den Verstfgerungs-Einheiten 67 und 63 ■' bis 67' gelangen sie ssv. verschiedenen Zeiten in die entsprechende Einrichtung, tun Kabe3Verzögerungen au kompensieren.
Falls der Taktgeber 17 als Haupttaktgeber arbeitet, werden die Schaltungen bevorzugt derart aufeinander abgestimmt, daß das Anforderungssignal aus der Hechenanlage 11 den gerade in den Speichern
11) und 16 erzeugten Bereitschaftssignalen vorausläuft, da? also bis
sum Auftreten der Bereitschaftssignale eine Verzögerung von t>
nsec vorhanden ist. Als nächstes erfolgen die Anforderungen aus der Rechenanlage 11 bei den Ein-/Ausgabe-Geräten 13 und 14, deren Anforderungen aus den Speichern 15 und 16 derart abgestimmt sind, daß
die letzteren 5 nsec vor den Bereitschaftssignalen in den Speichern 15 und 16 auftreten. Der nächste Schritt beim Abstimmverfahren ist
die Ingangsetzung des Taktgebers 18 als Haupttaktgeber. Von der Rechenanlage 12 wird eine Anforderung zu den Speichern 15 und 1.6 hin
eingeleitet, und das Anforderungssignal wird auf einen Zeitpunkt abgestimmt, der 5 nsec vor der Einleitung des Bereitschaftssignals
in den Speichern 15 und 16 liegt. Als nächstes können die Anforde-
709837/0830
rungssignale der Rechenanlage 12 die der Ein-/Ausgabe-Geräte 13 und
14 einleiten, die in die Speicher 15 und 16 eintreten und so abgestimmt werden, daß sie 5 nsec vor dem Beginn der Bereitschaftssignale in den Speichern 15 und 16 erscheinen. Die rostliche, also letzte Einstellung ist die der Abstimmung der Rechenanlage Xl, damit
ihr AnforderungE signal s das von den Takt pulsen des Taktgeber 1*·
herbeigeführt wird, 5 nsec vor den Bereitschaf "kssignalsn an den
Speichern 15 und 16 auftritt. Diese Einstellung wird au der Verzögerungseinheit 69" vorgenommen, während die Anforderung.isignale beobachtet werden, die gerade von der Rechenanlage in die Speicher
15 und 16 eingegeben werden. Dabei wird veranlaßt, daß die Anforderung der Rechenanlage 11 mit den Anforderungen der Rechenanlage 12
zeitlich zusammenfällt, die bereits abgestimmt und eingestellt war. Falls in ähnlicher Weise die Rechenanlage 12 gerade vom Taktgeber
17 als Haupttaktgeber angetrieben wird, wird die Verzögerungseinheit
69 derart eingestellt, daß die Anforderungen der Rechenanlagen 11 und 12 zeitlich zusammenfallen.
Nun sei angenommen, daß die logischen Schaltungen die Festlegung
getroffen haben, daß der Taktgeber 17 das datenverarbeitende Großraumsystem 10 antreiben solle. Wenn sich die Bedingungen derart ändern, daß die Schaltungen 72 erkennen, daß der Taktgeber 17 nicht
mehr das Croßraumeystem 10 als Haupttaktgeber betreiten kann,
legen ein anderer Taktgeber und seine logischen Schaltungen fest, daß er das Großraumsystem 10 antreiben soll. Beispielsweise sollen
die logischen Schaltungen 72* bestimmen, daß ihr Taktgeber 18 den Antrieb des Systeme 10 vom Taktgeber 17 übernehmen soll. Hierzu
informieren die logischen Schaltungen 72 die logischen Schaltungen
72* über ein· Leitung 94» daß der Umechaltvorgang gerade stattfindet.
Die die Steuerungen betreffende Information wird gerade über Schienen 92 und 93 zu einer Übergangslogik 91 übermittelt. Falls die logische Umschaltung nicht stattfindet, informiert die Übergangslogik 91 über die Schiene 92 die logischen Schaltungen 72, daß der
Taktgeber 17 die Steuerung des Großrauaejeteae 10 beibehält, was
als Arbeitsweise 1 bezeichnet sei.
- 10 -709837/0830
BAD ORIGINAL
Bei der Arbeitsweise 2 ist nur eine Rechenanlage, z. B. die Rechenanlage 11 mit ihrem Taktgeber 17 und dea logischen Schaltungen ?2
in Tätigkeit, während die Rechenanlage 12 in Arbeit zu kommen sucht.
Hierzu unterrichten die logischen Schaltungen 72c über die Leitung
94 die logischen Schaltungen 12, daß sie eine erneute Synchronisierung benötigen, wodurch künstlich ei.n Umschaltvorgang an den logischen Schaltungen 72 hervorgerufen wird, bei dem die Folgen der am
Punkt A erscheinenden Taktpulse unterbrochen werden. Nach einem oder mehreren Zyklen nehmen die logischen Schaltungen 72 und ihr
Taktgeber 17 die Steuerung als treibender Taktgeber des Systems wieder auf. Obwohl ea unwahrscheinlich, aber doch möglich
ist, daß nach der Inbetriebnahme der logischen Schaltungen 72* ihre
Signale die Information liefern, ihr Taktgebor 18 sei der zum Antrieb des Qroßraumsystems 10 verwendete, legen die Schaltungen 72
fest, daß ihr Taktgeber 17 nicht der sein soll, der das Großraumsystem 10 antreibt, und es erfolgt ein UmschaltVorgangt bei dem
dem Taktgeber 18 der aktive Antrieb des Groirauasysteas 10 augeteilt wird.
Wenn di· Folge der Taktpulee 79 in der Leitung 57 der Verzöeerungeeinheit 67 zugeleitet wird, entsteht
in der Geltung 37 ein Phasensignal 95 (Figur 3), dessen Rückflanke 96 als Auslöser einer Verzögerungsleitung verwendet wird,
deren Anzapfpunkte 12 1/2 nsec auseinanderliegen. Von der Verzögerungsleitung (nicht gezeigt) wird ohne Verzögerung «ine Rückflanke
97 abgegriffen, und mit Hilfe eines UND-Gliedes entsteht ein Impuls
von 9 nsec Dauer. Vom zweiten Punkt der- Verzögerungsleitung wird
12 1/2 nsec nach den Rückflanken 96 und 97 die nächste Rückflanke
98 abgegriffen. Eine weitere Rückflanke 99 liegt an dar dritten Anzapfstelle der Verzögerungsleitung und ist somit gegenüber dar
Rückflanke 96 um 25 nsec verzögert. Die letzte Rückflanke 101 der
Phase 4 wird 37 l/2 nsec nach der Rückflanke 96 erzeugt. Die Folgen der Taktpulse 102 bis 105, die in den Leitungen 39, IJL bis 43 auftreten; stellen die vier der Reihenanlage 11 zugeleiteten Phasensignale dar, von denen das zweite die Anforderungssignale in die Schie-
709837/0830
/tv
nen 19 und 21 eintreten läßt und das vierte die Schaltzeiten für die Flipflops 26 festsetzt. In ähnlicher Weise bringt der weitere
Phaaengenerator 4'; in den Leitungen 46 bis 49 vier Phanensignale
hervor.
In der Figur 4 la*·: eine Folge von Talctpalsen 106 mit ei wer D.~ tevon
25 naec dargestellt, deren Rückfianke 107 etwa 8 b:.■■; 1?. n>ec vox
der Vorderflanke 108 der Impulse des einen Bereitschaft;: signals ncscheint.
Die Impulsdauer dieses Bereitschaftssignals lr.egt ungefähr
bei 15 nsec, Von der RUckflanke 107 der Taktpulse IO6 wird auch die
Vorderflanke 111 der Impulse einer Folge eines weiteren Bereitschaf tssignals ausgelöst. Falls in die Speicher 15 und 16 kein Anforderungssignal
eintritt und die Vorderflanke 108 des ersten Bereitschaftssignals erscheint, werden seine Impulse alle 50 nsec erneut
hervorgerufen. In Gegenwart des Anforderungssignals werden jedoch die Impulse des anderen Bereitschaftssignals alle 100 nsec
erneut erzeugt. Eine Vorderflanke der Anforderungssignale 114, die
zu den Vorderflanken 108 und 111 der beiden Bereitschaftssignale zeitlich abgestimmt wird, tritt etwa 5 nsec vor diesen Vorderflanken
auf. Das betreffende Anforderungssignal 114 ist ungefähr 85 bis 90 nsec aktiv und wird dann sum Warten auf die Daten^uf das hohe
(inaktive) Niveau geschaltet.
In den Figuren 5a und 5b sind die logischen Schaltungen 72 des synchronisierenden
Taktsystems dargestellt. Bei der Arbeitsweise 1 geben Signale der Gruppe 1 auf einer Leitung 116 einen Fehler in der
nichtruhenden Rechenanlage an, die beispielsweise die Rechenanlage 12 sein möge, während die feste Rechenanlage 11 aktiv 1st und deren
Taktgeber 17 gerade das Großraumsystem 10 antreibt. Die typischen
Bedingungen für die Gruppe 1 sind: 1) die Unterbrechung der Verbindungskabel , (z B. der Leitung 94) an der Rechenanlage 12, Z) das
Abschalten der Rechenanlege 1? und 3) das Anhalten des Taktgebers 18 der Rechenanlage 12, während die Rechenanlage 11 eingeschaltet
bleibt. Auf Grwd dieser Bedingungen der Qruppe 1 ist der Taktgeber
17 gezwungen, das Großraumsystem 10 zu betreiben.
- 12 709837/0830
BAD
Bei der Arbeitsweise 1 geben die Signale der Gruppe 2 auf einer Leitung 117 das Ergebnis einer Prioritäts-Bestimmung an: 1) Die sugehörige, aktive Rechenanlage 11 läuft mit ihren Taktgeber 17 gerade
in Programm mit der höchsten autellbaren Priorität; 2) alle Rechenanlagen des Systems haben dasselbe Prioritätsniveau, und keine von
ihnen hat ihr Programm dem Speicher entnommen; 3) alle Prioritäten
sind gleichberechtigt, und eine Rechenanlage hat ihr Programm bereite aufgenommen. Während in den Fällen 1) und 3) die mit der
höchsten Priorität belastete Rechenanlage ihren Taktgeber dem System zur Verfügung stellt, ist nicht klar, welcher Taktgeber im
Fall 2} das System antreibt. Daher wird im Fall 2} die Rechenanlage mit der geringsten Numerierung zur Steuerung und Taktgabe für das
System ausgewählt. Die Bedingungen der Gruppe 2 ordnen sich denen der Gruppe 1 unter.
Die Signale der Gruppe 3 geben bei der Arbelteweise 1 in einer Leitung 118 Wartungsmerkmale an. Die Bedingungen dieser Gruppe 3 sind
die folgenden: 1) die zugehörige inaktive Reohenanlage 11 wird gewartet, und ihr Taktgeber 17 ist in Tätigkeit; 2) ein von Hand betätigbarer Schalter sur Obersteuerung der Priorität wird in der
Wartungstafel so eingestellt, daß die ein· der aktiven Rechenanlagen
ausgewählt wird, damit ihr Taktgeber das GroArauasystem 10 antreibt.
Unter diesen Bedingungen der Gruppe 3 wird entweder die bezeichnete
Rechenanlage ausgewählt oder ausgeschaltet, wobei die Bedingungen der Gruppen 1 und 2 übersteuert werden.
Bei der Arbeitsweise 1 ist die Obergangelogik 91 imstande, einen
Fehlersustand bei der Bestimmung su übersteuern, die von den logischen Schaltungen 72 auf Grund der Signale der Gruppen 1 bis 3 gewicht wird. Wenn die von den Schaltungen 72 eur Obergangelogik abgegebenen Signale angeben, dafl die in der Schiene 92 übermittelte
Entscheidung fehlerhaft let, übersteuert die Obergangslogik 91 die
eingehenden Signale der Gruppen 1 bis 3 und nimmt die richtige Bestimmung und Auswahl vor.Somit dient die Obergangslogik 91 nur
alβ Prüfschaltung in einem fehlerschwachen System.
- 13 -709837/0830
Bei der Arbeitsweise 3 kann eine Anforderung nach einer erneuten
Synchronisierung von der nichtruhenden Rechenanlage aus ein Signal
in der Leitung 94 hervorrufen, das vorübergehend alle anderen Entscheidungen übersteigert und veranlaßt, daß die feste Recher.anlage
mit ihrem Taktgeber einen Ums ehalt Vorgang einleitet, bei de?: sie
als Antrieb für das System 10 erneut gewählt wird.
Die logischen Schaltungen 72 nehmen die Folge der Taktpulse 79 aus
der Leitung 71 auf, die mit den UND-Gliedern 73, 86 und 87 verbunden
ist. Außerdem gelangen die Taktpulse 79 aus dem Taktgeber 17 über die Leitung 71 zu einem 2Bitsähler 119» von dem alle 100 nsec auf
einer Leitung 121 ein Signal au einer Schiebeklemme S eines 3Bitschiebe-Registers 122 abgegeben wird, dessen Datenklemme D durch
eine Leitung 124 an einem UND-Glied 125 angeschlossen ist. Von diesem UND-Glied 125 wird effektiv ein 1-Bit erzeugt, wenn von den
beiden ersten Positionen des 3Bitschiebe-Registers 122 kein Signal
geboten wird. Folglich wird alle 300 neec stets ein 1-Bit durch das
3Bitschiebe-Register 122 hindurchgeschoben, wobei eine Zahl in einer
Leitung 126 hervorgerufen wird.In ähnlicher Weise legen die Zahlen
in einer Leitung 127 bzw. 128 jeweils 100 bew. 200 nsec des grundlegenden Zyklus von 300 nsec fest, der durch die Impulse 81 in der
Figur 2 gezeigt ist. FUr die Leitungen 127 und 128 gelten jeweils die Folgen der Impulse 83 und 84.
Die Folge der Taktpulse 79 tritt auch über «ine Leitung 75 in das
UND-Glied 76 ein, deesen Signal aber die Leitung 77 und das UND-Glied 78* m ODER-Glied 74* gelangt, von den auf der Leitung
57* die Folge von Taktpuleen 85' abgeführt wird. Die auf den Lei-'
tungen 57, 53» 54, 55 und 56 auftretenden Signale sind die Folgen der Taktpulse 81 bis 84 der Figur 2, w&hrend die Folge der Taktpulse
81* von den Taktgeber 18 in der Leitung 57* hervorgerufen wird, wenn
die Rechenanlage 12 fest und aktiv ist. Falls der Taktgeber 18 in seinem aktiven Zustand die Folge der Taktpulse 81' auf die Leitung
57 bringt, tritt eine Folge von Taktpuleen 79* In ein UND-Glied 78
ein. Wenn umgekehrt die Rechenanlage 11 fest ist und der Taktgeber
- 14 -709837/0830
Λ*
17 läuft, erscheint die Folge der Taktpulse 81 an einem UND-Glied
73* und wird über das ODER-Glied 74» aur Leitung 57f übertragen.
Von dieser Folge wird alle 300 neec ein Impuls von 100 nsec Dauer
in der Leitung 126 zu einem UND-Glied 129 Wn abgegeben, 1)5 >
in der Leitung 71 geführte Folge der Taktpxdse 81s tritt nach ihrr.:·- Invertierung in einem Negator 131 in die andere Klemme des UHU-CLieder,
129 ein» damit alle 300 nsec av»ei Prüfimpulse auf eine Aurtg ing^iei-tung 132 gelegt werden, die an UND-Gliedern. 133 bis 138 ang»schlossen ist.
Sobald die Signale der Gruppen 1 bis 3 in den Leitungen 116 bis 118
auftreten oder die Übergangslogik 91 eine Übersteuerung anzeigt,
bei der der Taktgeber 17 inaktiv und ein anderer Taktgeber Im Groftraumsystem 10 aktiv werden soll, gibt ein UND-Glied 139 auf einer
Leitung 141 ein Signal ab, das nach seiner Invertierung in ;inem Negator 142 in eine weitere Kieme des UND-Gliedes 134 eint-itt,
dessen drittes Signal über eine Leitung 143 von einem FlipfLop 144
herankommt, das angibt, daß der Taktgeber 18 inaktiv ist. Dis vom
UND-Glied 134 erzeugte Signal läuft durch ein ODER-Glied 14>
und eine Leitung 146 aur LOschklemme C eines Flipflop 147. Eine Ausgangsklemme Q dieses Flipflop 147 wird durch das eingehende Löseisignal
aur Abgabe eines Abschaltsignals über Leitungen 148 und 149 veranlaßt, die an den UND-Gliedern 73, 76 und 86 bis 89 angeschlossen
sind, damit die von ihnen gelieferten synchronisierenden Tactpulse
an der Stelle des Pfeiles A effektiv beendet werden. In der Schiene 92 wird das Abschaltsignal auch von der Leitung 148 empfang m und
der Übergangslogik 91 augeführt.
Das vom ODER-Glied 145 in der Leitung 146 hervorgerufene Signal
gelangt über ein ODER-Glied 151 als Prüfsignal auf eine Leitung 152,
die an der Schiebeklemme S eines sich selbst beladenden 5Blts<:htebe-Registers 153 angeschlossen 1st. Die fünf Ausgangssignal; dieses
5Bitschiebe-Registers 153 laufen nämlich über ein NAND-Gl ie I 154
zurück, damit alle 900 nsec in einer Leitung 155 ein 1-Sign O. a\*-
schelnt.
- 15 -709837/0830
Das von der sweiten Auegangaklemme des 5Bitschiebe-Regieters 153
gelieferte Signal tritt Über eine Leitung 156 in das UND-Glied 135
ein, das bei einer Zuführung von 1-Signalen in den Leitungen 132 und
146 auf einer Leitung 157 einen Impuls but Setzklemme S des Flipflop 144 heranbringt* Von letzteren wird dann ein Schaltimpuls über
die Ausgangeklemme Q und Leitungen 158 und 159 an das UND-Glied
78 geliefert. Gleichseitig läuft dieses 1-Signal von der Leitung
158 zur Schiene 92 und sur Ubergangslogik 91·
Das in der Leitung 141 auftretende Signal, das angibt, daß der Taktgeber 17 inaktiviert werden soll, gelangt auch in der Leitung 94
zu den logischen Schaltungen 72' der nichtruhenden Rechenanlage 12,
wodurch diese unterrichtet wird, daß ihr Taktgeber 18 das Großraumsystem 10 antreiben muß. Wenn die logischen Schaltungen 72 die Abgabe ihrer synchronisierenden Takt pulse beenden, werden normalerweise
über die Leitung 94 die logischenSchaltungen 72' in Gang gesetzt.
Die Angabe umzuschalten wird auch von der Leitung 94 über eine Leitung 161 zu den UND-Gliedern 137 und 138 Übertragen. Das Ausgangssignal des UND-Gliedes 137 läuft durch das ODIR-Glied 145 und die
Leitung 146 sur Löschkleame C des Flipflop 147, das bereits gelöscht
war. Das in der Leitung ΙΟΙ herankommende Umochalteignal wird durch
das UND-Glied 138 und das ODER-Glied 162 auf eine Leitung I63 gelegt, da das UND-Glied 138 ein Schaltsignal aus der Leitung 132 in
Form der Prüf impulse empfängt. Wie erinnert sei, erzeugen alle logischen Schaltungen ihre eigenen Prüfimpulse auf den Leitungen 132,
132·. Der Impuls in der Leitung I63 tritt in die LSschklemme C des
Flipflop 144 ein, das über seine Ausgangsklemme Q das Abschaltsignal
auf die Leitung 158 bringt, die sowohl mit der Leitung 92 zur Ubergangslogik 91 als auch Über die Leitung 159 alt dem UND-Glied 78
verbunden ist, so daß die Folge der Taktpuls· 81 in der Leitung 57
auftritt.
Wenn den drei Eingängen des UND-Gliedes 133 1-Signale zugeleitet
werden, gibt das gelöschte Flipflop 147 über seine Ausgangsklemme Q
auf eine Leitung 164 ein 1-Signal; da der Prüflnpuls in der Leitung
- 16 -
709837/0830
132 wiederholt als 1-Signal erscheint und außerdem das UND-Glied
139 einen Schaltimpuls auf einer Leitung 14I zur Anzeige abgibt, dafi die Umschaltung stattfinden soll, empfangt das UND-Glied XXi die
drei Eingangssignale, wfthrend Über den Negator 142 , das ODER-Glied
145 und die Leitung I46 das Flipflop 147 nicht gelöscht wird. Das vom UND-Glied 133 über das ODER-Glied 162 abgeführte Signal läuft
in der Leitung I63 zur Löschklemme G des Flipflop 144, sowie zur einen Eingangsklemme eines UND-Gliedes I65. Da der 2Bitzäbler 119
alle 100 nsec einen Schaltimpuls auf dir Leitung 166 aufprägt, der in die andere Eingangeklemme des UND-Gliedes 165 eintritt, wird dessen Ausgangssignal über das ODER-Glied 151 und die Leitung 152 der
Schiebeklemme S des 5Bitschieberegi8tere 153 zugeleitet. Das an der
vierten Ausgangsklemme des 5Bitschiebe-Registers 153 erscheinende
Signal läuft in einer Leitung I67 zum UND-Glied 136, das bereite über die Leitungen 132 und I63 seine beiden anderen Schaltsignale
empfängt und somit über eine Leitung 168 ein Signal zur Setzklemme
S des Flipflop 147 abgeben kann. Das an der Ausgangeklemme Q erscheinende Signal wird den Leitungen 148 und 92, sowie als Schaltsignal über die Leitung 149 den UND-Gliedern 73, 76, 86 bis 89 zugeleitet, wodurch die synchronisierenden Taktpulse an der Stelle
des Pfeiles A erzeugt werden·
Wie erkennbar ist, bewirkt eine Umschaltung von den logischen Schaltungen 72 zu den logischen Schaltungen 72* einen Zeitverlust, bei
dem an der Stelle des Pfeiles A der Figur la keine synchronisierten Taktpulse entstehen. Qemlfi der Figur 6 stellt ein Impuls 171 auf
hohem Niveau die Zeitspanne dar, während der die bisherigen festen logischen Schaltungen 72* abgeschaltet wurden, wobei eine Vorderflanke 170 den Beginn der Abschaltung bedeutet. Als Kurve 173 ist
die früheste Zeitabweichung wiedergegeben, bei der die logischen Schaltungen 72 von ihren sich wiederholenden Prttfimpulsen und dem
Anzeigesignal in der Leitung 94 eingeschaltet werden kennten. Bin Punkt C gibt am Impuls 171 eine Zeitspanne von 525 nsec an, die mit
der Vorderflanke 170 einsetzt und stets zeitlich in die Kurve 173 hineinfällt. Als Kurve 173a ist auch noch die späteste Zeitabwel»
- 17 -709837/0830
chung dargestellt, während der die logischen Schaltungen 72 von den
sich wiederholenden Prüfimpulsen und dem Anzeigesignal in dar Lei»
tung 94 eingeschaltet werden können. Punkte D und E geben somit den Zeitpunkt an, der auf den Verlauf des Impulses 171 besogen ist,
und bei dem die logischen Schaltungen 72 eingeschaltet sein können bzw. werden^ wodurch veranschaulicht werden soll, daß die synchronisierenden Taktpulse während ganzzahliger grundlegender Zykluszeiten ab- und wieder angeschaltet werden. Die Einschaltung findet
während der zweiten grundlegenden Zykluszeitspanne oder spätestens während der vierten statt, ohne jedoch länger als 1,2 msec in Anspruch zu nehmen· Da dem Großraumsystem 10 keine Taktpulse zugeleitet werden, können keine Daten verlorengehen.
Nachdem eine bevorzugte Aueführungsform der Erfindung und ein Verfahren zum Umschalten von einem nichtsynchronislerten Taktgeber auf
einen anderen unter Verwendung von nur zwei Rechenanlagen und einer zugehörigen Schaltung erläutert sind, sei darauf aufmerksam gemacht,
daß dieselbe Arbeitsweise in einem datenverarbeitenden Großraumsystem mit mehreren Rechenanlagen angewendet wird« in dem jeder Rechenanlage dieselben logischen Schaltungen 72 zur Synchronisierung
zugeordnet werden müssen. Auf Grund einer Abänderung der logischen Verknüpfungsschaltungen vor den Eingängen *u den ODER-Gliedern 74»
145 und 162 zwecks richtiger Zufuhr der anderen logischen Signale kann das System durch eine Hinzufügung weiterer Rechenanlagen erweitert werden.
Zusammenfassend betrachtet, ist zuvor ein Taktgebersystem zur fehlerschwachen Synchronisierung beschrieben, in dem mehrere zentrale
Rechenanlagen und mehrere Ein-/Ausgabe-Qertte arbeltsmlOig mit ei"
nem oder mehreren entfernt gelegenen Fangspeichern mit verschwindendem Informationsgehalt verbunden sind und Jeder Rechenanlage ein
freilaufender nichtsynchronisierter Taktgeber zugeordnet ist. Die
vom betreffenden Taktgeber gelieferten Taktpulae werden Sätzen von synchronisierenden logischen Schaltungen angeleitet, wobei einer für
jede Rechenanlage vorgesehen 1st; diese Schaltungen schalten die
- 18 -
709837/0830
Taktgeber aller arideren Rechenanlagen ab und wählen damit ihren
eigenen Taktgeber als Hilfsmittel zur Erzeugung mehrerer synchronisierter Ausgangssignale, die ihrerseits den Betriebsablauf des
Systems seitlich festlegen, das arbeitsmäßig mit den Fangspeichern
verbunden ist.
709837/0830
Claims (1)
- PArENFANVVALTSPERRY RANDSRA-2412 ρ 213024PATENTANSPRÜCHESchaltung für mehrere Rechenanlagen, von denen mit Hilfe je eines inneren Taktgebers Anforderungssignale für die Ein-/Aut;gabe von Daten unmittelbar bzw. über Ein-/Ausgabe-Geräte je einem ontfernt gelegenen Fangspeicher mit verschwindendem Informationsgehalt zuführbar sind, dadurch gekennzeichnet, daß an den Taktgebern (17, 18) logische Schaltungen (72, 72') mit Verknüpfungsgliedern (73, 74, 86 - 89 bzw. 73', 74*, 76», 86' - 89') angeschlossen sind, von denen derjenige Taktgeber (17 odor 18) als Haupt taktgeber auswählbar ist, dessen Taktpulse alle Rechenanlagen (11, 12), Ein-/Ausgabe-Geräte (13, 14) und Speicher (15, 16) gemeinsam antreiben, und daß zwischen .len logischen Schaltungen (72, 72') und den Rechenanlagen (11, 12), den Ein-/Ausgabe-Geräten (13, 1^) und den Speichern (15, 16) je eine einstellbare Verzögerungseinheit (63 67; 63» - 67») angeschlossen ist, von der die synchronisiert empfangenen Taktpulse zeitlich derart zueinander verschiebbar sind, daß die von den Rechenanlagen (11, 12) bzw. Ein-/Ausgabe-Geräten (13, 14) abgegebenen Anforderun^ssignale an den Speichern (15, l6) unmittelbar vor dem Zeitpunkt eintreffen, in dem die Speicher (15, 16) zur Annahme des Anforderungssip;na.Ls bereit sind.2. Schaltung nach dera Anspruch i, dadurch ^ e k e ti u ζ e i c h ii 0 t, daß die logischen Schaltungen (72, 72') in zwei oder mehrere Sätze unterteilt sind, und daß joier Satz, der zwischen lern nicht synchronisierten Taktgeber (17 bzw. 18) und der zugehörigen Rechenanlage (11 bzw. 12) geschaltet ist, mit dem benachbarten Satz in V (.: · *b 1 η dung steht.3. Schaltung nach dem Anspruch 2, d a d u r c h ge k α η η ζ e i c h η e t, daß die Verbindung eine Übergangs!ngik (Vl) enthält, von der die von den Sätzen lugischer Schaltungen (72, 72') getroffene vtfuhl vergleichbar und eine falsche Wahl übersteuerbar ist.709837/08303PERRY RAND CORPORATION E RA-2 4124. wärz 1977 P 2130244. Schaltung nach dem Anspruch 2, dadurch g e k e u u zeichne D, daß unter Fortführung der Arbeitsvorgänge La len Rechenanlagen (11, 12) die logischen Schaltungen (72, 72·) vom Taktgeber (17) zum anderen (18) als Haupttaktgeber umschaltbar siSchaltung nach doη Ansprüchen 1 undu r c ηk u η η ζ e ih η e g, daß während der Umschaltung von denCungsschaltunfrcn (73, 74, 76, 86 - 89 bzw. 73», 74f, 76», 86» - 89») die Abgiibe der synchronisierten Taktpulse an die einstellbaren tferzügerungs-Eiriheiceri (63 - 67; 63» - 67») so lange unterbrechbar ist, wie far eine geringe, vorgegebene Anzahl Taktpulse vorgesehen ist.6. Schaltung nach dem Anspruch 1,dadurch gekenn zeichnet, daß die die Ein-/Ausgabe-Geräte (13, 14) antreibenden Taktpulse (83, 84 bzw. 83», 84») Schaltsignale zum Durchlaß der Anforderungssignale darstellen, und daß der eine Abschnitt des eiλα η Schaltsignals (83, 83») zum Durchlaß eines Anforderungssignals zu einem anderen Zeitpunkt als der entsprechende Abschnitt des Schaltsignals (84f 84») einstellbar ist.7. Schaltung nach dem Anspruch 5, dadurch gekenn zeichnet, daß von den logischen Schaltungen (72, 72») ein Abschaltimpuls (171) erzeugbar ist, von dem die Abgabe aller synchrrnisierten Taktpulse während zumindest einer Zykluszeit (300 nsec ma den Punkt C) unterdrückbar ist.709837/0830
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/666,279 US4021784A (en) | 1976-03-12 | 1976-03-12 | Clock synchronization system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2709773A1 true DE2709773A1 (de) | 1977-09-15 |
| DE2709773C2 DE2709773C2 (de) | 1982-04-15 |
Family
ID=24673564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2709773A Expired DE2709773C2 (de) | 1976-03-12 | 1977-03-07 | Schaltung zur Beeinflussung von Taktpulsen in einem Rechenautomaten mit mehreren Rechenanlagen |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4021784A (de) |
| JP (1) | JPS52111348A (de) |
| DE (1) | DE2709773C2 (de) |
| FR (1) | FR2344072A1 (de) |
| GB (1) | GB1579944A (de) |
| IT (1) | IT1076630B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3110196A1 (de) * | 1980-04-25 | 1981-12-24 | Timeplex, Inc., 07662 Rochelle Park, N.J. | Datenverarbeitungssystem |
| DE10148134A1 (de) * | 2001-09-28 | 2003-04-24 | Infineon Technologies Ag | Elektrische Schaltung |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6038740B2 (ja) * | 1976-04-19 | 1985-09-03 | 株式会社東芝 | デ−タ処理装置 |
| SE397013B (sv) * | 1976-12-17 | 1977-10-10 | Ellemtel Utvecklings Ab | Sett och anordning for att overfora datainformationer till tva parallellt arbetande datamaskindelar |
| US4079456A (en) * | 1977-01-24 | 1978-03-14 | Rca Corporation | Output buffer synchronizing circuit having selectively variable delay means |
| US4201885A (en) * | 1978-10-26 | 1980-05-06 | Gte Automatic Electric Laboratories Incorporated | Routinable clock circuit |
| US4428044A (en) | 1979-09-20 | 1984-01-24 | Bell Telephone Laboratories, Incorporated | Peripheral unit controller |
| US4405898A (en) * | 1980-06-30 | 1983-09-20 | International Business Machines Corporation | Pseudo synchronous clocking |
| US4447870A (en) * | 1981-04-03 | 1984-05-08 | Honeywell Information Systems Inc. | Apparatus for setting the basic clock timing in a data processing system |
| US4462072A (en) * | 1981-04-03 | 1984-07-24 | Honeywell Information Systems Inc. | Clock system having a stall capability to enable processing of errors |
| US4514647A (en) * | 1983-08-01 | 1985-04-30 | At&T Bell Laboratories | Chipset synchronization arrangement |
| US4584643A (en) * | 1983-08-31 | 1986-04-22 | International Business Machines Corporation | Decentralized synchronization of clocks |
| US4546269A (en) * | 1983-12-01 | 1985-10-08 | Control Data Corporation | Method and apparatus for optimally tuning clock signals for digital computers |
| US4569017A (en) * | 1983-12-22 | 1986-02-04 | Gte Automatic Electric Incorporated | Duplex central processing unit synchronization circuit |
| US4611273A (en) * | 1983-12-30 | 1986-09-09 | International Business Machines Corporation | Synchronized microsequencer for a microprocessor |
| US4827401A (en) * | 1984-10-24 | 1989-05-02 | International Business Machines Corporation | Method and apparatus for synchronizing clocks prior to the execution of a flush operation |
| JPS6227813A (ja) * | 1985-07-29 | 1987-02-05 | Hitachi Ltd | 位相同期方式 |
| US4748588A (en) * | 1985-12-18 | 1988-05-31 | International Business Machines Corp. | Fast data synchronizer |
| US4953077A (en) * | 1987-05-15 | 1990-08-28 | International Business Machines Corporation | Accelerated data transfer mechanism using modified clock cycle |
| EP0551969A2 (de) * | 1987-09-28 | 1993-07-21 | Compaq Computer Corporation | Schaltkreis und Verfahren zur Erzeugung von Taktteilung und Taktsynchronisation |
| JPH0797328B2 (ja) * | 1988-10-25 | 1995-10-18 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | フオールト・トレラント同期システム |
| US5335337A (en) * | 1989-01-27 | 1994-08-02 | Digital Equipment Corporation | Programmable data transfer timing |
| DE69115338T2 (de) * | 1990-04-20 | 1996-05-09 | Texas Instruments Inc | Abtasttestschaltung zur Verwendung mit Mehrfrequenzschaltungen |
| JP3451099B2 (ja) * | 1991-12-06 | 2003-09-29 | 株式会社日立製作所 | 外部記憶サブシステム |
| US5379415A (en) * | 1992-09-29 | 1995-01-03 | Zitel Corporation | Fault tolerant memory system |
| US5418934A (en) * | 1993-09-30 | 1995-05-23 | Intel Corporation | Synchronizing chained distributed digital chronometers by the use of an echo signal |
| US6276844B1 (en) * | 1993-12-06 | 2001-08-21 | International Business Machines Corporation | Clustered, buffered simms and assemblies thereof |
| US5634116A (en) * | 1995-03-30 | 1997-05-27 | International Business Machines Corporation | Non-integer multiple clock translator |
| US6279058B1 (en) * | 1998-07-02 | 2001-08-21 | Advanced Micro Devices, Inc. | Master isochronous clock structure having a clock controller coupling to a CPU and two data buses |
| US6260152B1 (en) * | 1998-07-30 | 2001-07-10 | Siemens Information And Communication Networks, Inc. | Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains |
| US6990598B2 (en) * | 2001-03-21 | 2006-01-24 | Gallitzin Allegheny Llc | Low power reconfigurable systems and methods |
| US6993669B2 (en) * | 2001-04-18 | 2006-01-31 | Gallitzin Allegheny Llc | Low power clocking systems and methods |
| JP2002287997A (ja) * | 2001-03-23 | 2002-10-04 | Kinji Mori | 多重系処理方法 |
| US7057518B2 (en) | 2001-06-22 | 2006-06-06 | Schmidt Dominik J | Systems and methods for testing wireless devices |
| US6898721B2 (en) * | 2001-06-22 | 2005-05-24 | Gallitzin Allegheny Llc | Clock generation systems and methods |
| US7197658B2 (en) * | 2003-12-31 | 2007-03-27 | Intel Corporation | Synchronizing samples of a multimedia stream with a system clock |
| US7356618B2 (en) * | 2003-12-31 | 2008-04-08 | Intel Corporation | Method and system for synchronizing platform clocks in a distributed wireless platform |
| US7266713B2 (en) * | 2004-01-09 | 2007-09-04 | Intel Corporation | Apparatus and method for adaptation of time synchronization of a plurality of multimedia streams |
| US7318165B2 (en) * | 2004-01-15 | 2008-01-08 | International Business Machines Corporation | Apparatus for managing a cache in a distributed caching environment having an event auditor and a cache auditor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1287780A (en) * | 1968-11-15 | 1972-09-06 | Ericsson Telefon Ab L M | Control arrangement for apparatuses operating in parallel |
| GB1318673A (en) * | 1971-03-10 | 1973-05-31 | Ibm | Digital data multiprocessor system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2104427C3 (de) * | 1971-01-30 | 1978-09-07 | Ibm Deutschland Gmbh, 7000 Stuttgart | Einrichtung zur Zeitsteuerung von Übertragungsvorgängen |
| US3896418A (en) * | 1971-08-31 | 1975-07-22 | Texas Instruments Inc | Synchronous multi-processor system utilizing a single external memory unit |
| FR2159150A1 (de) * | 1972-11-30 | 1973-06-15 | Materiel Telephonique | |
| CH556576A (de) * | 1973-03-28 | 1974-11-29 | Hasler Ag | Einrichtung zur synchronisierung dreier rechner. |
| US3919695A (en) * | 1973-12-26 | 1975-11-11 | Ibm | Asynchronous clocking apparatus |
| US3934232A (en) * | 1974-04-25 | 1976-01-20 | Honeywell Information Systems, Inc. | Interprocessor communication apparatus for a data processing system |
-
1976
- 1976-03-12 US US05/666,279 patent/US4021784A/en not_active Expired - Lifetime
-
1977
- 1977-03-07 DE DE2709773A patent/DE2709773C2/de not_active Expired
- 1977-03-10 IT IT21150/77A patent/IT1076630B/it active
- 1977-03-11 JP JP2617077A patent/JPS52111348A/ja active Granted
- 1977-03-11 GB GB10362/77A patent/GB1579944A/en not_active Expired
- 1977-03-11 FR FR7707275A patent/FR2344072A1/fr active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1287780A (en) * | 1968-11-15 | 1972-09-06 | Ericsson Telefon Ab L M | Control arrangement for apparatuses operating in parallel |
| GB1318673A (en) * | 1971-03-10 | 1973-05-31 | Ibm | Digital data multiprocessor system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3110196A1 (de) * | 1980-04-25 | 1981-12-24 | Timeplex, Inc., 07662 Rochelle Park, N.J. | Datenverarbeitungssystem |
| DE10148134A1 (de) * | 2001-09-28 | 2003-04-24 | Infineon Technologies Ag | Elektrische Schaltung |
| DE10148134B4 (de) * | 2001-09-28 | 2007-04-19 | Infineon Technologies Ag | Verfahren zur Busansteuerung |
| US7225348B2 (en) | 2001-09-28 | 2007-05-29 | Infineon Technologies Ag | Electrical circuit having cooperating components |
Also Published As
| Publication number | Publication date |
|---|---|
| DE2709773C2 (de) | 1982-04-15 |
| GB1579944A (en) | 1980-11-26 |
| IT1076630B (it) | 1985-04-27 |
| FR2344072B1 (de) | 1984-03-09 |
| FR2344072A1 (fr) | 1977-10-07 |
| JPS52111348A (en) | 1977-09-19 |
| JPS5637566B2 (de) | 1981-09-01 |
| US4021784A (en) | 1977-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2709773A1 (de) | Taktgeber zur synchronisierung von rechenanlagen | |
| DE3300260C2 (de) | ||
| DE3300261C2 (de) | ||
| DE3785780T2 (de) | Verfahren und Schaltungsanordnung zur Taktsynchronisation in einem lokalen Netzwerk mit Bus-Struktur. | |
| DE2165667C3 (de) | Zeitmultiplex-Übertragungseinrichtung | |
| DE1437715A1 (de) | Datenuebertragungssystem | |
| DE1591072B2 (de) | Verfahren zum synchronisieren einer nebenstation mit einer hauptstation in einem tdma-satelliten-nachrichtensystem und synchronisierungsvorrichtung zur durchfuehrung dieses verfahrens | |
| DE2230119A1 (de) | Einrichtung und verfahren in elektronischen datenverarbeitungsanlagen zur feststellung von ueberfaelligen ereignissen | |
| DE1437824B2 (de) | Einrichtung zur Synchronisierung von Impulsgeneratoren | |
| DE3803525C2 (de) | Vorrichtung zum Betrieb von absoluten Echtzeituhren in einem eine Zentraluhr und Teilnehmer enthaltenden Prozeßsteuersystem | |
| EP0023331B1 (de) | Schaltungsanordnung zur Synchronisierung einer untergeordneten Einrichtung, insbesondere einer digitalen Teilnehmerstation, durch eine übergeordnete Einrichtung, insbesondere eine digitale Vermittlungsstelle eines PCM-Fernmeldenetzes | |
| DE1301920B (de) | Anordnung zur numerischen Steuerung der Bewegung eines Gegenstandes | |
| DE2225462A1 (de) | Verfahren und Einrichtung zur Mittelwertbildung der von einem Vorwärts-Rückwärtssignalgeber her anliegenden Signale | |
| DE2461091A1 (de) | Sende- und empfangsgeraet zur ueberwachung von ereignissen | |
| DE2159384A1 (de) | Zeitmultiplex-Übertragungssystem, das über einen Satelliten eine Mehrzahl von Stationen verbindet | |
| DE1206183B (de) | Datenverarbeitendes elektronisches System | |
| DE1462858B2 (de) | Verfahren zur umsetzung von mit einer ersten folgefrequenz auftretenden pcm eingangsimpulsen in mit einer zweiten folgefrequenz auftretende pcm ausgangsimpulse | |
| EP0234355B1 (de) | Schaltungsanordnung für PCM-Fernmeldeanlagen, insbesondere PCM-Fernsprechvermittlungsanlagen, mit mehreren synchron pulstaktgesteuerten Sendern für gemeinsamen Sendekanal. | |
| DE3103574A1 (de) | Schaltungsanordnung zur herstellung des phasengleichlaufs zwischen taktimpulsen und synchronisierbits von datenenvelopes | |
| DE1499670A1 (de) | System und Einrichtung fuer die Adressierung eines zyklischen Speichers durch dessen Speicherinhalt | |
| DE19623480C1 (de) | Verfahren zur Generierung eines zur Steuerung einer Datenausgabe verwendbaren Ausgabetaktsignals in Abhängigkeit von einem von mehreren Eingabetaktsignalen | |
| EP0036960A1 (de) | Verfahren und Schaltungsanordnung zum Aufnehmen und Abgeben von Datenblöcken, insbesondere für Eisenbahnanlagen | |
| DE4434084C1 (de) | Schaltungsanordnung zur Störbefreiung einer Taktsignalimpulsfolge | |
| DE1263875B (de) | Sekundaer-Radaranlage mit einer Einrichtung zur Unterdrueckung von Stoersignalen undvon mit den Abfragesignalen nicht synchronisierten Antwortimpulsgruppen | |
| DE3041811C2 (de) | Fernwirksystem mit zyklischer Weiterzählung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OGA | New person/name/address of the applicant | ||
| D2 | Grant after examination | ||
| 8339 | Ceased/non-payment of the annual fee |