DE2104427C3 - Einrichtung zur Zeitsteuerung von Übertragungsvorgängen - Google Patents
Einrichtung zur Zeitsteuerung von ÜbertragungsvorgängenInfo
- Publication number
- DE2104427C3 DE2104427C3 DE2104427A DE2104427A DE2104427C3 DE 2104427 C3 DE2104427 C3 DE 2104427C3 DE 2104427 A DE2104427 A DE 2104427A DE 2104427 A DE2104427 A DE 2104427A DE 2104427 C3 DE2104427 C3 DE 2104427C3
- Authority
- DE
- Germany
- Prior art keywords
- data
- clock
- control
- signals
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 title claims description 25
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 230000000712 assembly Effects 0.000 claims 1
- 238000000429 assembly Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- QYYXITIZXRMPSZ-UHFFFAOYSA-N n'-tert-butyl-n'-(3,5-dimethylbenzoyl)-2-ethyl-3-methoxybenzohydrazide Chemical compound CCC1=C(OC)C=CC=C1C(=O)NN(C(C)(C)C)C(=O)C1=CC(C)=CC(C)=C1 QYYXITIZXRMPSZ-UHFFFAOYSA-N 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100332284 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DSS1 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
so
Die Erfindung betrifft eine Einrichtung zur Zeitsteuerung von Übertragungsvorgängen nach dem Oberbegriff des Anspruchs 1.
Der moderne Trend bei der Entwicklung von elektronischen Datenverarbeitungseinrichtungen geht
aus Gründen der Kostenreduzierung dahin, eine Anzahl identischer Verarbeitungseinheiten im System zu
verwenden, die mit unterschiedlichen Mikroprogrammen geladen und dadurch für die Durchführung
bestimmter Funktionen personalisiert werden können. Diese identischen Verarbeitungseinheiten sind über ein
Sammelleitungssystem miteinander verbunden. Über dieses Sammelleitungssystem werden dann die Daten
zwischen den Verarbeitungseinheiten untereinander und den Hauptspeichereinheiten übertragen. Die M
Verwendung eines Sammelleitungssystems trägt ferner dazu bei, daß die Zahl der Verbindungen und Anschlüsse
sehr gering gehalten werden kann.
Andererseits spielt bei den heute bereits zur Verfügung stehenden elektronischen Bauelementen mit
extrem hohen Arbeitsgeschwindigkeiten die Laufzeit der Signalimpulse auf den Signalleitungen, den eingangs
erwähnten Sammelleitungen, bereits eine große Rolle. Die Laufzeit eines Impulses auf einer Sammelleitung ist
nicht mehr länger vernachlässigbar im Vergleich zur Verzögerungszeit einer Schaltstufe in der Datenverarbeitungsmaschine.
Hieraus resultieren Probleme bei der Verteilung von Zeitsteuerimpulsen (Taktsignale), z. B. des Maschinentaktes zu den Schaltkarten, die letztlich die konkrete
Form des Aufbaus eines elektronischen Datenverarbeitungssystems darstellen. Die Unterschiede in den
Laufzeitverzögerungen, die bei der Übertragung von Taktsignalen von einer zentralen Zeittaktquelle (Taktgenerator) zu den Verarbeitungseinheiten, die diese
Taktsignale benötigen, entstehen, müssen als sogenannte Synchronisationstoieranz zwischen den durch ein
gemeinsames Sammelleitungssystem verbundenen Verarbeitungseinheiten betrachtet werden.
Fig.4 zeigt ein elektronisches Datenverarbeitungssystem, das aus einer Reihe von im wesentlichen
selbständigen Verarbeitungseinheiten PUi bis PUm besteht, die über ein Datensammelleitungssystem DSL
und eine Taktsignal-Sammelleitung TSL sowohl miteinander, als auch mit den Hauptspeichereinheiten MSi
und MS 2 verbunden sind. Die Synchronisation und zeitliche Steuerung der extremen Daten- und Befehlsübertragungen zwischen den einzelnen Verarbeitungseinheiten und den Speichereinheiten erfolgt über einen
Taktgenerator TG, dessen Taktsignale über das Taktsignal-Sammelleitungssystem 7SZ- zu den genannten Einheiten verteilt werden. Es ist hierbei üblich, den
Taktgenerator TG etwa in der geometrischen Mitte des Sammelleitungssystems anzuordnen, damit die Taktsignale auch etwa in der Mitte des Taktsignal-Sammelleitungssystems TSL eingespeist werden können. Es wurde
vorher schon erwähnt, daß die Verarbeitungseinheiten PU i bis PUm und auch die Speichereinheiten MS i und
MS 2 auf Schaltkarten aufgebracht sind, die über Steckverbindungen in das Sammelleitungssystem TSL
und DSL eingefügt werden können.
Fig.5 zeigt die Verteilung der Taktsignale des
Datenverarbeitungssystems nach Fig.4 und deren Laufzeitunterschiede für den Fall, daß alle Schaltkarten
SK (d. h. alle Verarbeitungseinheiten PU i bis PUm und alle Speichereinheiten MSi und MS 2, mit denen das
System maximal bestückt ist) eingesetzt sind und dabei die Sammelleitungssysteme TSL und DSL mit ihren
Kapazitäten belasten. In F i g. 5 zeigt die obere Zeile A einen Taktimpuls TDO, der zum Zeitpunkt iO vom
Taktgenerator TG auf die Mitte einer Leitung im Taktsignalsammelleitungssystem TSL gegeben wird, um
einen Sender, z. B. die Verarbeitungseinheit PU i in Fig.5, zum Aussenden von Daten zu veranlassen.
Dieser Impuls läuft über die Leitung und kommt zum Zeitpunkt <01 an der Verarbeitungseinheit PUi an.
Ferner wird auf die Mitte einer zweiten Leitung im 7SZ, zum Zeilpunkt (1, dargestellt in der Zeile B des
Diagrams, ein zweiter Taktimpuls TDI gegeben, der
zum Setzen von Verriegelungsschaltungen (die hier nicht dargestellt sind) beim Empfänger, z. B. der
Speicherdnheit MSU2 in Fig.5, zur Übernahme der
gesendeten Daten verwendet wird. In dem oberen Teil des Diagramms in F i g. 5 ist die maximal erforderliche
Verzöger ungszeit 6 dargestellt, die sich für den
ungünstigsien Fall ergibt, d. h. wenn alle Schaltkarten
oder Einheiten des Systems in die Sammelleitungen eingesetzt sind. Der Zeitpunkt, zu dem die Vorderflanke
des Taktimpulses TDl an der Speichereinheit MSU2 ankommt und die Einstellung von Verriegelungsschaltungen
bewirken kann, ist in dem Diagramm der F i g. 5 als ein mit LU bezeichneter, aufrechtstehender kleiner
Pfeil dargestellt. Dieser Pfeil gibt also in vereinfachter Darstellung den frühest möglichen Zeitpunkt für den
Abschluß des Datenübertragungsvorgangs an.
Soll beispielsweise eine Datenübertragung über die Datensammelleitung von der Verarbeitungseinheit
PU 1I zur letzten bteckbaren Einheit, dem Hauptspeicher
MS 2 erfolgen, dann treten in dem System die Laufzeiten auf, die schematisch in Fig.5 gestrichelt
dargestellt sind. Der Zeitpunkt, zu dem die Daten von
der Verarbeitungseinheit PU1 ausgesendet werden, ist
in Fig.5 mit DTangegeben. Nach einer Laufzeit, die
der maximalen Verzögerungszeit des Systems entspricht, wird dieses Datensignal zum Zeitpunkt DR an
den genannten Verriegelungsschaltungen für die Haupt-Speichereinheit MS2 empfangen. Eine Synchronisation
kann hier deshalb erreicht werden, weil die Verhältnisse auf die maximale Verzögerungszeit ό abgestimmt sind.
Ungünstige Verhältnisse entstehen in einem derartigen System aber dann, wenn eine flexible Systemkonfiguration
zugrunde gelegt werden soll, d. h., wenn einzelne Verarbeitungseinheiten PUi oder Speichereinheiten
MSi aus dem System herausgenommen oder in das System zusätzlich aufgenommen werden sol.en,
wodurch sich Änderungen in der Verzögerungszeit ergeben. Diese Laufzeitänderungen kommen dadurch
zustande, daß die kapazitive Belastung der Sammelleitungen durch das Herausnehmen oder Hinzufügen von
Schaltkarten verändert wird. Die oben erwähnten ungünstigen Verhältnisse bei flexibler Systemkonfiguration
ergeben sich also deshalb, weil die Zeitsteuerung stets und konstant die maximale Verzögerungszeit δ
berücksichtigen muß, selbst dann, wenn aufgrund einer geringeren Bestückung der Sammelleitungssysteme mit
Schaltkarten SK sich tatsächlich aufgrund der nun geringeren kapazitiven Belastung der Leitungen eine
geringere Verzögerungszeit ergibt. Hierdurch entstehen also Zeitverluste, die die Verarbeitungsleistung des
Systems verringern.
Es ist daher die Aufgabe der vorliegenden Erfindung eine Einrichtung anzugeben, die auch bei variabler
Systemkonfiguration stets die optimale Geschwindigkeit der Zeitsteuerung aufrechterhält.
Diese Aufgabe wird durch die im Hauptanspruch gekennzeichnete Erfindung gelöst.
Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen zu entnehmen.
Die Vorteile der Erfindung zeigen sich vor allem darin, daß die Datenübertragung beim Datensender und
Datenempfänger von Zeitsteuersignalen gesteuert wird, die zwar nicht exakt »synchron« sind, sondern durch die
Laufzeit auf der Verbindungsleitung zwischen dem Datensender und -empfänger voneinander getrennt
sind.
Da die übertragenden Daten mit der gleichen t>o
Verzögerung und in der gleichen Richtung über die Leitung laufen, wie die Zeitsteuersignale, erscheinen die
Zeitsteuersignale im richtigen Augenblick am Empfängereingang, um die ankommenden Daten zeitgerecht in
die Eingangsregister zu schleusen. <i">
Auf diese Weise kompensieren sich diese Laufzeitverzögerungen gegenseitig auf natürliche Weise, wobei die
Kompensation auch für alle Variationen der Systemkonfigura'i'"·
ι wirksam ist
Im folgenden wird ein Ausführungsbeispiel der
Erfindung anhand der Zeichnungen erläutert Es zeigt
F i g. 1 das Blockschaltbild eines elektronischen, modularen Datenverarbeitungssystems mit der Zeittaktsteuerung
gemäß einem Ausführungsbeispiel der Erfindung,
F i g. 2 ein schematisches Impulsdiagramm zur Erläuterung
der Laufzeitverhältnisse in einem Datenverarbeilungssystem nach Fi g. 1, in dem alle Schaltkarten in
die Systemsammelleitungen eingeschaltet sind und
F i g. 3 ein schematisches Impulsdiagramm zur Darstellung der Laufzeitverhältnisse in einem elektronischen
Datenverarbeitungssystem nach Fig. 1, bei dem nur wenige Schaltkarten in die Systemsammelleitungen
eingeschaltet sind.
F i g. 1 zeigt das Blockschaltbild eines für variable Konfiguration modifizierten Datenverarbeitungssystems
nach F i g. 4. Der Taktgenerator TG erzeugt den grundlegenden Maschinentakt und in üblicher Weise
eine Anzahl von Zeitsteuerimpulsen (Taktsignalen), die von dem grundlegenden Takt abgeleitet sind. Dieser
Taktgeber (Taktgenerator) soll etwa in der Mitte der Anlage, d. h. an einem Punkte an die Taktleitungen TL I
bis TLn angeschlossen sein, der etwa zu beiden Enden den gleichen Abstand hat. Bezüglich der Sammelleitungen
TSL für die Übertragung der Taktsignale und DSL für die Übertragung der Datensignale ist die Forderung
zu stellen, daß sie parallel betrieben werden und etwa die gleichen Laufzeiteigenschaften besitzen. Diese
werden im wesentlichen durch die jeweilige kapazitive Belastung der Leitungen bestimmt
Jede Leitung der Taktsignalsammelleitung 7"SZ, kann
von beiden Enden her mit Taktsignalen gespeist werden. Es sind daher jeder Leitung der Sammelleitung TSL
zwei Torschaltungen Tl/und T2i, also ein Torschaltungspaar,
zugeordnet. Die Übertragung der Taktimpulse von dem Taktgenerator TG auf eine bestimmte
Leitung der Sammelleitung 7"Si. erfolgt also stets über
eine bestimmte Torschaltung, ζ. B. über die Torschaltung TL 1. Die Steuerung dieser Torschaltungen erfolgt
durch die Ausgangssignale einer Richtungssteuerung DR-ST die auf den Leitungen RSL 1 und RSL 2 ein
komplementäres Signal erzeugt, das durch die Richtung der Datenübertragung, die zu diesem Zwecke untersucht
werden muß, bestimmt ist. Dieses komplementäre Ausgangssignal stellt entweder die Verriegelungsschaltung
L 1 oder die Verriegelungsschaltung L 2 ein. Ein komplementäres Signal wird aus Sicherheitsgründen
verwendet, denn man kann das über die Leitungen RSL1 und RSL 2 übertragene Signal auch über
Inverterschaltungen (nicht dargestellt) zu den Rückstelleingängen der Verriegelungsschaltungen L I und L 2
übertragen, so daß mit großer Sicherheit die eine L 1 eingestellt und die andere L 2 zurückgestellt wird (oder
umgekehrt).
Die Ausgangssignale dieser Verriegelungsschaltungen L 1 und L 2 steuern nun jeweils die Torschaltungen
einer Seite, d. h. die Verrriegelungsschaltung L 1 steuert die Torschaltungen TW bis Γ In und die Verriegelungsschaltung L 2 die Torschaltungen 7*21 bis T2n. Auf
diese Weise wird bestimmt, von welcher Seite her die Taktsignale auf die Sammelleitungen TSL eingespeist
werden sollen.
Wie bereits kurz erwähnt wurde, ist eine Richtungssteuerung DR-ST vorgesehen, die die Übertragungsrichtung
der Daten auf der Datensammelleitung DSL untersucht. Hierzu ist es vorteilhaft, die beabsichtigte
Übertragungsrichtung der Daten bereits vor deren tatsächlicher Übertragung festzustellen. Dieses kann
beispielsweise schon in der Zeit geschehen, in der die Priorität der einzelnen Verarbeitungseinheiten PUX bis
PUm und der Speichereinheiten MUX und MU2, die
eine Datenübertragung anfordern, geprüft und gewährt wird. Ist auf diese Weise festgestellt worden, daß
beispielsweise eine Datenübertragung von der Speichereinheit MSU2 zu der Verarbeitungseinheit
PUi als nächste erfolgen soll, dann wird die Richtungssteuerung DR-ST ein komplementäres Ausgangssignal
an ihren beiden Ausgängen A 1 und A 2 derart erzeugen, daß in diesem gewählten Falle
beispielsweise der Ausgang A 2 ein, einer binären »1« entsprechendes Signal und der Ausgang A 1 ein, einer
binären »0« entsprechendes Signal führt. Das »1 «-Signal auf der Leitung RSL 2 stellt die Verriegelungsschaltung
L 2 in ihren Einstellzustand ein. Nur in diesem Zustand erzeugt sie an ihrem Ausgang ein Steuersignal, das die
öffnung der Torschaltungen Γ21 bis T2n ihrer Seite
bewirkt, die dann die auf den Leitungen TL X bis TLn ankommenden Taktsignale durchlassen, so daß sie auf
die entsprechenden Leitungen der Sammelleitung 7"SL gelangen.
Die Richtungssteuerung DR-ST, die über ihren Eingang E beispielsweise an die Operationssteuerung
des elektronischen Datenverarbeitungssystems angeschlossen ist, erzeugt an ihren Ausgängen R 1 und R 2
nach erfolgter Datenübertragung Rückstellsignale, die über die Rückstelleitungen RL1 und RL 2 zu den
Rückstelleingängen rder Verriegelungsschaltungen L 1
und L 2 zu deren Rückstellung in die »O«-Lage übertragen werden. In der »O«-Lage verschwindet das
Ausgangssignal der Verriegelungsschaltungen L X und L 2, so daß die angeschlossenen Torschaltungen gegen
eine weitere Übertragung von Taktsignalen gesperrt werden.
Die Anordnung nach F i g. 1 ermöglicht also die Einspeisung von Taktsignalen auf die Taktsignalsammelleitungen
TSL von dem Ende her, das am nächsten zu einer Verarbeitungseinheit, die als nächstes Daten
aussenden soll, liegt. Die Wirkung dieser gesteuerten Einspeisung zeigt F i g. 2 für eine Systemkonfiguration,
bei der alle Schaltkarten SK, d. h. alle Verarbeitungseinheiten, in das Sammelleitungssystem einer Anordnung
nach F i g. 1 eingeschaltet sind. Im oberen Teil dieser F i g. 2 ist, ähnlich wie in F i g. 5, in der Zeile A der zum
Zeitpunkt f 0 von dem Taktgenerator TC abgegebene Impuls TDO dargestellt, der zum Veranlassen des
Datenaussendens verwendet werden kann. Der Taktimpuls TD X für die Steuerung des Datenempfängers
besitzt die in Zeile B dargestellte zeitliche Position 11.
Die Vorderflanke der Taktimpulse hat nach der genannten Laufzeit die symbolisch durch einen aufrechtstehenden
Pfeil gekennzeichnete zeitliche Lage. Diese zeitliche Lage stellt wieder den frühest möglichen
Zeitpunkt dar, zu dem die einer bestimmten Verarbeitungseinheit zugeordnete, nicht dargestellte Verriegelungsschaltung
oder auch eine Gruppe von Verriegelungsschaltungen in die Einstellage gesteuert werden
kann, um die Daten zu fibernehmen. Der Zeitpunkt der
Einstellung der nicht dargestellten Verriegelungsschaltungen ist in F i g. 2, ebenso wie in den F i g. 3 und 5, mit
LUgekennzeichnet In F i g. 2 sind ferner die Verhältnisse
für eine Datenübertragung von der Verarbeitungseinheit PUi zu der Hauptspeichereinheit MSU 2, also
umgekehrt, wie beim vorher erwähnten Beispiel, dargestellt Die Richtungssteuerung DR-STh&t also die
Verriegelungsschaltung L 1 eingestellt, die ein »!«-Ausgangssignal an die Torschaltung TIi überträgt. Der
Ausgangsimpuls des Takigenerators TG, ebenfalls ein
»!«-Signal, öffnet daher das genannte UND-Tor, so daß das Taktsignal auf die diesem 77/ zugeordnete
Taktsignalleitung übertragen werden kann. Der Taktimpuls läuft also bei der Anordnung nach F i g. 1 von links
nach rechts und, wie es in F i g. 2 dargestellt ist, ebenfalls von links nach rechts, wobei die einzelnen Bewegungsphasen
mit Blickrichtung von oben nach unten in ihrer fortschreitenden Sequenz zu erkennen sind.
Ein Vergleich der beiden F i g. 2 und 5 macht deutlich, daß für die Laufzeitunterschiede von Daten und
Taktsignalen eine Toleranz zugelassen werden muß, damit eine einwandfreie Datenübertragung zwischen
Datensender und Datenempfänger erfolgen kann. Bei der üblichen Einspeisung der Taktimpulse etwa in der
Mitte der Taktsignal-Sammelleitungen TSL, so wie es die F i g. 5 zeigt, laufen die Signale nach rechts und links
vom Einspeisepunkt M(vgl. F i g. 5) aus. Der Taktimpuls
TDO, der zum Zeitpunkt t 0 von der Mitte der Leitung aus zu beiden Enden hin übertragen wird, erreicht zum
Zeitpunkt f01 die Übertragungssteuertore der Verarbeitungseinheit PUi und veranlaßt die Übertragung
des Datensignals z. Zt. D7*über die Datensammelleitung zu der Hauptspeichereinheit MSU2. Für die
ordnungsgemäße Verriegelung dieses Datensignals in den genannten Verriegelungsschaltungen des Empfangsregisters
in der Hauptspeichereinheit MSU2 kann daher diese Verriegelung nur zu einem Zeitpunkt LU
erfolgen, bei dem die maximale Verzögerungszeit des Systems ό als Toleranz berücksichtigt ist. Das
Datensignal wird zur Zeit DR empfangen.
Ganz anders sehen die Verhältnisse für das Zeitsteuersystem gemäß dem Ausführungsbeispiel der
Erfindung aus, die in Fi g. 2 dargestellt sind. Da nämlich die Datensignale mit der gleichen Verzögerungszeit und
in der gleichen Richtung über die Datensammelleitung DSL laufen, wie es auch die Taktsignale bezüglich der
Taktsignalsammelleitung TSL tun, erscheinen die Taktsignale am Empfänger genau zum richtigen
Zeitpunkt, um die Empfangstorschaltungen zu öffnen und die Einstellung der genannten Verriegelungsschaltungen
im Empfangsregister zu bewirken. Es ist zu erkennen, daß die Datenübertragung am Datensender
und -empfänger durch Taktsignale gesteuert wird, die nicht exakt »synchron« liegen, sondern um die Dauer
der Laufzeit zwischen Datensender und -empfänger voneinander getrennt sind.
so Diese Verhältnisse bleiben auch dann erhalten, wenn die Zahl der angeschlossenen Schaltkarten von der im
System maximal möglichen abweicht, d. h. also auch bei einer flexiblen Systemkonfiguration. Dieses zeigt F i g. 3
in der schematischen Darstellung sehr deutlich. Hier ist ein Beispiel zugrundegelegt, bei dem die Systemkonfiguration
aus den Verarbeitungseinheiten PU5, PU 6, PU9, PUlO, PUU und der Hauptspeichereinheit
MSUi besteht. Eine Datenübertragung soll von der
Verarbeitungseinheit PU5 zu der Hauptspeichereinheit
Mi MSU1 erfolgen.
Wie F i g. 3 nun zeigt, erzeugt der Taktgenerator TG
zum Zeitpunkt f0 ein Taktsignal TDO, das zu den Torschaltungen beider Seiten übertragen wird. Die
Richtungssteuerung DR-ST, dargestellt in Fig. 1, hat
6'· inzwischen die Übertragungsrichtung festgestellt und
demzufolge die Verriegelungsschaltung L1 eingestellt.
Die Verriegelungsschaltung L 2 bleibt in der Rückstellage. Deshalb wird die Torschaltung 77/ für die
Übertragung des Taktimpulses 7"D0 geöffnet, die
andere Torschaltung T2i bleibt geschlossen. Das Impulszeitdiagramm in Fig. 3 zeigt im oberen Teil die
Verzögerungszeit (1 — /0, die von der Erzeugung des Impulses 7730 bis zu seiner Einspeisung am linken Ende
£"1 (!·' i g. 1) der Taktsignalsammclleitung TSL vergeht.
Es folgt dann von der Einspeisungsstelle bis zum Anschluß der Verarbeitungseinheit PU5 ein unbelasteter
l.cistungsabschnitt mit relativ geringer Verzögerung
dl). Dann folgt ein stärkerer Anstieg der Verzögerung wegen der Belastung durch die Verarbeitungseinheiten
/'i/5 und PU6 und dann wieder ein unbelasteter Leistungsabschnitt mit geringerer Verzögerungszeit,
dem schließlich wieder ein Abschnitt mit größerer Verzögerung folgt, der sich vom Anschluß der
Verarbeitungseinheit PL/9 bis zur Hauptspeichereinheit MSU \ erstreckt und eben infolge seiner Belastung
durch die Einheiten wieder eine größere Laufzcitverzö-
gerung aufweist.
Die durch den Taktimpuls TDO veranlaßte Übertragung der Datensignale zur Zeit DT isl zum Zeitpunkt
LU, der etwa die Mitte des empfangenen Datensignal; kennzeichnet, abgeschlossen.
Ein Vergleich der F i g. 2 und 3 einerseits, mit dei
Fig. 5 andererseits, zeigt, daß bei der Zeitsteuerung gemäß einem Ausführungsbeispiel der Erfindung, stets
d. h. auch bei variabler Systemkonfiguration, dei zeitliche Abstand der Vorderflanke des Taktimpulse«
7730 an jeder vom Einspeisungspunkt gleich weil entfernten Stelle beider Sammelleitungen TSL unc
DSL, bis zur Vorderflanke des Datensignals konstant ist während er bei einer bekannten Anordnung, die
schematisch in Fig. 4 dargestellt ist, wie Fig. 5 zeigt
von dem einen Ende der Sammelleitungen bis zum Einspeisungspunkt der Taktsignale variabel und danri
erst konstant ist.
Hierzu 5 Blatt Zeichnungen
Claims (5)
1. Einrichtung zur Zeitsteuerung von Übertragungsvorgängen, die über Sammelleitungen zwi-
sehen Baugruppen erfolgen, insbesondere innerhalb einer Datenverarbeitungsanlage, dadurch gekennzeichnet, daß eine Richtungssteuerung
(DR-ST, L1, L 2) vorhanden ist, in der die Richtung
der bevorstehenden Datenübertragung ermittelt und durch Steuersignale angezeigt wird, und daß
eine steuerbare, mit Taktsignalsammelleitungen verbundene Einrichtung (TlI bis Tin, T2\ bis T2n)
vorgesehen ist, die in Abhängigkeit von den Steuersignalen die Taktsignalsammelleitungen so is
beaufschlagt, daß Taktsignale in gleicher Richtung wie Daten übertragen werden.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die steuerbare Einrichtung für die
Taktsignalsammelleitung aus Steuertorpaaren (TU, 721; TiZ T22 bis Tin, T2n) besteht, von denen
jeweils das eine Tor (Tti)an das eine Ende (E i) und
das andere Tor (TIi) an das andere Ende (E2) der jeweiligen Taktsignalsammelleitung angeschlossen
ist, und daß ferner die Tore auf jeder Seite mit jeweils einer Verriegelungsschaltung (Li, L2)
verbunden sind, deren Ausgangssignal die zugeordneten Torschaltungen für die anliegenden Zeitsteuerimpulse öffnet
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Richtungssteuerung (DR-ST) ein
Steuerprogramm enthält, das von der Operationssteuerung der Datenverarbeitungsanlage die Signale
erhält, die zur Bestimmung der Übertragungsrichtung notwendig sind und das Steuersignal an die
Verriegelungsschaltungen (L 1, L 2) abgibt
4. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die
Taktsignalsammelleitung (TSL) und die Datensignalsammelleitung (DSL) im wesentlichen gleiche
Anordnung und gleiche Laufzeiteigenschaften besitzen.
5. Einrichtung nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein
Taktgenerator (TG) etwa in der Mitte der Zuleitung zwischen den Steuerpaaren (z. B. TU, T2i)geschaltet ist
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2104427A DE2104427C3 (de) | 1971-01-30 | 1971-01-30 | Einrichtung zur Zeitsteuerung von Übertragungsvorgängen |
US00202450A US3774157A (en) | 1971-01-30 | 1971-11-26 | Method of and arrangement for the distribution of timing pulses in an electronic data processor |
JP10196671A JPS531614B1 (de) | 1971-01-30 | 1971-12-17 | |
GB5883071A GB1333638A (en) | 1971-01-30 | 1971-12-17 | Distrubution of timing pulses in electronic data processing syst tems |
FR7200557A FR2124722A5 (de) | 1971-01-30 | 1972-01-04 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2104427A DE2104427C3 (de) | 1971-01-30 | 1971-01-30 | Einrichtung zur Zeitsteuerung von Übertragungsvorgängen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2104427A1 DE2104427A1 (de) | 1972-08-17 |
DE2104427B2 DE2104427B2 (de) | 1978-01-12 |
DE2104427C3 true DE2104427C3 (de) | 1978-09-07 |
Family
ID=5797415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2104427A Expired DE2104427C3 (de) | 1971-01-30 | 1971-01-30 | Einrichtung zur Zeitsteuerung von Übertragungsvorgängen |
Country Status (5)
Country | Link |
---|---|
US (1) | US3774157A (de) |
JP (1) | JPS531614B1 (de) |
DE (1) | DE2104427C3 (de) |
FR (1) | FR2124722A5 (de) |
GB (1) | GB1333638A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4034347A (en) * | 1975-08-08 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Method and apparatus for controlling a multiprocessor system |
US4021784A (en) * | 1976-03-12 | 1977-05-03 | Sperry Rand Corporation | Clock synchronization system |
US4164787A (en) * | 1977-11-09 | 1979-08-14 | Bell Telephone Laboratories, Incorporated | Multiple microprocessor intercommunication arrangement |
US4218759A (en) * | 1978-06-30 | 1980-08-19 | International Business Machines Corporation | Sync in-sync out calibration for cable length delays |
US4354227A (en) * | 1979-11-19 | 1982-10-12 | International Business Machines Corp. | Fixed resource allocation method and apparatus for multiprocessor systems having complementarily phased cycles |
US4503490A (en) * | 1981-06-10 | 1985-03-05 | At&T Bell Laboratories | Distributed timing system |
US4574348A (en) * | 1983-06-01 | 1986-03-04 | The Boeing Company | High speed digital signal processor architecture |
US5010476A (en) * | 1986-06-20 | 1991-04-23 | International Business Machines Corporation | Time multiplexed system for tightly coupling pipelined processors to separate shared instruction and data storage units |
US5537602A (en) * | 1988-09-16 | 1996-07-16 | Hitachi, Ltd. | Process system for controlling bus system to communicate data between resource and processor |
US5367662A (en) * | 1988-09-16 | 1994-11-22 | Hitachi, Ltd. | Distributed machine state controlled processor system with a CPU clocked with a reference signal delayed from a system clock |
KR930001922B1 (ko) * | 1989-08-28 | 1993-03-20 | 가부시기가이샤 히다찌세이사꾸쇼 | 데이터 처리장치 |
US5261081A (en) * | 1990-07-26 | 1993-11-09 | Ncr Corporation | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3453607A (en) * | 1965-10-24 | 1969-07-01 | Sylvania Electric Prod | Digital communications system for reducing the number of memory cycles |
US3576396A (en) * | 1967-10-09 | 1971-04-27 | Collins Radio Co | Means for adapting a transmitted signal to a receiver with synchronized frame rates but unequal bit rates |
US3575752A (en) * | 1968-05-22 | 1971-04-20 | Hercules Inc | Nonwoven bonding method |
US3609698A (en) * | 1968-11-27 | 1971-09-28 | Gen Electric | Control station for two-way address communication network |
US3576570A (en) * | 1968-12-12 | 1971-04-27 | Sperry Rand Corp | Synchronous timing scheme for a data processing system |
US3560934A (en) * | 1969-06-10 | 1971-02-02 | Ibm | Arrangement for effecting vector mode operation in multiprocessing systems |
US3648256A (en) * | 1969-12-31 | 1972-03-07 | Nasa | Communications link for computers |
US3643223A (en) * | 1970-04-30 | 1972-02-15 | Honeywell Inf Systems | Bidirectional transmission data line connecting information processing equipment |
-
1971
- 1971-01-30 DE DE2104427A patent/DE2104427C3/de not_active Expired
- 1971-11-26 US US00202450A patent/US3774157A/en not_active Expired - Lifetime
- 1971-12-17 GB GB5883071A patent/GB1333638A/en not_active Expired
- 1971-12-17 JP JP10196671A patent/JPS531614B1/ja active Pending
-
1972
- 1972-01-04 FR FR7200557A patent/FR2124722A5/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2124722A5 (de) | 1972-09-22 |
GB1333638A (en) | 1973-10-10 |
JPS531614B1 (de) | 1978-01-20 |
JPS4717348A (de) | 1972-09-07 |
DE2104427B2 (de) | 1978-01-12 |
US3774157A (en) | 1973-11-20 |
DE2104427A1 (de) | 1972-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2457553C2 (de) | Asynchrone Taktgebereinrichtung | |
DE2104427C3 (de) | Einrichtung zur Zeitsteuerung von Übertragungsvorgängen | |
DE2214769C2 (de) | Zeitmultiplex-Vermittlungsanlage | |
DE2165667B2 (de) | Zeitmultiplex-Übertragungseinrichtung | |
DE2406740C2 (de) | Schaltungsanordnung zur Steuerung des Datentransfers zwischen einem Datenprozessor und einer Fernverarbeitungseinrichtung | |
DE2003150C3 (de) | Prioritätsschaltung | |
DE69229167T2 (de) | Anordnung zur Zugriffssteuerung | |
DE1524142A1 (de) | Speicherzuteilung mit Vorrangsteuerung | |
DE3715159C2 (de) | ||
DE2157515C3 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE69021873T2 (de) | Datenübertragungsanordnung bestehend aus einer Haupteinrichtung angeschlossen an einer Mehrzahl von sekundären Einrichtungen. | |
DE69110793T2 (de) | Zeitvielfachmultiplexiereinrichtung. | |
EP0060909A1 (de) | Anordnung in einer Datenverarbeitungseinrichtung zur Verkürzung der Zykluszeit | |
DE1221671B (de) | Anordnung zum Empfang pulscodemodulierter Zeitteilungsmultiplex-Signale | |
DE2725922C2 (de) | Mehrrechnersystem zur Steuerung von trassengebundenen Verkehrsmitteln | |
DE2217665C3 (de) | Schaltungsanordung für Fernmelde-, insbesondere Fernsprechvermittlungsanlagen mit mindestens zwei Rechnrn zum abwechselnden Steuern von Vermittlungsvorgängen | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
DE2707800B2 (de) | Datenverarbeitungsanlage | |
DE2736503A1 (de) | Rastersynchronisieranordnung | |
DE3137870C2 (de) | Einrichtung zur Taktversorgung eines Zentralprozessors | |
EP0073969A2 (de) | Verfahren zur Übergabe des Refresh-Signals an einen Halbleiterspeicher und Schaltung zur Ausführung des Verfahrens | |
DE19515384C2 (de) | Schaltungsanordnung, welche den gleichzeitigen Sendezugriff mehrerer Geräte auf einen Datenbus reduziert | |
DE3826266C2 (de) | ||
DE1499893C3 (de) | Schaltungsanordnung zum Verarbeiten von Informationen, insbesondere für Zeitmultiplex-Fernsprechvermittlungssysteme | |
DE3021459A1 (de) | Anordnung zum uebertragen von daten zwischen stationen unterschiedler prioritaet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |