DE2707847C2 - - Google Patents

Description

Die Erfindung betrifft ein System zum Aufzeichnen und/oder Wiedergeben von impulsförmigen Audiosignalen auf bzw. von einem Aufzeichnungsträger unter Verwendung eines Videosignal- Aufzeichnungs- und/oder -Wiedergabe-Gerätes gemäß dem Oberbe­ griff des Anspruches 1.

Ein solches System ist aus der US-PS 37 89 137 bekannt. Bei einem Aufzeichnungsvorgang wird eine bestimmte Anzahl oder Gruppe der originalen, kontinuierlich eintreffenden Audio- Impulssignale in den Speicher eingeschrieben und mit höherer Geschwindigkeit ausgelesen, so daß eine Zeitkomprimierung auftritt. Zwischen aufeinanderfolgende in ihrer Zeitbasis komprimierte Gruppen dieser ausgelesenen Audio-Impulssignale können die für die Steuerung eines Videosignal-Gerätes wie eines Videobandrecorders notwendigen Horizontal- und Vertikalsynchronsignale eingefügt werden. Bei der Wiedergabe mittels des Videosignal-Gerätes wird in umgekehrter Weise vorgegangen, d. h. nach Abtrennung der Horizontal- und Vertikalsynchronsignale und dem wieder gruppenweise erfolgenden Einschreiben in den Speicher erfolgt ein langsameres Auslesen mit einer Geschwindigkeit, derart, daß trotz des gruppenweisen Einschreibens die aus dem Speicher ausgelesenen Audio- Impulssignale wieder kontinuierlich entsprechend dem originalen Audio-Impulssignal auftreten.

Ein gleicher Stand der Technik ist in den prioritätsälteren beiden Anmeldungen der Anmelderin P 27 05 406.4-53 und P 27 07 435.5-53 erläutert.

Beim Stand der Technik ist davon ausgegangen, daß die Steuerung des Einschreibens in den und des Auslesens aus dem Speicher jeweils so erfolgt, daß das Einschreiben des letzten Audio- Impulssignals einer einem Teilbild eines Videosignals entsprechenden Gruppe mit dem Auslesen dieses Impulssignals zusammenfällt.

Ist dies jedoch nicht der Fall, überholt also ein schnelles Auslesen ein langsames Einschreiben oder ein schnelles Ein­ schreiben ein langsames Auslesen, so würden falsche Impuls­ signale ausgelesen werden, beispielsweise solche einer vorher­ gehenden im Speicher noch nicht überschriebener Gruppe von Impulssignalen bzw. solche einer folgenden Gruppen von Impulssignalen, die eine noch nicht vollständig ausgelesene Gruppe überschreiben.

Bei Systemen, bei denen kontinuierlich sowohl eingeschrieben als auch ausgelesen wird, und die daher bei dem gattungsge­ mäßen System nicht anwendbar sind, tritt dieses Problem zwangsläufig regelmäßig auf. Bei einem bekannten System dieser Art (GB-PS 14 07 196) wird jedesmal dann, wenn diese Überhol­ gefahr droht, dies durch Vergleichen von Einschreib- und Ausleseadressencodes erfaßt und wird bei Gleichheit ein Sprung­ befehl erzeugt, wodurch der jeweils schnellere Vorgang auf eine vorhergehende Adresse zurückspringt. Dies bedeutet, daß eine der Sprungweite entsprechende Menge von Impulssignalen entweder verlorengeht oder doppelt ausgelesen wird. Darüber hinaus ist es erforderlich, bei Auftreten des Sprungbefehlssignals den Adressencode desjenigen Speicherplatz zu generieren, zu dem zurückgesprungen werden soll, was einen komplizierten Schaltungsaufbau erfordert.

Es ist Aufgabe der Erfindung, ein gattungsgemäßes System so weiterzubilden, daß das fehlerhafte Auslesen von einer falschen Gruppe zugeordneten Audio-Impulssignalen zuverlässig vermieden wird.

Die Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet.

Bei der Erfindung wird dann, wenn die Einschreibadressencodes und Ausleseadressencodes miteinander übereinstimmen, zwangs­ weise das Ende der Verarbeitung der jeweiligen Gruppen von Audio-Impulssignalen festgestellt und hierdurch sichergestellt, daß nicht fehlerhaft ein einer anderen Gruppe von Impulssigna­ len zugehöriges Impulssignal augelesen wird.

Die Erfindung wird an Hand des in der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigt

Fig. 1 ein Gesamt-Blockschaltbild des Systems,

Fig. 2A bis 2C Signalverläufe zur Erläuterung der Arbeits­ weise des Systems gemäß Fig. 1,

Fig. 3 ein Blockschaltbild zur Erläuterung des Einschreibens in einen und des Auslesens aus einem Speicher;

Fig. 4A bis 4B Blockschaltbilder zur Erläuterung des Speichers und der Speichersteuerschaltung gemäß Fig. 3,

Fig. 5 eine Logik-Schaltung eines Ausführungsbeispiels eines Detektors nach der vorliegenden Erfindung,

Fig. 6A bis 6D Signalverläufe zur Erläuterung der Arbeitsweise des Detektors gemäß Fig. 5.

Fig. 1 zeigt ein Blockschaltbild einer Ausführungsform der Einrichtung zur Verwen­ dung in Verbindung mit einem Videosignalrecorder zur Aufzeichnung von Signalen und insbesondere von Impuls­ signalen auf einem Aufzeichnungsträger und zur Wieder­ gabe dieser Signale von dem Aufzeichnungsträger. Im folgenden ist angenommen, daß der Videosignalrecorder ein Videobandrecorder 1 (VTR) ist und der Auf­ zeichnungsträger ein Magnetband ist. Es können je­ doch auch andere Recorder und Auf­ zeichnungsträger verwendet werden, wie z. B. optische Recorder, eine Magnetfolie, eine Magnetplatte oder dgl. Wie allgemein bekannt, kann der Videobandrecor­ der normalerweise zur Aufzeichnung und Wiedergabe von Videosignalen verwendet werden. Zu diesem Zwecke ent­ hält der Videorecorder 1 eine Schaltung, welche die Synchronsignale verwertet, welche normalerweise ein Videosignal begleiten, um insbesondere den Aufzeich­ nungs- und Wiedergabevorgang zu steuern. Der Video­ bandrecorder 1 ist beispielsweise ein Videorecorder mit zwei Drehköpfen, welche um 180° versetzt ange­ ordnet sind und aufeinanderfolgende Schrägspuren des Magnetbandes abtasten, wobei jede derartige Spur ein Teilbild eines darin aufgezeichneten, z. B. NTSC-Signals enthält. Dieser Videobandrecorder hat somit eine Bandbreite, welche ausreichend groß ist, um Impulssignale in den Schräg­ spuren aufzeichnen zu können. Da bei dem herkömmlichen Videobandrecorder jeder Drehkopf ein serielles Signal auf­ zeichnet und wiedergibt, können die Köpfe zur Auf­ zeichnung und Wiedergabe von Impulssignalen in serieller Form verwendet werden. Während diese Signale selbst­ verständlich verschiedene Daten oder Informationen darstellen können, wird die in Fig. 1 gezeigte Ein­ richtung in Verbindung mit der Verwendung der Einrich­ tung beschrieben, bei welcher analoge Audiosignale durch die Impulssignale dargestellt werden. Dies kann erreicht werden, indem hörfrequente Signale, im folgenden Audiosignale, bei­ spielsweise linke und rechte Stereosignale, abgetastet werden und jede Abtastung bei­ spielsweise durch Impulscodemodulation (PCM) zweckmäßig kodiert wird.

Zum besseren Verständnis der nachfolgenden Beschrei­ bung und zur Würdigung der durch die Einrichtung ge­ mäß Fig. 1 erzielten Verbesserung folgt nun eine Erläuterung einiger bevorzugter Parameter. Der Video­ bandrecorder 1 kann praktisch 1 400 000 Bits pro Se­ kunde (1,4 M Bits/sec.) aufzeichnen, so daß er eine Impulsaufzeichnungsgeschwindigkeit gleich 1,4 MHz hat. Falls das Audiosignal einen Lautstärkeumfang von 90 dB dynamischer Bereich zwecks Aufzeichnung mit hoher Wiedergabetreue haben soll, soll ein abgetastetes Signal mit 13 Bits ko­ diert werden. Falls linke und rechte Stereokanäle in Betracht kommen, so besteht jedes Digitalwort aus 26 Bits (13 Bits pro Kanal). Bei einem herkömmlichen Vi­ deobandrecorder genügt es, wenn die Frequenz des aufzu­ zeichnenden Signals so auf die Frequenz des Horizon­ talsynchronsignals f_h bezogen ist, daß die Fre­ quenz des Digitalwortaufzeichnungssignals

f_t = nf_h

worin n eine ganze Zahl ist, wobei jedoch

oder ft weniger als 53,85 KHz sein soll. Auch enthält jede Schrägspur ein Teilbild aus darin aufgezeichne­ ten Videosignalen, wobei jedes Teilbild aus 262,5 Horizontalzeilenintervallen besteht. Eine brauchbare Information, d. h. impulskodierte Audio-In­ formation, wird jedenfalls nicht während des Verti­ kalsynchronintervalls aufgezeichnet, daß im allgemei­ nen aus etwa 20 Horizontalzeilenintervallen (20 H) be­ steht.

Wird nun angenommen, daß die Maximalfrequenz des Audiosignals, das aufgezeichnet werden soll, etwa 20 KHz beträgt, so beträgt die minimale Frequenz f_s, welche zur Kodierung dieses Audiosignals notwendig ist, das Zweifache der Maximalfrequenz, oder 40 KHz. Die minimale Frequenz des Digitalwortauf­ zeichnungssignals soll daher größer als das Verhältnis zwischen der Anzahl der Horizontalzeilenintervalle in einem Teilbild und der Anzahl der brauchbaren Horizon­ talzeilenintervallen in diesem Teilbild mal die mini­ male Abtastfrequenz sein, d. h.

oder f_t < 43,3 KHz. Die Zusammenstellung der obigen Bedingungen 43,3 KHz < (f_t = nf_h) < 53,85 KHz ist durch:

f_t = 3f_h = 3 × 1,575 KHz = 47,25 KHz

erfüllt. Nach diesem Ausdruck ergibt sich die Abtastfrequenz f_s als

Die Abtastfrequenz f_s soll jedoch auf die Aufzeichnungssignal­ frequenz f_t durch eine ganze Zahl bezogen sein. Falls

als ein Beispiel, so gilt f_s = 44,1 KHz.

Somit ist die Anzahl der Abtastungen N, welche in jedem Teilbild aufgezeichnet sind, gleich der Abtastfrequenz f_s geteilt durch die Dauer eines Teilbildes, also

Wie zuvor erwähnt, ist jede Abtastung aus einem 26-Bit-Wort gebildet, wobei 13 Bits das Audiosignal des linken Kanals und 13 Bits das Audiosignal eines Stereosignals des rechten Kanals dar­ stellen. Drei Wörter (oder Abtastungen des linken und rechten Kanals) werden weiter während jedes Horizontal­ zeilenintervalls erzielt. Daher ist die Anzahl der Ho­ rizontalzeilenintervalle während jedes Teilbildes, welche mit impulskodierten Audiosignalen ein­ genommen werden, gleich 735/3 oder 245 Zeileninterval­ len. Das Vertikalaustastintervall in jedem Teilbild­ soll somit 262,5-245 = 17,5 H oder 17,5 Horizontal­ zeilenintervallen gleich sein.

Die Einrichtung gemäß Fig. 1 arbeitet mit den obigen Parametern zur Aufzeichnung von impulskodierten Audiosignalen auf Magnetband bzw. auf einem anderen Magnetaufzeichnungsträger und zur Wiedergabe dieser Signale von dem Aufzeichnungsträger. Wie gezeigt, enthält die Einrichtung einen Aufzeichnungskanal mit einem Tiefpaßfilter 4L, einer Abtastschaltung 5L, einem Analog-Digital-Umsetzer 6R und einem Parallel- Serien-Umsetzer 7 für den linken Kanal und einem Tief­ paßfilter 4R, einer Abtastschaltung 5R, einem Analog- Digital-Umsetzer 6R und einem Parallel-Serien-Umsetzer 7 für den rechten Kanal. Die Einrichtung ent­ hält auch einen Wiedergabekanal mit einem Serien- Parallel-Umsetzer 17, einem Digital-Analog-Umsetzer 18L und einem Tiefpaßfilter 19L für den linken Kanal und einen Serien-Parallel-Umsetzer 17, einem Digital- Analog-Umsetzer 18R und einem Tiefpaßfilter 19R für den rechten Kanal. Wie ersichtlich, kann der Aufzeich­ nungskanal die impulskodierten Audiosignale (nachfolgend Impulssignale genannt) dem Videoband­ recorder 1 zur Aufzeichnung zuführen, während der Wiedergabekanal die Impulssignale, die durch den Vi­ deobandrecorder 1 wiedergegeben werden, (nicht ge­ zeigt) geeigneten Tonwiedergabevorrichtungen zuführen kann. Um die verschiedenen Abtast- und Aufzeichnungs­ frequenzen f_s bzw. f_t anzupassen und darüber hinaus zu ermöglichen, daß die Impulssignale mit simulier­ ten Horizontal- und Vertikalsynchronimpulsen (vgl. weiter unten) ohne Impulsdatenverlust kombiniert werden, ist eine Speichervorrichtung 8 zwischen dem Aufzeichnungskanal und dem Videoband­ recorder 1 vorgesehen, während eine Speichervorrichtung 16 zwischen Videobandrecorder und dem Wiedergabekanal vor­ gesehen ist. Bei einer bestimmten Ausführungsform sind die beiden Speichervorrichtungen zu einem einzigen adressierbaren Speicher kombiniert, wie z. B. einen Speicher mit wahlfreien Zugriff (RAM), der während eines Auf­ zeichnungs- oder Wiedergabevorgangs selektiv ver­ wendet wird.

Das Teifpaßfilter 4L ist mit einem Audioeingang 3L verbunden, um das Audiosignal des linken Kanals zu empfangen und dieses der Abtastschaltung 5L zuzuführen. Die Abtastschaltung ist beispielsweise ein Abtastspeicher, der abhängig von den Abtastsignalen mit der Frequenz f_s, die durch einen Impulssignal-Generator 10 erzeugt werden, periodische Amplitudenabtastungen des Audiosignals zu erzeugen. Diese Abtastungen werden dem Analog-Digital-Umsetzer 6L zugeführt, der eine impuls­ kodierte Darstellung der analogen Abtastung erzeugt, beispielsweise ein paralleles 13-Bit-Signal. Diese parallelen Bits werden dem Parallel-Serien-Umsetzer 7 zur seriellen Anordnung zugeführt. Auf ähnliche Weise wird das Audiosignal des rechten Kanals an einem Audioeingang 3R empfangen, wobei das Tief­ paßfilter 4R, die Abtastschaltung 5R und der Analog- Digital-Umsetzer 6R fungieren, um eine impulskodierte 13-Bit- Darstellung der Abtastung des Audiosignals des rechten Kanals dem Parallel-Serien-Umsetzer 7 zuzuführen. Obwohl nicht im einzelnen dargestellt, wird der Parallel-Serien-Umsetzer 7 durch Taktimpulse, die ihm der Impulssignal-Generator 10 zuführt, gesteuert, um die 13 seriellen Bits eines Kanals, beispielsweise des linken Kanals, zu erzeugen, worauf die 13 seriellen Bits des anderen Kanals folgen.

Die durch den Parallel-Serien-Umsetzer 7 erzeugten Im­ pulse werden dem Speicher 8 zugeführt und in adressierte Plätze darin in Abhängigkeit von Einschreibimpulsen vom Impulssignal-Generator 10 eingeschrieben. Bei einer nachfolgend beschriebenen bevorzugten Ausführungsform ist der Speicher 8 ein RAM, wobei jeder Impuls in einen gesondert adressierten Platz eingespeichert wird. So­ mit enthält der Block, der mit "Speicher 8" bezeichnet ist, auch eine geeignete Steuerschaltung.

Da die Abtastfrequenz f_s niedriger als die Signal­ aufzeichnungsfrequenz f_t ist, bewirkt der Spei­ cher 8 eine Änderung des Zeitbereichs bzw. der Zeitbasis der Impulssignale, um die Impulssignale zur Aufzeichnung anzupassen. Das heißt die Impulssignale werden einer Zeitkomprimierung unterworfen. Zu diesem Zweck werden die in dem Speicher 8 zuvor eingespeicherten Impulssignale aus ihren adressierbaren Plätzen in Abhängigkeit von Ausleseimpulsen vom Impulssignal-Generator 10 ausgelesen und über eine Mischschaltung 9 dem Videobandrecorder 1 zugeführt. Die Mischschaltung 9 führt simulierte Videosynchronsignale den Impulssigna­ len zu, welche aus dem Speicher 8 ausgelesen worden sind, wodurch der Videobandrecorder 1 im Betrieb in der üblichen Art und Weise ge­ steuert werden kann, die in der Fernsehtechnik be­ kannt ist und nicht weiter erläutert werden muß.

Der Impulssignal-Generator 10 ist eine Zeitsteuerschaltung, welcher Taktimpulse, wie die durch den Bezugsoszilla­ tor 11 erzeugten, zugeführt werden, wobei diese Be­ zugstaktimpulse zur Erzeugung der zuvor erwähnten Ab­ tastimpulse, Umsetzersteuerimpulse, Speichereinschreib- und -ausleseimpulse und Videosynchronimpulse verwendet werden.

Das Format, in welchem die impulskodierten Audiosignale durch den Videobandrecorder 1 aufgezeich­ net werden, ist in Fig. 2A gezeigt. Ein vollständiges Vollbild ist gezeigt, das aus einem geradzahligen Teilbild besteht, dem ein ungeradzahliges Teilbild folgt, wobei diese Teilbilder durch das Vertikalaustastintervall getrennt sind, wie es für ein Videosignal herkömmlich ist. Dieses Vertikalaustastintervall enthält gewöhnlich 10 oder 10,5 Horizontalzeilenintervalle, welche mit keiner Videoinformation versehen sind, dann eine Periode aus Ausgleichimpulsen, welche 3 Horizontal­ zeilenintervalle einnehmen, dann eine Periode aus Vertikalsynchronimpulsen, welche weitere 3 Zeilenin­ tervalle einnehmen, worauf eine andere Periode aus Ausgleichimpulsen und 1,5 oder 1-Zeilenintervalle folgen, die mit keiner Videoinformation versehen sind. Ein herkömmliches Videosignal hat somit ein Vertikal­ austastintervall aus 20 Horizontalzeilenintervallen. Die durch die ersten 10 oder 10,5 Zeilenintervalle in dem Vertikalaustastintervall bestimmte Dauer wird durch den Videobandrecorder 1 zum Umschalten der Drehköpfe benutzt. Der zweite Satz der Ausgleichsimpulse wird ge­ wöhnlich verwendet, um das Videowiederabtastintervall zu bestimmen. Wenn der Videobandrecorder 1 zur Auf­ zeichnung von Audio-Information verwendet wird, so ist jedoch dieser zweite Satz aus Ausgleich­ impulsen nicht notwendig. Das Vertikalaustastintervall kann somit um 3 Zeilenintervalle gekürzt werden, wodurch die Zeit, in welcher brauchbare Information (d. h. Audio-Information) aufgezeichnet werden kann, erweitert wird.

Wie in Fig. 2A gezeigt, werden daher die impulsko­ dierten Audiosignale in einem geradzahligen Teil­ bild in einer schrägen Spur durch den Videobandre­ corder 1 aufgezeichnet, worauf ein Vertikalaustast­ intervall folgt, das aus 10,5 Zeilenintervallen ge­ bildet wird, worauf 3 Zeilenintervalle aus Ausgleich­ impulsen und 3 Zeilenintervalle aus Vertikalsynchron­ impulsen und dann 1 Zeilenintervallen folgen. Auf dieses Vertikalaustastintervall folgen das ungeradzahlige Teilbild aus impulskodierten Audiosignalen, ein Vertikalaustastintervall aus 10 Zeilenintervallen, 3 Zeilenintervalle aus Ausgleichsimpulsen, 3 Zeilen­ intervalle Vertikalsynchronimpulsen und schließlich 1,5 Zeilenintervalle. Sowohl bei den geradzahligen als auch bei den ungeradzahligen Teilbild werden die Impuls­ signale als 735 aufeinanderfolgende Wörter aufgezeich­ net, wobei jedes Wort aus 26 Bits gebildet ist, um die Abtastungen oder Amplitudenproben des linken bzw. rechten Kanals darzu­ stellen, während drei Wörter in jedem Horizontal­ zeilenintervall vorgesehen sind. Während diese Wörter auf ähnliche Weise in jedem Teilbild aufgezeichnet wer­ den, folgt das geradzahlige Teilbild aus Impulsdaten den Vertikalsynchronimpulsen über 1,5 Zeilenintervalle, wogegen das ungeradzahlige Teilbild aus Impulsdaten den Vertikalsynchronimpulsen über 1 Zeilenintervall folgt.

Wie in Fig. 2B näher dargestellt, werden aufeinander­ folgende Wörter durch simulierte Synchronimpulse H_D getrennt. Diese Synchronimpulse sind den Horizontal­ synchronimpulsen ähnlich, wobei sie jedoch das Drei­ fache der Horizontalsynchronfrequenz f_h haben. Die Synchronimpulse H_D haben eine Dauer, welche zwei Daten- Bits gleich ist, und eine Periode, welche einem Drittel des Zeilenintervalls gleich ist. Die Synchronimpulse werden durch den Impulssignal-Generator 10, wie zuvor erwähnt, erzeugt, wobei sie niedriger sind als die Impulsamplitude der impulskodierten Audio-Information. Bei einem Beispiel ist das Verhältnis des Synchronimpulspegels H_D zum Datenimpulspegel 3 : 7, wobei die Synchronimpulse negativ sind. Diese Synchron­ impulse können in "Spalte" zwischen aufeinanderfol­ genden Wörtern eingefügt werden, wobei diese Spalte durch den Parallel-Serien-Umsetzer 7 oder bei dem Anlesen des Speichers 8 vorgesehen werden können, wie nachfolgend beschrieben, wobei sie mit den Synchronimpulsen zusammenfallen, die von dem Impulssignal-Generator 10 erzeugt werden. Einfachheitshalber sei angenommen, daß die in Fig. 2B gezeigten Impuls­ daten aus abwechselnden 1 und 0 gebildet sind.

Bei einem herkömmlichen Videosignal sind die Ausgleich­ impulse negativ und betragen das Zweifache der Fre­ quenz der Horizontalsynchronimpulse. Die Vertikal­ synchronimpulse betragen auch das Zweifache der Fre­ quenz der Horizontalsynchronimpulse, wobei sie jedoch positiv sind. Gemäß diesem Videosignalformat sind die dabei mit dem Videobandrecorder 1 aufgezeichneten Aus­ gleichimpulse negativ mit dem Zweifachen der Frequenz der Synchronimpulse H_D, wogegen die Vertikalsynchron­ impulse positiv mit dem Zweifachen der Frequenz der Synchronimpulse H_D gleich sind, wie in Fig. 2C gezeigt. Jedes Ausgleichsimpuls ist 1-Bitbreite, während jeder Vertikalsynchronimpuls 2-Bitbreit ist.

Das Signalformat der impulskodierten Audio­ signale ist, wie in Fig. 2A-2C gezeigt, je­ nem eines herkömmlichen Videosignals sehr ähnlich, so daß sie durch den Videobandrecorder 1 ohne weiteres aufgezeichnet werden können. Das heißt, der Videobandrecorder 1 enthält eine Servosteuervorrichtung, welche auf das Vertikalsynchronsignal zur Steuerung der Drehung der Magnetköpfe und der Bewegung des Bandes anspricht, und eine Schaltung zur Korrektur von Zeitbasisfehlern, die wiederum auf das Horizontalsynchronsignal anspricht, um einen Zeitbasisfehler während der Signalwiedergabe zu korrigieren. Diese sprechen in gleicher Weise auf die Vertikalsynchronsignale und Synchronimpulse H_D an, welche mit den impuls­ kodierten Audiosignalen vorgesehen sind, wie in Fig. 2A-2C gezeigt.

Angesichts des Obigen bedeutet die Tatsache, daß das Audiosignal kontinuierlich ist, und falls die Impulssignale mit derselben Geschwindigkeit aufge­ zeichnet werden, mit welcher sie erzeugt wurden, daß kein verfügbares Intervall vorliegt, um das zuvor er­ wähnte Vertikalsynchronsignal einzufügen. Vielmehr müßte ein Teil der Audio-Information durch das Vertikalsynchronsignal ersetzt werden, wodurch die Güte der Audio-Information, welche wieder­ gegeben wird, verschlechtert wird. Da jedoch eine Zeit­ kompression der Impulssignale durch den Betrieb des Speichers 8 erzielt wird, ist ein geeignetes Inter­ vall vorhanden, in welches das Vertikalsynchronsignal ohne Beeinträchtigung der Audio-Information eingefügt werden kann.

Zurückkehrend auf Fig. 1 ist zu beachten, daß nach der Aufzeichnung des zuvor beschriebenen, impulsko­ dierten Audiosignals durch den Videoband­ recorder 1 das Signal anschließend wiedergegeben wer­ den kann. Zu diesem Zwecke ist, wie gezeigt, der Wie­ dergabekanal mit einem Ausgang 2_o des Video­ bandrecorders 1 verbunden. Dieser Wiedergabekanal kann mit dem dargestellten Aufzeichnungskanal kombiniert oder eine gesonderte Vorrichtung sein. Zusätzlich zum Speicher 16, dem Serien-Parallel-Umsetzer 17, dem Digital-Analog-Umsetzern 18 und den Tiefpaßfiltern 19, die zuvor beschrieben wurden, enthält der Wiedergabe­ kanal auch ein Filter 12, der mit dem Ausgang 2_o des Videobandrecorders 1 zur Beseitigung von Rausch­ komponenten in den wiedergegebenen Impulssignalen gekoppelt ist, während eine Signalformerschaltung 13 mit dem Filter 12 gekoppelt ist, um die Impulssignale wiederzuformen, wobei eine Synchronsignaltrennschaltung 14 mit der Signalformerschaltung 13 zum Abtrennen der Synchronsignale aus den wiedergegebenen Impulssignalen vorgesehen ist und eine Datenextrahierschaltung 15 mit der Trennschaltung 14 gekoppelt ist, um die Da­ tenimpulse zum Speicher 16 durchzulassen bzw. zu übertragen. Impulssignal-Generator 21 ist mit der Trennschal­ tung 14 gekoppelt, um die Synchronsignale abzutasten und um verschiedene Zeitsteuersignale in Abhängigkeit davon zu erzeugen. Wie dargestellt werden solche Zeitsteuerimpulse an die Datenextrahierschaltung 15, den Speicher 16, den Serien-Parallel-Umsetzer 17 und die Digital- Analog-Umsetzer 18 angelegt.

Im Betrieb gibt der Videobandrecorder 1 die in den Schrägspuren aufgezeichneten Impulssignale wieder, wie in Fig. 2A-2C gezeigt, und zwar mit der­ selben Geschwindigkeit wie bei der Signalaufzeichnung. Die Synchronsignaltrennschaltung 14 und die Datenextrahierschaltung 15 entfernen Syn­ chronimpulse H_D und die Impulse in dem Vertikalaus­ tastintervall, die die 17,5-Zeilenintervalle ein­ nehmen, wie in Fig. 2A und 2C gezeigt. Das da­ bei erhaltene Impulsdatensignal enthält somit einen Spalt zwischen Teilbildern brauchbarer Impulssignale. Der Speicher 16 schreibt diese Impulssignale in adres­ sierbare Plätze in demselben mit der Impulswiedergabe­ geschwindigkeit ein und liest sie mit der ursprünglichen Abtastgeschwindigkeit aus, wie durch die Zeitsteuerimpulse bestimmt, die durch den Impulssignal-Generator 21 angelegt werden. Eine Zeitdehnung der wiedergegebenen Impulssignale wird hierdurch erzielt, wobei die Dauer jedes Datenwortes so "gestreckt" wird, daß das Datenwort dasselbe ist, wie jenes, das ursprünglich durch den Parallel-Serien- Umsetzer 7 erzeugt wurde.

Die aus dem Speicher 16 ausgelesenen, zeit­ gedehnten, seriellen Impulssignale werden durch den Serien-Parallel-Umsetzer 17 in paral­ lele Form umgesetzt, wobei das kodierte Audiosignal (13-Bits) des linken Kanals durch den Digital- Analog-Umsetzer 18L in analoge Form und das kodierte Audiosignal (13-Bits) des rechten Kanals durch den Digital-Analog-Umsetzer 18R in analoge Form umgesetzt werden. Nach der Filterung in den Tiefpaßfiltern 19L und 19R erscheint das Audiosignal des linken Kanals am Ausgang 20L, während das Audiosignal des rechten Kanals am Ausgang 20R erscheint.

Der Speicher 16 wird durch Zeitsteuerimpulse gesteuert, die durch den Impulssignal-Generator 21 erzeugt und aus den wieder­ gegebenen Synchronsignalen, einschließlich der Syn­ chronimpulse H_D, abgeleitet werden. Falls somit ein Zeitbasisfehler in den wiedergegebenen Signalen vor­ handen ist, wie z. B. Synchronisationsstörung oder Zittern, so wird diesem Zeitbasisfehler Rechnung ge­ tragen, wenn die Impulssignale in den Speicher 16 ein­ geschrieben werden. Ein solcher Zeitbasisfehler wird somit im wesentlichen beseitigt.

Ein herkömmlicher Videosignalrecorder, wie z. B. der Videobandrecorder 1, kann somit zur Aufzeichnung und Wiedergabe von Audiosignalen mit hoher Wiedergabetreue ohne jegliche Änderung oder Abwandlung des Recorders selbst verwendet werden.

Fig. 3 zeigt einen Teil des in Fig. 1 gezeigten Gesamtsystems im einzelnen. Die dargestellte Schaltungsanordnung wird zur Steuerung des Speichers 8 (bzw. 16) zur Impulsaufzeichnung (bzw. Wiedergabe) durch den Videobandrecorder 1 verwen­ det, wobei der Speicher hier mit dem Bezugs­ zeichen 31 bezeichnet ist und von ihm Impulsdaten dem Videobandrecorder 1 über die Mischschaltung 9 zuge­ führt werden, wobei Impulsdaten der Mischschaltung 9 durch den Videobandrecorder 1 über einen Vorverstärker 30 zugeführt werden. Dargestellt ist auch ein Parallel- Serien-/Serien-Parallel-Umsetzer 37, welcher eine praktische Ausführungsform des Parallel-Serien-Umsetzers 7 ist und Impulsdaten während eines Aufzeichnungsvor­ ganges seriell gestalten kann sowie des Serien- Parallel-Umsetzers 17 ist zur Umsetzung serieller Impulse in parallele Form während eines Wiedergabevor­ ganges. Die durch die Analog-Digital-Umsetzer 6R bzw. 6L erzeugte impulskodierte Audio-Information wird somit durch den Umsetzer 37 seriell ge­ staltet und dann dem Speicher 31 zugeführt, worin ihre Zeitachse komprimiert wird, bevor sie über die Mischschaltung 9 dem Videobandrecorder 1 zur Aufzeichnung zugeführt wird. Als ein Beispiel kann das parallele 26-Bit- Datenwort (Fig. 2B), das dem Umsetzer 37 über die Analog-Digital-Umsetzer 6R und 6L zugeführt wird, in serielle 28 Bits umgesetzt werden, wodurch der zuvor erwähnte 2-Bit-"Spalt" zugefügt wird, in welchen die Synchronimpulse H_D in der Mischschaltung 9 eingesetzt werden können. Während der Signalwieder­ gabe werden die durch den Videobandrecorder 1 wieder­ gegebenen Impulsdaten über den Vorverstärker 30 dem Speicher 31 zugeführt, worin ihre Zeitachse ge­ dehnt wird, worauf sie dann durch den Umsetzer 37 in parallele Form umgesetzt werden, bevor sie in ein ana­ loges Audiosignal durch die Digital-Analog- Umsetzer 18L und 18R umgesetzt werden. Dieser Daten­ signal-Weg ist durch die in Fig. 3 vorgesehenen Dop­ pellinien-Pfeile dargestellt.

Die Steuerung des Speichers 31 und des Datensignal-Weges wird durch geeignete Steuersignale erzielt, welche entlang Steuersignal-Wegen übertragen werden, die durch Einfachlinien-Pfeile in Fig. 3 dargestellt sind. Obwohl nur einzelne Linien gezeigt sind, stellt in manchen Fällen eine einzelne Linie mehrere Leiter dar. Die Steuerschaltungsanordnung ist aus dem Bezugsoszilla­ tor 11, einem Synchronsignalgenerator 33, einem Taktimpuls­ generator 34, einem Start/Stopp-Signalgenerator 35, der Syn­ chronsignaltrennschaltung 36, einer Synchronsignalsteuer­ schaltung 36′, einem Betriebsartsignalgeber 47 und einer Speichersteuerschaltung 32 gebildet. Gezeigt sind auch verschiedene Aufzeichnungs-/Wiedergabe-Wähl­ schalter 41-45, welche simultan zwischen einem Aufzeichnungs­ zustand (REC) und einem Wiedergabezustand (PLB) selbsttätig umschalten, sowie ein Aufzeichnungs­ wählerdruckknopfschalter 46. Der Bezugsoszillator 11 kann Bezugstaktimpulse mit einer verhältnismäßig hohen Frequenz erzeugen, welche dem Synchronsignal­ generator 33 und durch den Schalter 44 in seiner Auf­ zeichnungsstellung dem Taktimpulsgeber 34 zugeführt werden. Der Synchronsignalgenerator 33 erzeugt Synchron­ impulse H_D (Fig. 2A-2C) sowie die verschiedenen bereits erläuterten Impulse während des Vertikalaustastin­ tervalls (Fig. 2A und 2C), was nachfolgend als Verti­ kalsynchronsignal V_D bezeichnet wird und ein simu­ liertes Vertikalsynchronsignal ist. Der Synchronsignal­ generator 33 kann aus herkömmlichen Zähler- und Torschal­ tungen bestehen, die so verschaltet sind, daß die Impulse H_D und das Vertikalsynchronsignal V_D erzeugt werden.

Der Taktimpulsgenerator 34 besteht aus einer Frequenztei­ lungs-, Zeitsteuer- und Torschaltung und kann ver­ schiedene Zeitsignale erzeugen, welche dem Umsetzer 37 und der Speichersteuerschaltung 32 zugeführt werden. Wenn sich der Schalter 44 in seiner Aufzeichnungsstellung befindet, so spricht der Taktimpulsgenerator 34 auf die Bezugstaktimpulse an, die durch den Bezugsoszilla­ tor 11 erzeugt werden, um die Zeitsteuersignale zu erzeugen, durch welche der Umsetzer 37 parallele Impulse in serielle Impulse umsetzt und um Speicher-Zeitsteuerimpulse zu erzeugen, welche von der Speichersteuerschaltung 32 verwendet werden, um das Einschreiben von Daten in den Speicher 31 sowie das Auslesen von Daten aus dem Speicher 31 zu steuern. Wenn sich der Schalter 44 in seiner Wiedergabestellung befindet, so springt der Taktimpulsgenerator 34 zur Erzeugung der Zeitsteuerimpulse auf die Synchronsignale H_D an, welche durch den Videobandrecorder 1 von dem zuvor aufgezeichneten Magnetband wiedergegeben werden. Während eines Wieder­ gabevorganges werden somit der Speicher 31 und der Umsetzer 37 mit einem möglichen Zeitbasisfehler synchronisiert, um somit hinsichtlich einer Synchronisationsstörung oder einem Zittern oder einer anderen Signalverzerrung zu korrigieren, die beispielsweise durch Wackeln, Schrumpfung, Streckung usw. des Bandes verursacht werden.

Das Vertikalsynchronsignal V_D und das Horizontalsynchronsignal H_D, die durch den Synchronsignalgenerator 33 erzeugt wer­ den, werden der Synchronsignalsteuerschaltung 36′ über den Schalter 43 in seiner Aufzeichnungsstellung zugeführt. Diese Signale werden auch der Mischschaltung 9 zugeführt und mit den Impulsdaten kombiniert, die aus dem Speicher 31 ausgelesen werden, um somit das in Fig. 2A gezeigte Signalgemisch zur Aufzeich­ nung zu bilden. Die Synchronsignalsteuerschaltung 36′ kann das Vertikalsynchronsignal V_D selektiv verzögern, um so die Dauer des Vertikalaustastintervalls wäh­ rend jedes ungeradzahligen Teilbildes selektiv zu verlängern. Das heißt die Synchronsignalsteuerschaltung 36′ bestimmt selektiv, ob Datenimpulse auf die Vertikalsynchronim­ pulse um eine Synchronimpulsperiode (H_D) oder um 2,5 Synchronimpulsperioden für einen näher beschrie­ benen Zweck folgen. Die Synchronsignalsteuerschaltung 36′ kann aus einer selektiv erregten oder tormäßig gesteuerten Verzögerungsschaltung, wie z. B. einem monostabilen Multivibrator bestehen. Das verzögerte bzw. verlängerte Vertikalsynchronsignal zusammen mit den durch den Synchronsignalgenerator 33 erzeugten Syn­ chronimpulsen H_D werden dem Start-/Stopp-Signalgenerator 33 in der Aufzeichnungsstellung des Schalters 43 zu­ geführt.

Der Start-/Stopp-Signalgenerator 35 kann Steuertorsignale, beispielsweise Start-Signale, zu geeigneten Zeiten und mit geeigneter Dauer in Abhängigkeit von den Syn­ chronimpulsen H_D und dem Vertikalsynchronsignal V_D erzeugen, so daß Impulsdaten in den Speicher 31 eingeschrieben und aus dem Speicher 31 abgelesen wer­ den können. Während eines Aufzeichnungsvorganges hat das durch den Start-/Stopp-Signalgenerator 35 zum Auslesen von Impulsdaten aus dem Speicher 31 erzeugte Start- Signal eine Dauer, welche der Zeit entspricht, die erforderlich ist, um 735 Wörter zu dem Videoband­ recorder 1 zwischen Vertikalaustastintervallen zu über­ tragen, wobei auf ähnliche Weise während eines Wieder­ gabevorganges das Start-/Signal zum Einschreiben von Daten in den Speicher 31 von dem Videobandrecorder 1 ebenso dieser Dauer entspricht. Das durch den Start-/ Stopp-Signalgenerator 35 zum Einschreiben von Impulsdaten in den Speicher 31 während der Aufzeichnung und zum Aus­ lesen von Impulsdaten aus dem Speicher während der Wiedergabe erzeugte Start-Signal ist im wesentlichen kontinuierlich, mit der Ausnahme, daß das Aufzeichnungs­ schreibimpuls-Startsignal bei Beginn des nächsten Teil­ bildintervalls beginnt, das auf die Einleitung des Auf­ zeichnungsvorganges folgt, während das Wiedergabe­ leseimpuls-Startsignal um einen Betrag verzögert wird, der ausreicht, damit eine gewisse Anzahl von Wörtern auf die Einleitung des Wiedergabevorganges folgend in den Speicher 31 eingeschrieben werden. Wenn kein Start- Signal durch den Start-/Stopp-Signalgenerator 35 er­ zeugt wird, so wird ein Stopp-Signal erzeugt, damit keine Daten in den Speicher 31 eingeschrieben bzw. aus dem Speicher 31 ausgelesen werden können. Dement­ sprechend besteht der Start-/Stopp-Signalgenerator 35 aus einer Impulszähl-, Tor- und Verzögerungsschaltungs­ anordnung, welche auf die Synchronimpulse H_D und auf das Vertikalsynchronsignal V_D sowie auf das Aufzeich­ nungssteuersignal und auf das Wiedergabesteuersignal anspricht, welche diesen durch den Betriebsartsignal­ geber 47, wie das noch beschrieben wird, zuge­ führt werden. Die Start-/Stopp-Signale werden der Spei­ chersteuerschaltung 32 und dem Umsetzer 37 zur selektiven Ansteuerung bzw. Sperrung deren Funktion zugeführt.

Die Speichersteuerschaltung 32 wird nachfolgend unter Bezugnahme auf Fig. 4 näher beschrieben. Wird nun angenommen, daß der Speicher 31, wie z. B. ein RAM, adressierbar ist, so enthält die Speichersteuerschaltung Adressierschaltungen zur Erzeugung von Einschreib- und Ausleseadressen für den Speicher 31, so daß Impulsdaten in den Speicher 31 ein­ geschrieben werden bzw. aus dem Speicher 31 ausgelesen werden können, wodurch ihre Zeitachse verändert wird (Zeitbasiskomprimierung bzw. -dehnung). Der Ein­ schreib- und der Auslesevorgang werden im wesentlichen unabhängig voneinander, jedoch mit verschiedenen Ge­ schwindigkeiten durchgeführt. Um die Wahrscheinlich­ keit eines fehlerhaften Einschreib- oder Auslesevor­ ganges zu vermeiden, was dann passieren könnte, wenn diese Vorgänge zum gleichen Zeitpunkt durchgeführt werden, enthält die Speichersteuerschaltung 32 eine Prioritätsbestimmungsschaltung zur Bestimmung der Priorität für einen der Vorgänge, während die Durch­ führung des anderen verzögert wird. Wie gezeigt, ist die Speichersteuerschaltung 32 mit dem Speicher 31 ge­ koppelt, um die geeigneten Adressen und die Einschreib- /Ablesesteuerimpulse dem Speicher 31 zuzuführen, so daß Impulsdaten in dem Speicher 31 gespeichert und aus dem Speicher 31 entnommen werden können. Wie nachfolgend unter Bezugnahme auf Fig. 4 beschrieben, kann der Speicher 31 eine Eingangs- bzw. eine Ausgangsschaltung ent­ halten, durch welche die Impulsdaten eingeschrieben bzw. ausgelesen werden.

Die Synchronsignaltrennschaltung 36 ist mit dem Vorver­ stärker 30 verbunden und kann die Synchronimpulse H_D und das Vertikalsynchronsignal V_D feststellen, die in den durch den Videobandrecorder 1 wiedergegebenen Impulssignalen enthalten sind. Die Synchronsignaltrennschaltung 36 kann einer herkömmlichen Bauart angehören, wie für Fernsehsignalverwendungs­ zwecke üblich, die aus einer Tor- und Zeitschaltung gebildet wird. Synchronimpulse H_D werden durch die Synchronsignaltrennschaltung 36 dem Taktimpulsgenerator 34 über den Schalter 44 in seiner Wiedergabestellung zugeführt, so daß der Taktimpulsgenerator 34 geeignete Zeit­ steuerimpulse dem Umsetzer 37 zur Serien-Parallel-Daten­ umsetzung und geeignete Zeitsteuerimpulse der Speichersteurer­ schaltung 32 zum Speichern von Impulsen und zur Ent­ nahme der Impulse aus dem Speicher 31 während eines Wiedergabevorganges zuführen kann. Wenn der Schalter 43 sich in seiner Wiedergabestellung befindet, werden auch die Synchronimpulse H_D und das Vertikalsynchron­ signal V_D die durch die Synchronsignaltrennschaltung 36 wiedergewonnen sind, dem Start-/Stopp-Signalgenerator 35 an Stelle der Synchronimpulse und des Vertikal­ chronsignals zugeführt, die durch den Synchronsignal­ generator 33, wie zuvor beschrieben, erzeugt wurden.

Das durch die Synchronsignaltrennschaltung 36 erzeugte Vertikalsynchronsignal V_D wird auch dem Betriebsart­ signalgeber 47 zugeführt. Der Betriebsartsignalgeber 47 spricht auf Betätigung des Aufzeichnungswählerdruck­ knopfschalters 46 an, um ein Aufzeichnungsfreigabe­ steuersignal (REC) oder ein Wiedergabefreigabe­ steuersignal (PLB), wie zuvor erwähnt, sowie um ein Bereit­ schaftssignal STBY unmittelbar auf die Betätigung des Schalters 46 folgend, jedoch vor der Entstehung des Aufzeichnungs- bzw. Wiedergabefreigabesteuersignals zu erzeugen. Die Wiedergabe- und die Bereitschaftssignale werden mit Vertikalsynchronsignalen V_D synchronisiert, die durch die Synchronsignaltrennschaltung 36 erzeugt werden, so daß die Speichersteuerschaltung 32, der Start-/Stopp- Signalgenerator 35 und der Umsetzer 37, welche mit ausge­ wählten Signalen von Wiedergabe- und Bereitschafts­ signalen gespeist werden, mit den durch den Videoband­ recorder 1 erzeugten Signale entsprechend synchronisiert werden. Das Bereitschaftssignal STBY dient zur Rück­ stellung der Speichersteuerschaltung 32 und des Um­ setzers 37 in einen ursprünglichen oder Bezugszustand, um ein fehlerhaftes Einschreiben oder Auslesen hinsichtlich des Speichers 31 zu vermeiden. Das Wieder­ gabesteuersignal PLB wird erzeugt, wenn der Schalter 46 geöffnet ist, während das Aufzeichnungssteuersignal REC erzeugt wird, wenn dieser Schalter 46 geschlossen ist. Selbstverständlich kann ggf. die Art und Weise, in welcher diese Wiedergabe- bzw. Aufzeichnungssignale erzeugt werden, umgekehrt werden.

Die Arbeitsweise der hier dargestellten Einrichtung ergibt sich bereits aus der obigen Beschreibung, so daß diese Arbeitsweise nachfolgend nur kurz be­ schrieben wird. Angenommen, daß ein Aufzeichnungsvor­ gang (REC) gewählt wird, so daß die Schalter 41-45 sich in ihren entsprechenden Aufzeichnungsstellungen (REC) be­ finden und daß der Aufzeichnungswählerdruckknopf­ schalter 46 geschlossen ist. Die durch den Bezugs­ oszillator 11 erzeugten Bezugstaktimpulse werden so­ mit durch den Taktimpulsgeber 34 zur Erzeugung der Zeitsteuerimpulse zur Steuerung der Speichersteuerschaltung 32 und des Umsetzers 37 verwendet. Die Bezugstaktim­ pulse werden auch durch den Synchronsignalgenerator 33 zur Erzeugung der Synchronimpulse H_D und des Vertikalsyn­ chronsignals V_D verwendet.

Wenn der Schalter 46 geschlossen ist, wird zuerst das Bereitschaftssignal STBY durch den Betriebsartsignal­ geber 47 erzeugt, um den Umsetzer 37 und die Speicher­ steuerschaltung 32 in ihre entsprechenden ursprüngli­ chen Zustände zurückstellen. Dann erzeugt der Be­ triebsartsignalgeber 47 das Aufzeichnungssteuersignal REC zur Betätigung des Start-/Stopp-Signalgenerators 35, um abhängig von den Synchronimpulsen H_D und dem Vetikal­ synchronsignal V_D das Start-Signal zu erzeugen, welches es ermöglicht, daß Impulsdaten in den Speicher 31 eingeschrieben bzw. aus dem Speicher 31 ausgelesen werden. Somit wird ein dem Umsetzer 37 durch die Analog-Digital-Umsetzer (Fig. 1) zuge­ führtes Parallel-Bit-Wort seriell gestaltet, über den Schalter 41 zugeführt und in adressierte Plätze in den Speicher 31 mit niedriger Geschwindig­ keit eingeschrieben. Wie zuvor erwähnt, können die seriellen Wörter voneinander beispiels­ weise um zwei Bits in Abstand liegen, was ausreicht, um den Synchronimpuls H_D darin einzufügen, wie in Fig. 2B gezeigt. Die gespei­ cherten Impulsdaten werden nachfolgend aus ihren Speicher­ plätzen mit einer zweiten, höheren Geschwindigkeit ausgelesen und über den Schalter 42 und die Mischschaltung 9 zum Videobandrecorder 1 zur Aufzeich­ nung übertragen. Die Synchronimpulse H_D werden der Mischschaltung 9 durch den Synchronsignalgenerator 33 zur Ein­ fügung zwischen aufeinanderfolgende Wörter zugeführt, während das durch den Synchronsignalgenerator 33 erzeugte Vertikalsynchronsignal V_D zwischen benachbarten Teilbildern eingesetzt wird. Je nach dem Zeitpunkt der Entstehung des Lesestartsignals, das durch den Start-/Stopp-Signal­ generator 35 erzeugt wird, was eine Funktion der Verzöge­ rung ist, welche dem Vertikalsynchronsignal V_D durch die Synchronsignalsteuerschaltung 36′ erteilt wird, können Impulsdaten aus dem Speicher 31 entweder 1,0 oder 1,5 Zeilenintervalle im Anschluß an die Vertikalsynchronimpulse in den ungeradzahligen bzw. geradzahligen Teilbildern ausgelesen werden. Somit werden impulskodierte Audiosignale der in Fig. 2A-2C ge­ zeigten Art aufgezeichnet.

Wenn ein Wiedergabevorgang (PLB) gewählt wird, befinden sich die Schalter 41-45 in ihren entsprechenden Wieder­ gabestellungen (PLB), wobei der Aufzeichnungswählerdruck­ knopfschalter 46 geöffnet ist. Die durch den Bezugs­ oszillator 11 erzeugten Bezugstaktimpulse werden nicht mehr dem Taktimpulsgenerator 34 zugeführt, genausowenig wie die Synchronimpulse H_D und das Vertikalsynchron­ signal V_D, die durch den Synchronsignalgenerator 33 erzeugt werden, dem Start-/Stopp-Signalgenerator 35 zugeführt werden. Durch das Öffnen des Schalters 46 wird der Betriebs­ artsignalgeber 47 betätigt, um das Bereitschaftssignal STBY synchron mit dem Vertikalsynchronsignal V_D zu erzeu­ gen, das aufgezeichnet ist und von dem Videosynchronsignal­ durch die Synchronsignaltrennschaltung 36 abge­ trennt worden ist. Die Speichersteuerschaltung 32 und der Umsetzer 37 werden somit zu ihrem ursprünglichen Zustand durch dieses Bereitschaftssignal STBY rückge­ stellt. Wenn das Wiedergabesteuersignal PLB durch den Betriebsartsignalgeber 47 erzeugt wird, spricht der Start-/ Stopp-Signalgenerator 35 auf die Synchronimpulse H_D und auf das Vertikalsynchronsignal V_D an, die von den Signalen getrennt sind, die durch den Videobandrecorder 1 wiedergegeben wurden, wobei sie diesem von der Syn­ chronsignaltrennschaltung 36 über den Schalter 43 zuge­ führt werden, um das Startsignal zu erzeugen, welches es ermöglicht, daß Impulsdaten in den Speicher 31 ein­ geschrieben bzw. aus dem Speicher 31 ausgelesen werden. Die abgetrennten Synchronimpulse H_D werden auch über den Schalter 44 dem Taktimpulsgenerator 34 zugeführt, wodurch dieser Zeitsteuerimpulse erzeugt, welche den Umsetzer 37 und die Speichersteuer­ schaltung 32 steuern. Da diese Zeitsteuerimpulse mit den Synchronimpulsen H_D, die durch den Videobandrecorder 1 wiedergegeben wurden, synchronisiert werden, wird der durch die Speichersteuerschaltung 32 durchgeführte Speichereinschreibvorgang hinsichtlich Zeitbasisfehlern in den wiedergegebenen Signalen im wesentlichen korrigieren.

Demgemäß werden durch den Videobandrecorder 1 wieder­ gegebene serielle Impulsdaten dem Spei­ cher 31 über den Vorverstärker 30 und den Schalter 41 zugeführt und in adressierte Plätze darin mit der höheren Geschwindigkeit eingeschrieben, die zuvor zum Auslesen und zum Aufzeichnen der Impulsdaten verwen­ det wurde. Die nun im Speicher 31 gespeicherten Im­ pulse werden aus ihren Speicherplätzen ausgelesen und über den Schalter 42 dem Umsetzer 37 mit der niedrige­ ren Geschwindigkeit seriell zugeführt, welche zu­ vor zum Einschreiben von Impulsdaten zur Aufzeichnung verwendet wurde. Da die Speichersteuerschaltung 32 mit wiedergewonnenen Synchronimpulsen H_D synchronisiert und durch das Start-Signal (das mit dem wiedergewon­ nenen Vertikalsynchronsignal V_D synchronisiert ist) gesteuert wird, wird nur die durch den Videobandre­ corder 1 wiedergegebene, impulskodierte Audio- Information in den Speicher 31 eingespeichert. Diese se­ riellen Impulsdaten werden durch den Um­ setzer 37 in ein Parallel-Bit-Wort umgesetzt, was wie­ derum in ein analoges Audiosignal durch die Digital-Analog-Umsetzer 18L und 18R umgesetzt wird.

Fig. 4A und 4B zeigen Blockschaltbilder des Speichers 31 und der Speichersteuerschaltung 32 (Fig. 3) im einzelnen. Fig. 4A zeigt den Speicher 31 als einen RAM 101, vorzugsweise einen MOS-RAM, mit adressierbaren X- und Y- Koordinatenstellen hat. Das heißt, ein Speicherplatz, in welchem ein Datenbit, das in einem impulskodierten Datenwort enthalten ist, gespeichert ist, ist durch eine X- und eine Y-Koordinate bestimmt. Die Anzahl der adressierbaren Speicherplätze, die in dem RAM 101 vorgesehen sind, ist seinem Fassungsvermögen C_M gleich, welches wiederum dem Fassungsvermögen C_A zum Komprimieren der Zeitachse der Impulsdaten wäh­ rend eines Aufzeichnungsvorganges (REC) (oder zum Dehnen der Zeitachse während eines Wiedergabevorganges) plus dem Fassungsvermögen C_B zum Korrigieren des Zeitbasis­ fehlers gleich ist, der in den wiedergegebenen Daten­ impulsen vorhanden sein kann. Das heißt, C_M = C_A + C_B. Zur Zeitkomprimierung werden zunächst eine Anzahl Daten­ wörter in den RAM 101 gespeichert, worauf, während andere Datenwörter eingeschrieben werden, die zuvor eingespeicherten Wörter mit einer höheren Geschwindig­ keit ausgelesen werden. Die Verzögerung bei der Aus­ lesung dieser Wörter ist gleich worin f_s die Abtastgeschwindigkeit ist, wobei sie so be­ stimmt ist, daß der Speicherauslesevorgang für ein Teilbild aus Impulsdaten gleichzeitig mit dem Ein­ schreibvorgang endet. Bei den Signalverläufen nach den Fig. 2A-2C wird somit das Datenwort Nr. 735, ge­ rage nachdem es in den RAM 101 eingeschrieben wurde, aus dem RAM 101 ausgelesen. Die zum Auslesen sämtlicher 735 Wörter aus dem RAM 101 erforder­ liche Zeit ist während die zum Einschreiben sämtlicher Wörter in den RAM 101 erforderliche Zeit ist. Somit gilt:

Aus den zahlenmäßigen Parametern und Verhältnissen, die zuvor beschrieben wurden, ergibt sich C_A = 49 Wörter = 1274 Bits.

Bei einem Wiedergabevorgang (PLB) werden die Impulse in den RAM 101 mit einer höheren Geschwindigkeit einge­ schrieben als der Geschwindigkeit, mit welcher sie aus­ gelesen werden. Falls kein Zeitbasisfehler vorliegt, wird das Impulsauslesen gleichzeitig mit dem Impuls­ einschreiben eingeleitet. Falls jedoch ein Zeitfehler vorliegt, so kann dieser Fehler durch Verzögerung des Auslesevorganges um korrigiert werden. Das Fas­ sungsvermögen zur Zeitbasiskorrektur ist so gewählt, daß C_B = 12 Wörter. Dies bedeutet, daß der Zeitbasisfehler oder eine Synchronisationsstörung größer als 0,2 Hz korrigiert wird. Daher ist das Ge­ samtfassungsvermögen C_M des RAM 101 C_M = C_A + C_B = 61 Wörter = 1586 Bits. Der RAM 101 ist daher mit zumindest 1586 Speicherplätzen versehen. Ein her­ kömmlicher Speicher mit wahlfreiem Zugriff, der für den RAM 101 verwendet werden kann, ist eine 64 × 64 X-Y adressierbare Anordnung.

Der RAM 101 ist mit X-Adressenleitungen verse­ hen, die mit einem X-Adressendekoder 102 gekoppelt sind, sowie mit Y-Adressenleitungen, die mit einem Y-Adressendekoder 103 gekoppelt sind; diese Dekoder 102, 103 sind herkömmlich und können die entsprechenden X- und Y-Adressen des RAM 101 in Abhängigkeit von einer Digitaladresse wählen, welche jeweils an jede an­ gelegt ist. Obwohl die Dekoder 102, 103, wie gezeigt, jeweils eine 5-Bit-Adresse empfangen können, ist ersichtlich, daß 64 adressierbare X-Stellen durch einen 6-Bit- Adressen-Code gewählt werden, wobei auch 64 adressier­ bare Y-Stellen durch einen 6-Bit-Code gewählt werden. Einfachheitshalber ist jedoch angenommen, daß der X-Adressendekoder 102 mit Adressenbits A₀ . . . A₄ und der Y-Adressendekoder 103 mit Adressenbits A₅ . . . A₉ versehen ist. Diese Adressenbits werden durch die in Fig. 4B gezeigte Adressierschaltung erzeugt und zum Auswählen von Einschreib- bzw. Ausleseadressen ver­ wendet, wie nachfolgend beschrieben.

Der RAM 101 ist auch mit einem Impulseingang versehen, der mit einem Dateneinschreibkanal gekoppelt ist, der ein Pufferregister 106 und Ein­ schreibtore 104 aufweist. Darüber hinaus enthält der RAM 101 einen Impulsausgang, welcher mit einem Auslesekanal gekoppelt ist, der aus einem Ausle­ severstärker 105, einem Pufferregister 107 und einer Wiedertaktsteuer- oder Wiedersynchronisierschaltung 108 gebildet wird. Einfachheitshalber sind Ein­ gang und Ausgang des RAM 101 als ein einziger Anschluß dargestellt, wobei dies nicht deren tat­ sächliche Bauart sein muß. Das Pufferre­ gister 106 des Einschreibkanals ist beispielsweise ein 2- oder 3-Bit-Schieberegister mit einen Eingang, welcher Impulsdaten D_IN empfangen kann, die durch den Parallel-Serien-Umsetzer 37 (Fig. 3) wäh­ rend eines Aufzeichnungsvorganges (REC) oder durch den Vorverstärker 30 während eines Wiedergabevorganges (PLB) zugeführt werden. Das Pufferregister 106 empfängt auch einen Schreibtaktimpuls WC, der von dem Taktim­ pulsgenerator erzeugt wird, wobei dieser Impuls während der Aufzeichnung aus dem Bezugstaktimpuls abgeleitet wird, der durch den Bezugsoszillator 11 erzeugt wird, sowie während der Wiedergabe aus den wiedergewonnenen Synchronimpulsen H_D. Das Pufferregister 106 steuert somit zeitmäßig die Eingangsimpulsdaten D_IN mit Schreibtakt­ impulsen WC neu, um wiedersynchronisierte Impulsdaten BR_i zu bilden, welche den Einschreibtoren 104 zugeführt wer­ den. Ferner wird ein Torsignal den Einschreibtoren 104 zugeführt zu deren Freigabe, um einen Datenimpuls in einen adressierten Platz des RAM 101 einzuschreiben. Das Torsignal wird durch einen in Fig. 4 gezeigten Schaltungs-Block erzeugt, der in der Paral­ lelanmeldung P 27 05 406.4-53 näher beschrie­ ben ist. Bei diesem Beispiel wird angenommen, daß ein Datenimpuls BR_i in den RAM 101 eingeschrieben wird, wenn das Torsignal "negativ" ist, oder einen niedrigeren Pegel hat, entsprechend einer bi­ nären 0.

In dem Auslesekanal werden Impulsdaten, die dem Aus­ leseverstärker 105 vom Impulsausgang des RAM 101 zugeführt werden, dem Pufferregister 107 zugeführt. Ferner wird ein Torsignal ADSLCT diesem Puf­ ferregister 107 zugeführt zu dessen Freigabe, um die Datenimpulse, die dann von dem RAM 101 empfangen werden, zu übertragen. Das Pufferregister 107 kann somit aus einer Torschaltung gebildet sein, welche ausgelesene Impulsdaten BR_o zuführen kann. Die Zeitsteuerung dieser Ausleseimpulse BR_o hängt von jener des Torsignals ADSLCT ab und ist, wie in Ver­ bindung mit Fig. 4B erwähnt und in der zuvor erwähn­ ten Patentanmeldung P 27 05 406.4-53 näher beschrieben, asynchron. Zur zeitmäßigen Neu- oder Wiedersteuerung oder Wiedersynchronisierung der Impulse BR_o werden sie der Wiedertaktsteuer­ schaltung 108 zugeführt, welche eine zeitimpulsge­ steuertes Flipflop sein kann, wie z. B. ein D-Flipflop mit einem Datenanschluß D, welcher mit Impulsdaten BR_o versorgt wird, sowie mit einem Zeitimpulsanschluß T, der mit Lesetaktimpulsen RC versorgt wird. Diese Lesetaktimpulse werden durch den Taktimpulsgenerator 34 erzeugt und sind in der Parallel­ anmeldung P 27 07 435.7-53 näher beschrieben.

Die Wiedertaktsteuerschaltung 108 führt die wiedersynchronisierten Impulsdaten D_OUT dem Videobandre­ corder 1 während eines Aufzeichnungsvorganges (REC) und dem Serien-Parallel-Umsetzer 37 während eines Wiedergabe­ vorganges (PLB) zu.

Obwohl nicht im einzelnen gezeigt, können Daten in einen adressierten Platz des RAM 101 eingeschrieben oder aus diesem ausgelesen werden, so lange diese Adresse für eine vorbestimmte minimale Zeitdauer vorhanden ist, wobei diese eine Funktion der jeweiligen Speichervor­ richtung ist, die gerade verwendet wird. Wie nun unter Bezugnahme auf Fig. 4B beschrieben, ist eine Auslese­ adresse vorhanden, wenn das Torsignal ADSLCT "positiv" ist oder hohen Pegel hat, entsprechend einer binären 1, und liegt eine Einschreibadresse vor, wenn das komplementäre Torsignal eine binäre 1 ist (also ADSLCT eine binäre 0 ist). Diese Torsignale ADSLCT und sowie das Torsignal werden durch einen Tor­ signalgenerator 112 erzeugt, der in der zuvor erwähnten Patentanmeldung P 27 05 406.4-53 näher beschrie­ ben ist, und zwar in Abhängigkeit von dem Schreibtakt­ impuls WC und dem Lesetaktimpuls RC, welche über Torschaltungen 114 bzw. 116 angelegt sind. Diese Tor­ schaltungen 114, 116 können selektiv durch einen Schreibtor­ impuls WG bzw. einen Lesetorimpuls RG freigegeben wer­ den, um somit einen Einschreib- bzw. Auslesevorgang einzuleiten, wie das unter Bezugnahme auf Fig. 5 weiter unten beschrieben wird.

Gemäß Fig. 4B werden Schreibtaktimpulse WC an einen Einschreibadressenzähler 109 und Lesetaktimpulse RC an einen Ausleseadressenzähler 110 angelegt. Diese Zähler 109, 110 sind ähnlich und können herkömmliche binäre oder andere digitale Zähler sein, welche die an sie angelegten Takt­ impulse zählen können, um einen binären oder digi­ talen Zählwert zu erzeugen, welcher die Anzahl der ge­ zählten Impulse darstellt. Der Adressenzähler 109 er­ zeugt somit einen kodierten Zählwert A_1W . . . A_9W, der einen adressierten Speicherplatz für Einschreiben in den RAM 101 darstellt, während der Adressenzähler 110 einen kodierten Zählwert A_1R . . . A_9R erzeugt, der einen adressierten Speicherplatz für Auslesen aus dem RAM 101 darstellt. Diese Adressen hängen von den Einschreib- und Auslesetaktimpulsen ab und sind so­ mit voneinander unabhängig.

Der Einschreibadressenzählwert A_1W . . . A_9W und der Auslese­ adressenzählwert A_1R . . . A_9R werden einem Adressenwähler 111 zugeführt, der eine Torschaltung aufweisen kann, welche abhängig von den komplementären Torsignalen ADSLCT und den einen oder den anderen Adressen­ zählwert an ihren Ausgängen A₁ . . . A₉ abgibt. Das heißt, wenn das Torsignal ADSLCT eine binäre 1 ist, so steuert der Adressenwähler 111 den Einschreibadressenzähl­ wert A_1W . . . A_9W zu seinen Ausgängen, wogegen dann, wenn das Torsignal eine binäre 1 ist (und ADSLCT eine binäre 0 ist), der Adressenwähler 111 den Ausleseadressenzählwert A_1R . . . A_9R zu seinen Ausgängen steuert. Diese Adressenzählwerte werden an die X- und Y- Adressendekoder 102 und 103, woe zuvor beschrieben, an­ gelegt, um entsprechende Einschreib- bzw. Auslese­ adressen für den RAM 101 zu wählen.

Die Arbeitsweise der in den Fig. 4A und 4B gezeigten Speichersteuerschaltung ist in der zuvor erwähnten Patentanmeldung P 27 05 406.4-53 ausführlich beschrieben. Die nachfolgende kurze Beschreibung kann jedenfalls das Verständnis der nachfolgend beschriebe­ nen Vorrichtung nach der Erfindung erleichtern. Sowohl während eines Signal­ aufzeichnungs- als auch während eines Signalwiedergabe­ vorganges werden Schreibtaktsignale WC und Lesetaktsignale RC den Zählern 109 bzw. 110 zur Erzeugung des Ein­ schreibadressenzählwertes bzw. des Ausleseadressenzählwertes zu­ geführt. Da diese Taktsignale unterschiedliche Frequenzen haben, werden die entsprechenden Zähler mit entsprechend unterschiedlichen Geschwindigkeiten inkrementiert. Das heißt, während der Aufzeichnung (REC) inkrementiert der Ausleseadressenzähler 110 mit größerer Geschwindigkeit als der Einschreibadressenzähler 109. Umgekehrt inkrementiert während der Wiedergabe (PLB) der Einschreibadressenzähler 109 mit größerer Geschwindigkeit als der Ausleseadressenzähler 110.

Je nach den Zuständen des Schreibtorimpulses WG bzw. des Auslesetorimpulses RG werden die Torschaltungen 114 und 116 selektiv in den erforderlichen Zustand gebracht, um das Schreibtaktsignal WC und das Lesetaktsignal RC dem Tor­ signalgenerator 112 zuzuführen, so daß die entsprechenden Steuer- oder Torsignale ADSLCT, und erzeugt werden. In Abwesenheit dieser Steuersignale sind der Adressen­ wähler 111, die Einschreibtorschaltungen 104 und das Pufferregister 107 wirksam gesperrt.

Die seriellen Datenwörter, welche als D_IN zugeführt werden, werden mit den Schreibtaktsigna­ len WC in dem Pufferregister 106 synchronisiert, um das synchronisierte Datenwort BR_i zu bilden. Der in einem Datenwort enthaltene erste Impuls wird durch die Einschreibtorschaltungen 104, welche durch das Steuersignal in den richtigen Zustand gebracht sind, in den bestimmten adressier­ ten Platz des RAM 101 gesteuert eingetragen, welcher dann gerade durch den Adressenwähler 111 ausgewählt ist. Auf ähnliche Weise wird der in dem Datenwort BR enthaltene nächste Impuls in den nächsten adressierten Platz des RAM 101 eingetragen, welcher durch den Adressenwähler 111 ausgewählt ist, usw. bis sämtliche Datenwörter ein­ gespeichert sind. Wenn, wie zuvor erwähnt, aufeinanderfolgende Datenwörter voneinander beispielsweise um ein Intervall, das im wesentli­ chen zwei Impulsen gleich ist, beabstandet sind, so kann dieser Abstand auch in den Speicher 101 als ent­ sprechende binäre 0 eingeschrieben werden. Als Alterna­ tive oder dann, wenn aufeinanderfolgende Datenwörter nicht derart beabstandet sind, werden nur die 26 Informationsbits des Datenwortes in entsprechende adressierte Plätze im RAM 101 eingeschrieben.

Anschließend wird das Datenwort, das seriell in den RAM 101 eingespeichert worden ist, aus dessen entsprechenden Speicherplätzen ausgelesen. Wie in der zuvor erwähnten Patentanmeldung P 27 05 406.4-53 erörtert, wird, wenn das ADSLCT-Steuersignal einen Übergang von einer binären 0 auf ein binären 1 erfährt, der an dem Platz, der dann gerade durch den Adressenwähler 111 adressiert ist, ge­ speicherte Impuls ausgelesen und in das Puf­ ferregister 107 eingetragen. Während des Weiterzählens des Adressenzählers 110 werden entsprechende Datenim­ pulse aus dem RAM 101 ausgelesen. Entsprechend den obigen Beispielen werden, falls die beiden binären 0, welche aufeinanderfolgende Datenwörter trennen, in dem RAM 101 gespeichert sind, diese auf ähnliche Weise ausgelesen und in das Pufferregister 107 eingetragen. Falls andererseits solche binären 0 nicht in den RAM 101 eingeschrie­ ben sind, so kann während des Auslesevorganges der Adressenwähler 111 vorbestimmte Plätze in dem RAM 101 wählen, um auf das Auslesen des 26-Bit-Datenwortes folgend zwei binäre 0 auszulesen, welche in solchen vorbestimmten Plätzen eingespeichert sein können. Bei einer anderen Ausführungsform wiederum kann das Puf­ ferregister 107 einen binären Zähler enthalten, welcher das wiederholte Auftreten des ADSLCT-Steuersignals zählen kann. Das heißt, nach 26 derartigen Auftritten kann das Pufferregister 107 so gesteuert werden, daß zwei binäre 0 automatisch in das Datenwort BR_o eingefügt werden, wobei der RAM 101 daran gehindert wird, zusätzliche Impulse während dieser Zwei-Bit-Dauer aus­ zulesen. Die seriellen Datenwörter, die aus dem RAM 101 ausgelesen und in das Pufferregi­ ster 107 eingetragen werden, werden jedenfalls in der Wiedertaktsteuerschaltung 108 neu- oder wiedersynchronisiert, und zwar mit den Lesetaktsignalen RC, um wieder­ synchronisierte Datenwörter D_OUT zu bilden.

Wie in der zuvor erwähnten Parallelanmeldung P 27 05 406.4-53 eingehend beschrieben, werden der Ein­ schreib- und Auslesevorgang unabhängig voneinander und im wesentlichen gleichzeitig durchgeführt. Zum Beispiel kann ein Daten­ impuls in einen Platz im RAM 101 eingeschrieben werden, worauf das Auslesen eines ande­ ren Impulses, dann das Einschreiben eines Impulses usw. folgen kann. Je nach der Relativzeit des Auftretens der Schreib- und Lesetaktsignale können zwei aufeinanderfol­ gende Datenimpulse in den Speicher 101 eingeschrieben bzw. aus dem Speicher 101 ausgelesen werden, bevor wei­ tere Datenimpulse ausgelesen bzw. eingeschrieben werden.

Obwohl hier nicht gezeigt, können ggf. Torschaltungen, welche den Torschaltungen 114 und 116 ähnlich sind, mit einem Schreibtorimpuls WG bzw. einem Lesetorimpuls RG versorgt sein, um die Schreibtaktsignale WC und die Le­ setaktsignale RC den Adressenzählern 109 bzw. 110 selektiv zuzuführen.

In der Parallelanmeldung P 27 07 435.7-53 ist ausgeführt, daß während eines Aufzeichnungs­ vorganges (REC) Datenwörter kontinuierlich in den RAM 101 in unterschiedliche adressierbare Plätze einge­ schrieben werden, daß jedoch die eingespeicherten Da­ tenwörter aus dem RAM 101 nur während des Teiles eines Teilbildintervalls ausgelesen werden, in welchem brauchbare Daten aufgezeichnet werden. Das heißt, das Lesetorsignal RG zeigt während der Aufzeichnung einen Rechteckverlauf einschließlich eines Steuerabschnitts, während dem Datenwörter aus dem Speicher aus­ gelesen werden, sowie eines Sperrabschnitts, während dem verhindert wird, daß Datenwörter aus dem Speicher aus­ gelesen werden. Dieser Sperrabschnitt fällt im wesentli­ chen mit dem Vertikalaustastintervall des Vertikalsynchron­ signals V_D zusammen, das zwischen aufeinanderfolgenden Teilbildern von Datenwörtern eingefügt ist. Das Schreibtorsignal WG ist jedoch im wesentlichen kontinuier­ lich, so daß Datenwörter in den RAM 101 im wesentlichen kontinuierlich eingeschrieben wer­ den können. Das heißt das Schreibtorsignal WG enthält keinen Sperrabschnitt.

Wie in der Parallelanmeldung P 27 07 435.7-53 erörtert, wird durch den Sperrabschnitt in dem Aufzeichnungs-Lesetorsignal RG verhindert, daß Daten aus dem RAM 101 während der Zeit ausgelesen werden, in welcher das Vertikalsynchronsignal über­ tragen wird, wodurch die Möglichkeit einer Zerstörung oder Verzerrung oder eines Verlustes brauchbarer In­ formation während dieser Vertikalsynchronsignaldauer vermieden wird. Infolge der Zeitkompression während der Aufzeichnung ergeben die "Spalte" zwischen aufeinander­ folgenden Teilbildern aus Datenwörtern auf Grund des Rechteckverlaufes des Aufzeichnungs-Lesetorsignals RG keinen Dateninformationsverlust.

Wie zuvor erwähnt, wird der Speicher-Auslesevorgang in bezug auf den Speicher-Einschreibvorgang um eine gewisse vorbestimmte Zeit verzögert. Diese Verzögerung ermöglicht es, daß der Auslesevorgang, der mit einer höheren Geschwindig­ keit als der Einschreibvorgang durchgeführt wird, im we­ sentlichen gleichzeitig mit dem Einschreiben (und dem Auslesen) des letzten Datenwortes in einem Teilbild endet. Es wird daher erwartet, daß der Speicherplatz, aus dem ein Impulssignal ausgelesen wird, dem Speicher­ platz, in den ein Impulssignal eingeschrieben wird, nicht gleich ist, bis der letzte Impuls des letzten Da­ tenwortes in einem Teilbild verarbeitet wird. Zu diesem Zeitpunkt, da sämtliche eingeschriebenen Datenwörter ausgelesen sein werden, ist der Speicher effektiv "leer". Die entsprechenden Speicherplätze des Speichers, wie z. B. des RAM 101, können zwar noch eingespeicherte Impulssignale enthalten, wobei jedoch, da diese Impulssignale bereits ausgelesen worden sind, diese Speicherplätze als leer be­ trachtet werden.

Der zuvor erwähnte "leere" Zustand wird erreicht, wenn die durch den Einschreibadressenzähler 109 (Fig. 4B) erzeugte Einschreibadresse der durch den Ausleseadres­ senzähler 110 erzeugten Ausleseadresse gleich ist. Es ist zweckmäßig, diesen Zustand zu ermitteln, so daß die Speicherschaltungen zu einem ursprünglichen Zustand rückgesetzt werden (bei­ spielsweise kann der RAM 101 gelöscht werden), wobei auch der Start-/Stopp-Signalgenerator 35 (Fig. 3) sowie ggf. der Um­ setzer 37 rückgesetzt werden können.

Es ist möglich, daß während eines Aufzeichnungsvorganges (REC) der Speicher einen solchen "leeren" Zustand erreicht, d. h. genau der gleiche Speicherplatz für einen Einschreib- und Auslesevorgang adressiert wird, bevor das letzte Impulssignal in dem letzten Datenwort in einem Teilbild aus Wörtern in den Speicher eingeschrieben worden ist. Mit anderen Worten erreicht die Speicherschaltung wirksam einen "leeren" Zustand dann, wenn der Auslese­ vorgang mit dem Einschreibvorgang überlappt oder den Einschreibvorgang überholt. Es ist auch hier zweckmäßig, den Speicher sowie die Speichersteuerschaltung rückzusetzen, um das mögliche Auslesen unrichtiger Daten bei dem nächsten Auslesetaktsignal zu vermeiden.

Falls aus irgendeinem Grunde der Auslesevorgang nicht sachgemäß vor sich geht, ist es möglich, daß Datenwörter in sämtlichen verfügbaren Speicherplätzen des Speichers gespeichert werden. Dieser "volle" Zustand wird durch identische Adressen dargestellt, welche durch den Ein­ schreib- bzw. den Ausleseadressenzähler erzeugt werden, ähnlich einem "leeren" Zustand. Um eine durch das Auslesen von Impulssignalen, sobald einmal dieser "volle" Zu­ stand erreicht worden ist, verursachte Störungen zu ver­ meiden, ist erwünscht, den Speicher und die Speicher­ steuerschaltung sofort nach Ermittlung eines derartigen "vollen" (oder "gefüllten") Zustands rückzusetzen.

Während zuvor ein "leerer" und ein "voller" Zustand be­ schrieben wurde, welcher während eines Aufzeichnungs­ vorganges (REC) erreicht worden ist, können diese Zustände in dem Speicher auch während eines Wiedergabevorganges (PLB) er­ reicht werden. Da ein Einschreibvorgang zusammenfallend mit der Einleitung eines Auslesevorganges während der Signalwiedergabe eingeleitet werden kann, können sämtli­ che Speicherstellen gefüllt werden, da Daten in den Speicher mit einer höheren Geschwindigkeit eingeschrieben worden sind, als der Geschwindigkeit, mit welcher sie ausgelesen werden. Sobald sämtliche Datenwörter, welche während eines Teilbildes wiedergegeben werden, aus dem Speicher ausgelesen worden sind, ist selbstverständlich die Speicherschaltung effektiv "leer". Wie bei einem Signal­ aufzeichnungsvorgang ist der "volle" und der "leere" Zustand des Speichers durch identische Adressen darge­ stellt, welche durch den Einschreib- bzw. den Ausleseadressen­ zähler erzeugt werden.

Die in Fig. 5 dargestellte Logikschaltung kann den "vollen" bzw. den "leeren" Zustand des Speichers entweder eines Aufzeichnungs- oder eines Wiedergabevorganges er­ mitteln. Diese Ermittlung wird durch eine Torschaltung erzielt, welche erfaßt, wann die Adressen, die durch den Einschreibadressenzähler 109 erzeugt werden, mit den Adressen identisch sind, die durch den Ausleseadressen­ zähler 110 (Fig. 4B) erzeugt werden. Diese Torschaltung vergleicht jedes Bit der Einschreibadresse mit einem ent­ sprechenden Bit der Ausleseadresse. Bei der darge­ stellten Ausführungsform kann dieser Vergleich durch Exklusiv-ODER-Glieder 70, 71 . . . 79 erzielt werden, an welche die entsprechenden Einschreibadressenbits WA₀, WA₁ . . . WA₉ und die entsprechenden Ausleseadressen­ bits RA₀, RA₁ . . . RA₉ angelegt sind. Ein Exklusiv-ODER-Glied gibt eine binäre 1 ab, wenn die Logik-Zustände der angelegten Eingangssignale unterschiedlich sind, und eine binäre 0 ab, wenn die angelegten Eingangs­ signale gleich sind. Falls also sämtliche Exklusiv-ODER- Glieder eine binäre 0 erzeugen, so ist die Einschreib­ adresse WA₀, WA₁ . . . WA₉ Bit-für-Bit der Ausleseadresse RA₀, RA₁ . . . RA₉ identisch. Die durch die Exklusiv-ODER- Glieder erzeugten Ausgangssignale werden einem Koinzidenzdetektor zugeführt, der aus NOR-Gliedern 64, 65 . . . 68 und einem NAND-Glied 69 ge­ bildet ist. Wie dargestellt, hat das NOR-Glied 64 ein Paar Eingänge, die mit den Ausgängen der Exklusiv- ODER-Glieder 70 und 71 verbunden sind. Auf ähnliche Weise hat das NOR-Glied 65 ein Paar Eingänge, welche mit den Ausgängen der Exklusiv-ODER-Glieder 72 bzw. 73 gekoppelt sind. Auf ähnliche Weise sind das NOR-Glied 66 mit den Exklusiv-ODER-Gliedern 74 bzw. 75, das NOR-Glied 67 mit den Exklusiv-ODER-Gliedern 66 und 77 und das NOR-Glied 68 mit den Exklusiv-ODER-Gliedern 78 und 79 gekoppelt. Die Ausgänge dieser NOR-Glieder sind mit entsprechenden Eingängen des NAND-Glieds 69 verbunden. Wenn die Einschreibadresse mit der Ausleseadresse identisch ist, wodurch ein "leerer" oder "voller" Zustand des Speichers dargestellt wird, gibt das NAND-Glied 69 eine binäre 0 ab.

Der Ausgang des NAND-Glieds 69 ist mit einer Differenzierschaltung gekoppelt, welche aus einem ODER-Glied 80 gebildet ist, dessen einer Eingang unmittelbar mit dem Ausgang des NAND-Glieds 69 verbunden ist und dessen anderer Eingang mit dem Ausgang des NAND-Glieds über eine Verzöge­ rungsschaltung 81 und einen Inverter 82 gekoppelt ist. Der Ausgang des ODER-Glieds 80 gibt ein Rück­ setzsignal STBY′ ab, welches an ein UND-Glied 84 angelegt wird, das das STBY-Rücksetzsignal der Speicher­ schaltung, der Speichersteuerschaltung, dem Parallel- Serien-Parallel-Umsetzer, dem Start-/Stopp-Signalgeber usw. zuführt. Wie gezeigt, empfängt das UND-Glied 84 auch ein anderes STBY-Signal, welches durch den Betriebsartsignalgeber 47 (Fig. 3) erzeugt wird und in der Parallelanmeldung P 27 07 435.7-53 näher be­ schrieben ist.

Im Betrieb werden die Exklusiv-ODER-Glieder 70 . . . 79 mit den fortschreitenden Einschreib- und Aus­ leseadressen gespeist. Wenn die Speicherschaltung "leer" oder "voll" ist, sind diese Adressen identisch. Jedes Exklusiv-ODER-Glied gibt somit eine binäre 0 ab. Als Ergebnis erhält jedes NOR-Glied 64 . . . 68 eingangsseitig eine binäre 0, so daß es eine binäre 1 abgibt. Da das NAND-Glied 69 an jedem Eingang eine binäre 1 erhält, unterliegt das Ausgangssignal A, das von dem NAND-Glied abgegeben wird, einen negativen Übergang von einer binären 1 zu einer binären 0, wie in Fig. 6A gezeigt.

Infolge der Verzögerungsschaltung 81 wird der negative Übergang im Signal A nicht zum Inverter 82 während einer Zeitperiode geführt, die durch die Verzögerungs­ schaltung 81 festgelegt ist. Das durch den Inverter 82 erzeugte Signal B verbleibt somit eine binäre 0 für diese Verzögerungszeit, wie in Fig. 6B gezeigt. Wie aus Fig. 6A und 6B ersicht­ lich, ist das ODER-Glied 80 mit einer binären 0 an jedem seiner Eingänge für die Zeitperiode versehen, die durch die Verzögerungsschaltung 81 festgelegt ist und dem Signal A mit dem negativen Übergang folgt, wodurch ein negativgehendes Impulssignal C erzeugt wird, das in Fig. 6C gezeigt ist. Dieser negativgehende Impuls ist das STBY′-Signal, welches als Signal D am Ausgang des UND-Glieds 84 (Fig. 6D) erscheint und zum Rücksetzen der zuvor erwähnten Schaltungen in ihre entsprechenden anfänglichen Zustände verwendet wird. Ein ähnliches STBY-Signal wird durch den Betriebsart­ signalgeber 47 (Fig. 3) erzeugt, sobald der Schalter 46 geschlossen ist, um einen Aufzeichnungsvorgang einzu­ leiten oder wenn dieser Schalter geöffnet wird, um einen Wiedergabevorgang einzuleiten, wie in der Parallelan­ meldung P 27 07 435.7-53 beschrieben.

Die vorliegende Erfindung wurde insbesondere unter Be­ zugnahme auf eine bevorzugte Ausführungsform beschrieben und dargestellt, bei welcher ein "leerer" oder "voller" Zustand einer adressierbaren Speichervorrichtung während des Speicher-Einschreib- bzw. Auslesevorganges ermittelt wird, welche mit unterschiedlichen Geschwindigkeiten, jedoch in wesentlichen gleichzeitig durchgeführt werden. Durch die Ermittlung dieser Zustände kann ein fehlerhaf­ ter Auslese- bzw. Einschreibvorgang vermieden werden.

Claims (5)

1. System zum Aufzeichnen und/oder Wiedergeben von impulsför­ migen Audiosignalen auf bzw. von einem Aufzeichnungsträger unter Verwendung eines Videosignal-Aufzeichnungs- und/oder -Wiedergabe-Gerätes, mit
einer Quelle originaler Audio-Impulssignale,
einem Speicher mit adressierbaren Speicherplätzen zum zeitweiligen Speichern von wahlweise originalen Audio- Impulssignalen oder mittels dem Videosignal-Gerät von dem Aufzeichnungsträger wiedergegebenen Audio-Impulssignalen, jeweils entsprechend dem Umfang eines Teilbildes eines Videosignals,
einer Einschreibschaltung zum Einschreiben der ausgewählten Impulssignale in die adressierbaren Speicherplätze des Speichers mit einer ersten Geschwindigkeit,
einer Ausleseschaltung zum Auslesen der in den adressierbaren Speichereplätzen des Speichers gespeicherten Impulssignalen mit einer anderen, zweiten Geschwindigkeit, wobei Einschreib- und Ausleseschaltung unabhängig voneinander arbeiten, einem Einschreibadressengenerator zum Erzeugen eines Mehrbit- Einschreibadressencodes und
einem Ausleseadressengenerator zum Erzeugen eines Mehrbit- Ausleseadressencodes,
wobei bei der Aufzeichnung die Einschreib-Geschwindigkeit kleiner ist als die Auslese-Geschwindigkeit und beim Einschrei­ ben je eines Teilbildes ein Spalt auftritt, in den durch einen geräteinternen Synchronsignalgenerator erzeugte Synchronsignale eingefügt werden, und wobei bei der Wiedergabe die Synchronsi­ gnale ausgeblendet werden und die Einschreib-Geschwindigkeit größer ist als die Auslese-Geschwindigkeit, derart, daß aufein­ anderfolgend ausgelesene Teilbilder aneinander anschließen
gekennzeichnet durch
einen Detektor (5), der einen Adressenvergleicher (64-79) aufweist, der Einschreibadressencodes und Ausleseadressencodes vergleicht, und
einen mit dem Adressenvergleicher (64-79) verbundenen Rück­ setzsignalgenerator (80, 81, 82), der ein Rücksetzsignal (STBY′) erzeugt, wenn Einschreibadressencode und Ausleseadressencode gleich sind,
sowie eine Rücksetzschaltung (84), die abhängig von dem Rück­ setzsignal (STBY′) den Speicher (31) in dessen Anfangszustand rücksetzt.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Adressenvergleicher durch Torschaltungen (64-79) gebildet ist, die die gleichwertigen Bits des Einschreibadres­ sencodes und des Ausleseadressencodes vergleichen und bei Koinzidenz aller Vergleiche ein die Gleichheit der beiden Adressencodes feststellendes Signal (Fig. 6A) abgeben.

3. System nach Anspruch 2, dadurch gekennzeichnet, daß Exklusiv-ODER-Glieder (70-79) die gleichwertigen Bits vergleichen.

4. System nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Rücksetzsignalgenerator aus einem das Ausgangssignal des Adressenvergleichers (64-79) verzögernden Differenzzier­ glied (81) mit nachgeschaltetem Inverter (82) und einem ODER- Glied (80) besteht, dessen einer Eingang an den Ausgang des Adressenvergleichers (64-79) und dessen anderer Eingang an dem Ausgang des Inverters (82) angeschlossen ist.

5. System nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß Einschreibadressengenerator und Ausleseadressengenerator Einschreibtaktsignale (WC) bzw. Auslesetaktsignale (RC) empfangen und die Einschreibadressencodes bzw. Ausleseadressen­ codes fortlaufend abgeben einerseits an den Adressenverglei­ cher (64-79) und andererseits selektiv an die Einschreib- bzw. die Ausleseschaltung.