DE2657878C3 - Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen Informationen - Google Patents
Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen InformationenInfo
- Publication number
- DE2657878C3 DE2657878C3 DE2657878A DE2657878A DE2657878C3 DE 2657878 C3 DE2657878 C3 DE 2657878C3 DE 2657878 A DE2657878 A DE 2657878A DE 2657878 A DE2657878 A DE 2657878A DE 2657878 C3 DE2657878 C3 DE 2657878C3
- Authority
- DE
- Germany
- Prior art keywords
- address
- channel
- frame
- during
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
- H04L5/245—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters with a number of discharge tubes or semiconductor elements which successively connect the different channels to the transmission channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Time-Division Multiplex Systems (AREA)
- Radio Relay Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum empfangsseitigen Speichern und kanalweisen Zusammenstellen
von bestimmten Informationen, insbesondere Signalisierinformationen, die jeweils innerhalb der η
Kanäle eines digitalen ZeitmultipJex-Nachrichtenübertragungssystems
über m Rahmen verteilt in Form von Überrahmen übertragen werden können.
-'τ Bei digitalen Zeitmultiplex-Nachrichtenübertragungssystemen,
bei denen η Kanäle einen Rahmen bilden, und in jedem Kanal eine Information, z. B. eine
der Betriebsüberwachung dienende SignaJisierinformation, über in Rahmen verteilt gesendet wird, ist es
ίο bekannt, die:se Bits für jeden Kanal getrennt in
Schieberegistern seriell zu sammeln und auszulesen, sobald ein Überrahmenendezeichen für einen Kanal
empfangen wird. Dieses Auslesen muß abgeschlossen sein, bevor cl.as Überrahmenendezeichen eines anderen
ir> Kanals empfangen wird. Im ungünstigsten Falle ist
dieser Kanal bereits der unmittelbar folgende Kanal, so
daß die Auslesezeit kürzer als der minimale Zeitabstand zwischen zwei aufeinanderfolgenden empfangenen
Kamalinformationen sein muß. Dies bedeutet eine hohe
Verarbeitun|!sgeschwindigkeit der empfangenen Kanalinformationen
und damit beträchtlich teuere Bauelemente.
Aufgabe
Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung der genannten Art anzugeben, die
eine langsamere Verarbeitungsgeschwindigkeit der empfangenen Informationen erlaubt.
■-,n Lösung
Die Aufgabe wird mit den im Patentanspruch 1 angegebenen Mitteln gelöst. Weiterbildungen ergeben
sich aus den Unteransprüchen.
-)5 Beschreibung
Die Erfindung wird nun anhand der Zeichnungen beispielsweise näher erläutert. Es zeigt
Fig. 1 den Rahmenaufbau eines Zeitmultiplex-Vielfachzugriffssystems;
h" Fig. 2 ein Blockschaltbild der erfindungsgemäßen
Schaltungsanordnung;
F i g. 3 ein Diagramm der in F i g. 2 vorkommenden Impiulsfolgen;
Fig.4 eine Speicheradressierung über eine Dauer
''■' von zwei Rahmenperioden.
Das nachstehend beschriebene Ausführungsbeispiel bezieht sich auf ein spezielles Zeitmultiplexsystem,
nämlich ein Vielfachzugriffs-Zeitmultiplexsystem
(TDMA). Jedoch ist die Erfindung allgemein auf Zeitmultiplexsysteme anwendbar, bei denen bestimmte
Informationen eines Kanals in Form eines Überrahmens über mehrere Rahmen verteilt übertragen werden und
empfangsseitig wieder zusammengestellt werden müssen.
Zur Klarstellung der verwendeten Begriffe sei daher bereits an dieser Stelle betont, daß den Kanälen
eines allgemeinen Zeitmultiplexsysiems die Zeitschlitze
des hier beschriebenen Vielfachzugriffs-Zeitmultiplexsystems und den Kanalinformationen die während der *o
Zeitschlitze von den Erdefunkstellen gesendeten Bursts entsprechicn.
Die F i g. 1 zeigt den Rahmenaufbau eines TDM A-Systems mit π teilnehmenden Erdefunksteilen oder
Stationen. Während der Dauer eines Rahmens von 750 \xs sendet jede Station einmal ihre Information in
einem bestimmten Zeitschlitz zum Satelliten, der ihr so zugeordnet ist, daß die von den π Stationen ausgesendeten
Informationen nacheinander am Satelliten eintreffen und sich dort zeitlich nicht überlappen. Den
Rahmenanfang bildet ein von einer der Stationen ausgesendeter Referenzburst, auf den die η Stationen
die Aussendung ihrer Informationen, die im folgenden Datenbursts genannt werden, synchronisieren. Jeder
Datenburst beginnt mit der Präambel, an die sich die Informationsbits aus den an diese Station angeschlossenen
Datenkanälen anschließen. Die Präambel enthält 60 Bits für die Träger- und Bittaktsynchronisation, 20 Bits
für das Startcodewort, 8 Bits für den Absender, 4 Bits für einen Signalisierungskanal, 4 Bits für Fernschreibdienst- jo
kanäle und 48 Bits für zwei Sprechdienstkanäle.
Nachstehend wird davon nur der Signalisierungskanal betrachtet, da die Erfindung speziell dazu dient, die
Signalisierinformationen für die Steuerung und Überwachung systeminterner Funktionen der verschiedenen j5
Erdefunkstellen empfangsseitig zu verarbeiten.
Ein Wort dieser Signalisierinformationen besteht aus 40 Bits, so daß 10 Rahmen benötigt werden, um ein
vollständiges Wort von 10 · 4 = 40 Bits zu übertragen. Derjenige Burst, in dem die letzten 4 des 40-Bit-Signalisierwortes
dieses Kanals enthalten sind, wird dadurch gekennzeichnet, daß sein Startcodewort in invertierter
Form gesendet wird. Ein invertiertes Startcodewort stellt also ein Überrahmenende-Zeichen im betreffenden
Kanal dar.
Da jede Station die von jeder anderen Station ausgesendeten Bursts empfängt, muß sie prüfen, ob die
in dem jeweiligen Burst enthaltene Signalisierinformation an sich adressiert ist. Daher ist es zunächst
notwendig, die auf Überrahmen von 10 Rahmen verteilten 40-Bit-Wörter empfangsseitig zusammenzustellen.
Die dazu vorgesehene Schaltungsanordnung (nach F i g. 2) eignet sich für ein Vielfachzugriffs-Zeitmultiplexsystem
mit maximal 15 teilnehmenden Stationen v, oder Kanälen, d. h. innerhalb des Rahmens /on 750 μβ
Dauer treffen maximal 15 Bursts am Satelliten ein (n = 15). Da ein Signalisierwort einer Station über 10
Überrahmen verteilt ist, ist es notwendig, die Signalisierbits aus den 15 Bursts eines Rahmens über 10 t>o
Rahmen hinweg zu speichern, d. h. es ist ein Speicher erforderlich, der wenigstens 10 ■ 15 = 150 Wörter mit
jeweils 4 Bits speichern kann. Die vorliegende Schaltungsanordnung verwendet einen Speicher (20)
mit wahlfreiem Zugriff (RAM) mit einer Speicherkapa- <>">
zität von 256 Wörtern mit jeweils 5 Bits. Vier Bits davon dienen jeweils zum Speichern der vier Signalisierbits
pro Burst jedes Rahmens, und das fünfte Bit wird zur Markierung des Überrrahmenendes verwendet. Mit
jedem empfangener. Burst, der eine Signalisierinformation
enthält, gelangen die vier Signalisierbits a, b, c, d und das Bit UE das angibt, ob diese vier Signalisierbits
die letzten eines Signalisierwortes sind oder nicht, von nicht gezeigten Einrichtungen in paralleler Form auf 5
Eingänge des Speichers 20. Das Überrahmenende-Bit UE durchläuft zuvor eine UND-Schaltung 21, deren
Funktion später erläutert wird. Über 8 Adreßeingänge A 1 bis A 8 erhält der Speicher 20 die Wortadresse in
Form einer 8-stelIigen Dualzahl (28 = 256), die jeweils
eine der 256 Speicherzellen angibt, in die die 5 Bits eines Bursts eingeschrieben oder aus denen diese ausgelesen
werden.
Um die eintreffenden Wörter nach Kanal und Rahmen zu ordnen, ist die gesamte Adresse A 1 bis A 8
ic zwei Gruppen aufgeteilt Die Bits Ai bis A4
bestimmen die Rahmenadresse und die Bits A 5 bis A 8 die Kanaladresse. Die Signalisierbits lassen sich also
über 16 Rahmen speichern, wobei innerhalb jedes Rahmens 16 Kanaladressen vorgesehen sind. Da jedoch
nur 15 Bursts, d. h. 15 Kanäle, vorhanden sind, bleibt die höchste Kanaladresse, nämlich 15, frei.
Die den Speicher 20 aus F i g. 2 steuernden Baugruppen werden nun im Zusammenhang mit der F i g. 3
erläutert
Die in F i g. 2 gezeigte Schaltungsanordnung erhäit folgende Eingangssignale: Einen Grundtakt GT, der
vom Symboltakt des Systems abgeleitet ist, zur Steuerung eines Taktgenerators 22, einen Rahmentakt
RFR, dessen Impulse jeweils von einem Referenzburst abgeleitet sind, Impulse DBP, die jeweils von einem
empfangenen Datenburst abgeleitet sind, Impulse TP, die nur dann auftreten, wenn ein empfangener
Datenburst eine Signalisierinformation enthält, sowie die Signalisierinformation INFaIs parallele Bits a, b, c, d
und das Überrahmenende-Bit UE
Die Rahmenadresse A 1 bis A 4 des Speichers 20 wird in Abhängigkeit von einem Rahmenadressenzähler 23
bestimmt. Dieser ist ein Dualzähler, der zyklisch von 0 bis 15 zählt und mit dem Rahmentakt RFR, also in
Zeitabständen von 750 μ5 fortgeschaltet wird.
Mit dem Rahrnentakt RFR wird außerdem der Taktgenerator 22, dessen Funktion später weiter
beschrieben wird, synchronisiert, und es werden zwei Dualzähler, der Kanal-Schreibadressenzähler 24 und
der Kanal-Leseadressenzähler 25 zurückgestellt. Der Kanal-Schreibadressenzähler 24 wird mit jedem der
Impulse DBP fortgeschaltet und bestimmt die Kanaladresse, unter der eine mit dem jeweiligen Burst
empfangene Signalisierinformation INFm den Speicher 20 eingeschrieben wird. Der Kanal-Leseadressenzähler
25 wird von einer vom Taktgenerator 22 erzeugten Lese-Taktimpulsfolge L (Fig. 2) in regelmäßigen
Zeitabständen 15 mal während einer Rahmenperiode von 750 ys>
fortgeschaltet Die dadurch jeweils bestimmte Adresse dient, wie noch beschrieben wird, als
Kanal-Leseadresse:.
Die Schreib- und Lesephasen des Speichers 20, d. h. die Zeiten, zu denen eine Information in den Speicher
eingeschrieben werden kann und zu denen eine Information aus ihm ausgelesen werden kann, bestimmt
der Taktgenerator 22 auf die folgende Weise.
Er unterteilt jede Periode der Lese-Taktimpulsfolge L
zunächst in 15 gleiche Abschnitte wie dies in Fig. 2 für die sechste Periode gezeigt ist. Aus dieser Taktimpulsfolge,
deren Frequenz das 15-fache der Lesetaktimpulsfolge beträgt, leitet der Taktgenerator in der gezeigten
Weise eine Taktimpulsfolge LS ab, deren Tastverhältnis
ungleich 1 ist, und die die Schreib- und Lesephase bestimmt. Die Schreibphase ist dreimal so lang wie die
Lesephase. Dieser Takt LS steuert einen Umschalter 26 derart, daß dieser während jeder Lesephase die gerade
an seinem einen Eingang anliegende Kanal-Schreibadresse als Kanaladresse A 5 bis A 8 zum Speicher 20
durchschaltet. Außerdem steuert der Takt 25 einen weiteren Umschalter 27, derart, daß dieser während
jeder Schreibphase die von den Ausgängen des Rahmenadressenzählers 23 auf seine Eingänge 5
gelangende Adresse und während jeder Lesephase die an den Ausgängen eines dritten Umschalters 28 gerade
erscheinende Adresse als Rahmenadresse Ai bis A 4
zum Speicher 20 durchschaltet. An den Eingängen des
Umschalters 28 liegt einerseits eine Rahmen-Leseadresse und andererseits eine Rahmen-Ausgabeadresse. Die
Rahmen-Leseadresse entsteht dadurch, daß ein Addierer 29 zu der an den Ausgängen des Rahmenadressenzählers
23 erscheinenden Rahmen-Sclnreibadresse den Wert —1 addiert, wobei er den Zyklus 0 — 15—0—15
berücksichtigt. Die Rahmen-Ausgabeadresse erscheint an den Ausgängen eines einstellbaren Zählers 30, der
mittels eines Addierers 31 auf einen Wert eingestellt wird, der im Zyklus von 0 bis 15 um 5 Zählerstellungen
der Rahmen-Schreibadresse vorausgeht. Wenn also die Rahmen-Schreibadresse gerade den Wert 3 hat, so
liefert der Addierer 31 den Wert 8, und wenn sie den Wert 13 hat, so liefert der Addierer 31 den Wert 2. Im
»Normalfall« wird der Umschalter 28 durch ein von einer noch zu beschreibenden Ausgabesteuerung 32
geliefertes Steuersignal im Zustand »Lesen« gehalten.
Bisher wurde erläutert, zu welchen Zeiten welche Adressen an den Adresseneingängen des Speichers 20
liegen, jedoch wurde noch nicht gesagt, was diese Adressen bewirken.
Ob der Speicher 20 die an seinen parallelen Eingängen vorhandenen Bits unter die gerade anliegende
Adresse einschreibt, oder die in der damit bezeichneten Speicherzelle gespeicherten 5 Bits zu
seinen parallelen Ausgängen durchschaltet, hängt vom Zustand eines an einem Steuereingang STE liegenden
Steuersignals ab. Solange dieses Signal positiv ist, steht der Speicher auf »Lesen«, so daß die während der
Schreib- und Lesephasen adressierten Spexherinhalte zu den Ausgängen durchgeschaltet werden. Von dort
gelangen die 4 Informationsbits auf 4 parallele Eingänge eines Schieberegisters 33, und das fünfte Bit UE1 das
angibt ob die anderen vier Bits das Ende eines Überrahmens bilden, gelangt auf einen Eingang der
Ausgabesteuerung 32.
Zur Umsteuerung des Speichers vom »Lesen« auf »Schreiben« sowie zur zeitgerechten Verarbeitung der
während des Zustands »Lesen« an den Speicherausgängen erscheinenden Informationen dienen weitere vom
Taktgenerator 22 gelieferte Signale, die bisher noch nicht erwähnt wurden.
Der Taktgenerator 22 erzeugt eine Taktimpulsfolge PU (F i g. 3), deren Impulsfolgefrequenz gleich der der
Taktimpulsfolge LS ist, die die Lese- und Schreibphasen bestimmt Außerdem gibt er eine Taktimpulsfolge ST
ab, deren Impulsfolgefrequenz gleich der vierfachen von PU ist
Wie bereits erwähnt erhält der Taktgenerator 22 immer dann einen Impuls TP, wenn in einem gerade
empfangenen Burst eine Signalisierinformation (INF) enthalten ist die an den Eingängen des Speichers
bereitsteht um eingespeichert zu werden.
Fällt dieser Impuls TP in eine Schreibphase, so gib der Taktgenerator noch in dieser Schreibphase mit den
nächsten Impuls Sreinen negativen Schreibeimpuls M ab, während dessen Dauer die Eingangsinformatior
unter die zu diesem Zeitpunkt anliegende Schreibadres se eingeschrieben wird. Fällt der Impuls TPdagegen ir
eine Lesephase, so wird der Schreibimpuls erst in dei darauffolgenden Schreibphase abgegeben. Somit is'
sichergestellt, daß jede Eingangsinformation in der Speicher übernommen wird, ohne daß das Lesen durch
das Schreiben gestört wird. Daher kann das Einspeichern bei der weiteren Beschreibung außer Achi
gelassen werden.
Die Auswertung der zu den Ausgängen des Speichen 20 geschalteten informationen geschieht nun wie folgt
Die Ausgabesteuerung 32 gibt auf ihrer Ausgangsleitung AGZ normalerweise ein negatives Potential ab
das, wie erwähnt, den Umschalter 28 im Zustand »Lesen« hält. Dieses negative Potential sperrt auch
UND-Schallungen 34 und 35 für die positiven Taktimpulse PU1 die während jeder Lesephase erscheinen.
Solange diese Taktimpulse PU dadurch vom Schieberegister 33 und vom einstellbaren Zähler 30
ferngehalten werden, werden die vier parallelen Bits vom Ausgang des Speichers nicht in das Schieberegister
33 übernommen, und der einstellbare Zähler bleibt auf dem durch den Addierer 31 bestimmten Zählerstand
stehen.
Neben dem Überrahmenende-Bit UE erhält die Ausgabesteuerung 32 die Taktimpulsfolge PU. Wenn
nun während einer Rahmenperiode in der bereits beschriebenen Weise die Kanal-Leseadressen bei
festgehaltener Rahmen-Leseadresse von 0 bis 15 durchgeschaltet werden und die Ausgabesteuerung 32
dabei bei einer Kanaladresse in einer Lesephase, die ihr durch PU mitgeteilt wird, ein Bit UE feststellt, das ein
Überrahmenende für diesen Kanal bezeichnet, so geschieht folgendes.
Die Ausgabesteuerung gibt ein positives Signal AGZ ab, das den Llmschalter 28 von »Lesen« auf »Ausgeben«
umsteuert, sowie die UND-Schaltungen 34 und 35 für die Taktimpulse PU freigibt. Steht beispielsweise der
Rahmenadressenzähler gerade auf 5, so daß die Rahmen-Leseadresse gleich 4 ist, und wurde das
Überrahmenende bei der Kanal-Leseadresse 6 erkannt, so schaltet der Umschalter 28 zunächst die Startadresse
5 + 5 = 10 des einstellbaren Zählers 30 als Rahmenausgabeadresse auf die Eingänge LA des Umschalters 27.
Mit dem nächsten Taktimpuls PU wird die Rahmenadresse auf 11 erhöht und die unter der Rahmenadresse
und der Kanaladresse 6 gespeicherten Bits als erste Bits des 40 Bit-Signalisierwortes in paralleler Form in das
Schieberegister 33 übernommen. Mit den darauffolgenden Taktimpulsen ST, die als Schiebetaktimpulse am
Schieberegister liegen, werden diese 4 Bits seriell am
Schieberegislerausgang A bereitgestellt In dieser Weise werden, gesteuert von den Parallelübernahmeimpulsen
PU und den Schiebetaktimpulsen ST, die unter den Rahmen adressen 12 bis 4 und der Kanaladresse 6
gespeicherten restlichen Bits dieses 40-Bit-Signalisierwortes parallel ausgelesen und in Serie gewandelt
bevor die Kanaladresse durch den nächsten Impuls der Lese-Taktimpulsfolge L um 1 erhöht wird. Wenn das
Überrahmenende dieses sechsten Kanals des Rahmens unter der Kanaladresse 4 gefunden wurde, so hat dieser
Überrahmen bei der Rahmenadresse 11 begonnen.
Nachdem die 40 Bits dem Speicher entnommen sind, wird das Signal AGZ wieder negativ, so daß der
Umschalter 28 wieder von »Ausgeben« auf »Lesen« umgesteuert wird und die Taktimpulse PU wieder
gesperrt werden. Dazu ist in der Ausgabesteuerung 32 ein Zähler vorgesehen, der, mit dem ersten Taktimpuls
PU, der bei bereits positivem Signal AGZ auftritt, beginnend, 9 weitere solcher Taktimpulse zählt und
darauf veranlaßt, daß das Signal AGZ wieder negativ wird.
Schließlich ist noch dafür gesorgt, daß ein bereits ausgewertetes Bit UE im Speicher 20 gelöscht wird, ι ο
Dies geschieht durch negative Löschimpulse, die jeweils nur während jeder Lesephase und dort nach dem
Taktimpuls PU von der Ausgabesteuerung 32 auf einer Ausgangsleitung LOE abgegeben werden, solange das
Signal AGZ positiv ist und damit die Ausgabezeit anzeigt. Diese negativen Löschimpulse gelangen auf
UND-Schaltungen 21 und 36 und bewirken an deren Ausgängen gleichzeitig jeweils ein negatives Potential,
so daß dadurch während der eigentlichen Lesephase der Speicher 20 kurzzeitig auf »Schreiben« umgeschaltet
wird und der Inhalt der gerade adressierten zuvor ausgelesenen Speicherzelle gelöscht wird. Falls gleichzeitig
mit den Löschimpulsen eine neue Signalisierinformation an den Eingängen auftritt, so werden die
Speicherplätze damit überschrieben. Dies ist einerseits ohne Bedeutung für diese Speicherplätze, da sie vor dem
nächsten Auslesen wiederum mit neuer Information gefüllt werden und andererseits geht dadurch die an den
Eingängen bereitstehende Signalisierinformation nicht verloren, weil sie während der darauffolgenden
Schreibphase in eine andere Speicherzelle übernommen wird. Letzteres gilt auch für den Fall, daß gleichzeitig
mit einem negativen Löschimpuls ein neues Überrahmenende-Bit UE, das positiv ist, am Eingang der
UND-Schaltung 21 eintrifft.
Anschließend wird die Adressenfortschaltung über einen Zeitraum von zwei Rahmenperioden anhand von
F i g. 4 nochmals erläutert.
Die obersten Zeilen zeigen wie die Fig.3 die Eingangssignale der beschriebenen Schaltungsanordnung,
jedoch hier über zwei Rahmenperioden hinweg. Die Bezugszeichen bedürfen daher keiner eigenen
Erklärung. Die sechste Zeile zeigt die Fortschaltung der Rahmen-Leseadresse und der Kanal-Leseadresse. Die
Rahmen-Leseadresse ist gegenüber der in der obersten Zeile stehenden Rahmen-Schreibadresse um 1 vermindert,
und die Kanal-Leseadresse wird im Gegensatz zur Kanal-Schreibadresse in regelmäßigen Zeitabständen
fortgeschaltet. Es ist der Fall betrachtet, daß im sechsten Burst des unter der Rahmenadresse 4 gespeicherten
Rahmens ein positives Überrrahmenende-Bit UE auftritt.
Wenn nun beim Lesen des unter der Rahmenadresse 4 gespeicherten Rahmens das unter der Kanaladresse 6
gespeicherte positive Überrahmenende-Bit festgestellt wird, so wird wie in den drei untersten Zeilen
dargestellt, das Ausgangssignal AGZder Ausgabesteuerung
positiv, und mit dem ersten darauffolgenden Impuls PU wird die Rahmenadresse 11 zum Speicher
durchgeschaltet und die dort gespeicherten 4 Bits, die den Anfang des Signalisierwortes bilden, werden
ausgelesen. Der Rest des Signalisierwortes wird in der gezeigten Weise ausgelesen, indem die Rahmen-Leseadresse
durch weitere Impulse PU in schneller Folge fortgeschaltet wird, bis die Rahmen-Leseadresse 4
wieder erreicht ist und das die Ausgabezeit anzeigende Signal AGZ wieder negativ wird. Wenn nun der nächste
Taktimpuls der Lese-Taktimpulsfolge L auftritt, so wird die Kanal-Leseadresse bei der Rahmen-Leseadresse 4
von 6 auf 7 erhöht.
Wie man sieht, ist dadurch die Ausgabezeit für alle Kanalsignalisierwörter gleich und unabhängig von dem
Zeitabstand, in dem zwei aufeinanderfolgende Bursts empfangen werden.
Hierzu 4 Blatt Zeichnungen
Claims (4)
1. Schaltungsanordnung zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von
bestimmten Informationen, insbesondere Signalisierinformationen, die jeweils innerhalb der π
Kanäle eines digitalen Zeitmultiplex-Nachrichtenübertragungssystems über m Rahmen verteilt in
Form von Überrahmen übertragen werden, dadurch gekennzeichnet, daß als Speicher ein
einziger Speicher (20) mit wahlfreiem Zugriff vorgesehen ist, dessen Speicherkapazität zur Speicherung
der bestimmten Informationen (INF) aus mindestens m Rahmen ausreicht und in den diese
Informationen in der Reihenfolge ihres Empfangs in paralleler Form eingeschrieben werden, daß die
gesamte Speicheradresse (A 1 bis A 8) in eine Rahmenadresse (A 1 bis A 4) und in eine Kanalarlresse
(A 5 bis A 8) aufgeteilt ist, die unabhängig voneinander fortschaltbar sind, daß ein Taktgenerator
(22) vorgesehen ist, der abwechselnd Lese- und Schreibphase (LS) bestimmt und Umschalter (27,26)
steuert, die als Rahmenadresse (A 1 bis A 4) und als Kanaladresse (A 5 bis A B) während der Lesephasen
andere Adressen als während der Schreibphasen zum Speicher (20) durchschalten, daß die während
einer Schreibphase durchzuschaltende Kanaladresse von einem Kanal-Schreibadressenzähler (24) bestimmt
wird, der mit dem Rahmenakt (RFR) des Systems zurückgesetzt und mit jedem empfangenen
Kanal fortgeschaltet wird (DBP), daß die während einer Lesephase durchzuschaltende Kanaladresse
von einem Kanal-Leseadressenzähler (25) bestimmt wird, der mit dem Rahmentakt (RFR) des Systems
zurückgesetzt und η mal während jeder Rahmenperiode in gleichen Zeitabständen fortgeschaltet wird
(L) daß die während einer Schreibphase durchzuschaltendc Rahmenadresse (S) von einem Rahmenadressenzähler
(23) bestimmt wird, der mit dem Rahmentakt (RFR) des Systems fortgeschaltet wird,
daß die während einer Lesephase durchzuschallende Rahmenadresse (LA) um einen konstanten Wert
gegenüber der während der Schreibphase durchzuschaltenden Rahmenadresse (S) vermindert ist (in
29), solange bis ein Überrahmenende-Zeichen (UE) in einem Kanal (6) eines Rahmens (4) während einer
Lesephase festgestellt wird, und daß dann die Rahmenadresse beginnend mit der den Überrahmenanfang
bezeichnenden Rahmenadresse (11) in den darauffolgenden Lesephasen schrittweise bis zur
festgestellten, das Überrahmenende bezeichnenden Rahmenadresse (4) erhöht wird (in 30) und die derart
adressierten Informationen dem Speicher (20) entnommen und in serieller Form zusammengestellt
werden, bevor die während einer Lesephase durchzuschaltende Kanaiadresse erhöht wird.
2. Schaltunganordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur schrittweisen Erhöhung der
Rahmenadresse von der einen Überrahmenanfang bezeichnenden Rahmenadresse (11) bis zu der
festgestellten das Überrahmenende bezeichnenden Rahmenadresse (4) ein einstellbarer Zähler (30)
verwendet ist, der auf einen mittels eines Addierers (31) vom Ausgangswert des Rahmenadressenzählers
(23) abgeleiteten Anfangswert eingestellt wird, und der von einer Taktimpulsfolge (PU) fortgeschaltet
wird, die mit der die Schreib- und Lesephasen
bestimmenden Taktimpulsfolge (LS) frequenzgleich ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Speicher (20) mit
wahlfreiem Zugriff nur dann während einer Schreibphase zum Einschreiben angesteuert wird, wenn mit
einem Kanal auch eine einzuspeichernde Information empfangen worden ist
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der
konstante Wert, um den die Rahmenadresse während einer Lesephase gegenüber der Schreibphase
vermindert ist, gleich 1 ist
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2657878A DE2657878C3 (de) | 1976-12-21 | 1976-12-21 | Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen Informationen |
US05/862,243 US4135060A (en) | 1976-12-21 | 1977-12-19 | Circuit arrangement for a time division multiplex communication system for the channel by channel combination at the receiving end of information transmitted in the form of multiframes |
BR7708536A BR7708536A (pt) | 1976-12-21 | 1977-12-21 | Aranjo de circuitos para sistema de comunicacao por multiplexao em divisao de tempo para combinacao de cana-por-canal na extremidade receptora de informacoes transmitidas na forma de multiquadros |
JP15302177A JPS5394718A (en) | 1976-12-21 | 1977-12-21 | Circuit used for coupling time division multiplex communication system in every channel at receiving terminal of multiiframe format transmission |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2657878A DE2657878C3 (de) | 1976-12-21 | 1976-12-21 | Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen Informationen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2657878A1 DE2657878A1 (de) | 1978-06-22 |
DE2657878B2 DE2657878B2 (de) | 1979-03-22 |
DE2657878C3 true DE2657878C3 (de) | 1979-11-08 |
Family
ID=5996104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2657878A Expired DE2657878C3 (de) | 1976-12-21 | 1976-12-21 | Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen Informationen |
Country Status (4)
Country | Link |
---|---|
US (1) | US4135060A (de) |
JP (1) | JPS5394718A (de) |
BR (1) | BR7708536A (de) |
DE (1) | DE2657878C3 (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4245340A (en) * | 1978-12-05 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Data link for digital channel bank systems |
US4319352A (en) * | 1979-09-27 | 1982-03-09 | Communications Satellite Corporation | TIM Bus structure |
US4324000A (en) * | 1980-01-09 | 1982-04-06 | Communications Satellite Corporation | Termination circuit for FDM/TDM processors |
US4404675A (en) * | 1981-04-27 | 1983-09-13 | Gte Automatic Electric Incorporated | Frame detection and synchronization system for high speed digital transmission systems |
JPS5944679A (ja) * | 1982-09-08 | 1984-03-13 | Koji Nakazawa | 時刻表示装置 |
JPS60240230A (ja) * | 1984-05-15 | 1985-11-29 | Nec Corp | 受信デ−タ処理装置 |
JPS61102840A (ja) * | 1984-10-24 | 1986-05-21 | Nec Corp | 受信デ−タ処理装置 |
CA1253639A (en) * | 1986-01-22 | 1989-05-02 | Alan F. Graves | Frame alignment of tributaries of a t.d.m. bit stream |
US4701913A (en) * | 1986-06-11 | 1987-10-20 | Northern Telecom Limited | Circuit and method for extracting signalling information embedded in channelized serial data streams |
JPH0685529B2 (ja) * | 1986-09-05 | 1994-10-26 | 株式会社日立製作所 | デ−タ伝送方法および装置 |
JP2848784B2 (ja) * | 1994-08-02 | 1999-01-20 | 沖電気工業株式会社 | パケット交換方式 |
DE19961138C2 (de) * | 1999-12-17 | 2001-11-22 | Siemens Ag | Multiport-RAM-Speichervorrichtung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL154637B (nl) * | 1968-09-30 | 1977-09-15 | Siemens Ag | Tijdmultiplexstelsel voor satellietverbindingen met een groot aantal kanalen. |
US3772475A (en) * | 1972-08-28 | 1973-11-13 | Communications Satellite Corp | Satellite communications system with super frame format and frame segmented signalling |
US3970799A (en) * | 1975-10-06 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Common control signaling extraction circuit |
-
1976
- 1976-12-21 DE DE2657878A patent/DE2657878C3/de not_active Expired
-
1977
- 1977-12-19 US US05/862,243 patent/US4135060A/en not_active Expired - Lifetime
- 1977-12-21 JP JP15302177A patent/JPS5394718A/ja active Granted
- 1977-12-21 BR BR7708536A patent/BR7708536A/pt unknown
Also Published As
Publication number | Publication date |
---|---|
US4135060A (en) | 1979-01-16 |
DE2657878B2 (de) | 1979-03-22 |
JPS5394718A (en) | 1978-08-19 |
BR7708536A (pt) | 1978-09-05 |
JPS5726024B2 (de) | 1982-06-02 |
DE2657878A1 (de) | 1978-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2133962C3 (de) | ||
EP0529358B1 (de) | Speichereinheit mit einem Adressgenerator | |
DE2657878C3 (de) | Schaltungsanordnung für ein Zeitmultiplex-Nachrichtenübertragungssystem zum empfangsseitigen Speichern und kanalweisen Zusammenstellen von in Form von Überrahmen übertragenen Informationen | |
DE2614086B2 (de) | Schaltungsanordnung zum Übertragen digitaler Nachrichten über mehrere Vermittlungsstellen | |
DE3148099C2 (de) | Anordnung zum Erkennen einer Digitalfolge | |
DE2455235C2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Zeitvielfachvermittlungsanlagen | |
DE2559119B2 (de) | Schaltung zur konzentrierung digitaler signale | |
DE2515695C2 (de) | Zeitvielfachvermittlungsanlage | |
DE3690103C2 (de) | Zeitteilungsschalteinrichtung | |
DE1817804C3 (de) | ||
EP0201634B1 (de) | Digitaler Wortgenerator zur automatischen Erzeugung periodischer Dauerzeichen aus n-bit-Wörtern aller Wortgewichte und deren Permutationen | |
DE1275088B (de) | Schaltungsanordnung fuer rechnergesteuerte Speichervermittlungsanlagen | |
DE2116784C3 (de) | Programmgesteuerte Schrittspeicher-Vorrichtung | |
DE2512047A1 (de) | Anordnung zur serienparallelwandlung, insbesondere fuer zeitvielfachvermittlungsanlagen | |
DE1922999B2 (de) | Fernmeldeverfahren fuer eine telegrafieverbindung mit selbsttaetiger fehlerkorrektur und wiederholung | |
DE2458388C2 (de) | Elektronische Koppelgruppe für datenverarbeitende Anlagen, insbesondere Fernmeldeanlagen | |
DE2660857C2 (de) | Mehrzweckzeitgeber für eine Schaltungsanordnung zur Übertragung von durch je eine Bitgruppe darstellbaren Zeichen zwischen einer Rechenanlage und zahlreichen Fernstationen | |
DE2559058C3 (de) | ||
DE3210462A1 (de) | Schaltungsanordnung zur uebertragung von datensignalpaketen zwischen teilnehmerstellen und einer paketvermittlungsstelle | |
DE3030887C2 (de) | Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern | |
DE3504983C2 (de) | Datenübertragungsanordnung | |
DE2652038B1 (de) | System zur zentralen Erzeugung eines envelopeverschachtelten Zeitmultiplexsignals | |
DE1948835C3 (de) | Einrichtung zum Steuern eines Druck- oder Stanzwerkes | |
DE2641976C3 (de) | Einrichtung zur Umsetzung der Bitgeschwindigkeit eines Zeitmultiplexsignals auf das 2" - fache | |
DE2557339C2 (de) | Schaltungsanordnung zum Umsetzen eines anisochronen binären Eingangssignales in ein isochrones binäres Ausgangssignal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |