DE2653037C2 - Schaltungsanordnung zur Vermeidung von Störungen - Google Patents
Schaltungsanordnung zur Vermeidung von StörungenInfo
- Publication number
- DE2653037C2 DE2653037C2 DE2653037A DE2653037A DE2653037C2 DE 2653037 C2 DE2653037 C2 DE 2653037C2 DE 2653037 A DE2653037 A DE 2653037A DE 2653037 A DE2653037 A DE 2653037A DE 2653037 C2 DE2653037 C2 DE 2653037C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- hand
- analog
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
JO
Stand der Technik
Die Erfindung geht aus von einer ί ^haltung nach der
Gattung des Hauptanspruchs. Bei der Wandlung von js digitalen in analoge Signale entstehen häufig an den
Übergängen von einem zum nächsten Potential des Analogsignals sogenannte Schaltspitzen. Zur Beseitigung
dieser Schaltspitzen ist es bekannt, das treppenförmige Ausgangssignal des Digital-Analog-Wandlers zu
Zeitpunkten, die zwischen den Spannungsspitzen liegen, abzutasten und mit Hilfe einer sogenannten Sample and
Hold Schaltung die Treppenkurve ohne die Schaltspitzen wiederzugewinnen. (Datenblatt der Firma Computer
Labs, Greensboro, N. C. 27 409. USA. »DGM-1040
and -1080 D/A Deglitchers«, 11/75). Diese Schaltungen
sind jedoch recht aufwendig.
Ferner ist ein Digital-Analog-Wandler bekannt (DE-OS 17 62 723), bei welchem die Impulse eines
seriellen PCM-Signals unter Beibehaltung der zeitlichen v>
Folge verschiedenen Punkten eines Widerstandsnetzwerkes zugeführt werden, welches derart mit einem
Kondensator verbunden ist, daß am Ende einer Impulsgruppe der Kondensator auf eine dem Analogwert
entsprechende Spannung aufgeladen ist. Diese Spannung wird nach dem Auftreten der Impulsgruppe
abgefragt, so daß amplitudenmodulierte Impulse entstehen, welche schließlich über einen Tiefpaß geleitet
werden, welcher wegen des hohen Spektralanteils der Abtastfrequenz eine recht hohe Sperfdämpfüng äüfzii- t>ö
weisen hat.
Die Aufgabe der vorliegenden Erfindung besteht darin, die Störspitzen bei Digital-Analog-Wandlern mit
geringem Schaltungsaufwand zu beseitigen.
Vorteile der Erfindung
Die erfindungsgemäße Schaltung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber
den Vorteil, daß die Storspitzen mit relativ wenig schaltungstechnischem Aufwand zu beseitigen sind,
wobei der Oberwellengehalt des Signals nicht erhöht wird.
Durch die in den Unteransprürtien aufgeführten
Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen
Schaltung möglich.
Zeichnung
Ausführungsbeispiele der Erfindung sind anhand der Zeichnung dargestellt und in der nachfolgenden
Beschreibung näher erläu >ert
F i g. 1 zeigt schematisch ein erfindungsgemäße Ausführungsbeispiel;
F i g. 2 zeigt die bei der Anordnung nach F i g. 1 auftretenden Spannungs-Zeit-Diagramme und
F i g. 3 zeigt ein weiteres erfindungsgemäßes Ausführungsbeispiel.
Beschreibung der Erfindung
Der Anordnung nach F i g. 1 werden bei 1 treppenförmige
Signale, welche von einem an sich bekannten Digital-Analog-Wandler stammen, zugeführt Ein Beispiel
für ein solches Signal ist in Fig.2, Zeilea,
dargestellt An den Übergängen von einem Spannungspotential zum nächsten treten Schaltspitzen auf, deren
Art und Größe von dem Aufbau des Digital-Analog-Wandlers abhängen. In F i g. 2, Zeile a, ist eine
Abtastperiode mit T1 gekennzeichnet.
Bei der Anordnung nach F i g. 1 werden die Signale dem einen Eingang eines elektronischen Umschalters 2
direkt und dem anderen Eingang über ein Verzögerungsglied 3 zugeführt Die Verzögerungszeit dieses
Verzögerungsgliedes 3 beträgt TJ2. Das um TJT.
verzögerte Signal ist in Fig.2, Zeile b, dargestellt. Der
elektronische Umschalter 2 wird mit einer in Zeile c dargestellten mäanderförmigeri Spannung mit der
Abtastfrequenz umgeschaltet. Diese Spannung ist gegenüber den in der vorangegangenen digitalen
Verarbeitung der Signale verwendeten Abtastimpulse, welche in Zeiled der Fig.2 dargestellt sind, um einen
vorgegebenen Winkel φ phasenverschoben.
Für die folgende Betrachtung sei angenommen, daß, während die in Zeile c dargestellte Spannung ihren
oberen Wert einnimmt, auch der elektronische Schalter 2 (Fig. 1) obere Stellung einnimmt. Dann wird
beispielsweise das während eines Zeitraums T1 am
oberen Eingang des elektronischen Umschalters auftretende Signal, also das in Zeile a dargestellte unverzögerte,
zum Ausgang 4 der Anordnung nach F i g. 1 übertragen. Wie aus Fig.2 ersichtlich, befindet sich
innerhalb dieses Zeitraums keine Störspitze. Während der folgenden Halbwelle der Steuerspannung des
elektronischen Umschalters 2, also während des Zeitabschnitts Γ2, wird das verzögerte Signal, welches in
Zeile b dargestellt ist, zum Ausgang 4 geleitet, so daß während der gesamten aus den Zeitabschnitten T1 und
T7 bestehenden Abtastperiode ein Signal ohne Störspitzen übertragen wird. Dieser Vorgang wiederholt sich
fortlaufend (siehe Zeile c, F i g. 2).
Das Verzögerungsglied 3 kann beispielsweise mit einer Laufzeitleitung oder Laufzeitkette realisiert
werden. Eine weitere Möglichkeit ist schematisch in F i g. 3 dargestellt, wobei davon ausgegangen wird, daß
sich häufig digitale Signale gegenüber analogen mit geringem Aufwand verzögern lasiien.
Deshalb wurde bei der Anordnung nach F i g. 3 die
Aufspaltung der Eingangssignale in ein unverzogertes
und ein verzögertes Signal bereits im digitalen Bereich vorgenommen. Der Anordnung nach Fig.3 werden
demnach bei 11 digitale Signale zugeführt, die einem ersten Digital-Analog-Wandler 12- direkt und einem
zweiten Digital-Analog-Wandler 13 über eine Verzögerungsschaltung 14 zugeführt werden. Ein dem Umschalter
2 bei der Anordnung nach F i g. 1 entsprechender elektronischer ! Umschalter 15 übt dann wiederum die
bereits im Zusammenhang mit Fig.! und 2 beschriebenen
Funktion aus, so daß am Ausgang 16 der Anordnung nach F i g. 3 Analogsignale ohne die bereits beschriebenen
Störspitzen anstehen. Bei der Anordnung nach Fig.3 werden zwar gegenüber der Anordnung nach
F i g. 1 zwei Digital-Analog-Wandler benötigt, es bleibt jedoch dem Fachmann überlassen abzuwägen, bei
welchen Anwendungsfällen der erfindungsgemäßen Schaltung eine Anordnung nach F i g. 1 oder eine nach
F i g. 3 vorzusehen ist.
Hierzu 1 Blatt Zeichnungen
Claims (4)
- Patentansprüche:t. Schaltung zur Vermeidung von Störungen, welche bei der Digital-Analog-Wandlung von Signalen entstehen, gekennzeichnet durch einen elektronischen Umschalter (2; 15), dessen Eingängen ein von der digitalen Form in die analoge umgewandeltes Signal einerseits unverzögert und andererseits um einen Bruchteil der Abtastperiode verzögert zugeführt ist und welche mit Abtastfre- ι ο quenz umgeschaltet wird.
- 2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß dem elektronischen Umschalter (2; 15) Umschaltimpulse in Form einer rechteckförmigen Spannung zugeführt sind, deren Sprünge gegenüber Sprüngen des Signals, die bei der Digital-Analog-Wandlung entstehen, phasenverschoben sind.
- 3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, φ 3 ein Digital-Analog-Wandler vorgesehen ist, dessen Ausgang einerseits direkt und andererseits über eine Verzögerungsschaltung (3) mit den Eingängen des Umschalters (2) verbunden ist.
- 4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zu wandelnden Digitalsignale 2; einerseits direkt und andererseits über eine Verzögerungsschaltung (14) je einem Eingang eines Digital-Analog-Wandlers (12; 13) zugeführt sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2653037A DE2653037C2 (de) | 1976-11-22 | 1976-11-22 | Schaltungsanordnung zur Vermeidung von Störungen |
GB47667/77A GB1567702A (en) | 1976-11-22 | 1977-11-16 | Digital-to-analogue convrters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2653037A DE2653037C2 (de) | 1976-11-22 | 1976-11-22 | Schaltungsanordnung zur Vermeidung von Störungen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2653037A1 DE2653037A1 (de) | 1978-05-24 |
DE2653037C2 true DE2653037C2 (de) | 1984-03-22 |
Family
ID=5993703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2653037A Expired DE2653037C2 (de) | 1976-11-22 | 1976-11-22 | Schaltungsanordnung zur Vermeidung von Störungen |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2653037C2 (de) |
GB (1) | GB1567702A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3733682A1 (de) * | 1986-10-07 | 1988-04-21 | Crystal Semiconductor Corp | Verfahren zum vermindern der auswirkungen von elektrischen stoerungen in einem analog/digital-umsetzer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1762723A1 (de) * | 1968-08-10 | 1970-07-02 | Philips Nv | Einrichtung zur Umwandlung periodischer Kodegruppen aus mehreren aufeinanderfolgenden Impulsen verschiedenen Gewichts |
-
1976
- 1976-11-22 DE DE2653037A patent/DE2653037C2/de not_active Expired
-
1977
- 1977-11-16 GB GB47667/77A patent/GB1567702A/en not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3733682A1 (de) * | 1986-10-07 | 1988-04-21 | Crystal Semiconductor Corp | Verfahren zum vermindern der auswirkungen von elektrischen stoerungen in einem analog/digital-umsetzer |
Also Published As
Publication number | Publication date |
---|---|
DE2653037A1 (de) | 1978-05-24 |
GB1567702A (en) | 1980-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1541947C3 (de) | Filteranordnung für analoge Signale | |
DE69014414T2 (de) | Abtast- und Halteanordnung. | |
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE3715237A1 (de) | Mit bereichsteilung arbeitender analog/digital-wandler | |
DE69105774T2 (de) | Abtastratenumsetzer. | |
DE2310267C2 (de) | Digital/Analog-Umsetzer | |
DE69015946T2 (de) | Analog-Digitalwandler von hoher Umwandlungsfrequenz. | |
DE2831059C2 (de) | Integrierender Kodeumsetzer | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE3685836T2 (de) | Interpolativer da-wandler. | |
DE3149494C2 (de) | ||
DE68912544T2 (de) | Rechteckiges angepasstes filter für variablen takt. | |
EP0541878B1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE3533467C2 (de) | Verfahren und Anordnung zum störsicheren Erkennen von in Datensignalen enthaltenen Daten | |
DE2704756C2 (de) | Digital-Analog-Umsetzer | |
DE2230597C3 (de) | Anordnung zur Erzeugung zweier zueinander hilberttransformierter Signale | |
DE19510655B4 (de) | Schaltungsanordnung zum Filtern eines Stroms quantisierter elektrischer Signale und Verfahren zum Filtern eines Stoms quantisierter elektrischer Signale | |
DE2653037C2 (de) | Schaltungsanordnung zur Vermeidung von Störungen | |
DE2229398A1 (de) | Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes | |
DE68913967T2 (de) | Sigma-Delta-Konverter mit einer Dämpfungsfunktion sowie einer Übertragungsfunktion, die unempfindlich gegenüber Fehlanpassungen der Anstiegs- und Abfallzeiten der Schaltelemente ist. | |
DE2822359A1 (de) | Elektrisches filter | |
DE2849001C2 (de) | Netzwerk für adaptive Deltamodulation | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
EP0104578B1 (de) | Digital-Analog-Wandler mit Potentialtrennung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |